Nothing Special   »   [go: up one dir, main page]

KR101140469B1 - 집적회로 부품의 패드 구조물 및 집적회로 부품의 실장방법 - Google Patents

집적회로 부품의 패드 구조물 및 집적회로 부품의 실장방법 Download PDF

Info

Publication number
KR101140469B1
KR101140469B1 KR1020060009406A KR20060009406A KR101140469B1 KR 101140469 B1 KR101140469 B1 KR 101140469B1 KR 1020060009406 A KR1020060009406 A KR 1020060009406A KR 20060009406 A KR20060009406 A KR 20060009406A KR 101140469 B1 KR101140469 B1 KR 101140469B1
Authority
KR
South Korea
Prior art keywords
pad
integrated circuit
circuit component
vias
bump
Prior art date
Application number
KR1020060009406A
Other languages
English (en)
Other versions
KR20060088496A (ko
Inventor
웨인 패트릭 리츨링
월터 존 더크쉐어
윌리암 에스 그로프
Original Assignee
아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 filed Critical 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드
Publication of KR20060088496A publication Critical patent/KR20060088496A/ko
Application granted granted Critical
Publication of KR101140469B1 publication Critical patent/KR101140469B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

범프 상호접속의 범프 내에 비교적 균일한 전류 분포를 생성하는, 다른 집적회로 부품에 연결하기 위해 범프 상호접속을 사용하는 집적회로 부품용 신규 패드 구조물이 제공된다. 상기 패드 구조물은 집적회로 부품의 내부 전도층에 실장되는 내부 패드, 집적회로 부품의 외부 전도층에 실장되는 외부 패드, 및 상기 내부 패드와 외부 패드를 연결하는 복수의 비아를 구비한다. 상기 외부 패드는 그 에지 둘레가 패시베이션 층으로 밀봉되는 것이 바람직하며, 패시베이션 층에는 외부 패드의 일부를 노출시키는 구멍이 제공된다. 내부 패드와 외부 패드를 연결하는 비아는 패드 구멍의 풋프린트 내의 비아 영역에 놓이도록 실장되는 것이 바람직하다.
내부 패드, 외부 패드, 비아, 패시베이션 층, 패드 구멍, UBM, 전도성 범프, 트레이스

Description

집적회로 부품의 패드 구조물 및 집적회로 부품의 실장 방법{A ROUTING DESIGN TO MINIMIZE ELECTROMIGRATION DAMAGE TO SOLDER BUMPS}
도 1은 플립-칩 조립체의 단면 측면도,
도 2는 단일 솔더 범프 접합부를 도시하는 플립-칩 조립체의 일부의 단면 측면도,
도 3a는 도 1의 플립-칩 조립체의 단일 범프 접합부에 구비되는 부품의 단면 측면도,
도 3b는 도 3a의 범프 접합부의 단면 정면도,
도 3c는 도 3a의 범프 접합부의 등각도,
도 3d는 도 3a의 범프 접합부의 평면도,
도 4a는 본 발명에 따른 패드 구조물을 실장하는 플립-칩 조립체의 일부의 단면 측면도,
도 4b는 비아 영역에 예를 들어 분포된 구조로 배치되는 복수의 비아를 도시하는 도 4a의 패드 구조물의 평면도,
도 5는 복수의 비아를 포함하는 영역의 상이한 직경들에 대한 최대 범프 전류 밀도를 도시하는 그래프,
도 6은 본 발명의 패드 구조물에 연결되는 범프에서의 최대 전류 밀도에 대한, 복수의 비아를 포함하는 영역의 다양한 직경에 의해 영향을 받고 일렉트로마이그레이션 수명의 종속을 설명하는 지수에 의해 영향을 받는 상대 일렉트로마이그레이션 수명의 투사를 도시하는 그래프.
도면의 주요 부분에 대한 부호의 설명
10: 플립-칩 조립체 12: 기판
14: 집적회로 다이 16: 솔더 범프
18: 전류 유동 경로 20: 트레이스
22: 다이 패드 24, 48: 패시베이션 층
25: 패드 구멍 26: UBM
28: 기판 패드 30: 기판 비아
42: 내부 패드 44: 비아 영역
44a 내지 44i: 전도성 비아 46: 외부 패드
본 발명은 집적회로에 대한 플립 칩 패키징 기술에 관한 것으로, 보다 구체적으로는 플립-칩 조립체에 있어서 솔더 범프(solder bumps)와 같은 집적회로 연결 조인트에 대한 일렉트로마이그레이션(electromigration) 손상을 최소화하기 위한 방법 및 트레이스 설계에 관한 것이다.
일렉트로마이그레이션은 전류의 흐름에 의해 초래되는 전도체 내에서의 재료 이동이다. 일렉트로마이그레이션은 전도체내 재료의 완전한 공핍(depletion)을 초래하며 이는 연속성의 손실로 이어진다. 이 효과는 예를 들어, 플립-칩 다이와 기판을 연결하는 솔더 범프에서의 상호접속 접합부(interconnect junctions)에서 보다 명확하며, 전류 밀도(낮은 것보다는 높은 것이 나쁨), 재료(일부 재료는 다른 것들에 비해 일렉트로마이그레이션 효과에 저항성을 가짐), 및 구조의 형상에 종속적이다.
일렉트로마이그레이션은, 형성 중에 집적회로 다이의 상층에 다이 패드가 형성되고 범프가 추가되며 이후 다이가 칩 기판 위에 "플립"되어 범프를 통해서 칩 기판에 직접 연결되기 때문에 이름붙여진, 플립-칩 조립체의 고전류 유동 범프에서 통상 발견되는 문제이다. 보다 구체적으로, 도 1 및 도 2를 참조하면, 회로 부품들은 표준 제작 기술을 사용하여 반도체 웨이퍼상에 형성되는 바, (금속층과 유전층이 번갈아 제공되는) 로컬 상호접속 층은 기능 회로에 가깝게 배치되고, 글로벌 상호접속 층은 층 순서상 보다 상위에 형성된다. 최상위 금속층에는 다이 패드(22)가 형성되며, 웨이퍼는 패키징을 위해 개별 집적회로 다이(14)로 다이스 절단된다. 이후 개별 다이(14)는 도 1에 도시하듯이 기판(12) 또는 보드 위에 "플립"되고 범프(16)를 통해서 기판 또는 보드에 부착된다.
범프(16)는 당업계에 공지되어 있는 공정을 사용하여 솔더 범핑을 포함한 여러개의 다른 공정중 하나를 통해서 형성된다. 도 2는 솔더 범프(16)를 사용하는 플립-칩 조립체(10)의 일부를 도시한다. 솔더 범핑 공정에서는, 최상위 금속층 위에 통상 형성되는 절연성 패시베이션 층(24)[통상 BCB(benzocyclobutene)와 같은 폴리머를 포함]을 대체하고 솔더-웨트(solder-wetted) 영역을 한정 및 제한하기 위해 UBM(under bump metallization)(26)이 스퍼터링, 플레이팅, 또는 기타 수단에 의해 칩 본드 패드에 형성된다. 솔더는 진공증착, 전기도금, 스크린 프린팅 솔더 페이스트, 또는 니들-증착에 의해 UBM(26) 위에 증착된다.
도 1은 집적회로 다이(14)의 패드(도시되지 않음)를 칩 기판(12)상의 패드(도시되지 않음)에 연결하기 위해 전도성 범프(16)를 사용하는 플립-칩 조립체(10)에서의 통상적인 전류 유동 경로(18)의 일 예를 도시한다. 도시하듯이, 통상의 전류 경로(18)는 기판(12)상의 회로(도시되지 않음)로부터, 범프(16a)를 통과하고, 다이(14)상의 회로(도시되지 않음)를 통과하며, 최종적으로 다이(14)로부터 다른 범프(16b)를 통과하고, 기판(12)상의 다른 회로(도시되지 않음)로 이어진다. 범프(16)는, 전류 유동은 방향을 변경해야 한다는 사실과 그 재료(통상은 땜납)로 인해 일렉트로마이그레이션 손상을 가장 받기 쉬운, 전류 유동 경로(18)상의 요소이다.
도 2에 보다 상세히 도시하듯이, 다이(14)내의 트레이스(20) 및 패드(22)를 통해 흐르는 전류는 구멍(25)을 통과하고, 전도성 패드-범프 경계면(이하 UBM으로 지칭함)(26)을 통과하며, 범프(16) 자체를 통과해서, 최종적으로 기판 패드(28)내로 흐르기 위해서는 방향을 변경해야 한다. 도 2에서 점선 화살표로 도시하듯이, 이러한 방향변경에 의하면 전류가 범프(16)의 상류측에서 "군집(crowd)"하게되고, 그 결과 군집 위치에서 전류 밀도(J)가 높아진다. 일렉트로마이그레이션 조건 하 에서의 평균고장수명(MTTF: mean time to fail)은 일반적으로 하기 수학식 1에 근사하게 되며,
[수학식 1]
Figure 112006007392517-pat00001
여기에서 A는 온도 및 기타 요인의 효과를 포함하고, 제곱수 n은 납땜에 대해 1 내지 2의 범위에 있다. 전류 밀도(J)의 높은 국소값은 범프(16)에 전류가 균일하게 분포될 때 발생하는 고장과 비교할 때 시기상조인 고장을 초래할 수도 있다.
범프 상호접속에서의 일렉트로마이그레이션의 개선은 많이 연구되고 있다. 한가지 해결책으로는 고전류 범프용으로 "버스" 구조를 사용하여 버스용으로 사용되는 금속층 내의 경로지정가능(routable) 영역을 제한하는 것이 포함된다.
범프의 단면적은 범프에서의 일렉트로마이그레이션 속도에 영향을 미친다. 범프 단면적은 부분적으로 범프대 범프 간격으로 기술되며, 통상 간격이 클수록 범프의 단면적이 커질 수 있다. 그러나, 보다 작고 보다 신속한 패키징을 위한 경쟁에서는 범프대 범프 간격을 축소하는 것이 트렌드이다. 따라서, 장래의 범프는 보다 작은 단면적을 갖게 될 것이며, 이는 범프에서의 고전류 밀도 문제를 초래할 것이다.
범프를 실장하는데 사용되는 재료의 선택 또한 범프의 일렉트로마이그레이션 특성에 있어서 중요한 역할을 할 수 있다. 오늘날, 범프 재료는 어느 정도의 일렉 트로마이그레이션 저항을 나타내는 것으로 알려진 90% Pb(납), 또는 일렉트로마이그레이션 손상에 대한 저항이 현저히 낮은 납-주석 공융 솔더로 제조되는 것이 통상적이다. 장래의 설계에서는 알려지지 않은 일렉트로마이그레이션 문제를 갖는 무연(lead-free) 재료를 사용할 수도 있다. 재료가 변경됨에 따른 일렉트로마이그레이션 설계 한계를 제거하는 능력은 중요한 설계 인자가 될 수 있다.
오늘날의 설계는 고전류 회로에 있어서 복수의 범프를 사용한다. 보다 일렉트로마이그레이션 저항적인 설계는 적은 수의 범프에서 고전류를 운반함으로써 현재의 구조를 개선할 수 있으며, 그로 인해 칩 사이즈 및 비용을 감소시키거나, 범프를 다른 기능 측면에서 해방시킬 수 있다. 장래의 설계는 또한 이러한 이점을 누릴 수 있다. 이러한 장점들은 또한 예를 들면 트레이스가 보다 작게 만들어질 수 있음으로 인해 경로지정이 향상되는 저전류 신호 범프에 의해 공유될 수도 있다.
전술한 내용을 감안할 때, 범프의 한 영역에서의 전류 군집에 의해 초래되는 일렉트로마이그레이션을 감소시키기 위해 BGA 또는 플립-칩 패키지의 범프를 통한 전류 유동의 분포를 균등화시키기 위한 기술, 및 이를 구현하는 신규 패드 구조물을 갖는 것이 바람직할 것이다.
집적회로 부품의 패드에 대한 신규 패드 구조물 및 전류 경로지정 설계에 대해 이하에서 자세히 설명한다. 본 발명의 패드 구조물은 집적회로 부품의 내부 전도층에 실장되는 제 1 패드, 집적회로의 외부 전도층에 실장되는 제 2 패드, 및 그 각각이 내부 패드를 외부 패드에 직접 연결하는 복수의 비아(via)를 구비한다. 제 1 패드에는 전류 송출 트레이스가 연결된다. 제 2 또는 "외부" 패드는 그 에지 둘레가 패시베이션 층으로 밀봉되는 바, 패시베이션 층에는 전도성 외부 패드를 노출시키기 위한 구멍이 제공된다. 전도성 외부 패드의 노출 영역을 이하에서 "패드 구멍"으로 지칭한다. 내부 패드를 외부 패드에 연결하는 비아는 패드 구멍의 풋프린트(footprint) 아래에 배치된다. 따라서, 트레이스로부터 내부 패드로 전류가 송출되면, 그 각각이 전류 송출 트레이스의 임피던스보다 높은 비아 임피던스에 의해 전류가 분할되어 복수의 비아에 걸쳐서 외부 패드로 유동하며, 따라서 전류가 분포되고 내부 패드에서의 전류 군집이 감소된다. 최소한 이로 인해 외부 패드에 나타나는 최대 전류 밀도가 감소되고, 따라서 전류 군집에 의해 초래되는 솔더 범프에서의 일렉트로마이그레이션 손상이 감소된다. 패드 구멍의 풋프린트 내에서 내부 패드와 외부 패드를 연결하는 비아의 개수 및 레이아웃의 선택에 대해 소량의 추가적인 계획에 의하면, 외부 패드로의 전류 유동은 비교적 균일한 전류 밀도를 생성하도록 최적화될 수 있다.
보다 일반적으로, 본 발명의 패드 구조물은, 다른 회로 부품에의 연결을 위해 패드를 사용하고 전도층 및 유전층이 번갈아 제공됨으로써 제조되는 임의의 집적회로 부품에 실장될 수 있다. 본 발명의 패드 구조물 및 경로지정 설계를 사용할 수 있는 집적회로 부품에는 집적회로 다이, 집적회로 기판, 집적회로 패키지, 및 인쇄회로판(PCB)이 포함된다.
본 발명 및 그 부수적인 여러가지 장점에 대한 보다 완전한 이해는 첨부도면을 참조한 하기의 상세한 설명으로부터 보다 쉽게 이해될 것이며, 도면에서 유사한 도면부호는 동일하거나 유사한 부품을 지칭한다.
패드에 연결되는 조인트(예를 들면, 플립-칩 범프)에서의 일렉트로마이그레이션 손상 감소를 돕기 위해 외부 패드 경계면에서 합리적으로 균일한 전류 분포를 달성하기 위한 집적회로 부품 패드에 대한 신규한 설계에 대해 이하에서 설명한다. 비교를 위해, 플립-칩 조립체에서의 전통적인 종래기술의 솔더 범프의 구조를 도3a, 3b, 3c, 3d, 3e에 도시하였다. 구체적으로, 도 3a는 단면 측면도이고, 도 3b는 단면 정면도이며, 도 3c는 등각도이고, 도 3d는 도 1의 플립-칩 조립체(10)의 단일 범프 접합부에 포함된 부품의 평면도이다. 도 3e는 도 3a 내지 도 3d의 트레이스(20) 및 패드(22)의 사시도이다. 도 3a, 도 3b, 도 3c, 도 3d에 도시하듯이, 트레이스(20)는 (도 1의) 집적회로(14)의 최외측 트레이스 층에 있는 패드(22)에 전도적으로(conductively) 연결된다. 패드(22)는, 통상 질화물 또는 폴리머를 포함하는 패시베이션 층(24)으로 캐핑된다. 패시베이션 층(24)에는 구멍(25)이 에칭되며, 구멍(25)과 패시베이션 층(24)의 일부에는 UBM(26)이 플레이팅된다. 범프(16)를 형성하기 위한 범핑 공정 중에 UBM(26)에는 솔더가 부착되며, 이는 다이가 플립되어 기판(12)에 부착될 때 UBM(26)와 기판 패드(28)를 전도적으로 연결한다. 기판 패드(28)는 기판(12)에 실장되거나 연결되는 회로로 경로지정되도록 기판 비 아(30)에 연결된다. 금속 층(M1, ..., Mn), 비아, 및 UBM은 고전도성 재료를 사용하여 실장되는 것이 바람직하며, 층(D1, ..., Dn-1, 48)은 유전성 재료로 실장되는 것이 바람직하다.
종래의 구성에서는, 도 3d에 도시하듯이, 전류가 경로(18)를 따라서 트레이스(20)로부터 패드(22)에 진입하며, 도 2에 도시하듯이, 트레이스(20)에 가장 가까운 패드(22)로의 구멍 근처의 15로 표시된 영역에서 솔더 범프(16)에 최대 전류 밀도를 초래한다.
본 발명에 따라 실장되는 설계에서는, 도 4a 및 4b에 도시하듯이, 다이의 내부 금속층(Mn)에 실장되는 제 1 (또는 "내부") 패드(42)에 트레이스(20)가 전도적으로 연결된다. 상기 내부 패드(42)는 비아 영역(44) 내의 복수의 전도성 비아(44a 내지 44i)에 의해 다이의 외부 금속층(M1)에 실장된 제 2 (또는 "외부") 패드(46)에 전도적으로 연결된다. 비아 영역(44)에서의 각 비아(44a 내지 44i)는 금속층(Mn-1) 및 유전층(D1,...,Dn)으로 이루어진 중재층 각각을 통과한다. 외부 패드(46)는 패시베이션 층(48)으로 캐핑된다. 패시베이션 층(48)에는 패드로의 구멍(25)이 에칭 형성되며, 패시베이션 층(48)의 일부와 패드 구멍(25) 위에는 UBM(26)이 플레이팅된다. 범프(16)를 형성하기 위한 범핑 공정 중에 UBM(26)에는 솔더가 부착되며, 이는 다이가 플립되어 기판(12)에 부착될 때 UBM(26)과 기판 패드(28)를 전도적으로 연결한다. 기판 패드(28)는 기판(12)에 실장되거나 연결되는 회로로 경로지정되도록 기판 비아(30)에 연결된다.
주어진 패드 구조물에 실장되는 비아(44a 내지 44i)의 수는 특별한 집적회로 설계의 요건에 종속될 것이며, 범프(16)에서의 일렉트로마이그레이션 손상을 감소시키기 위한 패드내 전류 분포와 상반되는 것은 패드내의 저항 증가, 및 그로인한 칩에 의한 파워 손실 증가이다. 도 4b는 예를 들어 균일하게 분포된 구조로 배치되는 복수의 비아(44a 내지 44i)를 갖는 패드 구조물의 예시적인 평면도를 도시한다. 도시하듯이, 외부 패드(46)에 대한 비아의 연결은 패드 구멍(25)의 풋프린트 내의 비아 영역(44)에 놓인다. 본원에서 정의되는 "풋프린트"는 패드 구멍(25)과 동축적이며, 형상 및 방위에 있어서 패드 구멍(25)과 동일하지만, 외부 패드(46)의 반대면에 놓인다. 비아 영역(44)내 비아(44a 내지 44i) 수의 선택뿐 아니라 구멍(25)의 면적에 대한 비아 영역(44)의 상대 면적의 선택은 범프(16)내 최대 전류 밀도를 나타낸다.
비아(44a 내지 44i)는 두 가지 이점을 제공한다. 첫번째 이점은, 소정 전류 분포를 얻기 위해 설계 단계에서 조절될 수 있는 비아(44a 내지 44i)의 임피던스에 의해, 전류가 트레이스(20)에 직접 연결되는 내부 패드(42)내에 보다 균일하게 분포되고, 따라서 패드 구조물의 상류 위치에서의 전류 군집이 감소된다는 것이다. 비아(44a 내지 44i)의 두번째 이점은, 비아(44a 내지 44i)가 패드 구멍(25)의 풋프린트(즉, 외부패드-UBM 경계면의 풋프린트) 내에 연결되도록 배치될 때, 전류가 외부 패드 구멍(25)의 풋프린트의 외부에 있는 반경방향 위치로부터 UBM(26)로의 외부 패드 구멍(25)에 진입할 때 발생하는 역 전류 집중 효과가 최소화된다는 것이다.
범프내의(또한 특히 UBM과의 경계면에서의) 현재 밀도 분포가 결정되는 3차 원 무한 요소 모델을 이용하여, 도 3a 내지 도 3e의 종래의 패드 구조물과 도 4a 및 도 4b의 본 발명의 패드 구조물을 샘플 분석한 바에 의하면, 본 발명의 패드 구조물(40)은 종래의 패드 구조물(10)에 비해 임계 패드-UBM 경계면 위치에서의 최대 전류 밀도가 현저히 낮은 것으로 나타났다. 최대 전류 밀도는 각 구조에서 범프(16)의 일렉트로마이그레이션 수명을 나타내는 것으로 해석된다.
분석에 사용된 선택 물리 치수는 다음과 같다: 패드(22, 42, 46)의 평면 치수가 80㎛×80㎛이다. BCB 구멍의 직경은 60㎛이다. 금속층(M1,..., Mn)의 두께는 각각 0.9㎛이다. UBM(26)의 직경은 110㎛이다. 트레이스(20)의 폭은 20㎛이다. 비아(44a 내지 44i) 각각의 높이는 0.65㎛이다. 비아(44a 내지 44i)의 개별적인 특성으로 인해, 패드(42, 46)상에서의 패드(42, 46)에 대한 비아(44a 내지 44i)의 연결에 의한 패드(42, 46)상에서의 금속의 면적 커버율은 대략 12%이다(비아 금속에 의한 이러한 부분적 커버는 내부 패드(42)에서의 전류 분산을 보조하는 저항으로 이어진다). 분석시에, 비아(44a 내지 44i)를 포함하는 영역의 직경은 10 내지 70㎛ 사이에서 변경되었다. 비아를 포함하는 원형 영역은 구멍(25)의 중심에 센터링된다.
도 5는 분석에서 얻어지는, 구조의 임계 위치로 간주되는 범프의 UBM측에서의 최대 전류 밀도의 그래프를 도시한다. 도 5에 도시된 바와 같이, 내부의 전류 운반 금속층(Mn)과 외부 패드층(M1) 사이에 복수의 비아(44a 내지 44i)를 사용하면, 70㎛의 비아 직경에서 종래 기술의 패드 구조물에 대해서는 대략 1.2의 전류 밀도값이 생성되고 도 4a 및 도 4b의 패드 구조물에 대해서는 0.9의 전류 밀도값이 생성되는 바, 이 경우 본 발명의 패드 구조물에서의 최대 전류 밀도가 25% 저하되는 것에 해당된다.
도 5는 또한 각각의 비아(44a 내지 44i)를 패드 구멍(25)의 풋프린트내에서 외부 패드(46)에 연결되도록 배치함으로써 최대 전류 밀도가 추가로 감소될 수 있음을 도시한다. 이는 본 발명의 패드 구조물(40)이 종래 설계의 패드 구조물(10)과 비교했을 때 대략 절반의 최대 전류 밀도를 갖게 되는 경우인 비아-함유-영역의 직경이 30㎛ 내지 40㎛인 경우에 확인된다.
도 6은 다양한 값의 제곱 지수 n에 있어서 비아(44a 내지 44i)를 포함하는 영역의 직경에 대해 본 발명의 패드 구조물(40)을 사용하는 범프(16)의 상대 일렉트로마이그레이션 수명을 도시하는 그래프이며, 이는 전술한 분석의 결과와 연관된 일렉트로마이그레이션 수명이 증가될 수 있음을 도시한다. 지수 n은 1 내지 2에서 변화하기 때문에 납 솔더에 대한 공지의 데이터와 일치한다. 검사된 설계 조건에 있어서, 본 발명의 패드 구조물(40)은 종래 설계의 패드 구조물(10)에 비해 2배 내지 4배의 일렉트로마이그레이션 수명을 개선할 수 있다.
당업자라면 예를 들어, 기판내의 패드/비아/트레이스 설계에 있어서 동일한 본 발명의 설계 철학이 적용될 수 있음을 알 것이다.
범프내에서 특히 패드-UBM 경계면에서의 전류 밀도 분포를 결정하는데 있어서 종래의 패드 구조물과 본 발명의 패드 구조물을 분석 비교한 바, 본 발명의 원리에 따라 실장되는 설계는 종래 설계에 비해 임계 패드-UBM 경계면 위치에서 현저히 낮은 최대 전류 밀도를 갖는 것으로 나타났다. 최대 전류 밀도는 각 구성에서 범프의 일렉트로마이그레이션 수명에 대한 지표로 해석된다.
요약하면, 본 발명의 신규한 패드 구조물 및 경로지정 설계는, 내부 패드를 가로질러 전류 송출 트레이스로부터 유입되는 전류를 내부 패드를 외부 패드에 연결하는 복수의 비아에 분포시켜 외부 패드상에서 비교적 균일한 전류 분포를 달성하고 그로인해 전류 군집으로 인해 (플립-칩 범프와 같은) 외부 패드에 연결된 집적회로 조인트에서의 일렉트로마이그레이션을 개선시키는 작용을 한다.
본원에 개시된 본 발명의 예시적인 실시예는 다이 내에서의 금속 트레이스를 다루고 있지만, 본 발명은 금속층과 유전층이 번갈아 제공되는, 예를 들면 집적회로 다이, 집적회로 기판, 집적회로 칩 패키지, 인쇄회로판 등과 같은 임의의 집적회로 부품에 적용될 수 있으며, 다른 동일하거나 상이한 그러한 집적회로 부품에 대한 범프와 같은 조인트를 사용한다. 예를 들어, 본 발명의 패드 구조물은 전류 레벨의 조합, 전류 방향의 변경, 및 재료 감도가 일렉트로마이그레이션 문제로 이어지는 각 기판, PCB, 및/또는 패키지의 패드에서 칩 패키지의 집적회로 기판, PCB, 및/또는 상호접속층에서 실장될 수도 있다.
본 발명의 상기 바람직한 실시예는 예시적인 목적으로 기술되었지만, 당업자라면 청구범위에 개시된 본 발명의 정신 및 범위를 벗어나지 않는 한도 내에서 다양한 수정예, 추가예, 및 치환예가 있을 수 있음을 알 것이다. 현재 개시된 발명의 다른 이점이나 사용은 시간이 지나면 명백해질 것이다.
본 발명의 패드 구조물은 종래 설계의 패드 구조물에 비해 2배 내지 4배의 일렉트로마이그레이션 수명을 개선할 수 있는 효과가 있다.

Claims (14)

  1. 집적회로 부품의 패드 구조물에 있어서,
    집적회로 부품의 내부 전도층에 실장되는 내부 패드,
    집적회로 부품의 외부 전도층에 실장되는 외부 패드,
    상기 내부 패드를 상기 외부 패드에 연결하는 복수의 비아, 및
    상기 외부 패드 위에 적층되는 패시베이션 층을 포함하고,
    상기 패시베이션 층에는 상기 외부 패드의 일부를 노출시키는 패드 구멍이 관통 형성되고,
    상기 복수의 비아는 상기 패드 구멍의 풋프린트(footprint) 내의 비아 영역에 위치되는 것을 특징으로 하는
    패드 구조물.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 복수의 비아는 상기 비아 영역 내에 균일하게 분포되는 것을 특징으로 하는
    패드 구조물.
  5. 제 1 항에 있어서,
    상기 패드 구멍의 노출부 위에 전도적으로 적층되는 UBM(Under Bump Metallization)의 층, 및
    상기 UBM에 부착되는 전도성 범프를 더 포함하는 것을 특징으로 하는
    패드 구조물.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 복수의 비아는 상기 비아 영역 내에 균일하게 분포되는 것을 특징으로 하는
    패드 구조물.
  8. 외부 집적회로 부품 조인트에 연결하기 위한 외부 패드 및 상기 외부 패드에 전류를 송출하기 위한 트레이스를 포함하는 집적회로 부품을 실장하기 위한 방법에 있어서,
    상기 집적회로 부품의 내부 전도층에 실장되는 내부 패드에 상기 트레이스를 연결하는 단계,
    상기 내부 패드와 상기 외부 패드 사이에 복수의 전도성 비아를 연결하는 단계,
    상기 외부 패드 위에 패시베이션 층을 실장하는 단계,
    상기 패시베이션 층을 관통하여 상기 외부 패드로의 패드 구멍을 노출시키는 단계, 및
    상기 패드 구멍의 풋프린트 내의 비아 영역에서 상기 복수의 전도성 비아를 연결시키는 단계를 포함하는 것을 특징으로 하는
    집적회로 부품 실장 방법.
  9. 삭제
  10. 삭제
  11. 제 8 항에 있어서,
    상기 비아 영역 내에서 상기 복수의 전도성 비아를 균일하게 분포시키는 단계를 더 포함하는 것을 특징으로 하는
    집적회로 부품 실장 방법.
  12. 제 8 항에 있어서,
    상기 패드 구멍에서 상기 외부 패드의 노출부 위에 UBM의 층을 도포하는 단계, 및
    상기 UBM에 전도성 범프를 부착하는 단계를 더 포함하는 것을 특징으로 하는
    집적회로 부품 실장 방법.
  13. 삭제
  14. 제 12 항에 있어서,
    상기 비아 영역 내에 상기 복수의 전도성 비아를 균일하게 분포시키는 단계를 더 포함하는 것을 특징으로 하는
    집적회로 부품 실장 방법.
KR1020060009406A 2005-02-01 2006-01-31 집적회로 부품의 패드 구조물 및 집적회로 부품의 실장방법 KR101140469B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/048,204 US7208843B2 (en) 2005-02-01 2005-02-01 Routing design to minimize electromigration damage to solder bumps
US11/048,204 2005-02-01

Publications (2)

Publication Number Publication Date
KR20060088496A KR20060088496A (ko) 2006-08-04
KR101140469B1 true KR101140469B1 (ko) 2012-07-05

Family

ID=36755662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009406A KR101140469B1 (ko) 2005-02-01 2006-01-31 집적회로 부품의 패드 구조물 및 집적회로 부품의 실장방법

Country Status (4)

Country Link
US (1) US7208843B2 (ko)
KR (1) KR101140469B1 (ko)
CN (1) CN100423247C (ko)
TW (1) TWI277183B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253528B2 (en) 2005-02-01 2007-08-07 Avago Technologies General Ip Pte. Ltd. Trace design to minimize electromigration damage to solder bumps
US7657255B2 (en) 2005-06-23 2010-02-02 Microsoft Corporation Provisioning of wireless connectivity for devices using NFC
WO2007020426A1 (en) * 2005-08-19 2007-02-22 Astrazeneca Ab Pyrazolone derivatives for the treatment of tuberculosis
US7973418B2 (en) * 2007-04-23 2011-07-05 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
US7911803B2 (en) * 2007-10-16 2011-03-22 International Business Machines Corporation Current distribution structure and method
US20090160052A1 (en) * 2007-12-19 2009-06-25 Advanced Chip Engineering Technology Inc. Under bump metallurgy structure of semiconductor device package
CN101567325B (zh) * 2008-04-22 2010-08-18 元智大学 抵消电迁移的方法
US8212357B2 (en) * 2008-08-08 2012-07-03 International Business Machines Corporation Combination via and pad structure for improved solder bump electromigration characteristics
CN101728286B (zh) * 2008-10-17 2012-02-08 中国科学院金属研究所 一种抑制焊料互连凸点电迁移失效的方法
US7812462B2 (en) * 2008-11-04 2010-10-12 National Semiconductor Corporation Conductive paths for transmitting an electrical signal through an electrical connector
WO2011051785A2 (en) * 2009-10-30 2011-05-05 Synopsys, Inc. Routing method for flip chip package and apparatus using the same
US8446006B2 (en) 2009-12-17 2013-05-21 International Business Machines Corporation Structures and methods to reduce maximum current density in a solder ball
US9214385B2 (en) 2009-12-17 2015-12-15 Globalfoundries Inc. Semiconductor device including passivation layer encapsulant
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US8487447B2 (en) * 2011-05-19 2013-07-16 International Business Machines Corporation Semiconductor structure having offset passivation to reduce electromigration

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042918A1 (en) 1998-05-22 2001-11-22 Toshiharu Yanagida Semiconductor device and method of fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777486A (en) * 1994-10-03 1998-07-07 United Microelectronics Corporation Electromigration test pattern simulating semiconductor components
KR100192179B1 (ko) * 1996-03-06 1999-06-15 김영환 반도체 패키지
US6521996B1 (en) * 2000-06-30 2003-02-18 Intel Corporation Ball limiting metallurgy for input/outputs and methods of fabrication
JP3523189B2 (ja) * 2000-12-27 2004-04-26 株式会社東芝 半導体装置
TWI256719B (en) * 2002-03-06 2006-06-11 Via Tech Inc Semiconductor device package module and manufacturing method thereof
US7096581B2 (en) * 2002-03-06 2006-08-29 Stmicroelectronics, Inc. Method for providing a redistribution metal layer in an integrated circuit
US6825541B2 (en) * 2002-10-09 2004-11-30 Taiwan Semiconductor Manufacturing Co., Ltd Bump pad design for flip chip bumping
JP2004186422A (ja) * 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
TWI260078B (en) * 2003-08-21 2006-08-11 Advanced Semiconductor Eng Chip structure
US7170187B2 (en) * 2004-08-31 2007-01-30 International Business Machines Corporation Low stress conductive polymer bump
US7253528B2 (en) * 2005-02-01 2007-08-07 Avago Technologies General Ip Pte. Ltd. Trace design to minimize electromigration damage to solder bumps

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010042918A1 (en) 1998-05-22 2001-11-22 Toshiharu Yanagida Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
TW200629493A (en) 2006-08-16
US20060170100A1 (en) 2006-08-03
CN100423247C (zh) 2008-10-01
KR20060088496A (ko) 2006-08-04
US7208843B2 (en) 2007-04-24
TWI277183B (en) 2007-03-21
CN1815724A (zh) 2006-08-09

Similar Documents

Publication Publication Date Title
KR101140469B1 (ko) 집적회로 부품의 패드 구조물 및 집적회로 부품의 실장방법
US6436735B1 (en) Method for mounting an integrated circuit having reduced thermal stresses between a bond pad and a metallic contact
US7659622B2 (en) Trace design to minimize electromigration damage to solder bumps
US6128201A (en) Three dimensional mounting assembly for integrated circuits
US6960828B2 (en) Electronic structures including conductive shunt layers
US7670876B2 (en) Integrated circuit device with embedded passive component by flip-chip connection and method for manufacturing the same
US6410406B1 (en) Semiconductor device including edge bond pads and methods
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
TWI394218B (zh) 積體電路封裝及其形成方法、晶圓級積體電路封裝結構
US8106516B1 (en) Wafer-level chip scale package
US6596560B1 (en) Method of making wafer level packaging and chip structure
US6864565B1 (en) Post-passivation thick metal pre-routing for flip chip packaging
JP2001168515A (ja) 改善されたデバイス・スタンドオフおよびバンプ体積を有する微小ピッチ・バンピング
US6661100B1 (en) Low impedance power distribution structure for a semiconductor chip package
KR100915735B1 (ko) 리라우팅 형성 방법 및 반도체 다이
CN110970387B (zh) 半导体器件和形成半导体器件的方法
US7045893B1 (en) Semiconductor package and method for manufacturing the same
US20010013650A1 (en) Circuit interconnect providing reduced crosstalk and simultaneous switching noise
US20060160348A1 (en) Semiconductor element with under bump metallurgy structure and fabrication method thereof
JP3951869B2 (ja) 実装基板およびその製造方法、並びに電子回路装置およびその製造方法
JP2004055660A (ja) 配線基板及び半導体装置
CN117641723A (zh) 印刷电路板
US8969192B1 (en) Low stress substrate and formation method

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060131

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20060921

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100819

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060131

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20110826

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120316

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120419

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120419

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee