Nothing Special   »   [go: up one dir, main page]

KR101110079B1 - 극미세 결정립 폴리 실리콘 박막 증착 방법 - Google Patents

극미세 결정립 폴리 실리콘 박막 증착 방법 Download PDF

Info

Publication number
KR101110079B1
KR101110079B1 KR1020090037145A KR20090037145A KR101110079B1 KR 101110079 B1 KR101110079 B1 KR 101110079B1 KR 1020090037145 A KR1020090037145 A KR 1020090037145A KR 20090037145 A KR20090037145 A KR 20090037145A KR 101110079 B1 KR101110079 B1 KR 101110079B1
Authority
KR
South Korea
Prior art keywords
thin film
gas
polysilicon thin
nitrogen
depositing
Prior art date
Application number
KR1020090037145A
Other languages
English (en)
Other versions
KR20100118354A (ko
Inventor
김해원
우상호
조성길
Original Assignee
주식회사 유진테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=43032650&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101110079(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 주식회사 유진테크 filed Critical 주식회사 유진테크
Priority to KR1020090037145A priority Critical patent/KR101110079B1/ko
Priority to PCT/KR2010/002226 priority patent/WO2010126237A2/ko
Priority to CN2010800186369A priority patent/CN102428539A/zh
Priority to US13/266,423 priority patent/US20120040520A1/en
Publication of KR20100118354A publication Critical patent/KR20100118354A/ko
Application granted granted Critical
Publication of KR101110079B1 publication Critical patent/KR101110079B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명에 의하면, 극미세 결정립 폴리 실리콘 박막 증착 방법은 기판이 로딩된 챔버의 내부에 질소분위기를 형성하는 단계; 그리고 상기 챔버 내에 소스가스를 공급하여 상기 기판 상에 폴리 실리콘 박막을 증착하는 단계를 포함하되, 상기 소스가스는 실리콘 계열(silicon-based)의 가스, 질소 계열(Nitrogen-based)의 가스, 그리고 인 계열(Phosphorous-based)의 가스를 포함한다. 상기 질소분위기를 형성하는 단계는 상기 챔버 내에 질소 계열의 가스를 공급하는 단계를 포함할 수 있다.
화학기상증착, 공정온도, 공정압력, 극미세 결정립, 다결정 실리콘

Description

극미세 결정립 폴리 실리콘 박막 증착 방법{METHOD FOR DEPOSITING OF ULTRA FINE GRAIN POLY SILICON THIN FILM}
본 발명은 기판 상에 박막을 증착하는 기술에 관한 것으로, 특히 화학기상증착방식(Chemical Vapor Deposition, CVD)에 의한 박막 증착 방법에 관한 것이다.
일반적으로 반도체 제조 공정은 박막을 웨이퍼 표면에 증착하는 증착공정을 포함하며, 웨이퍼 표면에는 실리콘 산화막(silicon oxide) 및 다결정 실리콘막(polycrystalline silicon), 그리고 질화 실리콘막(silicon nitride)을 포함하는 다양한 형태의 박막이 증착된다.
그리고 증착공정 중 화학기상증착방식(Chemical Vapor Deposition, CVD)은 열분해 또는 기체화합물의 반응에 의해 기판의 표면에 박막을 형성하는 것을 말한다. 즉, 원하는 물질이 기체상태로부터 기판 표면에 직접 증착된다.
증착공정 중 웨이퍼 표면에 다결정 실리콘막을 증착하는 방법에 대해 설명하면 다음과 같다.
먼저, 웨이퍼를 챔버 내에 로딩한 후, 챔버 내부에 소스 가스를 공급하여 웨 이퍼 상에 박막을 증착한다. 이때, 챔버 내부에 공급되는 소스 가스는 실란(SiH4)을 포함하며, 챔버 내에 공급된 소스 가스에 의해 웨이퍼 상에는 박막이 증착된다. 이때, 웨이퍼 상에는 실란(SiH4)의 열분해를 통해 다결정 실리콘막이 증착(polycrystalline deposition)된다.
그러나 이와 같은 증착공정으로는 얇은 두께(약 400Å 이하)의 실리콘 결정구조를 가지는 다결정 실리콘막을 증착하는 것이 매우 어려울 뿐만 아니라, 균일한 다결정 실리콘막을 증착하기 어려웠다. 따라서 이를 반도체 플래시 메모리 등의 플로팅 게이트 전극으로 사용할 경우, 제조된 소자의 과소거(over erase) 현상과 같은 문제점에 의해 소자의 문턱전압이동(Threshold Voltage shift) 등에 의한 균일도, 내구력, 그리고 신뢰성 측면에서 소자의 문턱전압(Threshold Voltage, Vt) 균일도 등이 매우 불균일하여 소자 특성을 저하 시키는 등의 문제점이 있었다.
이에 대해 더욱 상세히 설명하면, 먼저 일정한 공정온도(일반적으로 550℃ 이하)에서 실란(SiH4)이나 디실란(disilane)(Si2H6)을 이용하여 결정질이 형성되지 않은 비결정질(amorphous) 실리콘 박막을 성장시키는 공정과, 그 다음으로 후속의 일정한 열처리 공정(예를 들어, 650℃ 내지 900℃)에 의하여 성장된 박막을 결정화 시키는 공정을 거치게 되면, 그 결과로서 도 1에 도시한 결과를 얻는다. 도 1은 종래의 증착방법에 따른 다결정 실리콘막을 투과 전자 현미경(Transmission Electron Microscopy, TEM)으로 찍은 사진이다.
이와 같은 공정을 이용하여 플래시 메모리와 같은 소자의 게이트 전극을 형 성시킬 경우, 그 박막의 결정화된 결정립의 크기(grain size)는 매우 불규칙하여 수십 Å 내지 수백 nm의 크기의 결정립이 형성된다. 그래서 이러한 공정을 이용하여 트랜지스터를 형성시킬 경우 트랜지스터에서의 전자의 이동 속도에 의해 결정립(grain)이 큰 지역에서는 결정립 계면(grain boundary)이 한 개 또는 두 개 형성되고, 반면 결정립(grain)이 매우 작은 지역에서는 결정립 계면(Grain boundary)이 많이 형성된다. 이렇게 결정립 계면이 많이 형성된 결정립이 매우 작은 지역은 결정립(Grain)과 결정립이 만나는 지역의 하부 터널링 막(Tunnel oxide)이 옥사이드 밸리(oxide valley)라는 형태의 구역으로 형성 되는데, 큰 결정립 사이의 결정계면의 하부는 더 큰 형태의 옥사이드 밸리(oxide valley)가 형성된다. 이러한 옥사이드 밸리는 후속의 포스포로스 폴리(phosphorus poly) 공정 형성 시 인(phosphorus)이 더 많이 컨센트레이션(concentration) 되어 로컬 배리어 하이트(local barrier height, LBH)를 감소시키게 된다. 이에 따라 소자 구동 시 과소거점(over erase point)으로 되거나, 또는 인(phosphorus)에 의한 전자 트랩 포메이션 사이트(electron trap formation site)가 되어 소자의 신뢰성을 크게 저하시키는 원인이 되고, 이는 곧 트랜지스터가 형성된 후 소자를 가동 시 전자의 이동 속도의 차이에 의해 소자 한 칩(chip) 내에 포함되어 있는 수 개의 트랜지스터의 구동 능력이 매우 차이가 나게 되고, 이 때문에 소자 특성이 매우 열악해 지는 문제점이 있게 된다.
본 발명의 목적은 전기적 특성의 균일도를 향상시켜 특성이 저하되는 것을 방지할 수 있는 극미세 결정립 폴리 실리콘 박막 증착 방법을 제공하는데 있다.
본 발명에 의하면, 극미세 결정립 폴리 실리콘 박막 증착 방법은 기판이 로딩된 챔버의 내부에 질소분위기를 형성하는 단계; 그리고 상기 챔버 내에 소스가스를 공급하여 상기 기판 상에 폴리 실리콘 박막을 증착하는 단계를 포함하되, 상기 소스가스는 실리콘 계열(silicon-based)의 가스, 질소 계열(Nitrogen-based)의 가스, 그리고 인 계열(Phosphorous-based)의 가스를 포함한다.
상기 질소분위기를 형성하는 단계는 상기 챔버 내에 질소 계열의 가스를 공급하는 단계를 포함할 수 있다.
상기 질소 계열의 가스는 암모니아(NH3)일 수 있다.
상기 소스가스 중 상기 실리콘 계열의 가스에 대한 상기 질소 계열의 가스의 혼합비율은 0.03 이하(단, 0은 제외)일 수 있다.
상기 박막 내의 질소는 11.3 atomic%(atomic percentage) 이하(단, 0은 제외)일 수 있다.
상기 방법은 상기 박막에 대한 열처리 공정을 더 포함할 수 있다.
상기 실리콘 계열의 가스는 SiH4(silane), Si2H6(disilane), DCS(Dichlorosilane), TCS(Trichlorosilane), HCD(Hexachlorodisilane) 중 어느 하나일 수 있다.
상기 인 계열의 가스는 PH3일 수 있다.
상기 방법은 박막 증착시 n+ 또는 p+ 계열의 도핑된(doped) 폴리 실리콘 박막으로 증착할 수 있다.
상기 n+ doped 폴리 실리콘 박막으로 증착할 때, PH3 또는 As와 같이 n+ 도핑(dopant) 계열의 불순물을 인-시투(In-situ)로 주입하여 극미세 결정립을 가지는 폴리 실리콘 막을 증착할 수 있다.
상기 p+ doped 폴리 실리콘 박막으로 증착할 때, 보론(Boron)과 같이 p+ 도핑(dopant) 계열의 불순물을 인-시투(In-situ)로 주입하여 극미세 결정립을 가지는 폴리 실리콘 막을 증착할 수 있다.
본 발명에 의한 극미세 결정립 폴리 실리콘 박막 증착 방법은 화학기상증착방식에 의하여 기판 상에 박막을 증착할 때 실리콘 계열 가스 및 질소 계열 가스 및 인 계열 가스를 포함한 소스 가스를 기판이 로딩된 챔버 내에 공급하여 박막을 증착하여 극미세 결정립 폴리 실리콘 박막을 증착하며, 전기적 특성의 균일도를 향상시켜 특성이 저하되는 것을 방지할 수 있는 효과가 있게 된다.
또한 본 발명은 실리콘 소스 가스로는 SiH4(Silane) 가스를 이용하고, 결정립을 제어하는 공정 방법으로서는 공정온도와 공정 압력을 일정한 범위 내에서 박 막을 증착할 때 NH3와 같이 질소(Nitrogen)를 함유하는 가스를 실란(SiH4)과 혼합하여 일정 비율로 주입하여 극미세 결정립 다결정 폴리실리콘 박막을 형성시킴으로서 반도체 소자에서 플래시 메모리(Flash Memory)의 플로팅 게이트(floating gate)용 전극으로 이용할 경우 균일한 형태의 결정립을 형성할 수 있어 소자의 내구성 및 신뢰성 있는 소자 특성을 확보할 수 있고, DRAM(Dynamic Random Access Memory) 소자, SRAM(Static Random Access Memory) 및 로직(LOGIC) 소자에서 그 특성을 이용할 경우 우수한 소자 특성을 확보할 수 있어, 이를 이용하는 반도체 소자 제조시 소자 수율 향상 및 소자 특성 개선 효과가 있다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도 1 내지 도 6을 참고하여 더욱 상세히 설명한다. 본 발명의 실시예들은 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 설명하는 실시예들에 한정되는 것으로 해석되어서는 안 된다. 본 실시예들은 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 상세하게 설명하기 위해서 제공되는 것이다. 따라서 도면에 나타난 각 요소의 형상은 보다 분명한 설명을 강조하기 위하여 과장될 수 있다.
먼저 본 발명은 화학기상증착방식에 의하여 기판 상에 박막을 증착할 때 실리콘 계열 가스 및 질소 계열 가스 및 인 계열 가스를 포함한 소스 가스를 기판이 로딩된 챔버 내에 공급하여 박막을 증착하여 극미세 결정립 폴리 실리콘 박막을 증 착하고자 한 것이다.
일반적으로 화학기상증착이라고 하는 것은 기체상태의 소스 가스를 공급하여 기판과의 화학적 반응을 유도함으로써, 반도체 기판 상에 박막을 형성하는 공정이다. 이러한 화학기상증착방식을 싱글 챔버 내에서 수행하게 되는 본 발명을 도 2를 참조하여 설명하기로 한다. 도 2는 본 발명이 적용되는 증착 장치를 나타내는 도면이다.
우선 증착 장치(10)의 챔버(11) 내에 소스 가스가 도입되기 위한 도입부(12)가 형성된다. 도입부(12)에 의해 도입된 가스는 샤워헤드(13)를 통해 챔버(11) 내부로 분사되게 된다. 또한 증착의 대상이 되는 웨이퍼(15)가 히터(14)상에 놓여지게 되는데, 이러한 히터(14)는 히터지지대(16)에 의해 지지되게 된다. 이러한 장치에 의해 증착이 수행되고 나서는 진공포트(17)에 의해 배출되게 된다.
먼저, 기판은 반응 챔버(11)의 내부로 이송되며, 이후 반응 챔버(11)의 내부에는 질소분위기가 형성된다. 예를 들어, 반응 챔버(11)의 내부에 NH3를 공급하여 반응 챔버(11)의 내부에 질소분위기를 유지한다. 이로 인해, 기판은 질소분위기 내에 놓이며, 질소분위기 내에서 전처리(pre-treatment) 된다.
이후, 싱글 웨이퍼 방식의 화학기상증착방법에 의해 기판 상에 실란(SiH4) 가스 및 불활성의 N2를 캐리어(Carrier) 가스로 챔버(11) 내로 유입시켜 열 분해에 의해 분해된 반응 가스가 기판 상에 배치된 실리콘 기판 상에 표면 이동을 통하여 증착하게 되는 것으로, 이때 SiH4 가스와 동시에 반응 챔버(11) 내로 일정한 비율로 NH3 가스(예를 들어, NH3 가스는 앞서 전처리시 주입된 NH3와 동일할 수 있다)를 주입하게 되면 열 분해된 반응 가스의 실리콘 원자들이 NH3로부터 분해된 질소(Nitrogen) 원자에 의해 결정립 성장(Grain Growth)이 지연되어, 고온(650℃ 이상의 고온)에서도 비정질 상태의 폴리 실리콘으로 증착이 가능하다.
이 때 NH3/SiH4 가스의 혼합 비율이 일정 수준 이상으로 유지될 경우 실리콘 나이트라이드(Silicon Nitride)로 증착될 수 있기 때문에, 두 반응 가스의 혼합 비율이 본 발명에서 가장 중요한 요소이다.
극미세 결정립 구조를 가지는 다결정 폴리실리콘을 형성시키기 위해, 퍼니스(Furnace) 또는 싱글 웨이퍼(Single Wafer) 방식의 반응 챔버를 이용하여 일정 온도 이상에서 후속 열처리 공정을 실시한다. 또한 PH3과 같은 n+ doped 계열, 보론(Boron)과 같은 p+ doped 계열의 불순물을 함께 주입하여 언도핑된(Undoped) 또는 도핑된(Doped) 박막을 증착하게 된다.
도 3은 본 발명인 극미세 결정립 폴리 실리콘 박막 증착 방법에 의하여 형성시킨 실리콘 박막에 대한 특징을 보인 그래프로서, 질소 소스 가스(Nitrogen Source Gas)와 실리콘 소스 가스(Si Source Gas)의 비율에 따른 굴절률을 나타낸 그래프이다.
이러한 도 3은 NH3와 SiH4의 혼합비율에 따른 굴절률을 나타내는 그래프로서, 도 3에서 보는 바와 같이 가로 축은 NH3와 SiH4의 혼합비율이고, 세로 축은 증착된 박막의 결정 특성을 알 수 있는 굴절률(Refractive Index, R.I) 값을 도시한 것이다. 따라서 SiH4에 혼합된 NH3의 비율이 증가할수록 굴절률이 감소하는 경향을 나타내며, 그 값이 3.8 ~ 4.5의 범위를 유지할 때 비정질 또는 다결정 실리콘 박막으로 증착이 형성되며, 그 이하의 굴절률을 나타내면 폴리실리콘이 아닌 Si rich의 Si3N4 박막에 가까운 특성을 가지는 박막으로 증착된다.
따라서, 굴절률을 기준으로 볼 때, SiH4에 대한 NH3의 혼합비율이 3%(또는 0.03) 이하인 것이 바람직하며, 이 범위 내에서 비정질 또는 다결정 실리콘 박막으로 증착이 이루어진다.
도 4 는 본 발명인 극미세 결정립 폴리 실리콘 박막 증착 방법에 의하여 증착된 박막의 결정구조를 보인 TEM 사진이다. 도 4에 검은 색으로 나타난 부분이 결정립(grain)을 나타내며, 도 4에 나타난 결정립은 도 1에 나타난 결정립에 비해 미세한 것을 알 수 있다.
도 5a 및 도 5b는 질소(Nitrogen)의 농도를 아토믹 퍼센트(atomic%)로 환산한 값과 결정립도(Grain Size)를 질소(Nitrogen)와 실리콘 소스(Si Source)의 가스 혼합 비율에 따른 경향성을 나타낸 표와 그래프이다.
도 5a 및 도 5b을 살펴보면, 앞서 설명한 SiH4에 대한 NH3의 혼합비율이 2.2%(또는 0.022)일 때, 박막 내의 질소는 11.3atomic%인 것을 알 수 있으며, 도 5a 및 도 5b로부터 박막 내의 질소는 대략 11.3 atomic% 이하인 것이 바람직하다는 것을 알 수 있다. 박막 내의 질소가 11.3 atomic%일 경우, 결정립의 크기(grain size)는 약 33 옹스트롬이다.
도 6은 문턱전압을 나타내는 그래프이다. 예를 들어, 다결정 실리콘이 증착된 메모리 셀이 제대로 작동하기 위해서는 데이터의 저장이 이루어지게 되는 전극의 문턱 전압(threshold voltage)(Vt)이 일정해야 한다. 그러나, 문턱 전압의 분포가 일정하지 않고 불량하게 되어 위치에 따라 산포 변화(d=V2-V1)가 증가할 수 있으며, 이로 인해 메모리 셀이 제대로 작동하지 않을 수 있다.
그러나, 앞서 살펴본 바와 같이, 질소분위기 하에서 전처리가 이루어진 경우, 예를 들어 다결정 실리콘 박막으로 이루어진 플로팅 게이트와 플로팅 게이트 하부의 터널 산화막 사이에 질소 원자가 배치되며, 질소 원자는 플로팅 게이트 내의 인(P)이 터널 산화막으로 이동하는 것을 제한한다. 이로 인해, 문턱 전압(Vt)의 산포는 개선되어 위치에 따라 일정한 문턱 전압(Vt)을 나타낼 수 있다.
이상 상술한 바와 같이 본 발명에서 제시된 발명의 사상을 이용하여 본 발명에서 제시된 소스 가스(Source gas)로 Si Source는 SiH4, Oxygen Source는 NH3 가스를 이용하였지만, 또 다른 Si source 가스로서 Si2H6(disilane), DCS(Dichlorosilane), TCS(Trichlorosilane), HCD(Hexachlorodisilane) 가스 및 그 외 Si을 포함하는 가스를, Nitrogen을 포함하는 또 다른 가스를 이용하여 본 발명에서 구현하고자 하는 발명의 사상, 일정한 온도와 일정한 압력 하에서 NH3/SiH4의 일정한 비율로 반응 챔버 내에 주입시켜 극미세 결정립 구조를 가지는 박막을 형성시키는 것은 또 다른 발명의 실시 예이다
이처럼 본 발명은 화학기상증착방식에 의하여 기판 상에 박막을 증착할 때 실리콘 계열 가스 및 질소 계열 가스 및 인 계열 가스를 포함한 소스 가스를 기판이 로딩된 챔버 내에 공급하여 박막을 증착하여 극미세 결정립 폴리 실리콘 박막을 증착하게 되는 것이다.
본 발명을 바람직한 실시예들을 통하여 상세하게 설명하였으나, 이와 다른 형태의 실시예들도 가능하다. 그러므로, 이하에 기재된 청구항들의 기술적 사상과 범위는 바람직한 실시예들에 한정되지 않는다.
도 1은 종래의 증착방법에 따른 큰 그레인 사이즈를 가지는 다결정 실리콘막을 보인 사진이다.
도 2는 본 발명이 적용되는 박막 증착 장치의 개념도이다.
도 3은 본 발명인 극미세 결정립 폴리 실리콘 박막 증착 방법에 의하여 형성시킨 실리콘 박막에 대한 특징을 보인 그래프로서, 질소 소스 가스(Nitrogen Source Gas)와 실리콘 소스 가스(Si Source Gas)의 비율에 따른 굴절률을 나타낸 그래프이다.
도 4 는 본 발명인 극미세 결정립 폴리 실리콘 박막 증착 방법에 의하여 증착된 박막의 결정구조를 보인 TEM 사진이다.
도 5a 및 도 5b는 질소(Nitrogen)의 농도를 아토믹 퍼센트(atomic%)로 환산한 값과 결정립도(Grain Size)를 질소(Nitrogen)와 실리콘 소스(Si Source)의 가스 혼합 비율에 따른 경향성을 나타낸 표와 그래프이다.
도 6은 문턱전압을 나타내는 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 증착 장치
11 : 챔버
12 : 도입부
13 : 샤워헤드
14 : 히터
15 : 웨이퍼
16 : 히터지지대
17 : 진공포트

Claims (11)

  1. 기판이 로딩된 챔버의 내부에 암모니아(NH3)를 공급하고, 상기 기판을 상기 암모니아의 분해에 의해 생성된 질소원자에 노출시켜 상기 기판에 대한 전처리(pre-treatment)를 수행하는 단계; 및
    상기 챔버 내에 소스가스를 공급하여 상기 기판 상에 폴리 실리콘 박막을 증착하는 단계를 포함하되,
    상기 소스가스는 실리콘 계열(silicon-based)의 가스, 질소 계열(Nitrogen-based)의 가스, 그리고 인 계열(Phosphorous-based)의 가스를 포함하는 것을 특징으로 하는 극미세 결정립 폴리 실리콘 박막 증착 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 소스가스에 포함된 상기 질소 계열의 가스는 암모니아(NH3)인 것을 특징으로 하는 극미세 결정립 폴리 실리콘 박막 증착 방법.
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 방법은 상기 박막에 대한 열처리 공정을 더 포함하는 것을 특징으로 하는 극미세 결정립 폴리 실리콘 박막 증착 방법.
  7. 제1항에 있어서,
    상기 실리콘 계열의 가스는 SiH4(silane), Si2H6(disilane), DCS(Dichlorosilane), TCS(Trichlorosilane), HCD(Hexachlorodisilane) 중 어느 하나인 것을 특징으로 하는 극미세 결정립 폴리 실리콘 박막 증착 방법.
  8. 제1항에 있어서,
    상기 인 계열의 가스는 PH3인 것을 특징으로 하는 극미세 결정립 폴리 실리 콘 박막 증착 방법.
  9. 제1항, 제3항, 제6항 내지 제8항 중 어느 하나의 항에 있어서,
    상기 방법은 박막 증착시 n+ 또는 p+ 계열의 도핑된(doped) 폴리 실리콘 박막으로 증착하는 것을 특징으로 하는 극미세 결정립 폴리 실리콘 박막 증착 방법.
  10. 제9항에 있어서,
    상기 n+ doped 폴리 실리콘 박막으로 증착할 때, PH3 또는 As와 같이 n+ 도핑(dopant) 계열의 불순물을 인-시투(In-situ)로 주입하여 극미세 결정립을 가지는 폴리 실리콘 막을 증착하는 것을 특징으로 하는 극미세 결정립 폴리 실리콘 박막 증착 방법.
  11. 제9항에 있어서,
    상기 p+ doped 폴리 실리콘 박막으로 증착할 때, 보론(Boron)과 같이 p+ 도핑(dopant) 계열의 불순물을 인-시투(In-situ)로 주입하여 극미세 결정립을 가지는 폴리 실리콘 막을 증착하는 것을 특징으로 하는 극미세 결정립 폴리 실리콘 박막 증착 방법.
KR1020090037145A 2009-04-28 2009-04-28 극미세 결정립 폴리 실리콘 박막 증착 방법 KR101110079B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090037145A KR101110079B1 (ko) 2009-04-28 2009-04-28 극미세 결정립 폴리 실리콘 박막 증착 방법
PCT/KR2010/002226 WO2010126237A2 (ko) 2009-04-28 2010-04-12 극미세 결정립 폴리 실리콘 박막 증착 방법
CN2010800186369A CN102428539A (zh) 2009-04-28 2010-04-12 超细晶粒多晶硅薄膜的气相沉积方法
US13/266,423 US20120040520A1 (en) 2009-04-28 2010-04-12 Ultra-fine-grained polysilicon thin film vapour-deposition method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090037145A KR101110079B1 (ko) 2009-04-28 2009-04-28 극미세 결정립 폴리 실리콘 박막 증착 방법

Publications (2)

Publication Number Publication Date
KR20100118354A KR20100118354A (ko) 2010-11-05
KR101110079B1 true KR101110079B1 (ko) 2012-02-24

Family

ID=43032650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090037145A KR101110079B1 (ko) 2009-04-28 2009-04-28 극미세 결정립 폴리 실리콘 박막 증착 방법

Country Status (4)

Country Link
US (1) US20120040520A1 (ko)
KR (1) KR101110079B1 (ko)
CN (1) CN102428539A (ko)
WO (1) WO2010126237A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3142403A4 (en) * 2014-05-09 2017-05-03 Fujitsu Limited Wireless communication system, base station and terminal
CN111834207B (zh) * 2019-04-22 2023-06-16 上海新微技术研发中心有限公司 一种沉积多晶硅薄膜的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070107168A (ko) * 2005-04-05 2007-11-06 어플라이드 머티어리얼스, 인코포레이티드 나노―결정 결정립―크기의 폴리실리콘 및 반구형 결정립실리콘을 위한 단일 웨이퍼 열적 화학기상증착 프로세스
KR20080112736A (ko) * 2007-06-22 2008-12-26 주식회사 유진테크 박막 증착 방법 및 박막 증착 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518509B1 (ko) * 1997-11-12 2006-03-09 삼성전자주식회사 실리콘층의증착을위한화학기상증착장치
US6140246A (en) * 1997-12-18 2000-10-31 Advanced Micro Devices, Inc. In-situ P doped amorphous silicon by NH3 to form oxidation resistant and finer grain floating gates
JP2001160558A (ja) * 1999-12-02 2001-06-12 Nec Corp 半導体装置の製造方法及び製造装置
US6559039B2 (en) * 2001-05-15 2003-05-06 Applied Materials, Inc. Doped silicon deposition process in resistively heated single wafer chamber
US7005160B2 (en) * 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
US20070090493A1 (en) * 2005-10-11 2007-04-26 Promos Technologies Inc. Fabrication of nitrogen containing regions on silicon containing regions in integrated circuits, and integrated circuits obtained thereby
KR100906048B1 (ko) * 2007-06-14 2009-07-03 주식회사 동부하이텍 Ｌｐｃｖｄ 장치 및 ｌｐｃｖｄ 장치를 이용한 폴리 실리콘증착 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070107168A (ko) * 2005-04-05 2007-11-06 어플라이드 머티어리얼스, 인코포레이티드 나노―결정 결정립―크기의 폴리실리콘 및 반구형 결정립실리콘을 위한 단일 웨이퍼 열적 화학기상증착 프로세스
KR20080112736A (ko) * 2007-06-22 2008-12-26 주식회사 유진테크 박막 증착 방법 및 박막 증착 장치

Also Published As

Publication number Publication date
WO2010126237A2 (ko) 2010-11-04
US20120040520A1 (en) 2012-02-16
KR20100118354A (ko) 2010-11-05
WO2010126237A3 (ko) 2011-02-17
CN102428539A (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
US6808986B2 (en) Method of forming nanocrystals in a memory device
JP3727449B2 (ja) 半導体ナノ結晶の製造方法
WO2008115266A2 (en) Growth of metallic nanodots using specific precursors
KR101012103B1 (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
US20100035417A1 (en) Method of fabricating polycrystalline silicon thin film
KR101110079B1 (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
KR101012102B1 (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
KR100943426B1 (ko) 박막 증착 방법 및 박막 증착 장치
KR20090115357A (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
KR101153862B1 (ko) 전자 소자용 ＧａＮ 웨이퍼 및 그 제조 방법
KR100255155B1 (ko) 반도체 소자의 다결정 실리콘막 형성 방법
KR100338818B1 (ko) 반도체장치의 전하저장전극 형성방법
KR100494321B1 (ko) 반도체소자의다결정실리콘막형성방법
US10615030B2 (en) Method of preparing nitrogen-doped graphene
JP3461819B2 (ja) 半導体結晶膜の製造方法
KR20090031193A (ko) 저온 실리콘 질화물 형성방법 및 이 방법으로 형성된결정질 나노 도트를 포함하는 전하 트랩형 메모리 소자 및그 제조방법
JPH0277116A (ja) シリコン結晶薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20120523

Effective date: 20121123

J2X1 Appeal (before the patent court)

Free format text: INVALIDATION

J202 Request for trial for correction [limitation]
J202 Request for trial for correction [limitation]
J121 Written withdrawal of request for trial
J301 Trial decision

Free format text: TRIAL DECISION FOR CORRECTION REQUESTED 20130523

Effective date: 20131220