Nothing Special   »   [go: up one dir, main page]

KR101012102B1 - 극미세 결정립 폴리 실리콘 박막 증착 방법 - Google Patents

극미세 결정립 폴리 실리콘 박막 증착 방법 Download PDF

Info

Publication number
KR101012102B1
KR101012102B1 KR1020080041177A KR20080041177A KR101012102B1 KR 101012102 B1 KR101012102 B1 KR 101012102B1 KR 1020080041177 A KR1020080041177 A KR 1020080041177A KR 20080041177 A KR20080041177 A KR 20080041177A KR 101012102 B1 KR101012102 B1 KR 101012102B1
Authority
KR
South Korea
Prior art keywords
thin film
substrate
gas
oxygen
silicon
Prior art date
Application number
KR1020080041177A
Other languages
English (en)
Other versions
KR20090115355A (ko
Inventor
김해원
우상호
조성길
박송환
정경수
Original Assignee
주식회사 유진테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유진테크 filed Critical 주식회사 유진테크
Priority to KR1020080041177A priority Critical patent/KR101012102B1/ko
Priority to US12/990,629 priority patent/US20110111582A1/en
Priority to CN2009801159135A priority patent/CN102017086B/zh
Priority to PCT/KR2009/002266 priority patent/WO2009134080A2/ko
Publication of KR20090115355A publication Critical patent/KR20090115355A/ko
Application granted granted Critical
Publication of KR101012102B1 publication Critical patent/KR101012102B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 극미세 결정립 폴리 실리콘 박막 증착 방법을 제공하기 위한 것으로, 기판 상에 박막을 증착하는 증착 공정을 이용한 박막 증착 방법에 있어서, 상기 기판이 로딩된 챔버 내에 소스 가스를 공급하여 상기 박막을 증착하되, 상기 소스 가스는, 실리콘 계열(silicon-based)의 가스 및 산소 계열(Oxygen-based)의 가스를 포함함으로서, 화학기상증착방식에 의하여 기판 상에 박막을 증착할 때 실리콘 계열 가스 및 산소 계열 가스를 포함한 소스 가스를 기판이 로딩된 챔버 내에 공급하여 박막을 증착하여 극미세 결정립 폴리 실리콘 박막을 증착할 수 있으며, 전기적 특성의 균일도를 향상시켜 특성이 저하되는 것을 방지하게 되는 것이다.
화학기상증착, 공정온도, 공정압력, 극미세 결정립, 폴리 실리콘

Description

극미세 결정립 폴리 실리콘 박막 증착 방법{Method for depositing of ultra fine grain poly silicon thin film}
본 발명은 기판 상에 박막을 증착하는 기술에 관한 것으로, 특히 화학기상증착방식(Chemical Vapor Deposition, CVD)에 의하여 기판 상에 박막을 증착할 때 실리콘 계열(silicon-based) 가스 및 산소 계열(Oxygen-based) 가스를 포함한 소스 가스를 기판이 로딩된 챔버 내에 공급하여 박막을 증착하여 극미세 결정립 폴리 실리콘 박막을 증착하며, 전기적 특성의 균일도를 향상시켜 특성이 저하되는 것을 방지하기에 적당하도록 한 극미세 결정립 폴리 실리콘 박막 증착 방법에 관한 것이다.
일반적으로 반도체 제조 공정은 박막을 웨이퍼 표면에 증착하는 증착공정을 포함하며, 웨이퍼 표면에는 실리콘 산화막 및 다결정 실리콘막, 그리고 질화 실리콘막을 포함하는 다양한 형태의 박막이 증착된다.
그리고 증착공정 중 화학기상증착방식(Chemical Vapor Deposition, CVD)은 열분해 또는 기체화합물의 반응에 의해 기판의 표면에 박막을 형성하는 것을 말한다. 즉, 원하는 물질이 기체상태로부터 기판 표면에 직접 증착된다.
증착공정 중 웨이퍼 표면에 다결정 실리콘막을 증착하는 방법에 대해 설명하면 다음과 같다.
먼저, 웨이퍼를 챔버 내에 로딩한 후, 챔버 내부에 소스 가스를 공급하여 웨이퍼 상에 박막을 증착한다. 이때, 챔버 내부에 공급되는 소스 가스는 실란(SiH4)을 포함하며, 챔버 내에 공급된 소스 가스에 의해 웨이퍼 상에는 박막이 증착된다. 이때, 웨이퍼 상에는 실란(SiH4)의 열분해를 통해 다결정 실리콘막이 증착(polycrystalline deposition)된다.
그러나 이와 같은 증착공정으로는 얇은 두께(약 400Å 이하)의 실리콘 결정구조를 가지는 다결정 실리콘막을 증착하는 것이 매우 어려울 뿐만 아니라, 균일한 다결정 실리콘막을 증착하기 어려웠다. 따라서 이를 반도체 플래시 메모리 등의 플로팅 게이트 전극으로 사용할 경우, 제조된 소자의 과소거(over erase) 현상과 같은 문제점에 의해 소자의 문턱전압이동(Threshold Voltage shift) 등에 의한 균일도, 내구력, 그리고 신뢰성 측면에서 소자의 문턱전압(Threshold Voltage, Vt) 균일도 등이 매우 불균일하여 소자 특성을 저하 시키는 등의 문제점이 있었다.
이에 대해 더욱 상세히 설명하면, 먼저 일정한 공정온도(일반적으로 550℃ 이하)에서 실란(SiH4)이나 디실란(disilane)(Si2H6)을 이용하여 결정질이 형성되지 않은 비결정질(amorphous) 실리콘 박막을 성장시키는 공정과, 그 다음으로 후속의 일정한 열처리 공정(예를 들어, 650℃ 내지 900℃)에 의하여 성장된 박막을 결정화 시키는 공정을 거치게 되면, 그 결과로서 도 1에 도시한 결과를 얻는다. 도 1은 종래의 증착방법에 따른 다결정 실리콘막을 투과 전자 현미경(Transmission Electron Microscopy, TEM)으로 찍은 사진이다.
이와 같은 공정을 이용하여 플래시 메모리와 같은 소자의 게이트 전극을 형성시킬 경우, 그 박막의 결정화된 결정립의 크기(grain size)는 매우 불규칙하여 수십 Å 내지 수백 nm의 크기의 결정립이 형성된다. 그래서 이러한 공정을 이용하여 트랜지스터를 형성시킬 경우 트랜지스터에서의 전자의 이동 속도에 의해 결정립(grain)이 큰 지역에서는 결정립 계면(grain boundary)이 한 개 또는 두 개 형성되고, 반면 결정립(grain)이 매우 작은 지역에서는 결정립 계면(Grain boundary)이 많이 형성된다. 이렇게 결정립 계면이 많이 형성된 결정립이 매우 작은 지역은 결정립(Grain)과 결정립이 만나는 지역의 하부 터널링 막(Tunnel oxide)이 옥사이드 밸리(oxide valley)라는 형태의 구역으로 형성 되는데, 큰 결정립 사이의 결정계면의 하부는 더 큰 형태의 옥사이드 밸리(oxide valley)가 형성된다. 이러한 옥사이드 밸리는 후속의 포스포로스 폴리(phosphorus poly) 공정 형성 시 인(phosphorus)이 더 많이 컨센트레이션(concentration) 되어 로컬 배리어 하이트(local barrier height, LBH)를 감소시키게 된다. 이에 따라 소자 구동 시 과소거점(over erase point)으로 되거나, 또는 인(phosphorus)에 의한 전자 트랩 포메이션 사이트(electron trap formation site)가 되어 소자의 신뢰성을 크게 저하시키는 원인이 되고, 이는 곧 트랜지스터가 형성된 후 소자를 가동 시 전자의 이동 속도의 차 이에 의해 소자 한 칩(chip) 내에 포함되어 있는 수 개의 트랜지스터의 구동 능력이 매우 차이가 나게 되고, 이 때문에 소자 특성이 매우 열악해 지는 문제점이 있게 된다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 화학기상증착방식에 의하여 기판 상에 박막을 증착할 때 실리콘 계열 가스 및 산소 계열 가스를 포함한 소스 가스를 기판이 로딩된 챔버 내에 공급하여 박막을 증착하여 극미세 결정립 폴리 실리콘 박막을 증착하고, 전기적 특성의 균일도를 향상시켜 특성이 저하되는 것을 방지할 수 있는 극미세 결정립 폴리 실리콘 박막 증착 방법을 제공하는데 있다.
본 발명의 일 실시예에 의한 극미세 결정립 폴리 실리콘 박막 증착 방법은, 기판 상에 박막을 증착하는 증착 공정을 이용한 박막 증착 방법에 있어서, 상기 기판이 로딩된 챔버 내에 소스 가스를 공급하여 상기 박막을 증착하되, 상기 소스 가스는, 실리콘 계열(silicon-based)의 가스 및 산소 계열(Oxygen-based)의 가스를 포함하는 것을 특징으로 한다.
상기 실리콘 계열의 가스에 대한 상기 산소 계열의 가스의 혼합비율은, 0.20 이하(0 제외)인 것을 특징으로 한다.
상기 박막 내의 산소는, 20atomic%(atomic percentage) 이하(0 제외)인 것을 특징으로 한다.
상기 증착 공정의 온도가 580℃ 내지 650℃일 때 상기 증착 공정의 압력은 100torr 내지 300torr인 것을 특징으로 한다.
상기 증착 공정의 온도가 650℃ 내지 750℃일 때 상기 증착 공정의 압력은 5torr 내지 100torr인 것을 특징으로 한다.
상기 극미세 결정립 폴리 실리콘 박막 증착 방법은, 상기 기판 상에 증착된 상기 박막에 대한 열처리 공정을 더 포함하여 수행하는 것을 특징으로 한다.
상기 실리콘 계열의 가스는, SiH4(silane), Si2H6(disiline) 또는 Si를 포함하는 가스인 것을 특징으로 한다.
상기 산소 계열의 가스는, N2O 또는 산소(Oxygen)를 포함하는 소스 가스인 것을 특징으로 한다.
본 발명에 의한 극미세 결정립 폴리 실리콘 박막 증착 방법은 화학기상증착방식에 의하여 기판 상에 박막을 증착할 때 실리콘 계열 가스 및 산소 계열 가스를 포함한 소스 가스를 기판이 로딩된 챔버 내에 공급하여 박막을 증착하여 극미세 결정립 폴리 실리콘 박막을 증착하며, 전기적 특성의 균일도를 향상시켜 특성이 저하 되는 것을 방지할 수 있는 효과가 있게 된다.
또한 본 발명은 실리콘 소스 가스로는 SiH4(Silane) 가스를 이용하고, 결정립을 제어하는 공정 방법으로서는 공정온도와 공정 압력을 일정한 범위 내에서 박막을 증착할 때 N2O와 같이 산소(Oxygen)를 함유하는 가스를 실란(SiH4)과 혼합하여 일정 비율로 주입하여 극미세 결정립 다결정 폴리실리콘 박막을 형성시킴으로서 반도체 소자에서 플래시 메모리(Flash Memory)의 플로팅 게이트(floating gate)용 전극으로 이용할 경우 균일한 형태의 결정립을 형성할 수 있어 소자의 내구성 및 신뢰성 있는 소자 특성을 확보할 수 있고, DRAM(Dynamic Random Access Memory) 소자, SRAM(Static Random Access Memory) 및 로직(LOGIC) 소자에서 그 특성을 이용할 경우 우수한 소자 특성을 확보할 수 있어, 이를 이용하는 반도체 소자 제조시 소자 수율 향상 및 소자 특성 개선 효과가 있다.
이와 같이 구성된 본 발명에 의한 극미세 결정립 폴리 실리콘 박막 증착 방법의 바람직한 실시예를 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있으며, 이에 따라 각 용어의 의미는 본 명세서 전반에 걸친 내용을 토대로 해석되어야 할 것이다.
먼저 본 발명은 화학기상증착방식에 의하여 기판 상에 박막을 증착할 때 실리콘 계열 가스 및 산소 계열 가스를 포함한 소스 가스를 기판이 로딩된 챔버 내에 공급하여 박막을 증착하여 극미세 결정립 폴리 실리콘 박막을 증착하고자 한 것이다.
일반적으로 화학기상증착이라고 하는 것은 기체상태의 소스 가스를 공급하여 기판과의 화학적 반응을 유도함으로써, 반도체 기판 상에 박막을 형성하는 공정이다. 이러한 화학기상증착방식을 싱글 챔버 내에서 수행하게 되는 본 발명을 도 2를 참조하여 설명하기로 한다. 도 2는 본 발명이 적용되는 증착 장치를 나타내는 도면이다.
우선 증착 장치(10)의 챔버(11) 내에 소스 가스가 도입되기 위한 도입부(12)가 형성된다. 도입부(12)에 의해 도입된 가스는 샤워헤드(13)를 통해 챔버(11) 내부로 분사되게 된다. 또한 증착의 대상이 되는 웨이퍼(15)가 히터(14)상에 놓여지게 되는데, 이러한 히터(14)는 히터지지대(16)에 의해 지지되게 된다. 이러한 장치에 의해 증착이 수행되고 나서는 진공포트(17)에 의해 배출되게 된다.
이러한 싱글 웨이퍼 방식의 화학기상증착방법에 의해 기판 상에 실란(SiH4) 가스 및 불황성의 N2를 캐리어(Carrier) 가스로 챔버(11) 내로 유입시켜 열 분해에 의해 분해된 반응 가스가 기판 상에 배치된 실리콘 기판 상에 표면 이동을 통하여 증착하게 되는 것으로, 이때 SiH4 가스와 동시에 반응 챔버(11) 내로 일정한 비율로 N2O 가스를 주입하게 되면 열 분해된 반응 가스의 실리콘 원자들이 N2O로부터 분해된 산소(Oxygen) 원자에 의해 실리콘 핵생성(Nucleation) 및 결정립 성장(Grain Growth)이 진행되지 않아, 고온(650℃ 이상의 고온)에서도 비정질 상태의 폴리 실리콘으로 증착이 가능하다.
이 때 N2O/SiH4 가스의 혼합 비율이 일정 수준 이상으로 유지될 경우 실리콘 옥사이드(Silicon Oxide)로 증착될 수 있기 때문에, 두 반응 가스의 혼합 비율이 본 발명에서 가장 중요한 요소이다.
극미세 결정립 구조를 가지는 다결정 폴리실리콘을 형성시키기 위해, 퍼니스(Furnace) 또는 싱글 웨이퍼(Single Wafer) 방식의 반응 챔버를 이용하여 일정 온도 이상에서 후속 열처리 공정을 실시한다.
도 3은 본 발명인 극미세 결정립 폴리 실리콘 박막 증착 방법에 의하여 형성시킨 실리콘 박막에 대한 특징을 보인 그래프로서, 산소 소스 가스(Oxygen Source Gas)와 실리콘 소스 가스(Si Source Gas)의 비율에 따른 굴절률을 나타낸 그래프이다.
이러한 도 3은 N2O와 SiH4의 혼합비율에 따른 굴절률을 나타내는 그래프로서, 도 3에서 보는 바와 같이 가로 축은 N2O와 SiH4의 혼합비율이고, 세로 축은 증착된 박막의 결정 특성을 알 수 있는 굴절률(Refractive Index, R.I) 값을 도시한 것이다. 따라서 SiH4에 혼합된 N2O의 비율이 증가할수록 굴절률이 감소하는 경향을 나타내며, 그 값이 3.8 ~ 4.5의 범위를 유지할 때 비정질 또는 다결정 실리콘 박막으로 증착이 형성되며, 그 이하의 굴절률을 나타내면 폴리실리콘이 아닌 Si rich의 SiO2 박막에 가까운 특성을 가지는 박막으로 증착된다.
도 4 및 5는 본 발명인 극미세 결정립 폴리 실리콘 박막 증착 방법에 의하여 증착된 박막의 결정구조를 보인 TEM 사진이다.
도 6a 및 도 6b는 산소(Oxygen)의 농도를 아토믹 퍼센트(atomic%)로 환산한 값과 결정립도(Grain Size)를 산소(Oxygen)와 실리콘 소스(Si Source)의 가스 혼합 비율에 따른 경향성을 나타낸 표와 그래프이다.
이상 상술한 바와 같이 본 발명에서 제시된 발명의 사상을 이용하여 본 발명에서 제시된 소스 가스(Source gas)로 Si Source는 SiH4, Oxygen Source는 N2O 가스를 이용하였지만, 또 다른 Si source 가스로서 Si2H6 가스 및 그 외 Si을 포함하는 가스를, Oxygen을 포함하는 또 다른 가스를 이용하여 본 발명에서 구현하고자 하는 발명의 사상, 일정한 온도와 일정한 압력 하에서 N2O/SiH4의 일정한 비율로 반응 챔버 내에 주입시켜 극미세 결정립 구조를 가지는 박막을 형성시키는 것은 또 다른 발명의 실시 예이다
이처럼 본 발명은 화학기상증착방식에 의하여 기판 상에 박막을 증착할 때 실리콘 계열 가스 및 산소 계열 가스를 포함한 소스 가스를 기판이 로딩된 챔버 내 에 공급하여 박막을 증착하여 극미세 결정립 폴리 실리콘 박막을 증착하게 되는 것이다.
이상에서 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술적 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 종래의 증착방법에 따른 큰 그레인 사이즈를 가지는 다결정 실리콘막을 보인 사진이다.
도 2는 본 발명이 적용되는 박막 증착 장치의 개념도이다.
도 3은 본 발명인 극미세 결정립 폴리 실리콘 박막 증착 방법에 의하여 형성시킨 실리콘 박막에 대한 특징을 보인 그래프로서, 산소 소스 가스(Oxygen Source Gas)와 실리콘 소스 가스(Si Source Gas)의 비율에 따른 굴절률을 나타낸 그래프이다.
도 4 및 5는 본 발명인 극미세 결정립 폴리 실리콘 박막 증착 방법에 의하여 증착된 박막의 결정구조를 보인 TEM 사진이다.
도 6a 및 도 6b는 산소(Oxygen)의 농도를 아토믹 퍼센트(atomic%)로 환산한 값과 결정립도(Grain Size)를 산소(Oxygen)와 실리콘 소스(Si Source)의 가스 혼합 비율에 따른 경향성을 나타낸 표와 그래프이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 증착 장치
11 : 챔버
12 : 도입부
13 : 샤워헤드
14 : 히터
15 : 웨이퍼
16 : 히터지지대
17 : 진공포트

Claims (8)

  1. 삭제
  2. 기판이 로딩된 챔버 내에 소스가스를 공급하여 상기 기판 상에 비결정질 실리콘 박막을 증착함으로써 극미세 결정립 폴리실리콘 박막을 증착하는 방법에 있어서,
    상기 소스가스는 실리콘 계열(silicon-based)의 가스 및 산소 계열(Oxygen-based)의 가스를 포함하되,
    상기 폴리실리콘 박막 내의 산소는 0.88 내지 3.89(1E20atoms/cc)이고,
    상기 폴리실리콘 박막의 결정립 크기는 45 내지 93 Å이며,
    상기 폴리실리콘 박막의 굴절률은 3.8 내지 4.5인 것을 특징으로 하는 박막 증착 방법.
  3. 기판이 로딩된 챔버 내에 소스가스를 공급하여 상기 기판 상에 비결정질 실리콘 박막을 증착함으로써 극미세 결정립 폴리실리콘 박막을 증착하는 방법에 있어서,
    상기 소스가스는 실리콘 계열(silicon-based)의 가스 및 산소 계열(Oxygen-based)의 가스를 포함하되,
    상기 폴리실리콘 박막 내의 산소는 0.176 내지 0.78at%(atomic percentage)이고,
    상기 폴리실리콘 박막의 결정립 크기는 45 내지 93 Å이며,
    상기 폴리실리콘 박막의 굴절률은 3.8 내지 4.5인 것을 특징으로 하는 박막 증착 방법.
  4. 제2항 또는 제3항에 있어서,
    상기 증착 공정의 온도가 580℃ 내지 650℃일 때 상기 증착 공정의 압력은 100torr 내지 300torr인 것을 특징으로 하는 박막 증착 방법.
  5. 제2항 또는 제3항에 있어서,
    상기 증착 공정의 온도가 650℃ 내지 750℃일 때 상기 증착 공정의 압력은 5torr 내지 100torr인 것을 특징으로 하는 극미세 결정립 폴리 실리콘 박막 증착 방법.
  6. 제2항 또는 제3항에 있어서,
    상기 박막 증착 방법은 상기 기판 상에 증착된 상기 박막에 대한 열처리 공정을 더 포함하는 것을 특징으로 하는 박막 증착 방법.
  7. 제2항 또는 제3항에 있어서,
    상기 실리콘 계열의 가스는 SiH4(silane) 또는 Si2H6(disiline)를 포함하는 것을 특징으로 하는 박막 증착 방법.
  8. 제2항 또는 제3항에 있어서,
    상기 산소 계열의 가스는 N2O를 포함하는 것을 특징으로 하는 박막 증착 방법.
KR1020080041177A 2008-05-02 2008-05-02 극미세 결정립 폴리 실리콘 박막 증착 방법 KR101012102B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080041177A KR101012102B1 (ko) 2008-05-02 2008-05-02 극미세 결정립 폴리 실리콘 박막 증착 방법
US12/990,629 US20110111582A1 (en) 2008-05-02 2009-04-29 Method for depositing ultra fine grain polysilicon thin film
CN2009801159135A CN102017086B (zh) 2008-05-02 2009-04-29 用于沉积具有超细晶粒的多晶硅薄膜的方法
PCT/KR2009/002266 WO2009134080A2 (ko) 2008-05-02 2009-04-29 극미세 결정립 폴리 실리콘 박막 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080041177A KR101012102B1 (ko) 2008-05-02 2008-05-02 극미세 결정립 폴리 실리콘 박막 증착 방법

Publications (2)

Publication Number Publication Date
KR20090115355A KR20090115355A (ko) 2009-11-05
KR101012102B1 true KR101012102B1 (ko) 2011-02-07

Family

ID=41255556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080041177A KR101012102B1 (ko) 2008-05-02 2008-05-02 극미세 결정립 폴리 실리콘 박막 증착 방법

Country Status (4)

Country Link
US (1) US20110111582A1 (ko)
KR (1) KR101012102B1 (ko)
CN (1) CN102017086B (ko)
WO (1) WO2009134080A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101447348B1 (ko) * 2012-09-04 2014-10-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 클램핑 효과가 감소된 극자외 정전 척을 위한 구조 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105529249A (zh) * 2016-02-29 2016-04-27 上海华力微电子有限公司 一种多晶硅制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212699B1 (ko) * 1996-07-26 1999-08-02 윤종용 산소 화합물이 함께 도핑된 다결정 실리콘막 제조 방법 및 장치
KR100413914B1 (ko) * 1994-06-17 2004-03-30 동경 엘렉트론 주식회사 성막방법
JP2005074556A (ja) 2003-08-29 2005-03-24 Anelva Corp シリコンナノ結晶構造体の形成方法及び形成装置
KR20070046355A (ko) * 2005-10-31 2007-05-03 고려대학교 산학협력단 나노 결정 실리콘의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344985A (en) * 1981-03-27 1982-08-17 Rca Corporation Method of passivating a semiconductor device with a multi-layer passivant system by thermally growing a layer of oxide on an oxygen doped polycrystalline silicon layer
JPH0786515A (ja) * 1993-09-16 1995-03-31 Nec Corp ポリシリコン抵抗体の形成方法
JP2874618B2 (ja) * 1995-11-22 1999-03-24 日本電気株式会社 シリコン半導体基板及びその製造方法
US6455372B1 (en) * 2000-08-14 2002-09-24 Micron Technology, Inc. Nucleation for improved flash erase characteristics
US7005160B2 (en) * 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
JP4938243B2 (ja) * 2005-03-04 2012-05-23 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法、並びに、半導体ウエハ及び半導体ウエハの製造方法
KR100784406B1 (ko) * 2005-09-21 2007-12-11 주식회사 유진테크 싱글챔버식 씨브이디장치를 이용한 열산화막 제조방법 및그 제조장치
CN100446180C (zh) * 2005-10-28 2008-12-24 南开大学 溶液法金属诱导晶化大晶粒多晶硅薄膜材料及制备和应用
KR101012103B1 (ko) * 2008-05-02 2011-02-07 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100413914B1 (ko) * 1994-06-17 2004-03-30 동경 엘렉트론 주식회사 성막방법
KR100212699B1 (ko) * 1996-07-26 1999-08-02 윤종용 산소 화합물이 함께 도핑된 다결정 실리콘막 제조 방법 및 장치
JP2005074556A (ja) 2003-08-29 2005-03-24 Anelva Corp シリコンナノ結晶構造体の形成方法及び形成装置
KR20070046355A (ko) * 2005-10-31 2007-05-03 고려대학교 산학협력단 나노 결정 실리콘의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101447348B1 (ko) * 2012-09-04 2014-10-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 클램핑 효과가 감소된 극자외 정전 척을 위한 구조 및 방법

Also Published As

Publication number Publication date
US20110111582A1 (en) 2011-05-12
CN102017086A (zh) 2011-04-13
CN102017086B (zh) 2012-10-10
WO2009134080A2 (ko) 2009-11-05
KR20090115355A (ko) 2009-11-05
WO2009134080A3 (ko) 2010-02-11

Similar Documents

Publication Publication Date Title
US6808986B2 (en) Method of forming nanocrystals in a memory device
US7687349B2 (en) Growth of silicon nanodots having a metallic coating using gaseous precursors
KR101012103B1 (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
US20100035417A1 (en) Method of fabricating polycrystalline silicon thin film
KR101012102B1 (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
KR100943426B1 (ko) 박막 증착 방법 및 박막 증착 장치
KR101110079B1 (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
US7265036B2 (en) Deposition of nano-crystal silicon using a single wafer chamber
KR20090115357A (ko) 극미세 결정립 폴리 실리콘 박막 증착 방법
US20240222114A1 (en) Method of forming a conformal and continuous crystalline silicon nanosheet with improved electrical properties at low doping levels
KR20000026143A (ko) 다결정실리콘 박막의 형성 방법
KR20090031193A (ko) 저온 실리콘 질화물 형성방법 및 이 방법으로 형성된결정질 나노 도트를 포함하는 전하 트랩형 메모리 소자 및그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080502

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100427

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20101025

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20100427

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20101124

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20101025

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20110110

Appeal identifier: 2010101008970

Request date: 20101124

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20101130

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20101124

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20100614

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20110110

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20101227

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20110125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20110126

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20131226

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20131226

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20150102

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20150102

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20151229

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20151229

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20161227

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20171227

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20181227

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20191230

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20191230

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20201230

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20220103

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20221229

Start annual number: 13

End annual number: 15