Nothing Special   »   [go: up one dir, main page]

KR101089923B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101089923B1
KR101089923B1 KR1020090117642A KR20090117642A KR101089923B1 KR 101089923 B1 KR101089923 B1 KR 101089923B1 KR 1020090117642 A KR1020090117642 A KR 1020090117642A KR 20090117642 A KR20090117642 A KR 20090117642A KR 101089923 B1 KR101089923 B1 KR 101089923B1
Authority
KR
South Korea
Prior art keywords
conductive paste
circuit board
printed circuit
manufacturing
trenches
Prior art date
Application number
KR1020090117642A
Other languages
English (en)
Other versions
KR20110061101A (ko
Inventor
이대영
최진원
정태준
이동규
김동선
문선재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090117642A priority Critical patent/KR101089923B1/ko
Publication of KR20110061101A publication Critical patent/KR20110061101A/ko
Application granted granted Critical
Publication of KR101089923B1 publication Critical patent/KR101089923B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0139—Blade or squeegee, e.g. for screen printing or filling of holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 인쇄회로 기판의 제조방법에 관한 것으로, 본 발명에 따른 인쇄회로 기판의 제조방법은 절연층의 양면에 동박이 적층된 원판을 준비하는 단계; 상기 원판에 다수 개의 비아홀 및 다수 개의 트렌치를 가공하는 단계; 및 상기 다수 개의 비아홀 및 트렌치 중 일부 비아홀 및 트렌치에 진공을 가하면서 도전성 페이스트를 충진하는 단계;를 포함한다. 본 발명에 따른 인쇄회로기판의 제조방법은 비아홀 및 트렌치의 충진 시 발생되는 보이드나 딤플이 방지되고, 제조 시간을 단축되어 생산성이 향상된다.
비아 홀, 트렌치, 도전성 페이스트, 진공, 인쇄회로 기판.

Description

인쇄회로기판의 제조방법{Manufacturing method of printed circuit board}
본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 보다 구체적으로는 비아홀 및 트렌치의 충진 시 발생되는 보이드나 딤플을 방지하고, 제조 시간을 줄여 생산성이 향상된 인쇄회로 기판의 제조방법에 관한 것이다.
인쇄회로기판(Printed Circuit Board; PCB)은 전자부품 상호 간의 전기배선을 회로설계에 기초하여 절연 기판 위에 배선 패턴을 형성하는 프린트 배선판으로 PCB 기판, 프린트 회로판 또는 인쇄배선기판(Printed Wiring Board)이라고 한다.
이러한, 인쇄회로기판은 일반적으로 페놀수지 절연판 또는 에폭시 수지 절연판 등의 표면에 구리 박판을 부착시킨 후 회로의 배선 패턴에 따라 에칭하여 필요한 회로를 구성하고 그 위에 IC, 콘덴서, 저항 등의 여러 가지 전자 부품을 조밀하게 탑재할 수 있게 하는 절연 평판이다.
즉, 각 전자 부품 상호 간을 연결하는 회로를 절연판의 표면에 배선모양으로 형성시킨 것이다.
이러한, 인쇄회로기판은 배선 회로판의 면수에 따라 단면기판, 양면기판, 다층기판 등으로 분류되고 있으며, 층수가 많을수록 전자 부품의 실장력이 우수하고 고정밀 제품에 사용된다.
이와 같은 인쇄회로기판을 제조하기 위한 제조공정은 홀을 가공하는 드릴(Drill) 공정, 가공된 홀에 전도성을 부여하는 동도금 공정 및 회로를 형성하는 회로 형성 공정으로 나누어진다.
종래 기술에 따른 인쇄회로기판의 제조방법은 절연층의 양면에 동박이 개재된 동박적층판(Copper Clad Laminate; CCL)인 원판에 드릴을 이용하여 절연층의 양면을 전기적으로 연결하기 위한 비아홀을 형성한다.
이후, 비아홀에 전도성을 부여하기 위해 무전해 동도금 공정 및 전해 동도금 공정을 통해 비아홀 내벽 및 동박 위에 제1 동도금층을 형성한다.
제1 동도금층을 형성한 후에는 제1 동도금층이 형성된 비아홀 내부에 절연 페이스트를 충진한다.
이후, 비아홀 내부에 충진 된 절연 페이스트 위에 회로패턴을 형성하기 위해 무전해 동도금 공정 및 전해 동도금 공정을 통해 절연 페이스트와 제1 동도금층 위에 제2 동도금층을 형성한다.
이후, 비아홀 및 제 1 동도금층 위에 드라이 필름을 적층한 후 노광 및 현상 공정을 통해 회로패턴이 형성될 부분을 제외한 나머지 부분의 드라이 필름을 제거한다.
드라이 필름을 제거한 후에는 에칭액으로 드라이 필름이 제거된 부분의 제 1 동도금층 및 동박을 제거하여 내층 회로패턴을 형성한다.
내층 회로패턴을 형성한 후에는 내층 회로패턴 위에 제2 절연층을 적층한다.
이후, 드릴을 이용하여 비아홀에 형성된 내층 회로패턴이 노출되도록 블라인드 비아홀(Blind Via Hole; BVH)을 형성한다. 블라인드 비아홀을 형성한 후에는 무전해 동도금 공정 및 전해 동도금 공정을 통해 블라인드 비아홀 내벽 및 제 2 절연층 위에 제3 동도금층을 형성한다.
제3 동도금층을 형성한 후에는 내층회로 패턴 형성 공정과 동일하게 드라이 필름을 적층 한 후 노광 및 현상 공정을 통하여 외층 회로패턴을 형성한다.
그러나, 이와 같은 인쇄회로기판의 제조방법은 비아홀 내벽의 동도금 공정을 수행한 후 절연 페이스트를 충진하고, 절연 페이스트 위에 동도금층을 형성하는 캡 플레이팅(Cap Plating) 공정을 진행하게 되다.
이에 따라, 많은 수의 공정이 필요하게 되어 인쇄회로기판의 제조 시간이 증가할 뿐만 아니라 비아홀에 충진된 절연 페이스트와 절연 페이스트 위에 형성된 회로패턴 간의 계면에서의 밀착력이 저하되는 문제가 있다.
또한, 비아홀 내부에 절연 페이스트를 충진하기 때문에 인쇄회로기판에서 발생 되는 열을 외부로 방출하는 방열 특성이 저하되는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 비아홀 및 트렌치의 충진 시 발생되는 보이드나 딤플을 방지하고, 제조 시간을 줄여 생산성이 향상된 인쇄회로 기판의 제조방법을 제공하는 것이다.
상기 과제를 해결하기 위하여 본 발명의 일 실시형태는 절연층의 양면에 동박이 적층된 원판을 준비하는 단계; 상기 원판에 다수 개의 비아홀 및 다수 개의 트렌치를 가공하는 단계; 및 상기 다수 개의 비아홀 및 트렌치 중 일부 비아홀 및 트렌치에 진공을 가하면서 도전성 페이스트를 충진하는 단계;를 포함하는 인쇄회로기판의 제조방법을 제공한다.
상기 도전성 페이스트의 충진 단계는
상기 원판의 상부에 배치되는 상부 스퀴지와 상기 원판의 하부에 배치되는 하부 스퀴지가 동시에 이동하면서 수행될 수 있다.
상기 도전성 페이스트의 충진 단계는
상기 원판의 상부에 도전성 페이스트 주입구와 상기 도전성 페이스트 주입구와 연통된 상부 스퀴지가 배치되고, 상기 원판의 하부에 하부 스퀴지와 상기 하부 스퀴지와 연통된 도전성 페이스트 배출구가 배치되며, 상기 도전성 페이스트 주입구 및 도전성 페이스트 배출구에 의하여 도전성 페이스트가 주입되면서 진공이 형성될 수 있다.
상기 비아홀 및 트렌치를 가공하는 단계는
기계적 드릴링(Mechanical Drilling), YAG(Yttrium Aluminum Granet)레이저 또는 CO2 레이저를 이용하여 수행될 수 있다.
본 발명에 따르면, 비아홀 또는 트렌치 내부에 한번 발생한 기포는 진공 형성에 의하여 제거되고, 이에 따라 충진밀도가 향상되고, 보이드(void)나 딤플(dimple)의 발생의 방지할 수 있다.
또한, 이동하는 상부 및 하부 스퀴지에 의하여 충진시 기판 표면에 남아 있는 도전성 페이스트의 제거가 동시에 이루어질 수 있다.
또한, 별도의 시드층이나 도금층의 형성과정 없이 비아홀 및 트렌치가 충진되어 제조 시간이 단축되어 생산성이 향상된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1 내지 도 3은 본 발명의 일 실시형태에 따른 인쇄회로 기판의 제조방법을 설명하기 위한 공정별 단면도이다.
우선, 도 1에 나타낸 바와 같이 절연층(111)의 양면에 동박(112, 113)이 개재된 원판(110)을 준비한다. 도 1은 원판의 일부를 나타낸 개략적인 사시도이다.
이때, 절연층(111)은 기초재료로 수지가 사용되고, 전기적인 특성은 뛰어나지만 기계적 강도가 불충분하고 온도에 의한 치수 변화(열 팽창률)가 금속의 약 10배 정도로 큰 수지의 단점을 보완하기 위하여 종이, 유리 섬유 등의 보강기재가 혼합될 수 있다.
상기 수지는 이에 제한되는 것은 아니나, 예를 들면, 에폭시 수지, 폴리이미드 또는 BT 수지(Bismaleimide Triazine resin) 등을 사용할 수 있다.
원판(110)을 준비한 후에는 드릴링 공정을 통하여 절연층(111)을 관통하는 비아홀(120)과 트렌치(130)를 형성한다.
이때, 드릴링 공정은 CNC(Computer Numerical Control)을 이용한 기계적 드릴링(Mechanical Drilling)이나 YAG(Yttrium Aluminum Granet)레이저나 CO2 레이저를 이용하여 원판(110)에 비아홀(120) 및 트렌치(130)를 형성하는 공정이다.
이후, 상기 비아홀(120) 및 트렌치(130)에 도전성 페이스트(140)를 충진한다. 도 2a는 비아홀(120) 및 트렌치(130)에 도전성 페이스트(140)를 충진하는 방법을 개략적으로 나타낸 사시도이고, 도 2b는 도 2a의 I-I'선을 따라 취한 단면도이다.
본 발명에 따르면, 인쇄회로 기판에 형성된 다수의 비아홀(120) 및 트렌치(130) 중에 충진하고자 하는 비아홀(120) 또는 트렌치(130)에만 진공이 가해지면서 도전성 페이스트(210)가 충진된다.
도 2a 및 도 2b에 도시된 바와 같이, 인쇄회로 기판의 상면에는 도전성 페이스트 주입구(210), 상기 도전성 페이스트 주입구(210)와 연통된 상부 스퀴지(220)가 배치되고, 인쇄회로 기판의 하면에는 하부 스퀴지(230), 상기 하부 스퀴지(230)와 연통된 도전성 페이스트 배출구(240)가 배치된다.
상기 상부 스퀴지(220) 및 하부 스퀴지(230)는 이동수단(미도시)에 의하여 인쇄회로 기판을 따라 동시에 이동한다(A). 이때, 도전성 페이스트 주입구(210) 및 도전성 페이스트 배출구(240)를 통하여 진공이 형성되면서 도전성 페이스트(140)가 주입되고(B), 도전성 페이스트(140)는 비아홀(120) 또는 트렌치(130)에 충진된다.
도 3은 인쇄회로 기판(110)의 비아홀(120) 및 트렌치(130)가 도전성 페이스트(140)에 의하여 충진된 상태를 나타내는 단면도이다.
일반적으로, 비아홀(120) 또는 트렌치(130) 내부에 한번 발생한 기포는 제거하는 것이 어렵고, 기포에 의하여 도전성 페이스트의 충진 불량이 발생한다.
그러나, 본 실시형태에 따르면, 비아홀 또는 트렌치 내부에 한번 발생한 기포는 진공 형성에 의하여 제거되고, 이에 따라 충진밀도가 향상되고, 보이드(void)나 딤플(dimple)의 발생의 방지할 수 있다.
또한, 인쇄회로 기판 전체의 영역에 진공을 형성하는 것이 아니고, 이동하는 상부 및 하부 스퀴지에 위하여 일 영역에만 진공이 형성되어, 보다 큰 직경의 비아홀의 충진이 가능하다.
또한, 이동하는 상부 및 하부 스퀴지에 의하여 충진시 기판 표면에 남아 있는 도전성 페이스트의 제거가 동시에 이루어질 수 있다.
이와 같이 비아홀(120) 및 트렌치(130)에 도전성 페이스트(140)를 충진한 후에는 회로패턴을 형성할 수 있다. 회로 패턴의 형성방법은 특별히 제한되지 않으며, 당업계에서 통상적으로 사용되는 방법을 사용할 수 있다.
예를 들면 전해 동도금 공정을 통해 인쇄회로 기판 상에 동도금층을 형성하고, 상기 동도금층 위에 감광성 물질을 도포한 후 노광 및 현상 공정을 통해 회로패턴을 형성할 수 있다.
회로패턴을 형성한 후에는 인쇄회로기판의 사용 용도에 따라 외층 회로패턴 위에 절연물질을 적층하고, 절연물질에 블라인드 비아홀, 회로 패턴을 형성하여 다 층 인쇄회로기판을 제조할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1 내지 도 3은 본 발명의 일 실시형태에 따른 인쇄회로 기판의 제조방법을 설명하기 위한 공정별 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110: 원판 120: 비아홀
130: 트렌치 140: 도전성 페이스트
210: 도전성 페이스트 주입구 220: 상부 스퀴지
230: 하부 스퀴지 240: 도전성 페이스트 배출구

Claims (4)

  1. 절연층의 양면에 동박이 적층된 원판을 준비하는 단계;
    상기 원판에 다수 개의 비아홀 및 다수 개의 트렌치를 가공하는 단계; 및
    상기 다수 개의 비아홀 및 트렌치 중 일부 비아홀 및 트렌치에 진공을 가하면서 도전성 페이스트를 충진하는 단계;
    를 포함하는 인쇄회로기판의 제조방법.
  2. 제1항에 있어서,
    상기 도전성 페이스트의 충진 단계는
    상기 원판의 상부에 배치되는 상부 스퀴지와 상기 원판의 하부에 배치되는 하부 스퀴지가 동시에 이동하면서 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 제1항에 있어서,
    상기 도전성 페이스트의 충진 단계는
    상기 원판의 상부에 도전성 페이스트 주입구와 상기 도전성 페이스트 주입구와 연통된 상부 스퀴지가 배치되고, 상기 원판의 하부에 하부 스퀴지와 상기 하부 스퀴지와 연통된 도전성 페이스트 배출구가 배치되며, 상기 도전성 페이스트 주입구 및 도전성 페이스트 배출구에 의하여 도전성 페이스트가 주입되면서 진공이 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 제1항에 있어서,
    상기 비아홀 및 트렌치를 가공하는 단계는
    기계적 드릴링(Mechanical Drilling), YAG(Yttrium Aluminum Granet)레이저 또는 CO2 레이저를 이용하여 수행되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020090117642A 2009-12-01 2009-12-01 인쇄회로기판의 제조방법 KR101089923B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090117642A KR101089923B1 (ko) 2009-12-01 2009-12-01 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090117642A KR101089923B1 (ko) 2009-12-01 2009-12-01 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110061101A KR20110061101A (ko) 2011-06-09
KR101089923B1 true KR101089923B1 (ko) 2011-12-05

Family

ID=44395638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090117642A KR101089923B1 (ko) 2009-12-01 2009-12-01 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101089923B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103491725B (zh) * 2013-09-03 2016-08-24 珠海镇东有限公司 一种局部真空塞孔装置
CN108566738B (zh) * 2018-06-13 2019-07-16 胜宏科技（惠州）股份有限公司 一种光模块pcb制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368390A (ja) 2001-06-07 2002-12-20 Lg Electronics Inc 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法
JP2005116660A (ja) 2003-10-06 2005-04-28 Nitto Denko Corp 導電性ペースト充填基板およびその製造方法
KR100796524B1 (ko) * 2006-09-20 2008-01-21 삼성전기주식회사 다층 인쇄회로기판 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368390A (ja) 2001-06-07 2002-12-20 Lg Electronics Inc 印刷回路基板のホール充填装置及びその方法並びに印刷回路基板の製造方法
JP2005116660A (ja) 2003-10-06 2005-04-28 Nitto Denko Corp 導電性ペースト充填基板およびその製造方法
KR100796524B1 (ko) * 2006-09-20 2008-01-21 삼성전기주식회사 다층 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
KR20110061101A (ko) 2011-06-09

Similar Documents

Publication Publication Date Title
KR100990546B1 (ko) 비아 단부에 매립된 도금패턴을 갖는 인쇄회로기판 및 이의제조방법
JP2007142403A (ja) プリント基板及びその製造方法
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
WO2008004382A1 (fr) Procédé de fabrication d&#39;une plaque de circuit imprimé à couches multiples
KR100965341B1 (ko) 인쇄회로기판의 제조방법
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
US20140166355A1 (en) Method of manufacturing printed circuit board
CN110621123A (zh) 一种导热pcb的制作方法及pcb
KR101109323B1 (ko) 인쇄회로기판의 제조방법
JP2008078343A (ja) プリント配線板及びその製造方法
JP2017135357A (ja) 印刷配線板およびその製造方法
KR100752017B1 (ko) 인쇄회로기판의 제조방법
JP6674016B2 (ja) 印刷配線板およびその製造方法
KR101089923B1 (ko) 인쇄회로기판의 제조방법
JP7234049B2 (ja) プリント配線基板
JP2017084914A (ja) 印刷配線板およびその製造方法
JP2010129997A (ja) 埋込みパターンを持つプリント基板及びその製造方法
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법
JP6640508B2 (ja) 印刷配線板の製造方法
KR101397303B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
KR100745520B1 (ko) 다층 인쇄회로기판 및 그 제조방법
KR101077336B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee