KR101031982B1 - 고상 촬상 디바이스 및 그 구동 방법 - Google Patents
고상 촬상 디바이스 및 그 구동 방법 Download PDFInfo
- Publication number
- KR101031982B1 KR101031982B1 KR1020030068751A KR20030068751A KR101031982B1 KR 101031982 B1 KR101031982 B1 KR 101031982B1 KR 1020030068751 A KR1020030068751 A KR 1020030068751A KR 20030068751 A KR20030068751 A KR 20030068751A KR 101031982 B1 KR101031982 B1 KR 101031982B1
- Authority
- KR
- South Korea
- Prior art keywords
- well region
- solid
- state imaging
- imaging device
- voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 43
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000003384 imaging method Methods 0.000 claims abstract description 60
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000007787 solid Substances 0.000 claims abstract description 10
- 238000006243 chemical reaction Methods 0.000 claims description 49
- 230000005693 optoelectronics Effects 0.000 claims description 24
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000000295 complement effect Effects 0.000 claims 2
- 229910044991 metal oxide Inorganic materials 0.000 claims 2
- 150000004706 metal oxides Chemical class 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 abstract description 41
- 230000035945 sensitivity Effects 0.000 abstract description 9
- 230000009467 reduction Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 14
- 108091006146 Channels Proteins 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 206010070834 Sensitisation Diseases 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 230000008313 sensitization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
신호 전하를 판독하는데 사용되는 전압의 감소를 달성하고 동적 범위의 확장을 달성할 수 있는 CMOS 이미지 센서가 개시된다. P-우물 영역(P-well region)은 반도체 기판 상에 형성되고, 내장(embedded) 포토다이오드, 전송 트랜지스터, 증폭 트랜지스터, 선택 트랜지스터, 리셋 트랜지스터, 플로팅 확산(floating diffusion) 등이 P-우물 영역에 제공된다. 포토다이오드의 신호 전하는 전송 트랜지스터의 동작에 의해 플로팅 확산으로 전송된다. 전하 전송용 전압을 감소시키기 위해서 포토다이오드와 전송 게이트부 간 전위 밸런스를 제어하기 위해 전송 트랜지스터의 전하 전송 동작에 동기하여 P-우물 영역에 음의 전압 형태의 기판 바이어스 전압이 인가된다. 또한, 포토다이오드의 전하 저장 동안, 동적 범위의 확장을 달성하기 위해 감도 곡선의 각을 수정하도록 기판 바이어스 전압이 가변된다.
고상 촬상 디바이스, 화소 회로, 포토다이오드, 플로팅 확산, 전송 게이트.
Description
도 1은 본 발명이 적용되는 고상 촬상 디바이스의 일반적인 구성의 예를 도시한 블록도.
도 2는 도 1의 고상 촬상 디바이스에 사용된 화소 회로의 구성예를 도시한 회로도.
도 3a 및 도 3b는 종래의 고상 촬상 디바이스와 비교하여 도 1의 고상 촬상 디바이스의 포토다이오드, 전송 게이트, 플로팅 확산, 리셋 게이트 및 전원 라인을 따른 영역에서의 전위의 구성을 도시한 도면들.
도 4는 도 1의 고상 촬상 디바이스의 제 1 예에 따라 화소부 밑의 P-우물(well) 영역들의 구성을 도시한 개략적인 평면도.
도 5는 도 4에 도시된 화소 회로의 구동 펄스들을 도시한 타이밍도.
도 6은 도 1의 고상 촬상 디바이스의 제 2 예에 따라 화소부 아래의 P-우물 영역들의 구성을 도시한 개략적인 평면도.
도 7은 도 6에 도시된 화소 회로의 구동 펄스들을 도시한 타이밍도.
도 8은 도 1의 고상 촬상 소자의 제 3 예에 따라 P-우물 영역으로 바이어스 전압을 변경하기 위한 동작의 예를 도시한 타이밍도.
도 9는 수신된 광량과 도 8에 도시된 동작에서 포토다이오드의 저장된 전자수들 간의 관계를 도시한 도면.
도 10은 본 발명이 적용되는 모듈형의 고상 촬상 디바이스의 일반적인 구성의 예를 도시한 개략도.
도 11은 종래의 고상 촬상 디바이스의 화소 회로의 예를 도시한 회로도.
도 12는 도 11의 고상 촬상 디바이스의 포토다이오드 및 이웃한 소자들을 도시하는 단면도.
*도면의 주요 부분에 대한 부호의 설명*
10:포토다이오드 11:전송 트랜지스터
12:증폭 트랜지스터 13:선택 트랜지스터
14:리셋 트랜지스터 15:플로팅 확산
본 발명은, 예를 들면, MOS형 이미지 센서 혹은 CCD형 이미지 센서와 같은 고상 촬상 디바이스(solid-state image pickup device) 및 고상 촬상 디바이스를 위한 구동 방법에 관한 것으로, 특히 광전자 변환 소자에 의해 생성된 신호 전하가 판독(read out)될 때 전압의 감소 혹은 동적 범위의 확장을 달성하는 고상 촬상 소자의 구성에 관한 것이다.
도 11 및 도 12는 종래의 CMOS형 이미지 센서의 화소 구조의 예를 도시한 것으로, 특히 도 11은 화소 회로의 구성예를 도시한 회로도이고 도 12는 도 11의 화소 회로의 일부 소자들의 구조를 도시한 단면도이다.
여기서, CMOS형 이미지 센서는 일종의 MOS형 이미지 센서이며 CMOS-LSI 공정이 이 센서의 소자들을 형성하는데 적용되는 등의 이유로 이와 같이 불리고 있다. 그러나, CMOS형 이미지 센서는 반드시 CMOS-LSI 공정을 완전히 사용하여 형성될 필요가 있는 것은 아니며 이미지 센서에 고유한 일부 공정을 부분적으로 포함할 수도 있다.
화소 회로의 구성이 도 11을 참조하여 먼저 기술된다.
도시된 화소 회로에 따라서, 각 화소는 하나의 포토다이오드(PD)(10)와, 각각 전송, 증폭, 선택 및 리셋을 위한 4개의 화소 트랜지스터들(Tr)(11, 12, 13 및 14)을 포함한다.
포토다이오드(10)는 광전자 변환에 의해 생성된 전자들을 저장한다. 전송 트랜지스터(11)는 포토다이오드(10)의 전자들을 플로팅 확산(Floating Diffusion)(FD)(15)에 전송한다.
증폭 트랜지스터(12)는 그 게이트가 플로팅 확산(15)에 접속되고 플로팅 확산(15)의 전위 변화를 전기 신호로 변환한다. 선택 트랜지스터(13)는 로우(row) 단위로 신호가 판독될 화소를 선택한다. 선택 트랜지스터(13)가 턴 온 되었을 때, 증폭 트랜지스터(12)와 화소 밖의 수직 신호 라인(16)에 접속되는 정 전류원(constant current source;17)이 조합하여 소스 폴로워(source follower)를 형성하고, 결국, 플로팅 확산(15)의 전압에 응답하여 변하는 전압이 수직 신호 라인(16)에 출력된다.
리셋 트랜지스터(14)는 플로팅 확산(15)의 전위를 전원 전위(Vdd)로 리셋시킨다.
도 12는 전송 트랜지스터(11)의 게이트 부분을 통해 포토다이오드(10)에서 플로팅 확산(15)까지의 영역의 도 11의 화소 회로의 단면 구조를 도시한다.
도 12를 참조하면, 포토다이오드(10), 전송 트랜지스터(11)의 게이트 부분(11A) 및 플로팅 확산(15)은 실리콘 기판(20) 상에 형성된 P-우물 영역(20A)에 제공되고, 게이트 산화막 또는 게이트 절연막(21)은 실리콘 기판(20) 상에 형성된다. LOCOS 소자 분리 영역(22)은 게이트 산화막(21)의 일부에 형성된다.
전송 트랜지스터(11)의 전송 게이트 전극(11B)은 게이트 산화막(21) 상에 형성된다.
포토다이오드(10)에 대해서는, 알려진 내장 포토다이오드가 사용될 수 있다. 예를 들면 P-우물 영역(20A)에 형성된 포토다이오드에 내장 포토다이오드가 적용되는 경우, 게이트 산화막(21)의 인터페이스 근처의 실리콘 기판(20) 부분은 p+층 혹은 전하 분리 영역(10A)으로서 형성되고, 광전자들을 저장하기 위한 n층 혹은 전하 저장 영역(10B)이 실리콘 기판(20)의 깊은 부분에 전하를 저장하기 위해서 p+층(10A) 아래에 형성된다.
전술한 구성을 갖는 내장 포토다이오드로 n층(10B)의 인터페이스가 p+층(10A)으로 피복되어 있기 때문에, 만약 피복되지 않았다면 n층(10B)의 인터페이스에서 발생될 수 있는 암 전류(dark current)가 방지될 수 있다.
또한, 전송 트랜지스터(11) 및 포토다이오드(10)가 적합하게 설계되었다면, 포토다이오드(10)의 모든 광전자들은 플로팅 확산(15)으로 전송될 수 있다. 그러므로, 전술한 내장 포토다이오드(10)의 구조가 CCD형 센서들에서 널리 사용되고, HAD(Hole Accumulation Diode) 구조라 불리는 구조를 갖는 포토다이오드가 제공된다.
트랜지스터들은 통상의 CMOS 공정에 의해 제작되기 때문에, 스페이서로서의 측벽(11C)은 전송 게이트 전극(11B) 상의 실리콘 산화막 등으로부터 형성된다.
포토다이오드(10)의 n층(10B)은 전송 게이트 전극(11b)이 형성된 후 측벽(11C)이 형성되기 전에 전송 게이트 전극(11B)을 사용하여 자기 정렬(self alignment)을 통해 이온 주입에 의해 형성된다.
이후 포토다이오드(10)의 p+층(10A)이 측벽(11C)이 형성된 후 측벽(11C)을 사용하여 자기 정렬을 통해 이온 주입에 의해 형성된다.
포토다이오드(10)의 n층(10B) 및 p+층(10A)이 이러한 방식으로 형성되는 이유는 p+층(10A)과 전송 게이트 전극(11B)간 거리를 확실히 매우 작게 할 수가 있어 포토다이오드(10)의 광전자들의 전송이 용이해지게 하기 때문이다.
한편, 플로팅 확산(15)은 통상의 트랜지스터와 유사하게 LDD 구조를 갖는다. LDD 구조에 따라서, 저농도 불순물을 갖는 n층(LDD층)은 전송 게이트 부분(11A)의 측벽(11C) 바로 아래에 형성되고, 고농도의 불순물을 갖는 n+층(NSD층)은 전송 게이트 부분(11A)으로부터 측벽(11C)에 대응하는 거리에 형성된다.
본 발명의 발명자들은 전술한 구조를 갖는 고상 촬상 소자에서, 전송 게이트 부분(11A) 아래의 간섭으로부터의 암전류(광이 입력되지 않을지라도 포토다이오드에 흐르는 전자들로 이루어진 전류)를 억제하기 위해서 -1V 등의 음 전압(여기서는 이를 전송 바이어스 전압이라 함)이 전송 게이트 전극(11B)에 인가되는 것을 제안한다.
이것은, 전송 게이트 전극(11B)이 음 전압으로 바이어스된 경우, 게이트 부분(11A) 아래에 게이트 산화막(21)의 인터페이스에 p형 채널(11D)이 형성되어 내장 포토다이오드(10)와 유사하게 간섭 레벨로부터 암전류를 방지하기 때문이다.
또한, 전술한 유형의 고상 촬상 소자에서 동적 범위(dynamic range)를 확장시키는 방법으로서, 예를 들면 일본특허공개공보 평10-248035(이하 특허문헌 1이라 함)에 개시된 바와 같이 저장 기간 동안에 전송 게이트 혹은 리셋 게이트로의 전위가 가변되는 방법이 알려져 있다.
덧붙여 말하자면, 도 11 및 도 12를 참조하여 전술한 화소 구성은 포토다이오드(10)의 광전자들을 전송하는데 필요한 게이트 전압을 고정된 레벨 아래로 감소시킬 수 없으므로 CMOS 센서에 대해 전압을 감소시키는 것이 어렵다는 문제를 갖는다.
특히, 포토다이오드(10)가 필요한 수의 전자들을 저장하기 위해서, 예를 들면 1.5V 또는 그 이상의 완전 공핍 전압(full depletion voltage)이 필요하다. 또한, 포토다이오드(10)의 전자들을 모두 판독하기 위해서, 전송 게이트가 턴 온 되었을 때, 포토다이오드(10)의 n층에 원활하게(smoothly) 접속할 수 있도록 게이트 산화막(21)의 간섭보다 더 깊은 위치에서 1.5V와 같거나 또는 더 높은 전위를 갖는 채널이 생성되어야 한다.
이러한 이유로, 전자들의 완전한 전송을 달성하기 위해서, 게이트 전압이 예를 들면, 2.7V보다 작게 설정될 수 없다는 문제가 있다. 이 문제는 동일한 게이트 전압이 사용되는 경우, 포토다이오드의 광전자들을 더 깊은 전위로 전송하는 것이 어려워 결국 포화를 위한 전자들의 수가 작다는, 즉, 충분한 동적 범위를 확보하기가 불가능하다는 문제와는 반대되는 면이다. 특히 CMOS 센서의 경우, 2.5V 혹은 1.8V의 낮은 전압이 요구된다. 그러나, 항상, 포화 전자들의 수를 어떻게 증가시켜야하는지가 해결할 과제이다.
포토다이오드가 내장형이 아닌 경우 및 포토다이오드가 아닌 포토게이트가 채택된 경우에도 전위를 제어하기 위한 입력으로서 전압을 수신하는 전송 소자가 사용되는 한, 전술한 과제들(전송 게이트에 대한 전압의 감소 및 동일 전압으로 전송될 수 있는 전자들의 수를 증가시키는 것)이 유사하게 포함되는 것에 유념한다.
상기 특허문헌 1에 개시된 방법은 다음의 문제들을 갖는다.
첫 번째로, 전송 게이트로의 전압이 저장 기간 동안 변화되는 경우, 고 전압이 전송 게이트에 입력될 때, 광량이 크면, 포토다이오드 및 플로팅 확산이 도통하게 된다. 그러므로, 동작 범위에 제한이 있다.
다른 한편, 리셋 게이트로의 전압이 저장 기간 동안 변화되는 경우, 광전자들이 플로팅 확산과 같은 접촉(contact)을 갖는 노드에 저장되기 때문에, 광전자들이 내장 포토다이오드에 저장되는 경우와 비교하여 암전류가 더 크다.
본 발명의 목적은 광전자 변환 소자에 생성된 신호 전하를 판독하는데 사용되는 전압의 감소를 달성할 수 있고 또한 동적 범위의 확장을 달성할 수 있는 고상 촬상 디바이스 및 이의 구동 방법을 제공하는 것이다.
본 발명의 제 1 관점에 따라서,
반도체 층에 제공된 복수의 광전자 변환부들;
광전자 변환부들로부터 전하를 전송하기 위해 반도체 층 내 광전자 변환부들에 인접하여 제공된 전송 스위치; 및
전송 스위치의 전송 기간의 적어도 일부를 포함하는 기간 내에 반도체 층에 미리 정해진 전압을 인가하는 수단을 포함하는, 고상 촬상 디바이스가 제공된다.
본 발명의 제 2 관점에 따라서,
위에 우물(well) 영역이 형성된 반도체 기판;
광을 수신하고, 수신된 광의 양에 따라 신호 전하를 생성하기 위해 우물 영역에 형성된 광전 변환 소자;
광을 수신하고, 수신된 광의 양에 따라 신호 전하를 생성하기 위해 우물 영역에 형성된 광전 변환 소자;
삭제
미리 정해진 판독 타이밍에서 광전 변환 소자에 의해 생성된 신호 전하를 판독하기 위해 우물 영역에 형성된 판독부; 및
판독부에 의해 신호 전하를 판독할 때 우물 영역에 미리 정해진 기판 바이어스 전압을 인가하는 전압 제어 수단을 포함하는, 고상 촬상 디바이스가 제공된다.
본 발명의 제 3 관점에 따라서,
위에 우물 영역이 형성된 반도체 기판;
광을 수신하고 수신된 광의 양에 따라 신호 전하를 생성하기 위한, 우물 영역에 형성된 광전 변환 소자;
광전 변환 소자에 의해 생성된 신호 전화를 미리 정해진 판독 타이밍에서 판독하기 위한, 우물 영역에 형성된, 판독부; 및
우물 영역으로 기판 바이어스 전압을 인가하고, 광전자 변환 소자에 의해 신호 전하의 저장 기간 동안 기판 바이어스 전압을 변경하는 전압 제어 수단을 포함하는, 고상 촬상 디바이스가 제공된다.
본 발명의 제 4 관점에 따라서,
광을 수신하고 수신된 광의 양에 따라 신호 전하를 생성하기 위한 광전자 변환 소자 및 광전자 변환 소자에 의해 생성된 신호 전하를 미리 정해진 판독 타이밍에서 판독하기 위한 판독부가 반도체 기판 상에 형성된 우물 영역에 제공되는 고상 촬상 디바이스의 구동 방법에 있어서,
판독부에 의해 신호 전하를 판독할 때 우물 영역에 미리 정해진 기판 바이어스 전압을 인가하는 단계를 포함하는, 고상 촬상 디바이스 구동 방법이 제공된다.
본 발명의 제 5 관점에 따라서,
광을 수신하고 수신된 광의 양에 따라 신호 전하를 생성하는 광전자 변환 소자 및 광전자 변환 소자에 의해 생성된 신호 전하를 미리 정해진 판독 타이밍에서 판독하는 판독부가 반도체 기판 상에 형성된 우물 영역에 제공되는 고상 촬상 디바이스의 구동 방법에 있어서,
우물 영역에 기판 바이어스 전압을 인가하고, 광전자 변환 소자에 의해 신호 전하의 저장 기간 동안 기판 바이어스 전압을 변경하는 단계를 포함하는, 고상 촬상 디바이스 구동 방법이 제공된다.
본 발명의 상기 및 다른 목적들, 특징들 및 이점들은, 동일 부분들 또는 동일 구성요소들이 동일 참조 부호들로 표현된 첨부한 도면들과 함께 취해진, 다음의 설명 및 첨부한 청구항들로부터 명백하게 될 것이다.
본 발명이 적용되는 이하 기술되는 고상 촬상 디바이스는, 일반적으로, 포토다이오드 형태의 광전자 변환 소자의 신호 전하를 전송 게이트 형태의 신호 판독부를 사용하여 플로팅 확산에 전송하는데 사용될 전압을 감소시키기 위해서, 전하의 전송과 동시에 화소의 하위의 층에 제공된 P-우물 영역에 기판 바이어스 전압이 인가되도록 구성된다. 이에 의해 판독 전압이 감소될 수 있다.
또한, P-우물 영역에 인가되는 기판 바이어스 전압은 동적 범위를 확장시키기 위해서 포토다이오드의 전하 저장 기간 동안 가변된다.
이들 원리들을 이하 상세히 기술한다.
도 1은 본 발명이 적용되는 고상 촬상 디바이스의 일반적 구성의 예를 도시한 것으로 특히 CMOS형 이미지 센서 형태의 고상 촬상 디바이스의 예를 도시한 것이다.
먼저 도 1을 참조하면, 도시된 고상 촬상 디바이스는 반도체 소자 기판(100)상에 모두 구비되는, 화소부 또는 촬상 영역부(110), 정 전류부(120), 컬럼 신호 처리부 또는 컬럼부(130), 수직(V) 선택 구동부(140), 수평(H) 선택부(150), 수평 신호 라인(160), 출력 처리부(170), 타이밍 발생기(TG)(180) 및 다른 필요한 구성요소들 모두를 포함한다.
화소부(110)는 2차원 매트릭스로 배열된 다수의 화소들을 포함하고 화소들 각각에 대해 도 2에 도시된 바와 같은 화소 회로를 포함한다. 화소부(110)로부터의 화소들의 신호들은 수직 신호 라인(도 1엔 도시되지 않음)을 통해 각각의 화소 컬럼에 대해 컬럼 신호 처리부(130)로 출력된다.
정 전류부(120)는 바이어스 전류를 화소 컬럼의 화소들에 공급하기 위해 각 화소 컬럼에 대해 배치된 정 전류원(도 1엔 도시되지 않음)을 포함한다.
수직 선택 구동부(140)는 화소들의 셔터 동작 또는 판독 동작을 제어하기 위해 매 한 로우(row)에 대해 화소부(110)의 화소들을 연속적으로 선택한다.
컬럼 신호처리부(130)는 매 한 로우에 대해 수직 신호를 통해 얻어진 화소들의 신호들을 연속적으로 수신하여, 모든 컬럼에 대해 신호들에 대해서 미리 정해진 신호 처리를 수행하고 처리된 신호들을 일시 저장한다. 이 경우, 컬럼 신호 처리부(130)는 화소 트랜지스터의 임계값에 어떤 편차(dispersion)에서 비롯되는 고정된 패턴 잡음을 제거하기 위한 CDS 처리, AGC(자동 이득 제어) 처리 및 A/D 변환 처리를 적합하게 수행한다.
수평 선택부(150)는 컬럼 신호 처리부(130)의 신호들을 하나씩 선택하여 선택된 신호를 수평 신호 라인(160)에 도입한다.
출력 처리부(170)는 수평 신호 라인(160)으로부터의 신호에 대해 미리 정해진 처리를 수행하고 결과적인 신호를 외부로 출력한다. 이를 위해, 출력 처리부(170)는 예를 들면 도시하지 않은 이득 제어 회로 및 컬러 처리 회로를 포함할 수도 있다. A/D 변환은 컬럼 신호 처리부(130)가 아닌 출력 처리부(170)에 의해 수행될 수도 있는 것에 유의한다.
타이밍 발생기(180)는 기준 클럭에 응답하여 고상 촬상 디바이스의 구성요소들의 동작에 필요한 다양한 펄스 신호들 및 유사 신호들을 생성 및 공급한다.
이제 도 2를 참조하면, 도 1의 고상 촬상 디바이스의 화소 회로들 중 한 화소 회로의 구성예를 도시한다.
도시된 화소 회로는 고상 촬상 디바이스의 화소들 각각에 대해 제공되고, 포토다이오드(PD)(119), 및 각각 전송, 증폭, 선택 및 리셋을 위해 제공된 4개의 화소 트랜지스터들(Tr)(111, 112, 113 및 114)을 포함한다.
포토다이오드(119)는 광전자 변환에 의해 생성된 전자들을 저장하고 전송 트랜지스터(111)가 턴 온 되었을 때, 저장된 전자들을 플로팅 확산(115)에 전송한다. 플로팅 확산(115)은 기생 용량을 갖고 있기 때문에, 광전자들은 플로팅 확산(115)에 누적적으로 저장된다.
증폭 트랜지스터(112)는 이의 게이트가 플로팅 확산(115)에 접속되고 플로팅 확산(115)의 전위 변화를 전기 신호로 변환한다. 선택 트랜지스터(113)는 로우 단위로 신호가 판독될 화소를 선택한다. 선택 트랜지스터(113)가 턴 온 되면, 증폭 트랜지스터(112)와 화소 밖의 수직 신호 라인(116)에 접속되는 정 전류원(117)이 조합하여 소스 폴로워를 형성하고, 결과적으로, 플로팅 확산(115)의 전압에 응하여 변하는 전압이 수직 신호 라인(116)에 출력된다.
리셋 트랜지스터(114)는 플로팅 확산(115)의 전위를 전원 전위(Vdd)에 리셋시킨다. 전원 전위(Vdd)를 위한 배선 라인은 모든 화소들에 공통이다.
전송 트랜지스터(111), 선택 트랜지스터(113) 및 리셋 트랜지스터(114)의 배선 라인들(111A, 113A, 및 114A)은 동일 로우에 포함된 화소들이 동시에 구동되도록 횡방향으로(수평 = 로우 방향) 연장한다.
화소들의 트랜지스터들은 모두가 NMOS 트랜지스터들이고 P-우물 영역에 형성된다. P-우물 영역에 접촉(118)을 제공하기 위한 배선 라인(118A)은 횡방향(수평=로우 방향)으로 연장한다.
접촉들(118)을 P-우물 영역들에 제공하기 위한 배선 라인들(118A)이 제공된다면, 더 효과적이긴 하지만, 고속 동작이 필요하지 않거나 이와 유사한 경우에, 배선 라인들(118A)이 제공되어 있지 않더라도, 화소부를 구동하기 위해 화소부 주위에만 접촉들을 P-우물 영역들에 제공하기 위해 P-우물 영역들 자체의 도전율이 이용될 수 있는 것에 유의한다. 이 경우 화소 회로는 도 11을 참조로 전술된 종래의 화소 회로와 유사하다는 것에 유의한다.
각 화소 밑의 P-우물 영역에 전하 전송에 동기된 기판 바이어스를 인가함으로써, 전술한 바와 같은 구성의 고상 촬상 디바이스에서의 포토다이오드로부터 판독 전압이 감소될 수 있는 원리를 기술한다.
도 3a 및 도 3b는 전술한 바와 같은 구성을 갖는 고상 촬상 디바이스의 포토다이오드, 전송 게이트, 플로팅 확산, 리셋 게이트 및 전원 라인(Vdd)을 따른 영역에서의 전위의 구성을 도시한 도면이다. 특히, 도 3a는 어떠한 기판 바이어스도 인가되지 않았을 때(종래의 전송 상태에서)의 전위를 도시한 것이고, 도 3b는 기판 바이어스가 인가되었을 때의 전위를 도시한 것이다(본 실시예에서). 도 3a 및 도 3b에서 하향의 방향은 전위의 정(positive)의 방향임에 유의한다.
도 3a에 도시된 종래의 전송 상태에서, 전송 게이트 혹은 트랜지스터(111)는 포토다이오드(119)의 광전자들을 플로팅 확산(115)에 전송하기 위해 턴 온 된다. 그러나, 전송 게이트(111)의 전압이 충분하지 않아, 일부 광전자들은 전송되지 않고 포토다이오드(119)에 남아있다.
반대로, 도 3b에 도시된 본 실시예의 고상 촬상 디바이스에서의 전송 상태에선, 전송 게이트(111)는 턴 온 되고 절대값이 VB인 음의 바이어스가 P-우물 영역에 인가된다. 이 때, 포토다이오드(119)와 P-우물 영역 간의 용량성 결합이 우세하므로, 포토다이오드(119)의 전위는 기판 바이어스(VB)에 근사한 값만큼 음 측으로 편향된다.
한편, 전송 게이트(111) 아래의 층 내의 채널이 전송 게이트(111)로의 용량성 결합에 강하게 결합되기 때문에, 채널과 P-우물 영역 간 결합비가 낮고, 결과적으로, 채널의 전위는 기판 바이어스(VB)보다 작은 값만큼만 편향된다.
또한, 플로팅 확산(115)은 전송 게이트(111) 및 리셋 게이트 혹은 트랜지스터(114)에 대한 용량성 결합을 갖고 또한 증폭 게이트 혹은 트랜지스터(112)를 통해 용량성 결합을 갖기 때문에, P-우물 영역에 대한 플로팅 확산(115)의 결합도는 낮다. 결국, 플로팅 확산(115)의 전위는 기판 바이어스(VB)보다 작은 값만큼만 편향된다.
리셋 트랜지스터(114) 아래의 보다 하위에 채널은 전송 게이트(111) 아래의 층 내의 채널과 유사하다. 전원전압(Vdd)과 같은 일정전압이 인가되는 어떠한 노드이든 이의 전위는 변하지 않는다.
결국, 도 3b에 도시한 바와 같은 이러한 전위 관계가 얻어지고, 도시된 전위관계에 따라서, 포토다이오드(119)의 광전자들은 플로팅 확산(115)으로 전송될 수 있다. 이 효과에 기인하여, 전송 게이트(111)의 전압이 낮을지라도, 포토다이오드(119)의 광전자들은 확실하게 전송될 수 있다. 또는, 전송 게이트 전압이 동일할지라도, 포토다이오드(119)의 광전자들은 더 깊은 전위로 판독될 수 있고, 결국, 취급되는 전하량이 증가하고 이것은 동적 범위를 확장시킨다.
또한, 제 3 예에 관련하여 이하 기술되는 바와 같이 광량이 비교적 큰 경우 감도를 낮추기 위해서 저장 기간 내에 P-우물 영역에 대한 바이어스 전압을 가변시키는 기술에 의해 동적 범위를 확장하는 것이 가능하다.
다음에, 전술한 본 발명의 실시예의 몇 가지 예를 상세히 기술한다.
제 1 예
먼저, 기판 바이어스가 전술한 화소부 밑의 P-우물 영역들에 인가되는 특정한 예를 제 1 예로서 기술한다.
도 4는 제 1 예에 따라 화소부 밑의 P-우물 영역들의 구성을 도시한 평면도이다. 도 4를 참조하면, P-우물 영역들(200)은 사선들로 표시되었고, 이러한 P-우물 영역들(200) 간의 빈 부분은 P-우물 분리 영역(210)을 나타낸다. 또한, P-우물 영역들(200) 각각에서의 정사각형의 영역은 하나의 화소(110A)를 나타낸다.
요약하여, 도 4에 도시한 구성에서, P-우물 영역들(200)은 화소부(110)의 개개의 화소 로우들을 따라 서로로부터 전기적으로 분리된 관계로 제공된다.
도 5는 제 1 예에서 화소 회로들 중 한 회로에 인가되는 구동 펄스들을 도시한 타이밍도이다.
도 5를 참조하면, 타이밍도에 예시된 동작의 필요조건으로서, 수직 선택 구동부(140)가, 화소 신호들이 출력될 로우를 선택하여 도 5에 도시한 바와 같이 이러한 펄스들을 그 로우에 공급하는 것으로 가정한다.
또한, 도 5에서 두 개의 타이핑 펄스들(SHP, SHD)은 로우의 화소 회로들이 아닌 컬럼 신호 처리부(130)에 입력되고 화소들의 출력들을 샘플 홀드하는데 사용된다.
또한, 다른 선택되지 않은 로우들의 화소 회로들 각각에서, 전송 트랜지스터(111), 리셋 트랜지스터(114) 및 선택 트랜지스터(113)는 오프되고 P-우물 영역(200)은 0V로 유지된 것으로 가정한다.
다음에서, 선택된 로우에서의 동작을 도 5를 참조하여 기술한다.
(1) 먼저, 선택 게이트들 또는 트랜지스터들(113)이 턴 온 된다. 결국, 로우의 신호들이 수직 신호 라인(116)에 출력되게 된다.
(2) 이어서, 플로팅 확산들(115)을 리셋시키기 위해서 리셋 펄스가 리셋 게이트들 또는 트랜지스터들(114)에 공급된다.
(3) 이어서, 수직 신호 라인들(116)의 전압들(리셋 레벨들)이 샘플 홀드 펄스(SHP)를 갖고 컬럼 신호 처리부(130)로 인출된다.
(4) 그 후에, 전송 게이트들(111)을 턴 온 시키기 위해서 음의 기판 바이어스가 P-우물 영역들(200)에 인가되고, 이어서 전송 게이트들(111)을 턴 오프 시키기 위해서 P-우물 영역들(200)의 전위들을 다시 0V로 리턴한다. 결국, 광전자들이 플로팅 확산들(115)에 전송된다. 여기서, 전송 게이트(111)가 턴 온 된 후 턴 오프 되기 전까지의 기간을 전송 기간이라 한다.
(5) 이어서, 수직 신호 라인들(116)의 전압들(신호 레벨들)이 샘플 홀드 펄스(SHD)를 갖고 컬럼 신호 처리부(130)로 인출된다.
(6) 이어서, 수직 신호 라인들(116)로부터 로우를 접속해제하기 위해서 선택 게이트들(113)이 턴 오프 된다.
그 후에, 컬럼 신호 처리부(130)는 전술한 CDS 회로에 의해서 리셋 레벨들과 신호 레벨들 간 차이를 검출하고 차 신호들에 대해 다른 적합한 처리를 수행한 후 수평 신호 라인(160)을 통해 결과적인 신호들을 연속적으로 출력한다.
이러한 방식으로, 본 예에 따라, 전술한 단계 (4)에서 전하 전송시 기판 바이어스를 인가함으로써 저전압으로도 광전자들이 확실하게 전송될 수 있다.
수직 선택 구동부(140)는 컬럼 신호 처리부(130)가 수평 신호 라인(160)으로 신호들의 출력을 완료한 후, 다음 로우를 선택하고, 새로이 선택된 로우를 마찬가지로 구동한다. 전체 화면의 신호들을 출력하기 위해 이를 반복한다.
본 예에서, 컬럼 신호 처리부(130)가 펄스들(SHP, SHD)을 사용해 신호들을 가져오는 것으로 위에 기술되었으나, 동일 타이밍들에서 신호들을 가져온다면 이러한 펄스들을 사용하지 않는 다른 회로를 대신 사용할 수도 있는 것에 유의한다. 이것은 후술하는 다른 예들에도 적용된다.
제 2 예
전술한 화소부 아래의 P-우물 영역들에 로우 단위로가 아니라 전체 화소부에 걸쳐 기판 바이어스가 인가되는 예를 제 2 예로서 기술한다.
도 6은 제 2 예에서 화소부 아래의 P-우물 영역들의 구성을 도시한 평면도로서, 도 6에서, P-우물 영역들(220)은 사선들로 표시된다. 특히, 본 예에서, 전기적으로 도통하는 P-우물 영역들(220)이 화소부(110)의 전체 영역에 걸쳐 제공된다.
도 7은 제 2 예에서 화소 회로에 인가되는 구동 펄스들을 도시한 타이밍도이다.
먼저, 모든 로우들 내 화소들을 동시에 동작되게 하고, 플로팅 확산들(115)을 리셋한 다음에 전하의 전송이 수행된다. 특히, 먼저 플로팅 확산들(115)을 리셋시키기 위해 리셋 펄스가 인가된다. 그 후에, 포토다이오드들(119)의 광전자들을 플로팅 확산들(115)에 전송하기 위해 전송 펄스가 인가된다.
전송 펄스의 타이밍에서, 각 P-우물 영역(220)의 전위는 음의 값으로 편향되어 제 1 예와 유사하게 전송을 보조한다. 결국, 모든 화소들 내 플로팅 확산들(115)은 리셋시 전압들로부터 광전자들에 대응하는 전위들만큼 시프트된 전압들을 유지한다.
그 후에, 한 로우씩 화소들의 신호들이 판독된다. 여기서, 판독 로우의 화소들만이 동작한다.
판독 로우에서, 먼저 선택 트랜지스터들(113)이 턴 온 되고, 이 상태에서 수직 신호 라인들(116)의 전압들(신호 레벨들)이 샘플 홀드 펄스(SHD)를 갖는 컬럼 신호 처리부(130)로 인출된다.
이어서, 샘플 홀드 펄스(SHP)를 갖는 수직 신호 라인들(116)의 전압들(리셋 레벨들)을 컬럼 신호 처리부(130)로 가져가기 위해서 리셋 펄스가 인가된다. 이후에, 선택 트랜지스터들(113)을 턴 오프 시킨다.
컬럼 신호 처리부(130)는 리셋 레벨들과 신호 레벨들 간의 차들을 검출하고 차 신호들에 대해 적합한 처리를 수행하고, 선택 트랜지스터들(130)을 턴 오프 시킨 후에 수직 선택 구동부(140)를 통해 결과적인 신호들을 연속적으로 출력한다.
그 후에, 판독 로우를 다음 로우로 옮겨 유사한 동작을 반복하여 실행한다.
이어서, 모든 로우들의 신호들을 한 로우씩 이러한 방식으로 연속적으로 판독한 후에, 한 프레임 기간이 끝날 때까지 더미 신호들의 기간이 계속된다. 이 기간 내에서, 감응(sensitization) 기간을 결정하기 위해 포토다이오드에 대한 리셋 동작을 행한다. 이 동작은 모든 로우들의 화소들에 대해 수행된다.
전술한 동작은 전술한 모든 로우들의 플로팅 확산들에 대한 동시 리셋 및 전송 동작과 동일한 동작일 수 있고, 전송시, 전송을 돕도록 P-우물 영역(220)에 음의 전위가 인가되는 것에 유의한다. 이 시점 후에, 새로운 광전자들이 포토다이오드에 저장되기 시작하고, 같은 동작이 시작부터 수행된다.
전술한 제 1 예와 제 2 예에서, 포토다이오드는 광전자 변환 소자로서 사용되고, 포토다이오드가 내장형인지 여부와는 상관없는 것에 유의한다. 또는, 대신 포토게이트가 사용되는 경우라도, 기판 바이어스가 전송을 용이하게 하는 동일 효과가 예상될 수 있다.
제 3 예
동적 범위를 확장시키기 위해서 전하 저장 기간 내에 전술한 화소부 아래의 각각의 P-우물 영역에 대한 바이어스 전압을 간헐적으로 가변시키는 예를 제 3 예로서 기술한다.
도 8은 전하 저장 기간 내에 P-우물 영역에 대한 기판 바이어스가 간헐적으로 가변되는 동작의 예를 도시한 타이밍도이고, 종축은 P-우물 전압을 나타내고, 횡축은 시간 경과를 나타낸다. 한편, 도 9는 도 8에 도시된 동작에서 수신된 광의 양과 포토다이오드의 저장된 전자들의 수 간의 관계를 도시한 도면이다.
포토다이오드에의 광전자들의 저장이 시작되었을 때, P-우물 전압은 예를 들면 도 8에 도시한 바와 같이 -1V로 설정된다. 저장 기간 내에 간헐적으로 P-우물 전압이 0V로 변경되면, 도 9에 도시한 바와 같이 광량이 작은 경우 포토다이오드에 저장된 전자수가 민감하게 변하나, 광량이 큰 경우엔, 포토다이오드에 저장된 전자수는 영향을 받지 않고 변한다.
이유는 다음과 같다. 특히, P-우물 영역이 -1V로 바이어스되었을 때, 포토다이오드의 포화량은 작은데, 포토다이오드가 어떤 수의 전자로 포화된 후에는 그 이상의 전자들이 플로팅 확산으로 흘러나간다.
여기서, P-우물 영역이 이제 0V로 바이어스되면, 포토다이오드의 포화량은 증가하고, 그러므로, 포토다이오드는 광전자들을 더 저장할 수 있다.
광량이 작을 땐, 전체 저장 기간 동안 광전자들은 포토다이오드를 포화시키지 않고 수집된다. 그러나, 광량이 클 땐, P-우물 영역이 -1V로 바이어스된 기간 내에서 포화량을 넘는 전자들은 폐기되고, 따라서, 감도(sensitivity)는 그만큼 떨어진다.
결국, 도 9에 도시된 바와 같이 특정 부분의 "a" 점에서 만곡되는 감도 곡선이 얻어진다. 이에 따라, 밝기가 낮아지는 감도를 희생하지 않고, 검출될 수 있는 광량이 증가될 수 있다. 즉, 동적 범위가 확장된다.
도 8에 도시한 예에서, P-우물 전압이 -1V와 0V의 두 값들 사이에서 가변되는데, 이와 달리 -1V 내지 -0.5V 내지 0V와 같이 보다 미세하게 가변된다면, 감도 곡선 상의 만곡점들의 수가 증가될 수 있는 것에 유의한다. 이것이 전압의 변동 시간의 적합한 설정과 결합된다면, 여러 가지 감도 곡선들이 얻어질 수 있다.
한편, 이와 달리 P-우물 전압이 연속적으로 가변된다면, 도 9에 도시한 바와 같이 다각형 선이 아닌 곡선이 감도 곡선으로서 얻어진다.
전술한 바와 같은 방법이 사용되는 경우, 앞서 기술한 특허문헌 1에 개시된 방법의 문제점들이 모두 해결될 수 있다. 특히, 전송 게이트에 대한 전압이 가변되는 경우 동작 범위에 한계가 있는 문제만이 아니라 리셋 게이트에 대한 전압이 가변되는 경우 암전류가 높아지는 문제도 해결될 수 있다.
제 3 예의 방법은 전술한 제 1 예 및 제 2 예의 방법들과는 무관한 것에 유의한다. 즉, 제 3 예의 방법은 전송시 기판 바이어스의 인가와는 무관하다. 따라서, 제 1 또는 제 2 예의 구성과 함께 방법을 수행하는 것이 가능하다.
또한, 여기서는 포토다이오드가 광전자 변환 소자로서 사용되었지만, 포토게이트가 사용되는 경우에도, 유사 효과를 달성하도록 포화를 감소시키기 위해 기판 바이어스를 사용할 수 있다.
또한, 포토다이오드, 전송 게이트 및 플로팅 확산을 포함하는 화소 회로에 제 3 예가 적용되었지만, 전송 게이트 및 플로팅 확산을 포함하지 않고 증폭 게이트에 직접 연결되는 포토다이오드만을 포함하는 또 다른 화소 회로로도 매우 유사한 효과가 달성될 수 있다. 이것은 전송 게이트가 아니라 리셋 게이트가 포토다이오드의 포화를 결정하고 기판 바이어스는 포토다이오드의 포화를 감소시키기 때문이다.
전술한 예들은 캐리어로서 전자를 사용하고 기본 소자로서 NMOS 화소 트랜지스터를 사용하였으나, 정공을 캐리어로서 사용하고 PMOS 화소 트랜지스터를 기본 소자로서 사용하는 것이 가능함에 유의한다. 이 경우, 전압의 극성 등이 또한 이에 따라 변경된다.
또한, 화소 트랜지스터의 구성은 전술한 예에 한정되는 것이 아니라 다양한 구성들이 채택될 수 있다.
또한, 본 발명은 CMOS형 고상 촬상 디바이스만이 아니라 CCD형 고상 촬상 디바이스에도 적용될 수 있다.
특히, CCD형 고상 촬상 디바이스는 예를 들면 2차원 어레이로 배열된 화소 컬럼들의 각각에 제공된 복수의 CCD 수직 전송 레지스터들 및 CCD 수직 전송 레지스터들의 끝 부분들에 제공된 CCD 수평 전송 레지스터를 포함한다. 화소들에 축적된 신호 전하는 전송 레지스터들에 연속적으로 전송되고, 이어서 신호 전하는 CCD 수평 전송 레지스터의 단자 끝에 제공된 플로팅 확산에 의해 전기 신호로 변환되어 출력된다. 전술한 기판 바이어스가 전술한 바와 같은 CCD형 고상 촬상 디바이스의 우물 영역에 인가되면, 대응하는 판독 게이트를 통해 CCD 수직 전송 레지스터들 중 대응하는 레지스터의 전하 저장부로 각 화소의 포토다이오드로부터의 신호 전하를 판독하는데 사용되는 게이트 전압이 낮아질 수 있다.
또한, 고상 촬상 소자는 신호 처리 칩 및/또는 렌즈 시스템을 포함하고 도 10에 도시한 바와 같은 전기 장치 내 내장되는 모듈형일 수도 있다.
본 발명에 따른 고상 촬상 디바이스 및 그 구동 방법에 있어서, 광전자 변환 소자에 의해 생성된 신호 전하가 판독부에 의해 판독될 때, 미리 정해진 기판 바이어스 전압이 우물 영역에 인가된다. 결국, 광전자 변환 소자 및 판독부의 전위들이 우물 영역 내 전위 변화만큼 편향될지라도, 판독부의 전위의 편향된 량은 우물 영역 내 바이어스 전압이 있음으로 인해서 억제되고, 광전자 변환 소자의 편향된 량은 판독부의 편향량보다 크게 된다.
결국, 판독 전압이 낮은 경우에도, 광전자 변환 소자의 신호 전하는 판독부 측으로 효율적으로 전송될 수 있고, 결국, 판독 전압의 감소가 달성될 수 있다. 또는, 전압이 동일한 경우, 보다 큰 전하량이 판독될 수 있다. 결국, 취급될 전하량의 증가 및 동적 범위의 확장이 달성될 수 있다.
또한, 본 발명에 따른 고상 촬상 디바이스 및 그 구동 방법으로, 우물 영역에 인가될 기판 바이어스 전압은 시간이 경과하는만큼 증가하도록 광전자 변환 소자의 포화 전자수에 걸쳐 변경하기 위해 광전자 변환 소자에 의해 신호 전하의 저장 기간 내 변경된다. 결국, 밝은 영역에서 광전자 변환 소자의 포화가 방지될 수 있는 한편 어두운 영역에서의 감도는 열화되지 않아, 결국 동적 범위가 확장될 수 있다.
본 발명의 바람직한 실시예를 구체적인 용어들로 기술하였으나, 이러한 기재는 단지 예시를 위한 것이며, 다음 청구항들의 범위 또는 사상으로부터 벗어나지 않고 변경 및 변형들이 이루어질 수 있음을 이해할 것이다.
광전자 변환 소자에 생성된 신호 전하를 판독하는데 사용되는 전압의 감소를 달성할 수 있고 또한 동적 범위의 확장을 달성할 수 있는 고상 촬상 디바이스 및 이의 구동 방법이 제공된다.
Claims (26)
- 고상 촬상 디바이스(solid-state image pickup device)에 있어서,위에 우물(well) 영역이 형성된 반도체 기판;상기 우물 영역에 제공된 복수의 광전자 변환부들;상기 광전자 변환부들로부터 전하를 전송하기 위해 상기 우물 영역에 상기 광전자 변환부들에 인접하여 제공된 전송 스위치; 및상기 전송 스위치의 전송 기간의 적어도 일부를 포함하는 기간 내에 상기 우물 영역에 미리 정해진 전압을 인가하는 수단을 포함하고,상기 우물 영역은 P-형 우물 영역이고, 상기 미리 정해진 전압은 음(negative)의 전압인, 고상 촬상 디바이스.
- 제 1 항에 있어서,상기 미리 정해진 전압은 상기 광전자 변환부들의 전하 저장 영역들 내의 전위를 얕아지게 하는(shallow), 고상 촬상 디바이스.
- 고상 촬상 디바이스에 있어서,위에 우물 영역이 형성된 반도체 기판;상기 우물 영역에 제공된 복수의 광전자 변환부들; 및상기 우물 영역에 제 1 전압을 인가하고, 상기 광전자 변환부의 전하 저장 기간의 적어도 일부를 포함하는 기간 내에 제 2 전압으로 변경하는 수단을 포함하고,상기 우물 영역은 P-형 우물 영역이고, 상기 제 1 전압은 상기 광전자 변환부들의 전하 저장 영역들의 전위를 상기 제 2 전압보다 얕아지게 하고, 상기 제 2 전압은 0 볼트인, 고상 촬상 디바이스.
- 삭제
- 삭제
- 고상 촬상 디바이스에 있어서,위에 우물 영역이 형성된 반도체 기판;상기 우물 영역에 형성되며, 광을 수신하고 상기 수신된 광의 양에 따라 신호 전하를 생성하는, 광전자 변환 소자;상기 우물 영역에 형성되며, 상기 광전자 변환 소자에 의해 생성된 상기 신호 전하를 미리 정해진 판독 타이밍에서 판독하는, 판독부; 및상기 판독부에 의해 상기 신호 전하를 판독할 때 상기 우물 영역에 미리 정해진 기판 바이어스 전압을 인가하는 전압 제어 수단을 포함하고,상기 우물 영역은 P-형 우물 영역이고, 상기 기판 바이어스 전압은 음의 전압인, 고상 촬상 디바이스.
- 제 6 항에 있어서,상기 광전자 변환 소자는 상기 반도체 기판 상에 2차원 어레이로 형성된 복수의 화소들 각각에 제공되는, 고상 촬상 디바이스.
- 제 7 항에 있어서,상기 우물 영역은 상기 2차원 어레이로 배열된 상기 화소들 모두를 포함하는 상기 반도체 기판의 영역에 전기적으로 일체로(integrally) 형성되고, 상기 화소들 모두에 대한 공통 기판 바이어스 전압이 상기 우물 영역들에 인가되는, 고상 촬상 디바이스.
- 제 7 항에 있어서,상기 우물 영역은 상기 2차원 어레이로 배열된 상기 화소들의 각 로우(row)에 대해 전기적으로 분리된(isolated) 관계로 형성되고, 독립된 기판 바이어스 전압이 각 로우에 대한 상기 우물 영역들에 인가되는, 고상 촬상 디바이스.
- 삭제
- 제 6 항에 있어서,상기 고상 촬상 디바이스는, 각각의 화소가 상기 광전자 변환 소자 및 상기 광전자 변환 소자로부터 판독된 상기 신호 전하를 전기 신호로 변환하여 상기 전기 신호를 신호 라인으로 출력하는 화소 트랜지스터를 포함하는, 복수의 화소들을 포함하는 상보 금속-산화물 반도체형 고상 촬상 디바이스인, 고상 촬상 디바이스.
- 제 6 항에 있어서,상기 고상 촬상 디바이스는, 각각의 화소가 상기 광전자 변환 소자, 상기 화소들의 상기 광전자 변환 소자들에 의해 생성된 상기 신호 전하를 인출하여 연속적으로 전송하는 전하 전송부, 및 상기 전하 전송부에 의해 연속적으로 전송된 상기 신호 전하를 전기 신호로 연속적으로 변환하는 공통 변환부를 포함하는, 복수의 화소들을 포함하는 전하-결합 디바이스형 고상 촬상 디바이스인, 고상 촬상 디바이스.
- 고상 촬상 디바이스에 있어서,위에 우물 영역이 형성된 반도체 기판;상기 우물 영역에 형성되며, 광을 수신하고 상기 수신된 광의 양에 따라 신호 전하를 생성하는, 광전자 변환 소자;상기 우물 영역에 형성되며, 상기 광전자 변환 소자에 의해 생성된 상기 신호 전하를 미리 정해진 판독 타이밍에서 판독하는, 판독부; 및상기 우물 영역으로 기판 바이어스 전압을 인가하고, 상기 광전자 변환 소자에 의해 상기 신호 전하의 저장 기간 동안 상기 기판 바이어스 전압을 변경하는 전압 제어 수단을 포함하고,상기 우물 영역은 P-형 우물 영역이고 상기 기판 바이어스 전압은 음의 전압인, 고상 촬상 디바이스.
- 제 13 항에 있어서,상기 광전자 변환 소자는 상기 반도체 기판 상에 2차원 어레이로 형성된 복수의 화소들 각각에 제공되는, 고상 촬상 디바이스.
- 제 14 항에 있어서,상기 우물 영역은 상기 2차원 어레이로 배열된 모든 화소들 모두를 포함하는 상기 반도체 기판의 영역에 전기적으로 일체로 형성되고, 상기 화소들 모두에 대한 공통 기판 바이어스 전압이 상기 우물 영역들에 인가되는, 고상 촬상 디바이스.
- 제 14 항에 있어서,상기 우물 영역은 상기 2차원 어레이로 배열된 상기 화소들의 각 로우에 대해 전기적으로 분리된 관계로 형성되고, 독립된 기판 바이어스 전압이 각 로우에 대한 상기 우물 영역들에 인가되는, 고상 촬상 디바이스.
- 삭제
- 제 13 항에 있어서,상기 고상 촬상 디바이스는, 각각의 화소가 상기 광전자 변환 소자 및 상기 광전자 변환 소자로부터 판독된 상기 신호 전하를 전기 신호로 변환하여 상기 전기 신호를 신호 라인으로 출력하는 화소 트랜지스터를 포함한, 복수의 화소들을 포함하는 상보 금속-산화물 반도체형 고상 촬상 디바이스인, 고상 촬상 디바이스.
- 제 13 항에 있어서,상기 고상 촬상 디바이스는, 각각의 화소가 상기 광전자 변환 소자, 상기 화소들의 상기 광전자 변환 소자들에 의해 생성된 상기 신호 전하를 인출하여 연속적으로 전송하는 전하 전송부, 및 상기 전하 전송부에 의해 연속적으로 전송된 상기 신호 전하를 전기 신호로 연속적으로 변환하는 공통 변환부를 포함한, 복수의 화소들을 포함하는 전하-결합 디바이스형 고상 촬상 디바이스인, 고상 촬상 디바이스.
- 광을 수신하고 상기 수신된 광의 양에 따라 신호 전하를 생성하는 광전자 변환 소자 및 상기 광전자 변환 소자에 의해 생성된 상기 신호 전하를 미리 정해진 판독 타이밍에서 판독하는 판독부가 반도체 기판 상에 형성된 우물 영역에 제공되는 고상 촬상 디바이스의 구동 방법에 있어서,상기 판독부에 의해 상기 신호 전하를 판독할 때 상기 우물 영역에 미리 정해진 기판 바이어스 전압을 인가하는 단계를 포함하고,상기 우물 영역은 P-형 우물 영역이고 상기 기판 바이어스 전압은 음의 전압인, 고상 촬상 디바이스 구동 방법.
- 제 20 항에 있어서,상기 광전자 변환 소자는 상기 반도체 기판 상에 2차원 어레이로 형성된 복수의 화소들 각각에 제공되는, 고상 촬상 디바이스 구동 방법.
- 제 21 항에 있어서,상기 우물 영역은 상기 2차원 어레이로 배열된 상기 화소들 모두를 포함하는 상기 반도체 기판의 영역에 전기적으로 일체로 형성되고, 상기 화소들 모두에 대한 공통 기판 바이어스 전압이 상기 우물 영역들에 인가되는, 고상 촬상 디바이스 구동 방법.
- 제 21 항에 있어서,상기 우물 영역은 상기 2차원 어레이로 배열된 상기 화소들의 각 로우에 대해 전기적으로 분리된 관계로 형성되고, 독립된 기판 바이어스 전압이 각 로우에 대한 상기 우물 영역들에 인가되는, 고상 촬상 디바이스 구동 방법.
- 삭제
- 광을 수신하고 상기 수신된 광의 양에 따라 신호 전하를 생성하는 광전자 변환 소자 및 상기 광전자 변환 소자에 의해 생성된 상기 신호 전하를 미리 정해진 판독 타이밍에서 판독하는 판독부가 반도체 기판 상에 형성된 우물 영역에 제공되는 고상 촬상 디바이스의 구동 방법에 있어서,상기 우물 영역에 기판 바이어스 전압을 인가하고, 상기 광전자 변환 소자에 의해 상기 신호 전하의 저장 기간 동안 상기 기판 바이어스 전압을 변경하는 단계를 포함하고,상기 우물 영역은 P-형 우물 영역이고 상기 기판 바이어스 전압은 음의 전압인, 고상 촬상 디바이스 구동 방법.
- 제 25 항에 있어서,상기 광전자 변환 소자는 상기 반도체 기판 상에 2차원 어레이로 형성된 복수의 화소들 각각에 제공되는, 고상 촬상 디바이스 구동 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002291962A JP3951879B2 (ja) | 2002-10-04 | 2002-10-04 | 固体撮像素子及びその駆動方法 |
JPJP-P-2002-00291962 | 2002-10-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040031626A KR20040031626A (ko) | 2004-04-13 |
KR101031982B1 true KR101031982B1 (ko) | 2011-05-02 |
Family
ID=32283369
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030068751A KR101031982B1 (ko) | 2002-10-04 | 2003-10-02 | 고상 촬상 디바이스 및 그 구동 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7787038B2 (ko) |
JP (1) | JP3951879B2 (ko) |
KR (1) | KR101031982B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9099372B2 (en) | 2010-08-12 | 2015-08-04 | Industry-Academic Corporation Foundation, Yonsei University | Complementary metal oxide semiconductor image sensor and operating method thereof |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4309737B2 (ja) * | 2003-10-03 | 2009-08-05 | パナソニック株式会社 | 撮像素子を駆動する駆動装置 |
JP2005175418A (ja) * | 2003-11-19 | 2005-06-30 | Canon Inc | 光電変換装置 |
KR100621561B1 (ko) | 2004-11-05 | 2006-09-19 | 삼성전자주식회사 | Cmos 이미지 센서 및 그 구동 방법 |
JP4839008B2 (ja) * | 2005-03-28 | 2011-12-14 | 富士フイルム株式会社 | 単板式カラー固体撮像素子 |
JP4969792B2 (ja) | 2005-04-14 | 2012-07-04 | 浜松ホトニクス株式会社 | 固体撮像装置 |
JP4807014B2 (ja) * | 2005-09-02 | 2011-11-02 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
US20070272828A1 (en) * | 2006-05-24 | 2007-11-29 | Micron Technology, Inc. | Method and apparatus providing dark current reduction in an active pixel sensor |
KR100880528B1 (ko) * | 2007-06-01 | 2009-01-28 | 매그나칩 반도체 유한회사 | Cmos 이미지 센서 |
JP5094324B2 (ja) * | 2007-10-15 | 2012-12-12 | キヤノン株式会社 | 撮像装置 |
KR101011678B1 (ko) * | 2008-10-07 | 2011-01-28 | 김용학 | 전기 접속장치 |
JP5359315B2 (ja) * | 2009-01-28 | 2013-12-04 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
US8319262B2 (en) * | 2009-07-31 | 2012-11-27 | Sri International | Substrate bias for CMOS imagers |
JP2012015400A (ja) | 2010-07-02 | 2012-01-19 | Canon Inc | 固体撮像装置 |
JPWO2013176007A1 (ja) | 2012-05-25 | 2016-01-12 | ソニー株式会社 | 撮像素子、駆動方法、および電子装置 |
JP6094511B2 (ja) * | 2014-02-25 | 2017-03-15 | ソニー株式会社 | 撮像素子および撮像装置 |
JP7148269B2 (ja) * | 2018-05-02 | 2022-10-05 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および撮像装置 |
KR20200039924A (ko) | 2018-10-08 | 2020-04-17 | 삼성전자주식회사 | 반도체 장치 |
US20230187469A1 (en) * | 2020-05-26 | 2023-06-15 | Sony Semiconductor Solutions Corporation | Solid-state imaging element |
CN112864183B (zh) * | 2021-01-18 | 2023-08-25 | 上海集成电路装备材料产业创新中心有限公司 | 一种改善传输迟滞的像元结构 |
KR20220108609A (ko) | 2021-01-27 | 2022-08-03 | 삼성전자주식회사 | 이미지 센서, 픽셀 및 이미지 센서의 동작 방법 |
CN113066811B (zh) * | 2021-03-18 | 2022-09-27 | 中国电子科技集团公司第四十四研究所 | 高mtf背照tdiccd |
KR20230005605A (ko) | 2021-07-01 | 2023-01-10 | 삼성전자주식회사 | 깊이 센서 및 이를 포함하는 이미지 검출 시스템 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022126A (ja) * | 1998-07-02 | 2000-01-21 | Sony Corp | 固体撮像装置 |
KR20000023088A (ko) * | 1998-09-11 | 2000-04-25 | 가네코 히사시 | 고체 촬상 장치 및 그 구동 방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125974A (ja) | 1982-01-22 | 1983-07-27 | Nec Corp | 固体撮像装置の光電変換制御方法 |
JP2723890B2 (ja) | 1987-11-06 | 1998-03-09 | 株式会社日立製作所 | カラーラインセンサ |
JPH03195278A (ja) | 1989-12-25 | 1991-08-26 | Nec Corp | 固体撮像装置の光電変換制御方法 |
JPH0432589A (ja) | 1990-05-29 | 1992-02-04 | Furukawa Alum Co Ltd | アルミニウム板又は条の製造方法 |
JPH0965217A (ja) * | 1995-08-22 | 1997-03-07 | Nec Corp | 固体撮像装置およびその駆動方法 |
US5587596A (en) * | 1995-09-20 | 1996-12-24 | National Semiconductor Corporation | Single MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range |
US5747840A (en) * | 1996-10-21 | 1998-05-05 | Foveonics, Inc. | Photodiode with improved photoresponse behavior |
JP3915161B2 (ja) | 1997-03-04 | 2007-05-16 | ソニー株式会社 | ブルーミング防止構造を備えた固体撮像素子のダイナミックレンジ拡大方法とその固体撮像素子 |
JPH11274454A (ja) * | 1998-03-19 | 1999-10-08 | Canon Inc | 固体撮像装置及びその形成方法 |
US7129985B1 (en) * | 1998-11-24 | 2006-10-31 | Canon Kabushiki Kaisha | Image sensing apparatus arranged on a single substrate |
US6825878B1 (en) * | 1998-12-08 | 2004-11-30 | Micron Technology, Inc. | Twin P-well CMOS imager |
JP4320835B2 (ja) * | 1999-04-16 | 2009-08-26 | ソニー株式会社 | 固体撮像装置およびその駆動方法並びにカメラシステム |
JP3639491B2 (ja) | 2000-03-13 | 2005-04-20 | オリンパス株式会社 | 撮像装置 |
US7102680B2 (en) * | 2000-03-13 | 2006-09-05 | Olympus Corporation | Image pickup device capable of adjusting the overflow level of the sensor based on the read out mode |
GB0027931D0 (en) * | 2000-11-16 | 2001-01-03 | Sgs Thomson Microelectronics | Solid state imaging device |
JP3854826B2 (ja) * | 2001-08-08 | 2006-12-06 | キヤノン株式会社 | 撮像装置 |
US6501109B1 (en) * | 2001-08-29 | 2002-12-31 | Taiwan Semiconductor Manufacturing Company | Active CMOS pixel with exponential output based on the GIDL mechanism |
-
2002
- 2002-10-04 JP JP2002291962A patent/JP3951879B2/ja not_active Expired - Fee Related
-
2003
- 2003-09-29 US US10/673,775 patent/US7787038B2/en active Active
- 2003-10-02 KR KR1020030068751A patent/KR101031982B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022126A (ja) * | 1998-07-02 | 2000-01-21 | Sony Corp | 固体撮像装置 |
KR20000023088A (ko) * | 1998-09-11 | 2000-04-25 | 가네코 히사시 | 고체 촬상 장치 및 그 구동 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9099372B2 (en) | 2010-08-12 | 2015-08-04 | Industry-Academic Corporation Foundation, Yonsei University | Complementary metal oxide semiconductor image sensor and operating method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2004129015A (ja) | 2004-04-22 |
JP3951879B2 (ja) | 2007-08-01 |
KR20040031626A (ko) | 2004-04-13 |
US7787038B2 (en) | 2010-08-31 |
US20040130641A1 (en) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101031982B1 (ko) | 고상 촬상 디바이스 및 그 구동 방법 | |
US9602750B2 (en) | Image sensor pixels having built-in variable gain feedback amplifier circuitry | |
US7564016B2 (en) | Solid-state imaging device and method for driving the same | |
US8242546B2 (en) | Small pixel for image sensors with JFET and vertically integrated reset diode | |
US8253833B2 (en) | Solid-state imaging device driving method | |
KR100817801B1 (ko) | 고체 촬상 장치 및 카메라 시스템 | |
US7541571B2 (en) | Image sensor having first and second charge transmitters | |
US7928484B2 (en) | Small pixel for CMOS image sensors with vertically integrated set and reset diodes | |
KR20000005962A (ko) | 고체촬상소자,그소자의구동방법,및카메라시스템 | |
US8823069B2 (en) | Solid-state imaging device, drive method of solid-state imaging device, and imaging apparatus | |
US20040245433A1 (en) | Solid-state imaging device and method for driving the same | |
KR100760903B1 (ko) | 증폭형 고체 촬상 장치 | |
KR20060073957A (ko) | 고체 촬상 장치 및 카메라 시스템 | |
JP4692262B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
JP5045738B2 (ja) | 固体撮像素子及びその制御方法 | |
US7067860B2 (en) | Solid-state imaging device | |
JP4548425B2 (ja) | 固体撮像素子及びその駆動方法 | |
JP4618170B2 (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140411 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150416 Year of fee payment: 5 |