Nothing Special   »   [go: up one dir, main page]

KR100947458B1 - Method of manufacturing inductor in a semiconductor device - Google Patents

Method of manufacturing inductor in a semiconductor device Download PDF

Info

Publication number
KR100947458B1
KR100947458B1 KR1020030049320A KR20030049320A KR100947458B1 KR 100947458 B1 KR100947458 B1 KR 100947458B1 KR 1020030049320 A KR1020030049320 A KR 1020030049320A KR 20030049320 A KR20030049320 A KR 20030049320A KR 100947458 B1 KR100947458 B1 KR 100947458B1
Authority
KR
South Korea
Prior art keywords
layer
photoresist layer
inductor
copper
trench
Prior art date
Application number
KR1020030049320A
Other languages
Korean (ko)
Other versions
KR20050009571A (en
Inventor
이세영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030049320A priority Critical patent/KR100947458B1/en
Publication of KR20050009571A publication Critical patent/KR20050009571A/en
Application granted granted Critical
Publication of KR100947458B1 publication Critical patent/KR100947458B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 RFCMOS, Bipolor/SiGe, BiCMOS 반도체 소자에서 수동 소자인 인덕터 제조 방법에 관한 것으로, 기판 상에 배리어 금속층, 포지티브 포토레지스트층, 유기 버텀-반사방지층, 네거티브 포토레지스트층을 순차적으로 형성하고, 유기 버텀-반사방지층을 노광 방지층으로 이용하여 네거티브 포토레지스트층에 트렌치를 형성하고, 포지티브 포토레지스트층에 비아홀을 형성하여 다마신 패턴을 형성하고, 다마신 패턴 내에 구리 인덕터를 형성하므로, 라인 부분인 트렌치의 두께와 콘택 부분인 비아홀의 두께를 균일하게 조절할 수 있을 뿐만 아니라 높이 조절이 용이하여 고품질의 인덕터를 제조할 수 있다.
The present invention relates to a method for manufacturing an inductor which is a passive device in RFCMOS, Bipolor / SiGe, BiCMOS semiconductor devices, and sequentially forming a barrier metal layer, a positive photoresist layer, an organic bottom anti-reflection layer, and a negative photoresist layer on a substrate. A trench is formed in the negative photoresist layer using the organic bottom anti-reflection layer as an exposure prevention layer, a via hole is formed in the positive photoresist layer to form a damascene pattern, and a copper inductor is formed in the damascene pattern. Not only the thickness of the trench and the thickness of the via hole, which is the contact portion, can be adjusted uniformly, but also the height can be easily adjusted to manufacture a high quality inductor.

인덕터, 구리 인덕터, 고품질 인덕터, 포토레지스트층Inductors, Copper Inductors, High Quality Inductors, Photoresist Layer

Description

반도체 소자의 인덕터 제조 방법{Method of manufacturing inductor in a semiconductor device} Method of manufacturing inductor in a semiconductor device             

도 1a 내지 도 1h는 종래의 반도체 소자의 인덕터 제조 방법을 설명하기 위한 소자의 단면도.1A to 1H are cross-sectional views of a device for explaining a method of manufacturing an inductor of a conventional semiconductor device.

도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 인덕터 제조 방법을 설명하기 위한 소자의 단면도.
2A to 2H are cross-sectional views of devices for explaining an inductor manufacturing method of a semiconductor device in accordance with an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 기판 11: 배리어 금속층10: substrate 11: barrier metal layer

12: 포지티브 포토레지스트층 13: 제 1 노광영역12: positive photoresist layer 13: first exposure area

14: 제 2 노광영역 15: 트렌치14: second exposure area 15: trench

16: 비아홀 156: 다마신 패턴16: Via Hole 156: Damasin Pattern

17: 구리 시드층 18: 구리 인덕터17: copper seed layer 18: copper inductor

19: 절연층 20: 기판19: insulating layer 20: substrate

21: 배리어 금속층 22: 포지티브 포토레지스트층21 barrier metal layer 22 positive photoresist layer

23: 유기 버텀-반사방지층 24: 네거티브 포토레지스트층 23: organic bottom anti-reflective layer 24: negative photoresist layer                 

25: 트렌치 26:비아홀25: trench 26: via hole

256: 다마신 패턴 27: 구리 시드층256: damascene pattern 27: copper seed layer

28: 구리 인덕터 29: 절연층
28: copper inductor 29: insulating layer

본 발명은 반도체 소자의 인덕터 제조 방법에 관한 것으로, 특히 RFCMOS, Bipolor/SiGe, BiCMOS 반도체 소자에서 수동 소자(passive device)인 인덕터(inductor)의 라인 부분 및 콘택 부분의 두께를 균일하게 하면서 높이를 용이하게 조절할 수 있게하여 고품질 인덕터(high Q inductor)를 제조 가능하게 하는 반도체 소자의 인덕터 제조 방법에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an inductor of a semiconductor device. In particular, the RFCMOS, Bipolor / SiGe, and BiCMOS semiconductor devices have a uniform height in line and contact portions of an inductor, which is a passive device. The present invention relates to a method for manufacturing an inductor of a semiconductor device that can be adjusted to make a high quality inductor.

RFCMOS, Bipolor/SiGe, BiCMOS 반도체 소자에서 수동 소자인 인덕터는 소자의 고집적화에 따라 다마신(damascene) 공정을 적용하여 형성하고 있으며, 고품질의 인덕터가 요구되고 있다.Inductors, which are passive devices in RFCMOS, Bipolor / SiGe, and BiCMOS semiconductor devices, are formed using a damascene process according to high integration of devices, and high quality inductors are required.

도 1a 내지 도 1h는 종래 반도체 소자의 인덕터 제조 방법을 설명하기 위한 소자의 단면도이다.1A to 1H are cross-sectional views of devices for describing an inductor manufacturing method of a conventional semiconductor device.

도 1a를 참조하면, 반도체 소자를 구성하는 소정의 하부 구조가 형성된 기판(10) 상부에 배리어 금속층(barrier metal layer; 11)을 형성하고, 배리어 금 속층(11) 상에 포지티브 포토레지스트층(12)을 형성한다.Referring to FIG. 1A, a barrier metal layer 11 is formed on a substrate 10 on which a predetermined substructure constituting a semiconductor device is formed, and a positive photoresist layer 12 is formed on the barrier metal layer 11. ).

도 1b를 참조하면, 포지티브 포토레지스트층(12)의 일부분을 일정 두께로 1차 노광하여 인덕터의 라인이 형성될 부분에 제 1 노광영역(13)을 형성한다. 제 1 노광영역(13)의 하부는 일정 두께 노광되지 않고 남아있다.Referring to FIG. 1B, a portion of the positive photoresist layer 12 is first exposed to a predetermined thickness to form a first exposure region 13 in a portion where a line of an inductor is to be formed. The lower portion of the first exposure region 13 remains unexposed to a certain thickness.

도 1c를 참조하면, 제 1 노광영역(13) 하부의 노광되지 않은 포지티브 포토레지스트층(12)의 부분을 2차 노광하여 인덕터의 콘택이 형성될 부분에 제 2 노광영역(14)을 형성한다.Referring to FIG. 1C, a portion of the unexposed positive photoresist layer 12 under the first exposure region 13 is secondarily exposed to form a second exposure region 14 at a portion where a contact of the inductor is to be formed. .

도 1d를 참조하면, 제 1 및 제 2 노광영역(13)을 현상(development)하여 인덕터의 라인이 형성될 트렌치(15)와 인덕터의 콘택이 형성될 비아홀(16)이 형성된다. 트렌치(15) 및 비아홀(16)을 다마신 패턴(156)이라 칭한다.Referring to FIG. 1D, the first and second exposure regions 13 are developed to form trenches 15 in which lines of the inductor are formed and via holes 16 in which contacts of the inductor are formed. The trench 15 and the via hole 16 are referred to as a damascene pattern 156.

도 1e를 참조하면, 비아홀(16) 저면을 이루는 배리어 금속층(11)을 제거하여 기판(10)을 노출시켜 다마신 패턴(156)을 완성하고, 다마신 패턴(156)을 포함한 포지티브 포토레지스트층(12)의 표면을 따라 구리 시드층(17)을 형성한다.Referring to FIG. 1E, the barrier metal layer 11 forming the bottom of the via hole 16 is removed to expose the substrate 10 to complete the damascene pattern 156, and to form a positive photoresist layer including the damascene pattern 156. A copper seed layer 17 is formed along the surface of (12).

도 1f를 참조하면, 구리 시드층(17)을 화학적 기계적 연마 공정으로 연마하여 다마신 패턴(156) 내에만 구리 시드층(17) 남긴다.Referring to FIG. 1F, the copper seed layer 17 is polished by a chemical mechanical polishing process to leave the copper seed layer 17 only in the damascene pattern 156.

도 1g를 참조하면, 전기도금법으로 구리 시드층(17)이 있는 다마신 패턴(156) 내에 구리 인덕터(18)를 형성한다.Referring to FIG. 1G, a copper inductor 18 is formed in a damascene pattern 156 having a copper seed layer 17 by electroplating.

도 1h를 참조하면, 포지티브 포토레지스트층(12)을 제거하고, 구리 인덕터(18)를 보호하기 위한 절연층(19)을 형성한다.
Referring to FIG. 1H, the positive photoresist layer 12 is removed and an insulating layer 19 for protecting the copper inductor 18 is formed.

최근 반도체 소자가 고집적화 및 고기능화 되어감에 따라 고품질의 인덕터 소자를 구현하기 위해 인덕터의 재료로 구리(Cu)가 널리 사용되고 있고, 구리의 사용을 용이하게 하기 위하여 다마신 공정이 병행되고 있다. 구리 인덕터의 원하는 특성 요인(quality factor)을 얻기 위해서는 수 ㎛ 두께의 구리 라인(Cu line)을 필요로 한다. 상기한 종래 방법은 포지티브 포토레지스트층을 이용하여 빛을 조사하는 시간으로 포토레지스트층이 현상되는 깊이를 조절하므로 최종적으로 형성되는 인덕터의 라인의 두께를 조절한다. 그러나 이러한 방법으로는 정확하고 균일한 라인 두께를 조절하는데 어려움이 있다. 그 이유는 공정 진행 당시 포토레지스트의 조성, 사용 포토레지스트 현상액(PR developer)의 성분이나 조성, 사용 공정 조건, 조사되는 빛의 강도 및 시간 등 여러가지 외부 환경에 의해 현상되는 포토레지스트의 양이 불균일하기 때문이다.
Recently, as semiconductor devices have been highly integrated and highly functionalized, copper (Cu) is widely used as an inductor material to realize high quality inductor devices, and a damascene process is performed in parallel to facilitate the use of copper. In order to obtain the desired quality factor of the copper inductor, a copper line of several μm thickness is required. The conventional method adjusts the depth at which the photoresist layer is developed at the time of irradiating light using the positive photoresist layer, thereby controlling the thickness of the line of the finally formed inductor. However, this method has a difficulty in controlling accurate and uniform line thickness. The reason for this is that the amount of photoresist developed by various external environments such as the composition of the photoresist at the time of the process, the composition and composition of the photoresist developer (PR developer) used, the process conditions used, and the intensity and time of the irradiated light is uneven. Because.

따라서, 본 발명은 인덕터의 라인 부분 및 콘택 부분의 두께를 균일하게 하면서 높이를 용이하게 조절할 수 있게하여 고품질 인덕터(high Q inductor)를 제조 가능하게 하는 반도체 소자의 인덕터 제조 방법을 제공하는데 그 목적이 있다.
Accordingly, an object of the present invention is to provide a method of manufacturing an inductor for a semiconductor device, which makes it possible to manufacture a high quality inductor by making the height of the line portion and the contact portion of the inductor uniform and easily adjustable. have.

상기한 목적을 달성하기 위한 본 발명의 실시예에 따른 반도체 소자의 인덕터 제조 방법은 기판 상부에 배리어 금속층, 제 1 포토레지스트층, 노광/현상 반사 방지층 및 제 2 포토레지스트층을 순차적으로 형성하는 단계; 상기 제 2 포토레지스트층의 일부분을 노광 및 현상하여 트렌치를 형성하는 단계; 상기 트렌치 저면의 상기 노광/현상 방지층을 제거하는 단계; 상기 트렌치의 저면에 노출된 상기 제 1 포토레지스트층의 일부분을 노광 및 현상하여 비아홀을 형성하고, 상기 비아홀 저면의 상기 배리어 금속층을 제거하여 다마신 패턴을 형성하는 단계; 및 상기 다마신 패턴 내에 구리 인덕터를 형성하고, 상기 제 2 포토레지스트층, 상기 노광/현상 방지층 및 상기 제 1 포토레지스트층을 제거하는 단계를 포함한다.In order to achieve the above object, an inductor manufacturing method of a semiconductor device according to an embodiment of the present invention includes sequentially forming a barrier metal layer, a first photoresist layer, an exposure / developing antireflection layer, and a second photoresist layer on a substrate. ; Exposing and developing a portion of the second photoresist layer to form a trench; Removing the exposure / development prevention layer on the bottom of the trench; Exposing and developing a portion of the first photoresist layer exposed to the bottom of the trench to form a via hole, and removing the barrier metal layer on the bottom of the via hole to form a damascene pattern; And forming a copper inductor in the damascene pattern and removing the second photoresist layer, the exposure / development prevention layer and the first photoresist layer.

상기에서, 상기 제 1 포토레지스트층은 포지티브 포토레지스트층이고, 상기 제 2 포토레지스트층은 네거티브 포토레지스트층이거나, 상기 제 1 포토레지스트층은 네거티브 포토레지스트층이고, 상기 제 2 포토레지스트층은 포지티브 포토레지스트층이다. 상기 노광/현상 방지층은 유기 버텀-반사방지층이다.
Wherein the first photoresist layer is a positive photoresist layer, the second photoresist layer is a negative photoresist layer, or the first photoresist layer is a negative photoresist layer, and the second photoresist layer is positive Photoresist layer. The exposure / development prevention layer is an organic bottom anti-reflection layer.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세하게 설명한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only this embodiment to make the disclosure of the present invention complete, and to those skilled in the art the scope of the invention It is provided for complete information.

도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 인덕터 제조 방법을 설명하기 위한 소자의 단면도이다. 2A to 2H are cross-sectional views of devices for describing an inductor manufacturing method of a semiconductor device in accordance with an embodiment of the present invention.                     

도 2a를 참조하면, 반도체 소자를 구성하는 소정의 하부 구조가 형성된 기판(20) 상부에 배리어 금속층(21)을 형성한다. 배리어 금속층(21) 상에 포지티브 포토레지스트층(22), 유기 버텀-반사방지층(23), 네거티브 포토레지스트층(24)을 순차적으로 형성한다.Referring to FIG. 2A, a barrier metal layer 21 is formed on a substrate 20 on which a predetermined substructure constituting a semiconductor device is formed. The positive photoresist layer 22, the organic bottom anti-reflection layer 23, and the negative photoresist layer 24 are sequentially formed on the barrier metal layer 21.

도 2b를 참조하면, 네거티브 포토레지스트층(24)의 일부분을 노광 및 현상하여 인덕터의 라인 부분인 트렌치(25)를 형성한다. 노광 및 현상 공정시 유기 버텀-반사방지층(23)은 노광 및 현상 방지 역할을 하여 하부층인 포지티브 포토레지스트층(22)을 보호한다.Referring to FIG. 2B, a portion of the negative photoresist layer 24 is exposed and developed to form the trench 25, which is a line portion of the inductor. In the exposure and development processes, the organic bottom anti-reflection layer 23 serves to prevent exposure and development to protect the positive photoresist layer 22, which is a lower layer.

도 2c를 참조하면, 트렌치(25)의 저면에 노출된 유기 버텀-반사방지층(23)을 제거한다.Referring to FIG. 2C, the organic bottom anti-reflective layer 23 exposed on the bottom of the trench 25 is removed.

도 2d를 참조하면, 트렌치(25)의 저면에 노출된 포지티브 포토레지스트층(22)의 일부분을 노광 및 현상하여 인덕터의 콘택 부분인 비아홀(26)을 형성하고, 이로 인하여 트렌치(25) 및 비아홀(26)로 이루어진 다마신 패턴(256)이 형성된다.Referring to FIG. 2D, a portion of the positive photoresist layer 22 exposed on the bottom of the trench 25 is exposed and developed to form a via hole 26, which is a contact portion of the inductor, thereby forming the trench 25 and the via hole. A damascene pattern 256 consisting of 26 is formed.

도 2e를 참조하면, 비아홀(26) 저면을 이루는 배리어 금속층(21)을 제거하여 기판(20)을 노출시킨 후, 다마신 패턴(256)을 포함한 전체 구조 상부의 표면을 따라 구리 시드층(27)을 형성한다.Referring to FIG. 2E, after the barrier metal layer 21 forming the bottom of the via hole 26 is removed to expose the substrate 20, the copper seed layer 27 is formed along the surface of the entire structure including the damascene pattern 256. ).

도 2f를 참조하면, 구리 시드층(27)을 화학적 기계적 연마 공정으로 연마하여 다마신 패턴(256) 내에만 구리 시드층(27) 남긴다.Referring to FIG. 2F, the copper seed layer 27 is polished by a chemical mechanical polishing process to leave the copper seed layer 27 only in the damascene pattern 256.

도 2g를 참조하면, 전기도금법으로 구리 시드층(27)이 있는 다마신 패턴(256) 내에 구리를 도금하여 인덕터(28)를 형성한다.Referring to FIG. 2G, copper is plated in the damascene pattern 256 having the copper seed layer 27 by electroplating to form an inductor 28.

도 2h를 참조하면, 네거티브 포토레지스트층(24), 유기 버텀-반사방지층(23) 및 포지티브 포토레지스트층(22)을 제거하고, 구리 인덕터(28)를 보호하기 위한 절연층(29)을 형성한다.
Referring to FIG. 2H, the negative photoresist layer 24, the organic bottom anti-reflective layer 23, and the positive photoresist layer 22 are removed, and an insulating layer 29 is formed to protect the copper inductor 28. do.

상기한 본 발명의 실시예는 인덕터의 콘택을 위한 비아홀(26) 형성부인 포지티브 포토레지스트층(22), 노광/현상 방지 역할을 하는 유기 버텀-반사방지층(23), 인덕터의 라인을 위한 트렌치(25) 형성부인 네거티브 포토레지스트층(24)을 순차적으로 쌓아 올린뒤 네거티브 포토레지스트층(24) 상에 인덕터의 라인이 형성될 부위를 제외한 곳에 빛을 조사한다. 빛을 조사한 후 네거티브 포토레지스트층(24)을 현상하여 인덕터의 라인을 구현한다. 이때 네거티브 포토레지스트층(24)과 포지티브 포토레지스트층(22) 사이의 유기 버텀-반사방지층(23)은 네거티브 포토레지스트층(24)에 빛을 조사하거나 현상할 때 포지티브 포토레지스트층(22)이 손상되는 것을 방지해 주는 역할을 한다. 네거티브 포토레지스트층(24)의 현상이 끝나면 유기 버텀-반사방지층(23)을 식각 공정을 통해 제거한다. 유기 버텀-반사방지층(23)을 제거한 후 비아홀이 형성될 부위에 들어난 포지티브 포토레지스트층(22)에 다시 빛을 조사하여 이 부분을 현상하므로 비아홀(26)이 형성된다. 이러한 공정을 통해 네거티브 포토레지스트층(24)의 두께 만큼의 깊이로 인덕터의 라인이 형성될 트렌치(25)를 형성할 수 있고, 포지티브 포토레지스트층(22)의 두께 만큼의 깊이로 인덕터의 콘택이 형성될 비아홀(26)을 형성할 수 있다. 이와 같이, 네거티브 포토레지스트층(24)과 포지티브 포토레지스트층(22)의 두께로 인덕터의 라인과 인덕터의 콘택의 두께를 조절하므로서 정확하면서도 균일한 인덕터를 얻을 수 있다.
According to the embodiment of the present invention, a positive photoresist layer 22 forming a via hole 26 for contacting the inductor, an organic bottom anti-reflection layer 23 serving as an exposure / development prevention layer, a trench for a line of the inductor ( 25) The negative photoresist layer 24, which is a forming portion, is sequentially stacked and irradiated with light except for a portion where a line of an inductor is to be formed on the negative photoresist layer 24. After irradiating light, the negative photoresist layer 24 is developed to implement a line of an inductor. At this time, the organic bottom anti-reflective layer 23 between the negative photoresist layer 24 and the positive photoresist layer 22 is formed by the positive photoresist layer 22 when the negative photoresist layer 24 is irradiated with light or developed. It protects against damage. After the development of the negative photoresist layer 24, the organic bottom anti-reflection layer 23 is removed through an etching process. After the organic bottom-reflective layer 23 is removed, the positive photoresist layer 22 that enters the portion where the via hole is to be formed is irradiated with light to develop the portion, thereby forming the via hole 26. Through this process, it is possible to form the trench 25 in which the lines of the inductor are to be formed to the depth of the negative photoresist layer 24, and the contact of the inductor is to be as deep as the thickness of the positive photoresist layer 22. The via hole 26 to be formed may be formed. As described above, the thickness of the negative photoresist layer 24 and the positive photoresist layer 22 is adjusted to adjust the thickness of the line of the inductor and the contact of the inductor, thereby obtaining an accurate and uniform inductor.

한편, 상기한 본 발명의 실시예에서는 포지티브 포토레지스트층을 먼저 형성하고 네거티브 포토레지스트층을 후에 형성하여 인덕터를 제조하였으나, 그 순서를 바꾸어 인덕터를 제조할 수 있다.
Meanwhile, in the above-described embodiment of the present invention, an inductor is manufactured by first forming a positive photoresist layer and then forming a negative photoresist layer later. However, the inductor may be manufactured by reversing the order.

상술한 바와 같이, 본 발명은 RFCMOS, Bipolor/SiGe, BiCMOS 반도체 소자에서 수동 소자(passive device)인 인덕터(inductor)의 배선 부분인 트렌치의 두께와 콘택 부분인 비아홀의 두께를 균일하게 조절할 수 있을 뿐만 아니라 높이 조절을 용이하게 할 수 있어, 균일한 두께로 수 내지 수십 ㎛의 높이를 갖는 고품질 인덕터(high Q inductor)를 제조 가능하게 하여, 소자의 신뢰성 및 고집적화를 실현할 수 있다.As described above, the present invention can uniformly adjust the thickness of the trench and the thickness of the via hole, which is the contact portion of the inductor, which is a passive device, in the RFCMOS, Bipolor / SiGe, and BiCMOS semiconductor devices. In addition, the height can be easily adjusted, and a high quality inductor having a height of several to several tens of micrometers with a uniform thickness can be manufactured, thereby achieving reliability and high integration of the device.

Claims (5)

기판 상부에 배리어 금속층, 제 1 포토레지스트층, 노광/현상 반사방지층 및 제 2 포토레지스트층을 순차적으로 형성하는 단계;Sequentially forming a barrier metal layer, a first photoresist layer, an exposure / developing antireflection layer, and a second photoresist layer on the substrate; 상기 제 2 포토레지스트층의 일부분을 노광 및 현상하여 트렌치를 형성하는 단계;Exposing and developing a portion of the second photoresist layer to form a trench; 상기 트렌치 저면의 상기 노광/현상 방지층을 제거하는 단계;Removing the exposure / development prevention layer on the bottom of the trench; 상기 트렌치의 저면에 노출된 상기 제 1 포토레지스트층의 일부분을 노광 및 현상하여 비아홀을 형성하고, 상기 비아홀 저면의 상기 배리어 금속층을 제거하여 다마신 패턴을 형성하는 단계; 및Exposing and developing a portion of the first photoresist layer exposed to the bottom of the trench to form a via hole, and removing the barrier metal layer on the bottom of the via hole to form a damascene pattern; And 상기 다마신 패턴 내에 구리 인덕터를 형성하고, 상기 제 2 포토레지스트층, 상기 노광/현상 방지층 및 상기 제 1 포토레지스트층을 제거하는 단계를 포함하는 반도체 소자의 인덕터 제조 방법.Forming a copper inductor in the damascene pattern, and removing the second photoresist layer, the exposure / development prevention layer, and the first photoresist layer. 제 1 항에 있어서,The method of claim 1, 상기 제 1 포토레지스트층은 포지티브 포토레지스트층이고, 상기 제 2 포토레지스트층은 네거티브 포토레지스트층인 반도체 소자의 인덕터 제조 방법.The first photoresist layer is a positive photoresist layer, and the second photoresist layer is a negative photoresist layer. 제 1 항에 있어서,The method of claim 1, 상기 제 1 포토레지스트층은 네거티브 포토레지스트층이고, 상기 제 2 포토레지스트층은 포지티브 포토레지스트층인 반도체 소자의 인덕터 제조 방법.The first photoresist layer is a negative photoresist layer, and the second photoresist layer is a positive photoresist layer. 제 1 항에 있어서,The method of claim 1, 상기 노광/현상 방지층은 유기 버텀-반사방지층인 반도체 소자의 인덕터 제조 방법.The exposure / development prevention layer is an organic bottom-reflection prevention layer. 제 1 항에 있어서,The method of claim 1, 상기 구리 인덕터는,The copper inductor, 상기 다마신 패턴을 포함한 전체 구조 상부의 표면을 따라 구리 시드층을 형성하는 단계;Forming a copper seed layer along the surface of the entire structure including the damascene pattern; 상기 구리 시드층을 화학적 기계적 연마 공정으로 연마하여 상기 다마신 패턴 내에만 상기 구리 시드층 남기는 단계; 및Polishing the copper seed layer by a chemical mechanical polishing process to leave the copper seed layer only in the damascene pattern; And 전기도금법으로 상기 구리 시드층이 있는 상기 다마신 패턴 내에 구리를 도금하는 단계를 포함하는 반도체 소자의 인덕터 제조 방법.And plating copper in the damascene pattern with the copper seed layer by electroplating.
KR1020030049320A 2003-07-18 2003-07-18 Method of manufacturing inductor in a semiconductor device KR100947458B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030049320A KR100947458B1 (en) 2003-07-18 2003-07-18 Method of manufacturing inductor in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049320A KR100947458B1 (en) 2003-07-18 2003-07-18 Method of manufacturing inductor in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20050009571A KR20050009571A (en) 2005-01-25
KR100947458B1 true KR100947458B1 (en) 2010-03-11

Family

ID=37222284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049320A KR100947458B1 (en) 2003-07-18 2003-07-18 Method of manufacturing inductor in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100947458B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120082826A (en) * 2011-01-14 2012-07-24 신에쓰 가가꾸 고교 가부시끼가이샤 Patterning process and resist composition

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577016B1 (en) * 2003-11-05 2006-05-10 매그나칩 반도체 유한회사 Method for manufacturing RF inductor of the semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003898A (en) * 1997-06-26 1999-01-15 김영환 Photo Etching Method Improves Line Width Uniformity
KR20020034352A (en) * 2000-11-01 2002-05-09 윤종용 Method of forming interlayer dielectrics of semiconductor device and method of forming interconnection using the same
KR20020056341A (en) * 2000-12-29 2002-07-10 박종섭 Method of forming inter-metal dielectric in a semiconductor device
KR20030049571A (en) * 2001-12-15 2003-06-25 주식회사 하이닉스반도체 Method for forming metal line of semiconductor device using dual-damascene process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990003898A (en) * 1997-06-26 1999-01-15 김영환 Photo Etching Method Improves Line Width Uniformity
KR20020034352A (en) * 2000-11-01 2002-05-09 윤종용 Method of forming interlayer dielectrics of semiconductor device and method of forming interconnection using the same
KR20020056341A (en) * 2000-12-29 2002-07-10 박종섭 Method of forming inter-metal dielectric in a semiconductor device
KR20030049571A (en) * 2001-12-15 2003-06-25 주식회사 하이닉스반도체 Method for forming metal line of semiconductor device using dual-damascene process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120082826A (en) * 2011-01-14 2012-07-24 신에쓰 가가꾸 고교 가부시끼가이샤 Patterning process and resist composition
KR101708521B1 (en) * 2011-01-14 2017-02-20 신에쓰 가가꾸 고교 가부시끼가이샤 Patterning process and resist composition

Also Published As

Publication number Publication date
KR20050009571A (en) 2005-01-25

Similar Documents

Publication Publication Date Title
US20170317028A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US6355399B1 (en) One step dual damascene patterning by gray tone mask
WO2020258124A1 (en) Interconnect structure and method of forming the same
US20080038847A1 (en) Method of forming dummy pattern
US8753976B1 (en) Methods and apparatus for etching photo-resist material through multiple exposures of the photo-resist material
KR100947458B1 (en) Method of manufacturing inductor in a semiconductor device
US6998321B2 (en) Method for forming inductor in semiconductor device
JP2001060589A (en) Manufacture of semiconductor device
US6706611B2 (en) Method for patterning a dual damascene with retrograde implantation
KR100598308B1 (en) Method of forming a damascene pattern in a semiconductor device
US6991992B2 (en) Method for forming inductor in semiconductor device
KR101147353B1 (en) Method for fabricating rf inductor of semiconductor device
US6960411B2 (en) Mask with extended mask clear-out window and method of dummy exposure using the same
KR100998961B1 (en) Method for manufacturing inductor of the semiconductor device
US6174596B1 (en) Process for fabricating dual damascene structure by applying an etch-differentiating technique on a light sensitive organic oxide layer
KR100998963B1 (en) Method for manufacturing rf inductor of the semiconductor device
KR100640430B1 (en) Dual damascene method and method of fabricating the copper interconnection layer using the same
KR101016341B1 (en) Method of manufacturing inductor in a semiconductor device
TW200931490A (en) Semiconductor structure having alignment marks and method of forming the same
JP3880851B2 (en) Manufacturing method of semiconductor device
KR100571388B1 (en) Method for forming contact plug of semiconductor device using thermosetting photoresist film
KR100528795B1 (en) Method of manufacturing inductor in a semiconductor device
KR100990933B1 (en) Method for manufacturing semiconductor device
KR20040057579A (en) Method of forming a dual damascene pattern in a semiconductor device
KR100676609B1 (en) Method for forming copper metal line and semiconductor device including the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 11