KR100945794B1 - 반도체 집적회로 및 그 어드레스/커맨드 처리방법 - Google Patents
반도체 집적회로 및 그 어드레스/커맨드 처리방법 Download PDFInfo
- Publication number
- KR100945794B1 KR100945794B1 KR1020080041280A KR20080041280A KR100945794B1 KR 100945794 B1 KR100945794 B1 KR 100945794B1 KR 1020080041280 A KR1020080041280 A KR 1020080041280A KR 20080041280 A KR20080041280 A KR 20080041280A KR 100945794 B1 KR100945794 B1 KR 100945794B1
- Authority
- KR
- South Korea
- Prior art keywords
- internal
- command
- address
- timing
- clock signal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000003672 processing method Methods 0.000 title description 11
- 238000000034 method Methods 0.000 claims description 11
- 230000000630 rising effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 10
- 230000007257 malfunction Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
Description
Claims (15)
- 어드레스와 커맨드를 입력받기 위한 입력부;상기 입력된 어드레스의 타이밍을 기설정된 내부 신호처리 타이밍 마진에 상응하도록 조정하여 내부 어드레스를 출력하도록 구성된 내부 어드레스 발생부; 및상기 입력된 커맨드의 타이밍을 조정하여 상기 내부 어드레스와 클럭 신호의 펄스의 반주기 시간차를 갖는 내부 커맨드를 출력하도록 구성된 내부 커맨드 발생부를 구비하며,상기 내부 어드레스 발생부는 상기 내부 어드레스를 상기 클럭 신호의 제 1 엣지에 동기시켜서 출력하고,상기 내부 커맨드 발생부는 상기 내부 커맨드를 상기 클럭 신호의 제 2 엣지에 동기시켜 출력하도록 구성되는 반도체 집적회로.
- 제 1 항에 있어서,상기 내부 어드레스 발생부는반도체 집적회로의 라이트 동작시 라이트 레이턴시(Write Latency: WL)와 버스트 랭스(Burst Length: BL)에 해당하는 타이밍 마진에 상응하도록 상기 어드레스의 타이밍을 조정하여 상기 내부 어드레스를 출력하도록 구성된 것을 특징으로 하는 반도체 집적회로.
- 삭제
- 제 1 항에 있어서,상기 제 1 엣지는 상기 클럭 신호의 라이징 엣지인 반도체 집적회로.
- 제 1 항에 있어서,상기 내부 커맨드 발생부는상기 커맨드 중에서 라이트 커맨드와 리드 커맨드의 타이밍을 독립적으로 조정하도록 구성된 것을 특징으로 하는 반도체 집적회로.
- 삭제
- 제 4 항에 있어서,상기 제 2 엣지는 상기 클럭 신호의 폴링 엣지인 반도체 집적회로.
- 제 1 항 또는 제 5 항에 있어서,상기 내부 커맨드 발생부는 상기 내부 어드레스에 비해 상기 클럭 신호의 펄스의 반주기에 해당하는 시간 만큼 늦게 내부 라이트 커맨드를 발생시키는 제 1 타이밍 제어기, 및 상기 내부 어드레스에 비해 상기 클럭 신호의 펄스의 반주기에 해당하는 시간 만큼 늦게 내부 리드 커맨드를 상기 내부 라이트 커맨드와 독립적으로 발생시키는 제 2 타이밍 제어기를 더 포함하는 반도체 집적 회로.
- 외부 어드레스와 외부 커맨드를 입력받는 단계;상기 외부 어드레스의 타이밍을 기설정된 내부 신호처리 타이밍 마진에 상응하도록 클럭 신호의 제 1 엣지에 동기시켜 조정하여 내부 어드레스를 출력하는 단계; 및상기 클럭 신호의 제 2 엣지에 동기시켜 상기 외부 커맨드의 타이밍을 조정하여 상기 내부 어드레스와 기설정된 시간차를 갖는 내부 커맨드를 출력하는 단계를 포함하며,상기 내부 커맨드를 출력하는 단계는 상기 내부 어드레스에 비해 상기 기설정된 시간차 만큼 늦게 내부 커맨드를 발생하고,상기 기설정된 시간차는 상기 클럭 신호의 펄스의 반주기에 해당하는 반도체 집적회로의 어드레스/커맨드 처리방법.
- 제 9 항에 있어서,상기 기설정된 내부 신호처리 타이밍 마진은 반도체 집적회로의 라이트 동작시 라이트 레이턴시(Write Latency: WL)와 버스트 랭스(Burst Length: BL)에 따라 정해지는 것을 특징으로 하는 반도체 집적회로의 어드레스/커맨드 처리방법.
- 삭제
- 제 9 항에 있어서,상기 제 1 엣지는 상기 클럭 신호 펄스의 라이징 엣지인 것을 특징으로 하는 반도체 집적회로의 어드레스/커맨드 처리방법.
- 삭제
- 삭제
- 제 12 항에 있어서,상기 제 2 엣지는 상기 클럭 신호 펄스의 폴링 엣지인 것을 특징으로 하는 반도체 집적회로의 어드레스/커맨드 처리방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080041280A KR100945794B1 (ko) | 2008-05-02 | 2008-05-02 | 반도체 집적회로 및 그 어드레스/커맨드 처리방법 |
US12/345,275 US7944771B2 (en) | 2008-05-02 | 2008-12-29 | Semiconductor integrated circuit and method of processing address and command signals thereof |
JP2009089421A JP2009272029A (ja) | 2008-05-02 | 2009-04-01 | 半導体集積回路及びそのアドレス/コマンド処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080041280A KR100945794B1 (ko) | 2008-05-02 | 2008-05-02 | 반도체 집적회로 및 그 어드레스/커맨드 처리방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090115424A KR20090115424A (ko) | 2009-11-05 |
KR100945794B1 true KR100945794B1 (ko) | 2010-03-08 |
Family
ID=41256996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080041280A KR100945794B1 (ko) | 2008-05-02 | 2008-05-02 | 반도체 집적회로 및 그 어드레스/커맨드 처리방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7944771B2 (ko) |
JP (1) | JP2009272029A (ko) |
KR (1) | KR100945794B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040095962A (ko) * | 2003-04-29 | 2004-11-16 | 주식회사 하이닉스반도체 | 칼럼 어드레스 디코딩 시스템 |
KR20060114737A (ko) * | 2005-05-02 | 2006-11-08 | 삼성전자주식회사 | 어드레스 멀티플렉싱 입력구조를 갖는 반도체 메모리 장치 |
KR20070040745A (ko) * | 2006-10-30 | 2007-04-17 | 주식회사 하이닉스반도체 | 로우 리던던트 스킴을 포함한 어드레스 패스회로 |
KR100718038B1 (ko) * | 2005-11-29 | 2007-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 뱅크 선택 회로 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3789173B2 (ja) | 1996-07-22 | 2006-06-21 | Necエレクトロニクス株式会社 | 半導体記憶装置及び半導体記憶装置のアクセス方法 |
JP2000137983A (ja) * | 1998-08-26 | 2000-05-16 | Toshiba Corp | 半導体記憶装置 |
US6504780B2 (en) * | 1998-10-01 | 2003-01-07 | Monolithic System Technology, Inc. | Method and apparatus for completely hiding refresh operations in a dram device using clock division |
JP2001195895A (ja) | 2000-01-13 | 2001-07-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003077299A (ja) | 2001-08-31 | 2003-03-14 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2003228978A (ja) * | 2002-01-31 | 2003-08-15 | Fujitsu Ltd | 半導体記憶装置 |
KR100590855B1 (ko) * | 2003-10-14 | 2006-06-19 | 주식회사 하이닉스반도체 | 전류 소모의 감소를 위한 반도체 메모리 소자 |
KR100596435B1 (ko) * | 2003-12-17 | 2006-07-05 | 주식회사 하이닉스반도체 | 어드레스 억세스타임을 줄일 수 있는 반도체 메모리 장치 |
KR100884604B1 (ko) * | 2007-09-04 | 2009-02-19 | 주식회사 하이닉스반도체 | 충분한 내부 동작 마진을 확보하기 위한 반도체 메모리장치 및 그 방법 |
US7961541B2 (en) * | 2007-12-12 | 2011-06-14 | Zmos Technology, Inc. | Memory device with self-refresh operations |
KR101033464B1 (ko) * | 2008-12-22 | 2011-05-09 | 주식회사 하이닉스반도체 | 반도체 집적 회로 |
-
2008
- 2008-05-02 KR KR1020080041280A patent/KR100945794B1/ko not_active IP Right Cessation
- 2008-12-29 US US12/345,275 patent/US7944771B2/en active Active
-
2009
- 2009-04-01 JP JP2009089421A patent/JP2009272029A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040095962A (ko) * | 2003-04-29 | 2004-11-16 | 주식회사 하이닉스반도체 | 칼럼 어드레스 디코딩 시스템 |
KR20060114737A (ko) * | 2005-05-02 | 2006-11-08 | 삼성전자주식회사 | 어드레스 멀티플렉싱 입력구조를 갖는 반도체 메모리 장치 |
KR100718038B1 (ko) * | 2005-11-29 | 2007-05-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 뱅크 선택 회로 |
KR20070040745A (ko) * | 2006-10-30 | 2007-04-17 | 주식회사 하이닉스반도체 | 로우 리던던트 스킴을 포함한 어드레스 패스회로 |
Also Published As
Publication number | Publication date |
---|---|
KR20090115424A (ko) | 2009-11-05 |
JP2009272029A (ja) | 2009-11-19 |
US7944771B2 (en) | 2011-05-17 |
US20090274002A1 (en) | 2009-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7710799B2 (en) | Circuit for generating data strobe in DDR memory device, and method therefor | |
US8624647B2 (en) | Duty cycle correction circuit for memory interfaces in integrated circuits | |
WO2014129438A1 (ja) | 半導体装置 | |
KR20140135371A (ko) | 반도체 장치 | |
KR101138832B1 (ko) | 반도체 메모리 장치 및 그 동작방법 | |
KR20180050816A (ko) | 반도체 장치 및 이를 포함하는 시스템 | |
US9396774B1 (en) | CAS latency setting circuit and semiconductor memory apparatus including the same | |
KR102075497B1 (ko) | 반도체 집적회로 | |
KR20080028617A (ko) | 프리차지신호 생성장치를 구비하는 반도체메모리소자 및그의 구동방법 | |
KR101747885B1 (ko) | 시프트 회로 | |
US9331676B2 (en) | Pulse signal generation circuit and operating method thereof | |
JP5042543B2 (ja) | 出力制御装置 | |
KR100748461B1 (ko) | 반도체 메모리 장치의 데이터 입력 회로 및 방법 | |
KR100945794B1 (ko) | 반도체 집적회로 및 그 어드레스/커맨드 처리방법 | |
JP2006309915A (ja) | 半導体メモリ素子 | |
KR101575816B1 (ko) | 반도체 메모리 장치 및 이 장치를 구비하는 메모리 시스템 | |
KR20150014611A (ko) | 데이터 출력회로 | |
US9043511B2 (en) | Semiconductor memory device and operation method thereof | |
JP4854258B2 (ja) | 同期式メモリ装置のデータ出力時点調節方法 | |
KR20080114405A (ko) | 어드레스 동기 회로 | |
KR100930413B1 (ko) | 라이트 드라이버 제어 회로, 이를 포함하는 반도체 집적회로 및 라이트 드라이버 제어 신호 생성 방법 | |
WO2014129386A1 (ja) | コマンドfifo回路 | |
KR20070117248A (ko) | 인풋 셋업/홀드 타임 마진을 확보할 수 있는 샘플링 클럭생성 회로, 샘플링 클럭 생성 방법, 동기형 반도체 메모리장치 및 메모리 시스템 | |
KR20090047988A (ko) | 반도체 집적회로의 데이터 입력 장치 | |
JP2006277892A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20080502 |
|
PA0201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20091013 Patent event code: PE09021S01D |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20100203 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20100226 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20100302 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |