Nothing Special   »   [go: up one dir, main page]

KR100934012B1 - Wafer dicing method - Google Patents

Wafer dicing method Download PDF

Info

Publication number
KR100934012B1
KR100934012B1 KR1020090064280A KR20090064280A KR100934012B1 KR 100934012 B1 KR100934012 B1 KR 100934012B1 KR 1020090064280 A KR1020090064280 A KR 1020090064280A KR 20090064280 A KR20090064280 A KR 20090064280A KR 100934012 B1 KR100934012 B1 KR 100934012B1
Authority
KR
South Korea
Prior art keywords
wafer
guide groove
cutting guide
dicing tape
laser
Prior art date
Application number
KR1020090064280A
Other languages
Korean (ko)
Inventor
신동혁
이길영
Original Assignee
주식회사 인아텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 인아텍 filed Critical 주식회사 인아텍
Priority to KR1020090064280A priority Critical patent/KR100934012B1/en
Application granted granted Critical
Publication of KR100934012B1 publication Critical patent/KR100934012B1/en
Priority to PCT/KR2010/004562 priority patent/WO2011008015A2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B23K26/0624—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses using ultrashort pulses, i.e. pulses of 1ns or less
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

PURPOSE: A wafer dicing method is provided to increase yield of a semiconductor die by suppressing conversion of laser energy into heat energy and preventing damage to a semiconductor die. CONSTITUTION: In a wafer dicing method, a wafer(100) is fixed to a circular frame. The wafer is adhered to an extendible dicing tape(20) and a femtosecond pulse laser(310) is projected on the wafer according to the grid line. A cut guide groove is formed on the one surface of the wafer as a desired pattern. Vibration is applied to the wafer by using an ultrasonic wave, and the cracking is generated and extended from the end part of the cut guide groove to the other side surface of the wafer. The dicing tape is extended, and a plurality of semiconductor dies(130) are separated.

Description

웨이퍼 다이싱 방법 { Wafer dicing method }Wafer dicing method

본 발명은 반도체 제조방법에 관한 것으로, 구체적으로는 반도체 웨이퍼를 절단하여 반도체 웨이퍼에 형성된 복수의 반도체 다이를 서로 분리하기 위한 웨이퍼 다이싱 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing method, and more particularly, to a wafer dicing method for separating a plurality of semiconductor dies formed on a semiconductor wafer from each other.

반도체 웨이퍼에는 격자선에 의해서 구획되어지는 복수의 반도체 다이가 형성되어 있다. 복수의 반도체 다이는 웨이퍼를 격자선을 따라서 절단함으로써, 서로 분리된다.The semiconductor wafer is formed with a plurality of semiconductor dies partitioned by lattice lines. The plurality of semiconductor dies are separated from each other by cutting the wafer along the grid lines.

웨이퍼를 절단하는 방법으로써, 웨이퍼를 신장가능한 다이싱 테이프에 점착시킨 후, 나노초 펄스 레이저(nano(10-9) second pulse laser) 또는 피코초 펄스 레이저(pico(10-12) second pulse laser)를 웨이퍼의 표면에 조사하여 절단안내홈을 만든 다음, 다이싱 테이프를 방사상으로 신장시켜서 반도체 다이를 서로 분리시키는 웨이퍼 다이싱 기술이 알려져 있다. As a way of cutting the wafer, then the adhesive wafer to the dicing tape stretchable, nanosecond pulsed laser (nano (10 -9) second pulse laser) or picosecond pulsed laser (pico (10 -12) second pulse laser) Background Art A wafer dicing technique is known in which a surface of a wafer is irradiated to form a cutting guide groove, and then a dicing tape is extended radially to separate the semiconductor dies from each other.

도1 및 도2는 종래의 웨이퍼 다이싱 방법을 개략적으로 설명하기 위한 도면으로써, 도1은 다이싱 테이프 위에 점착된 웨이퍼에 레이저를 조사하여 절단안내홈 을 형성시키는 것을 개략적으로 도시한 도면이며, 도2는 다이싱 테이프를 신장시켜 절단안내홈이 형성된 웨이퍼를 절단하는 것을 개략적으로 도시한 도면이다. 1 and 2 are views for explaining a conventional wafer dicing method, Figure 1 is a view showing a schematic view of forming a cutting guide groove by irradiating a laser to the wafer adhered on the dicing tape, 2 is a diagram schematically illustrating cutting a wafer on which a cutting guide groove is formed by stretching a dicing tape.

이하 도1 및 도2를 참조하여 종래의 웨이퍼 다이싱 방법을 설명한다. 도1을 참조하면, 웨이퍼(100)는 환형의 프레임(30)에 고정되어 있는 다이싱 테이프(20) 위에 점착되어 있다. 상기 웨이퍼(100)에는 격자선(110)에 의해서 구획되어 지는 복수의 반도체 다이(130)가 형성되어 있다. 반도체 다이(130)의 위쪽에 레이저 조사기(200)가 위치하고, 레이저 조사기(200)는 상기 격자선(110)을 따라서 레이저(210)를 조사함으로써, 웨이퍼(100)의 표면에는 절단안내홈(120)이 형성된다. Hereinafter, a conventional wafer dicing method will be described with reference to FIGS. 1 and 2. Referring to FIG. 1, the wafer 100 is adhered onto a dicing tape 20 fixed to an annular frame 30. In the wafer 100, a plurality of semiconductor dies 130 partitioned by the grid lines 110 are formed. The laser irradiator 200 is positioned above the semiconductor die 130, and the laser irradiator 200 irradiates the laser 210 along the grating line 110, so that the cutting guide groove 120 is formed on the surface of the wafer 100. ) Is formed.

웨이퍼(100)에 절단안내홈(120)이 형성되면 웨이퍼(100)가 점착된 다이싱 테이프(20)를 도2에 도시된 바와 같이, 원통형의 확장드럼(50) 상에 놓고, 프레임(30)을 하방으로 이동시킨다. 프레임(30)을 도2에 표시된 것처럼, 하방으로 이동시키면, 다이싱 테이프(20)는 방사상으로 신장되며, 이 과정에서 절단안내홈(120)에서 균열이 발생되면서, 웨이퍼(100)는 각각의 다이(130)로 분할되는 것이다. When the cutting guide groove 120 is formed in the wafer 100, the dicing tape 20 to which the wafer 100 is adhered is placed on the cylindrical expansion drum 50, as shown in FIG. Move down). As shown in FIG. 2, when the frame 30 is moved downward, the dicing tape 20 extends radially, and cracks are generated in the cutting guide groove 120 in the process. Divided into die 130.

상기의 종래의 다이싱 방법에 있어서, 웨이퍼(100)에 절단안내홈(120)을 형성하기 위하여 나노초 또는 피코초 펄스 레이저(210)가 사용하는데, 레이저(210)가 웨이퍼(100)에 미치는 영향을 도3을 참고하여 설명한다. In the above conventional dicing method, the nanosecond or picosecond pulse laser 210 is used to form the cutting guide groove 120 in the wafer 100, the effect of the laser 210 on the wafer 100 Will be described with reference to FIG.

도3은 나노초 또는 피코초 펄스 레이저(210)가 웨이퍼(100)에 조사될 때, 웨이퍼(100)에 미치는 영향을 개략적으로 도시한 도면이다. 도3을 참조하면, 나노초 또는 피코초 펄스 레이저(210)는 나노초 또는 피코초 펄스 레이저 조사기(200)에서 방출되며, 나노초 또는 피코초 펄스 레이저 조사기(200)에는 집광렌즈(220)가 마련 되어 나노초 또는 피코초 펄스 레이저(210)가 웨이퍼(100) 표면상의 일 지점에 집속되도록 한다. FIG. 3 is a diagram schematically illustrating an effect on the wafer 100 when the nanosecond or picosecond pulse laser 210 is irradiated onto the wafer 100. Referring to FIG. 3, the nanosecond or picosecond pulse laser 210 is emitted from the nanosecond or picosecond pulse laser irradiator 200, and the nanosecond or picosecond pulse laser irradiator 200 is provided with a condenser lens 220. Alternatively, the picosecond pulse laser 210 is focused at a point on the surface of the wafer 100.

웨이퍼(100)는 다이싱 테이프(20)의 상면에 점착되어 있고, 격자선(110)에 의해 구획되는 반도체 다이(130)의 상면에는 회로부(132)가 형성되어 있다. 나노초 또는 피코초 펄스 레이저(210)를 격자선(110)을 따라서 조사하게 되면, 웨이퍼(100)의 표면에 절단안내홈(120)이 형성된다. The wafer 100 is adhered to the upper surface of the dicing tape 20, and a circuit portion 132 is formed on the upper surface of the semiconductor die 130 partitioned by the grid lines 110. When the nanosecond or picosecond pulsed laser 210 is irradiated along the grating line 110, the cutting guide groove 120 is formed on the surface of the wafer 100.

한편, 레이저의 에너지가 웨이퍼(100)의 표면에서 열에너지로 변환되는데는 적어도 수 피코초의 시간이 소요되고, 나노초 또는 피코초 펄스 레이저(210)의 펄스 지속시간은 수 피코초 이상 소요됨으로써, 레이저의 에너지가 웨이퍼(100)의 표면에서 열에너지 형태로 변환되게 된다. 이때, 열에너지에 의해서 형성되는 절단안내홈(120)의 주변에는 레이저로 인한 열에 의해 재료적 특성이 변화된 열영향부(140)가 형성된다. 또한, 열충격으로 인해서 웨이퍼(100)의 내부에는 미세한 균열(142)이 형성되기도 하는바, 특히, 소형 및 박형의 반도체 다이(130)의 경우에는 반도체 다이(130)의 회로부(132)가 열충격에 의해서 손상부(134)가 형성될 수 있다. 뿐만 아니라, 레이저(210)로 인한 열에 의해서 웨이퍼(100)가 용융되기도 하고, 웨이퍼(100)가 용융된 파편(144)이 비산되면서, 반도체 다이(130)의 회로부(132)를 오염시키기도 한다. On the other hand, the energy of the laser is converted to thermal energy at the surface of the wafer 100 takes at least a few picoseconds, and the pulse duration of the nanosecond or picosecond pulsed laser 210 takes several picoseconds or more, thereby Energy is converted into thermal energy at the surface of the wafer 100. At this time, the heat affected part 140 is formed around the cutting guide groove 120 formed by the heat energy, the material characteristic is changed by the heat caused by the laser. In addition, due to thermal shock, minute cracks 142 may be formed inside the wafer 100. In particular, in the case of the small and thin semiconductor die 130, the circuit portion 132 of the semiconductor die 130 may be subjected to thermal shock. The damaged portion 134 may be formed. In addition, the wafer 100 may be melted by heat generated by the laser 210, and the fragments 144 in which the wafer 100 is melted may scatter, contaminating the circuit unit 132 of the semiconductor die 130.

이러한 나노초 또는 피코초 펄스 레이저(210)에 의해 유발된 미세 균열(142) 및 오염은 반도체 다이(130)의 불량을 야기하며, 반도체 다이(130)의 수율을 저하시킨다. 특히, 반도체 다이(130)의 크기가 수십 마이크로미터에 불과한 소형 및 박 형일 경우에는 수율이 현저히 저하된다. Fine cracks 142 and contamination caused by such nanosecond or picosecond pulsed laser 210 cause defects in the semiconductor die 130 and lower the yield of the semiconductor die 130. In particular, when the size of the semiconductor die 130 is small and thin, only a few tens of micrometers, the yield is significantly reduced.

또한, 종래의 웨이퍼 다이싱 방법에 있어서, 각각의 반도체 다이(130)을 서로 분리시키기 위해서, 다이싱 테이프(20)를 신장시키는 단계를 거치는데, 이 단계에서 웨이퍼(100)의 표면에 형성된 절단안내홈(120)이 충분히 깊지 않을 경우, 다이싱 테이프(20)가 신장되더라도, 절단안내홈(120)을 따라서 분리되지 않는 반도체 다이(130)가 생기게 된다. 뿐만 아니라, 상기 레이저(210)에 의한 미세균열(142)에 의해서 반도체 다이(130)로 균열이 진행되는 경우도 발생되기도 한다. 이러한 현상 때문에 반도체 다이(130)의 수율이 저하되는 문제점이 있으며, 이러한 문제점은 반도체 웨이퍼(100) 및 반도체 다이(130)의 크기가 작아질수록 더욱 심각하게 나타난다.In addition, in the conventional wafer dicing method, in order to separate each semiconductor die 130 from each other, the dicing tape 20 is stretched, and in this step, the cutting formed on the surface of the wafer 100 is performed. If the guide groove 120 is not deep enough, even if the dicing tape 20 is stretched, there is a semiconductor die 130 that does not separate along the cutting guide groove 120. In addition, a crack may progress to the semiconductor die 130 by the microcracks 142 by the laser 210. Due to this phenomenon, there is a problem that the yield of the semiconductor die 130 is lowered, and this problem is more serious as the size of the semiconductor wafer 100 and the semiconductor die 130 becomes smaller.

발광소자(LED)를 제작하기 위한 사파이어 웨이퍼의 경우, 웨이퍼(100)의 직경이 대략 50밀리미터이며, 반도체 다이(130)의 한 변의 크기가 20마이크로미터 정도에 불과하므로, 나노초 또는 피코초 펄스 레이저(210)를 이용하는 종래의 방법을 사용하여 웨이퍼(100)를 절단할 경우, 반도체 다이(130)의 불량률이 크게 증가하여, 반도체 다이(130)의 수율이 심각하게 저하되는 문제점이 있다. In the case of a sapphire wafer for manufacturing a light emitting device (LED), the diameter of the wafer 100 is approximately 50 millimeters, and the size of one side of the semiconductor die 130 is only about 20 micrometers. When the wafer 100 is cut using the conventional method using the 210, the defect rate of the semiconductor die 130 is greatly increased, and the yield of the semiconductor die 130 is seriously lowered.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 레이저의 에너지가 웨이퍼의 열에너지 형태로 변환되는 것을 억제하여, 반도체 다이의 수율을 높이고, 반도체 다이를 분리시키는 속도를 증가시키기 위한 웨이퍼 다이싱 방법을 제공함에 목적이 있다. The present invention has been made to solve the above problems, the wafer dicing to suppress the conversion of the energy of the laser into the form of thermal energy of the wafer, to increase the yield of the semiconductor die, and to increase the speed of separating the semiconductor die The purpose is to provide a method.

상기와 같은 목적을 달성하기 위하여 본 발명은, 웨이퍼를 복수의 반도체 다이로 분리시키기 위한 웨이퍼 다이싱 방법에 있어서, 신장 가능한 다이싱 테이프에 점착된 상기 웨이퍼에 펄스 지속시간이 1피코초 미만인 펨토초 펄스 레이저를 조사하여, 상기 웨이퍼의 일 표면에 소정 패턴으로 절단안내홈을 형성하는 절단안내홈 형성단계와, 상기 절단안내홈의 단부로부터 웨이퍼의 타표면을 향하여 연장되게 균열을 발생시키는 균열유발단계와, 상기 다이싱 테이프를 신장시켜, 상기 복수의 반도체 다이가 서로 분리되도록 하는 다이싱 테이프 신장단계를 구비한 것을 특징으로 한다.In order to achieve the above object, the present invention provides a femtosecond pulse having a pulse duration of less than 1 picosecond on a wafer adhered to an extensible dicing tape in a wafer dicing method for separating a wafer into a plurality of semiconductor dies. A cutting guide groove forming step of forming a cutting guide groove in a predetermined pattern on one surface of the wafer by irradiating a laser; and a crack inducing step of generating a crack extending from the end of the cutting guide groove toward the other surface of the wafer; And dicing tape stretching step of stretching the dicing tape to separate the plurality of semiconductor dies from each other.

본 발명의 웨이퍼 다이싱 방법에 의하면, 레이저의 에너지가 웨이퍼의 열에너지로 변환되는 것이 억제되므로, 반도체 다이의 손상을 방지하여, 반도체 다이의 수율을 높이는 효과가 있다. 특히, 웨이퍼와 반도체 다이의 크기가 작은 경우에 있어서, 더욱 그 효과가 크다. 그리고, 본 발명의 웨이퍼 다이싱 방법에 의하면, 절 단안내홈을 형성한 후에 절단안내홈으로부터 연장되게 균열을 발생시킴으로써, 절단안내홈을 깊게 파지 않고도 다이싱 테이프의 신장시 용이하게 복수의 다이를 분리시킬 수 있는 효과가 있다. 또한, 절단안내홈을 깊게 파지 않아도 되므로, 펨토초 펄스 레이저 조사 시간이 단축되어 시간당 반도체 다이 생산량이 증가되는 효과가 있다. According to the wafer dicing method of the present invention, since the conversion of the energy of the laser into the thermal energy of the wafer is suppressed, damage to the semiconductor die can be prevented and the yield of the semiconductor die can be improved. In particular, when the size of the wafer and the semiconductor die is small, the effect is even greater. According to the wafer dicing method of the present invention, after forming the cutting guide grooves, cracks are formed to extend from the cutting guide grooves, so that a plurality of dies can be easily formed when the dicing tape is stretched without digging deeply. It can be separated. In addition, since the cutting guide grooves do not need to be deeply drilled, the femtosecond pulse laser irradiation time is shortened, thereby increasing the amount of semiconductor die output per hour.

절단안내홈으로부터 연장되게 균열을 발생시키기 위한 방법으로써, 웨이퍼를 가진할 경우, 절단안내홈에서 연장되는 복수의 균열이 웨이퍼 전반에서 안정적으로 형성된다. 특히, 초음파를 이용하여 웨이퍼를 가진할 경우, 초음파는 가청 주파수 범위를 벗어나므로, 작업공간의 소음환경을 개선시킬 수 있다.As a method for generating cracks extending from the cutting guide grooves, when the wafer is excited, a plurality of cracks extending from the cutting guide grooves are stably formed throughout the wafer. In particular, when the ultrasonic wave is used to excite the wafer, since the ultrasonic wave is out of the audible frequency range, the noise environment of the workspace can be improved.

절단안내홈으로부터 연장되게 균열을 발생시키기 위한 방법으로써, 절단안내홈의 단부에 가열 레이저를 조사하는 방법을 사용할 수도 있다. 이 경우, 모든 절단안내홈에 열충격을 각각 가하게 되므로, 균열이 모든 절단안내홈으로부터 빠짐없이 형성되어 진다. 특히, 펨토초 펄스 레이저를 조사하여 절단안내홈을 형성하면서, 이미 형성된 절단안내홈의 단부에 가열 레이저를 조사하는 경우, 반도체 다이 생산 속도를 높일 수 있는 장점이 있다. As a method for generating a crack extending from the cutting guide groove, a method of irradiating a heating laser to the end of the cutting guide groove may be used. In this case, thermal shock is applied to all the cutting guide grooves, so that a crack is formed from all the cutting guide grooves. In particular, while irradiating a heating laser to the end of the already formed cutting guide groove while irradiating a femtosecond pulse laser to form a cutting guide groove, there is an advantage that can increase the production speed of the semiconductor die.

절단안내홈으로부터 연장되게 균열을 발생시키기 위한 방법으로써, 가열 레이저를 절단안내홈의 단부 조사한 후에, 웨이퍼에 진동을 추가적으로 가하는 경우, 절단안내홈에서 연장되는 균열이 더욱 잘 형성되므로, 다이싱 테이프(20)를 신장시킴에 따라 복수의 반도체 다이가 더욱 효과적으로 분리된다.As a method for generating cracks extending from the cutting guide grooves, when the heating laser is irradiated to the end of the cutting guide grooves, when vibration is additionally applied to the wafer, the cracks extending from the cutting guide grooves are better formed. By stretching 20), the plurality of semiconductor dies are separated more effectively.

이하 도면을 참고하여, 본 발명의 제1실시예에 따른 웨이퍼 다이싱 방법에 대하여 설명한다. Hereinafter, a wafer dicing method according to a first embodiment of the present invention will be described with reference to the drawings.

도4 내지 도8은 본 발명의 제1실시예에 따른 웨이퍼 다이싱 방법을 설명하기 위한 도면이다. 도4는 본 발명의 제1실시예에 따른 웨이퍼 다이싱 방법에 있어서, 펨토초 펄스 레이저(femto(10-15) second pulse laser)를 이용하여, 절단안내홈을 형성하는 과정을 설명하기 위한 도면이며, 도5는 펨토초 펄스 레이저가 웨이퍼에 미치는 영향을 설명하기 위한 도면이다. 도6은 본 실시예에 있어서, 절단안내홈이 형성된 웨이퍼에 초음파를 이용하여 진동을 가함으로써, 균열을 발생시키는 과정을 설명하기 위한 도면이며, 도7은 본 실시예에 있어서, 진동에 의해서 균열이 형성된 웨이퍼를 개략적으로 도시한 단면도이다. 도8은 본 실시예에 있어서, 다이싱 테이프를 신장시켜, 각각의 반도체 다이를 분리시키는 과정을 설명하기 위한 도면이다. 4 through 8 illustrate a wafer dicing method according to a first embodiment of the present invention. 4 is a view for explaining a process of forming a cutting guide groove using a femto ( 10-15 ) second pulse laser in the wafer dicing method according to the first embodiment of the present invention. 5 is a view for explaining the effect of the femtosecond pulse laser on the wafer. FIG. 6 is a view for explaining a process of generating a crack by applying vibration to a wafer on which a cutting guide groove is formed in the present embodiment, and FIG. 7 shows a crack due to vibration in the present embodiment. It is sectional drawing which shows schematically this formed wafer. FIG. 8 is a diagram for explaining a process of separating a semiconductor die by stretching a dicing tape in this embodiment.

본 발명의 제1실시예에 따른 웨이퍼 다이싱 방법은 절단안내홈 형성단계, 균열유발단계 및 다이싱 테이프 신장단계를 순차적으로 거치게 된다. In the wafer dicing method according to the first embodiment of the present invention, the cutting guide groove forming step, the crack inducing step, and the dicing tape stretching step are sequentially performed.

[절단안내홈 형성단계][Step of forming cutting guide groove]

상기 웨이퍼(100)는 도1에 도시된 바와 같이, 환형의 프레임(30)에 고정되며, 신축가능한 재질로 이루어진 다이싱 테이프(20)의 상면에 점착되어 있다. As shown in FIG. 1, the wafer 100 is fixed to an annular frame 30 and adhered to an upper surface of a dicing tape 20 made of a stretchable material.

환형의 프레임(30)에 고정된 다이싱 테이프(20)는 척 테이블(40)위에 놓여진다. 척 테이블(40)의 상면은 다공성 물질로 이루어져 다이싱 테이프(20)를 흡착하며, 웨이퍼(100)를 고정시키는 역할을 한다. 척 테이블(40)에는 프레임(30)을 고정 시키기 위한 클램프(미도시)가 구비될 수 있다. 상기 척 테이블(40)상에 다이싱 테이프(20) 및 웨이퍼(100)가 안착되면, 펨토초 펄스 레이저(310)가 격자선(110)을 따라서 조사되도록, 척 테이블(40)이 전후 좌우 방향으로 이송되어 진다. 이러한 방식으로, 웨이퍼(100)의 표면에는 격자형 패턴으로 절단안내홈(120)이 형성된다.The dicing tape 20 fixed to the annular frame 30 is placed on the chuck table 40. The upper surface of the chuck table 40 is made of a porous material to adsorb the dicing tape 20 and to fix the wafer 100. The chuck table 40 may be provided with a clamp (not shown) for fixing the frame 30. When the dicing tape 20 and the wafer 100 are seated on the chuck table 40, the chuck table 40 is moved back and forth and left and right directions so that the femtosecond pulse laser 310 is irradiated along the grating line 110. Are transferred. In this manner, the cutting guide groove 120 is formed on the surface of the wafer 100 in a lattice pattern.

본 실시예의 절단안내홈(120)을 형성하는 단계에서는, 펨토초 펄스 레이저(310)를 사용한다. 펨토초 펄스 레이저(310)는 펨토초 펄스 레이저 조사기(300)에 마련된 집광렌즈(320)에 의해 웨이퍼(100)의 표면으로 집속되어 웨이퍼(100)의 표면에 절단안내홈(120)을 형성하게 된다. 펨토초 펄스 레이저(310)는 펄스 지속시간이 1피코초(pico-second) 미만으로, 수 펨토초 내지는 수백 펨토초의 펄스 지속시간을 가진다. 한편, 레이저의 에너지가 열에너지로 변환되기 위해서는 적어도 수 피코초 정도의 시간이 필요하므로, 펨토초 펄스 레이저(310)가 웨이퍼(100)에 조사될 경우, 펨토초 펄스 레이저(310)가 조사된 지점이 가열되기 전에, 웨이퍼(100)의 표면에 절단안내홈(120)이 형성된다. In the step of forming the cutting guide groove 120 of the present embodiment, a femtosecond pulse laser 310 is used. The femtosecond pulse laser 310 is focused onto the surface of the wafer 100 by the condensing lens 320 provided in the femtosecond pulse laser irradiator 300 to form the cutting guide groove 120 on the surface of the wafer 100. The femtosecond pulse laser 310 has a pulse duration of less than one pico-second, with a pulse duration of several femtoseconds to several hundred femtoseconds. On the other hand, at least a few picoseconds of time are required for the energy of the laser to be converted into thermal energy. Therefore, when the femtosecond pulse laser 310 is irradiated onto the wafer 100, the point where the femtosecond pulse laser 310 is irradiated is heated. Before the cutting, the cutting guide groove 120 is formed on the surface of the wafer 100.

나노초 또는 피코초 펄스 레이저(210)를 사용하는 종래의 웨이퍼 다이싱 방법의 경우에는, 나노초 또는 피코초 펄스 레이저(210)에 의해서 웨이퍼(100) 표면이 가열되므로, 도3에 도시된 바와 같이, 열충격에 의한 미세균열(142), 열영향부(140) 및 반도체 다이(130)의 회로부(132)의 손상부(134)가 형성되는 문제 등이 있다. 그러나, 본 실시예에서는 웨이퍼(100)에 절단안내홈(120)을 형성하기 위해서 펨토초 펄스 레이저(310)를 이용하므로, 도5에 도시된 바와 같이, 웨이퍼(100) 가열에 의해 발생되는 열영향부, 반도체 다이(100)의 손상부 및 열충격에 의한 미세 균열의 발생이 억제된다. 따라서, 절단안내홈(120)의 주변의 반도체 다이(130) 및 회로부(132)의 불량률이 대폭으로 감소된다.In the case of the conventional wafer dicing method using the nanosecond or picosecond pulse laser 210, the surface of the wafer 100 is heated by the nanosecond or picosecond pulse laser 210, as shown in FIG. The microcracks 142, the heat affected part 140, and the damaged part 134 of the circuit part 132 of the semiconductor die 130 may be formed due to thermal shock. However, in this embodiment, since the femtosecond pulse laser 310 is used to form the cutting guide groove 120 in the wafer 100, as shown in FIG. 5, the heat effect generated by the wafer 100 heating. In addition, the occurrence of fine cracks due to the damaged portion and the thermal shock of the semiconductor die 100 is suppressed. Therefore, the defective rate of the semiconductor die 130 and the circuit portion 132 around the cutting guide groove 120 is greatly reduced.

따라서, 본 실시예의 절단안내홈 형성단계에 따르면, 소형 및 박형의 웨이퍼(100)라도 손상없이 효과적으로 절단안내홈(120)이 형성될 수 있다.Therefore, according to the cutting guide groove forming step of the present embodiment, the cutting guide groove 120 can be effectively formed without damaging the small and thin wafer 100.

[균열유발단계][Crack induction stage]

상기와 같은 방법으로 펨토초 펄스 레이저(310)를 이용하여, 상기 격자선(110)을 따라서 웨이퍼(100)의 표면에 절단안내홈(120)을 형성한 다음, 상기 균열유발단계를 진행한다. By using the femtosecond pulse laser 310 in the above manner, the cutting guide groove 120 is formed on the surface of the wafer 100 along the grating line 110, and then the crack inducing step is performed.

균열유발단계는 절단안내홈(120)으로부터 웨이퍼의 깊이방향(또는 절단안내홈의 형성방향)으로 균열을 발생시키는 단계이다. 본 실시예에서 상기 균열유발단계는 초음파를 이용하여, 상기 웨이퍼(100)에 진동을 가함으로써, 웨이퍼(100)에 균열을 발생시키는 가진(加振)단계로 이루어저 있다.The crack inducing step is a step of generating a crack from the cutting guide groove 120 in the depth direction (or the formation direction of the cutting guide groove) of the wafer. In this embodiment, the crack inducing step is made of an exciting step of generating cracks in the wafer 100 by applying vibration to the wafer 100 using ultrasonic waves.

도6을 참조하면, 절단안내홈(120)이 형성된 웨이퍼(100)가 점착된 다이싱 테이프(20)는 척 테이블(40)에서 이송되어, 원통형의 확장드럼(50) 상에 놓여지게 된다. Referring to FIG. 6, the dicing tape 20 to which the wafer 100 having the cutting guide groove 120 is adhered is transferred from the chuck table 40 to be placed on the cylindrical expansion drum 50.

상기 확장드럼(50)의 내부 공간에는 초음파 발생기(400)가 마련되어 있으며, 초음파 발생기(400)는 확장드럼(50) 위에 다이싱 테이프(20)가 놓여지면 작동된다. 초음파 발생기(400)에 의해서 발생된 초음파가 웨이퍼(100)를 진동시키게 되면, 웨이퍼(100)에는 격자선(110)을 따라 형성된 절단안내홈(120)으로부터 연장되게 균열(122)이 발생된다. An ultrasonic generator 400 is provided in an internal space of the expansion drum 50, and the ultrasonic generator 400 operates when the dicing tape 20 is placed on the expansion drum 50. When the ultrasonic wave generated by the ultrasonic generator 400 vibrates the wafer 100, a crack 122 is generated in the wafer 100 to extend from the cutting guide groove 120 formed along the grid line 110.

도7을 참조하면, 균열(122)은 웨이퍼(100)의 취약부분인 절단안내홈(120)의 단부에서 시작되어 웨이퍼(100)의 하면으로 진행되어 지며, 일부의 균열(122)은 웨이퍼의 하면까지 완전히 진행되어 각각의 반도체 다이(130)를 분할시키기도 한다.Referring to FIG. 7, the crack 122 starts at the end of the cutting guide groove 120, which is a weak part of the wafer 100, and proceeds to the lower surface of the wafer 100. It may proceed completely to the lower surface to divide each semiconductor die 130.

상기와 같이, 절단안내홈(120)으로부터 연장되는 균열(122)을 발생시킴으로써, 펨토초 펄스 레이저(310)를 이용하여 절단안내홈(120)을 깊게 파지 않아도 다이싱 테이프(20)의 신장시 용이하게 복수의 반도체 다이(130)를 분리시킬 수 있다. 즉, 절단안내홈(120)은 균열 발생을 위한 노치(notch)에 불과하므로, 얕은 깊이의 절단안내홈(120)으로도 격자선을 따라 취약부분을 형성시킬 수 있으며, 이에 따라 펨토초 펄스 레이저(310)를 반복적으로 조사할 필요가 없으며, 결과적으로, 웨이퍼 다이싱에 소요되는 시간 및 웨이퍼 가열에 의한 반도체 다이(100)의 손상도 감소된다.As described above, by generating a crack 122 extending from the cutting guide groove 120, it is easy to stretch the dicing tape 20 without having to deeply cut the cutting guide groove 120 using the femtosecond pulse laser 310. The plurality of semiconductor dies 130 may be separated. That is, since the cutting guide groove 120 is only a notch for crack generation, the cutting guide groove 120 may also form a weak portion along the lattice line even with the cutting guide groove 120 having a shallow depth, and thus a femtosecond pulse laser ( It is not necessary to irradiate 310 repeatedly, and as a result, the time taken for wafer dicing and damage to the semiconductor die 100 due to wafer heating are also reduced.

본 실시예에 따른 웨이퍼 다이싱 방법은 웨이퍼(100)를 가진하기 위하여, 초음파를 사용하므로, 작업공간의 소음환경을 개선시킬 수 있다.In the wafer dicing method according to the present embodiment, since the ultrasonic waves are used to excite the wafer 100, the noise environment of the workspace may be improved.

[다이싱 테이프 신장단계] [Dicing tape extension step]

상기와 같은 방법으로 초음파를 이용하여 절단안내홈(120)으로부터 연장되는 균열(122)을 유발시킨 다음, 다이싱 테이프 신장단계가 수행된다. In the same manner as described above using the ultrasonic wave to cause the cracks 122 extending from the cutting guide groove 120, the dicing tape stretching step is performed.

다이싱 테이프 신장단계는 상기 다이싱 테이프(20)를 방사상으로 신장시켜, 상기 복수의 반도체 다이(130)가 서로 분리되도록 하는 단계이다. In the dicing tape stretching step, the dicing tape 20 is radially stretched so that the plurality of semiconductor dies 130 are separated from each other.

도8을 참조하면, 다이싱 테이프(20)를 신장시키기 위해서, 다이싱 테이프(20)가 확장드럼(50) 위에 놓여진 상태에서 상기 프레임(30)을 하방으로 이동시 킨다. 본 실시예에서, 프레임(30)을 하강시키기 위하여 하강수단(60)이 마련되어 있고, 하강수단은 클램프(62)에 의해서 프레임(30)과 밀착 결합하게 된다. 하강수단(60)이 하강하게 되면 프레임(30)도 함께 하강하게 되고, 결과적으로 다이싱 테이프(20)는 방사상으로 신장된다. Referring to FIG. 8, in order to stretch the dicing tape 20, the frame 30 is moved downward while the dicing tape 20 is placed on the expansion drum 50. As shown in FIG. In this embodiment, the lowering means 60 is provided to lower the frame 30, the lowering means is in close contact with the frame 30 by the clamp 62. When the lowering means 60 is lowered, the frame 30 is also lowered, and as a result, the dicing tape 20 extends radially.

다이싱 테이프(20)가 방사상으로 신장되게 되면, 다이싱 테이프(20)의 상면에 점착된 각각의 반도체 다이(130)는 서로 분리되어 진다. 즉, 웨이퍼(100)에는 격자선(110)을 따라 절단안내홈(120) 및 균열(122)이 형성되어 있으므로, 다이싱 테이프(20)가 신장될 때, 각 반도체 다이(130)가 분리된다. When the dicing tape 20 is extended radially, each semiconductor die 130 adhered to the upper surface of the dicing tape 20 is separated from each other. That is, since the cutting guide grooves 120 and the cracks 122 are formed along the grating lines 110 in the wafer 100, each semiconductor die 130 is separated when the dicing tape 20 is extended. .

한편, 다이싱 테이프(20)의 신장으로 반도체 다이(130)들이 분리된 후에는 점착제를 경화시켜서, 점착력을 상실시킴으로써, 각 반도체 다이(130)들 상호간 및 다이싱 테이프(20)로부터 완전히 분리되게 된다.On the other hand, after the semiconductor dies 130 are separated by elongation of the dicing tape 20, the adhesive is cured to lose adhesive force, so that the semiconductor dies 130 are completely separated from each other and from the dicing tape 20. do.

이하, 본 발명의 제2실시예에 따른 웨이퍼 다이싱 방법에 대해서 도면을 참조하여 설명한다. 본 발명의 제2실시예에 따른 웨이퍼 다이싱 방법도 절단안내홈 형성단계, 균열유발단계 및 다이싱 테이프 신장단계를 구비하며, 본 실시예의 상기 균열유발단계는 절단안내홈의 단부에 가열 레이저를 조사하여, 절단안내홈으로부터 연장되게 균열을 발생시키는 가열 레이저 조사단계로 이루어져 있다.Hereinafter, a wafer dicing method according to a second embodiment of the present invention will be described with reference to the drawings. The wafer dicing method according to the second embodiment of the present invention also includes a cutting guide groove forming step, a crack inducing step and a dicing tape stretching step. The crack inducing step of the present embodiment includes a heating laser at an end of the cutting guide groove. And a heating laser irradiation step for generating cracks extending from the cutting guide grooves.

도9는 본 발명의 제2실시예에 따른 웨이퍼 다이싱 방법을 설명하기 위한 것으로, 가열 레이저를 이용하여, 균열을 유발시키는 것을 설명하기 위한 도면이다. 9 is a view for explaining a wafer dicing method according to a second embodiment of the present invention.

도9를 참조하면, 펨토초 펄스 레이저 조사기(300)와 가열 레이저 조사기(500)가 나란하게 배치되며, 펨토초 펄스 레이저(310)와 가열 레이저(210)는 집 광렌즈(320,520)에 의해서 웨이퍼(100) 표면에 집속된다. 펨토초 펄스 레이저(310)는 절단안내홈(120a)을 형성하며, 가열 레이저(510)는 이미 형성된 절단안내홈(120b)의 단부에 조사된다. 가열 레이저(510)는 웨이퍼(100)에 열충격을 가할 수 있도록, 수 피코초 이상의 지속시간을 갖는 펄스 레이저 또는 연속 레이저이며, 이러한 레이저를 방출하는 레이저 조사기로써, 파이버 레이저(fiber laser) 조사기(500)가 사용될 수 있다. Referring to FIG. 9, a femtosecond pulse laser irradiator 300 and a heated laser irradiator 500 are arranged side by side, and the femtosecond pulse laser 310 and the heated laser 210 are arranged on the wafer 100 by condensing lenses 320 and 520. ) Focused on the surface. The femtosecond pulse laser 310 forms the cutting guide groove 120a, and the heating laser 510 is irradiated to the end of the already formed cutting guide groove 120b. The heating laser 510 is a pulse laser or a continuous laser having a duration of several picoseconds or more, so as to apply thermal shock to the wafer 100, and is a laser irradiator emitting such a laser, and a fiber laser irradiator 500 ) Can be used.

가열 레이저(510)는 펨토초 펄스 레이저(310)에 의해서 형성된 절단안내홈(120b)의 단부에 조사되며, 절단안내홈(120b)의 단부 주변의 웨이퍼(100)를 국소적으로 가열한다. 이때, 절단안내홈(120b)의 단부 주변(150)은 순간적으로 가열되어 급격한 온도변화에 의해서 온도응력이 발생되고, 그 온도응력에 의하여 열충격(heat shock)을 받게 된다. 따라서, 절단안내홈(120b)의 단부로 부터 연장되는 균열(122)이 형성된다. The heating laser 510 is irradiated to the end of the cutting guide groove 120b formed by the femtosecond pulse laser 310, and locally heats the wafer 100 around the end of the cutting guide groove 120b. At this time, the peripheral edge 150 of the cutting guide groove 120b is instantaneously heated to generate a temperature stress due to a sudden temperature change, and receives a heat shock by the temperature stress. Therefore, a crack 122 extending from the end of the cutting guide groove 120b is formed.

절단안내홈(120a)과 균열(122)을 형성한 다음, 웨이퍼(100)를 우측방향(D1)으로 이동시킨다. 그리고, 펨토초 펄스 레이저(310)를 다음 격자선(110)을 따라서 조사하고, 가열 레이저(510)를 펨토초 펄스 레이저(310)에 의해 형성된 절단안내홈(120a)에 조사한다. 이와 같은 과정을 반복함으로써, 모든 격자선을 따라서 절단안내홈 및 균열(122)을 형성한다.After the cutting guide groove 120a and the crack 122 are formed, the wafer 100 is moved in the right direction D1. Then, the femtosecond pulsed laser 310 is irradiated along the next grating line 110, and the heating laser 510 is irradiated to the cutting guide groove 120a formed by the femtosecond pulsed laser 310. By repeating this process, cutting guide grooves and cracks 122 are formed along all the grid lines.

상기와 같이, 절단안내홈(120b)으로부터 연장되게 균열(122)을 발생시키기 위한 방법으로 절단안내홈(120b)의 단부에 가열 레이저(510)를 조사하는 경우, 모든 절단안내홈에 열충격을 각각 가하게 되므로, 균열(122)이 모든 절단안내홈으로 부터 빠짐없이 형성되어 진다. 따라서, 후공정인 다이싱 테이프(20)의 신장시 각 반도체 다이(130) 상호간의 분리율을 높여 불량 발생률을 줄인다. As described above, when irradiating the heating laser 510 to the end of the cutting guide groove (120b) in a way to generate a crack 122 to extend from the cutting guide groove (120b), thermal shock is applied to all the cutting guide grooves, respectively Since it is applied, the crack 122 is formed from all the cutting guide grooves. Therefore, when the dicing tape 20, which is a post-process, is stretched, the separation rate between the semiconductor dies 130 is increased to reduce the defect occurrence rate.

또한, 펨토초 펄스 레이저(310)를 조사하여 절단안내홈(120a)을 형성하면서, 이미 형성된 다른 절단안내홈(120b)의 단부에 가열 레이저(510)를 조사하여, 절단안내홈(120a)과 균열(122)의 형성이 동시에 이루어지므로, 웨이퍼 다이싱 공정의 속도를 높일 수 있는 효과가 있다. In addition, while irradiating the femtosecond pulse laser 310 to form the cutting guide groove (120a), the heating laser 510 is irradiated to the end of the other cutting guide groove (120b) already formed, the cutting guide groove (120a) and cracks Since the formation of the 122 is performed simultaneously, there is an effect that the speed of the wafer dicing process can be increased.

상기와 같은 방법으로, 웨이퍼(100)의 절단안내홈으로부터 연장되는 균열(122)을 형성한 다음에는, 다이싱 테이프 신장단계를 수행한다. 본 실시예의 다이싱 테이프 신장단계는 상기 제1실시예의 다이싱 테이프 신장단계와 동일하므로 이에 대한 설명은 생략한다. In this manner, after forming the cracks 122 extending from the cutting guide grooves of the wafer 100, the dicing tape stretching step is performed. Since the dicing tape stretching step of this embodiment is the same as the dicing tape stretching step of the first embodiment, description thereof will be omitted.

이하, 본 발명의 제3실시예에 따른 웨이퍼 다이싱 방법을 설명한다. 본 발명의 제3실시예에 따른 웨이퍼 다이싱 방법은 절단안내홈 형성단계, 가열 레이저 조사단계, 가진단계 및 다이싱 테이프 신장단계를 순서대로 구비한다. 각 절단안내홈 형성단계, 가열 레이저 조사단계, 가진단계 및 다이싱 테이프 신장단계는 상기 제1실시예 및 제2실시예에서 설명한 것과 동일하다. 즉, 제3실시예에 따른 웨이퍼 다이싱 방법은 제2실시예에 따른 웨이퍼 다이싱 방법에 있어서, 가열 레이저 조사단계와 다이싱 테이프 신장단계 사이에 가진단계를 더 구비한 것이다. 가진단계는 제1실시예의 가진단계와 동일하므로 이에 대한 구체적인 설명은 생략한다.Hereinafter, a wafer dicing method according to a third embodiment of the present invention will be described. The wafer dicing method according to the third embodiment of the present invention includes a cutting guide groove forming step, a heating laser irradiation step, an exciting step, and a dicing tape stretching step in this order. Each cutting guide groove forming step, heating laser irradiation step, excitation step and dicing tape stretching step are the same as described in the first and second embodiments. That is, the wafer dicing method according to the third embodiment further includes the step of having an excitation between the heating laser irradiation step and the dicing tape stretching step in the wafer dicing method according to the second embodiment. Since the excitation step is the same as the excitation step of the first embodiment, a detailed description thereof will be omitted.

제3실시예에 따른 웨이퍼 다이싱 방법은 균열 유발 단계로써, 가열 레이저 조사단계 및 가진단계를 함께 구비하므로, 절단안내홈(120)에서 연장되는 균 열(122)을 누차적으로 발생시킨다. 그러므로, 균열(122)이 더욱 깊게 형성되며, 다이싱 테이프(20)의 신장시 더욱 효과적으로 복수의 반도체 다이(130)가 분리된다. The wafer dicing method according to the third embodiment includes a heating laser irradiation step and an excitation step as a crack inducing step, and thus generate a crack 122 extending from the cutting guide groove 120. Therefore, the crack 122 is formed deeper, and the plurality of semiconductor dies 130 are separated more effectively when the dicing tape 20 is stretched.

한편, 상기 제1실시예에 따른 웨이퍼 다이싱 방법에 있어서, 가진단계에서는 비접촉식으로 웨이퍼(100)를 가진하지만, 다이싱 테이프(20)에 접촉하여 웨이퍼(100)에 진동을 가할 수도 있다. 예를 들면, 상기 확장드럼(50)에 초음파 가진수단을 설치하여, 확장드럼(50)이 다이싱 테이프(20)와 접촉된 상태에서 다이싱 테이프(20)를 가진함으로써, 결과적으로 확장드럼(50)이 웨이퍼(100)를 가진할 수도 있는 것이다. On the other hand, in the wafer dicing method according to the first embodiment, in the exciting step, although the wafer 100 is in a non-contact manner, the wafer 100 may be in contact with the dicing tape 20 to vibrate. For example, by installing ultrasonic wave excitation means in the expansion drum 50, the expansion drum 50 has the dicing tape 20 in contact with the dicing tape 20, resulting in an expansion drum ( 50 may have a wafer 100.

또한, 제1실시예에 따른 웨이퍼 다이싱 방법에 있어서, 상기 다이싱 테이프 신장단계는 가진단계가 완료된 후에 진행되는 것으로 설명하였으나, 테이프 신장단계는 가진단계와 동시에 진행될 수도 있다.Further, in the wafer dicing method according to the first embodiment, the dicing tape stretching step is described as being performed after the exciting step is completed, but the tape stretching step may be performed simultaneously with the exciting step.

또한, 제1실시예에서는 척 테이블(40) 위에 상기 웨이퍼(100)가 안착된 다음 절단안내홈(120)을 형성하고, 이를 확장드럼(50)으로 이송하여, 가진단계를 거치게 되나, 상기 가진단계는 웨이퍼(100)가 척테이블(40)에 안착된 상태에서 진행될 수도 있다. 이 경우, 상기 척 테이블(40)에 가진수단이 설치된다.In addition, in the first embodiment, the wafer 100 is seated on the chuck table 40, and then the cutting guide groove 120 is formed and transferred to the expansion drum 50 to undergo the excitation step. The step may be performed while the wafer 100 is seated on the chuck table 40. In this case, the excitation means is installed in the chuck table 40.

이상, 본 발명의 일부 실시예들에 대해서 설명하였으나, 본 발명은 상기 실시예들로 한정되지 않으며, 본 발명의 기술적 사상 벗어나지 않는 범주 내에서 다양한 형태로 구체화될 수 있다. As mentioned above, although some embodiments of the present invention have been described, the present invention is not limited to the above embodiments, and may be embodied in various forms without departing from the technical spirit of the present invention.

도1은 종래의 웨이퍼 다이싱 방법에 있어서, 레이저를 조사하여 웨이퍼에 절단안내홈을 형성시키는 것을 개략적으로 도시한 도면이다.1 is a view schematically showing a conventional method for forming a cutting guide groove in a wafer by irradiating a laser in the wafer dicing method.

도2는 종래의 웨이퍼 다이싱 방법에 있어서, 다이싱 테이프를 신장시켜 웨이퍼를 절단하는 것을 개략적으로 도시한 도면이다.FIG. 2 is a diagram schematically illustrating cutting a wafer by stretching a dicing tape in the conventional wafer dicing method.

도3은 나노초 또는 피코초 펄스 레이저가 웨이퍼에 조사될 때, 웨이퍼에 미치는 영향을 개략적으로 도시한 단면도이다. 3 is a cross-sectional view schematically showing the effect on a wafer when a nanosecond or picosecond pulsed laser is irradiated onto the wafer.

도4는 본 발명의 제1실시예에 따른 웨이퍼 다이싱 방법에 있어서, 웨이퍼에 절단안내홈을 형성하는 과정을 설명하기 위한 도면이다. 4 is a view for explaining a process of forming a cutting guide groove in the wafer in the wafer dicing method according to the first embodiment of the present invention.

도5는 제1실시예에 있어서, 펨토초 펄스 레이저가 웨이퍼에 미치는 영향을 설명하기 위한 도면이다.FIG. 5 is a diagram for explaining the effect of a femtosecond pulse laser on a wafer in the first embodiment.

도6은 제1실시예에 있어서, 절단안내홈이 형성된 웨이퍼에 초음파를 이용하여 진동을 가함으로써, 균열을 발생시키는 과정을 설명하기 위한 도면이다. FIG. 6 is a diagram for explaining a process of generating cracks by applying vibration to the wafer on which the cutting guide grooves are formed by using ultrasonic waves in the first embodiment.

도7은 제1실시예에 있어서, 진동에 의해서 균열이 형성된 웨이퍼를 개략적으로 도시한 단면도이다. Fig. 7 is a sectional view schematically showing a wafer in which cracks are formed by vibration in the first embodiment.

도8은 제1실시예에 있어서, 다이싱 테이프를 신장시켜, 각각의 반도체 다이를 서로 분리시키는 과정을 설명하기 위한 도면이다.FIG. 8 is a diagram for explaining a process of dicing a dicing tape to separate each semiconductor die from each other in the first embodiment.

도9는 본 발명의 제2실시예에 따른 웨이퍼 다이싱 방법에 있어서, 가열 레이저를 이용하여, 균열을 발생시키는 것을 개략적으로 도시한 도면이다. FIG. 9 is a view schematically showing a crack generation using a heating laser in the wafer dicing method according to the second embodiment of the present invention.

<도면의 주요부호에 대한 설명><Description of Major Symbols in Drawing>

20 ... 다이싱 테이프 30 ... 프레임20 ... dicing tape 30 ... frame

100 ... 웨이퍼 110 ... 격자선100 ... wafer 110 ... grid

120 ... 절단안내홈 130 ... 반도체 다이120 ... Cutting guide groove 130 ... Semiconductor die

132 ... 회로부 210 ... 나노초 또는 피코초 펄스 레이저132 ... circuitry 210 ... nanosecond or picosecond pulsed laser

310 ... 펨토초 펄스 레이저 510 ... 가열 레이저310 ... femtosecond pulsed laser 510 ... heated laser

Claims (6)

삭제delete 웨이퍼를 복수의 반도체 다이로 분리시키기 위한 웨이퍼 다이싱 방법에 있어서, A wafer dicing method for separating a wafer into a plurality of semiconductor dies, the method comprising: 신장 가능한 다이싱 테이프에 점착된 상기 웨이퍼에 펄스 지속시간이 1피코초 미만인 펨토초 펄스 레이저를 조사하여, 상기 웨이퍼의 일 표면에 소정 패턴으로 절단안내홈을 형성하는 절단안내홈 형성단계와,A cutting guide groove forming step of irradiating the wafer adhered to the stretchable dicing tape with a femtosecond pulse laser having a pulse duration of less than 1 picosecond to form a cutting guide groove on a surface of the wafer in a predetermined pattern; 상기 웨이퍼에 진동을 가하여 상기 절단안내홈의 단부로부터 상기 웨이퍼의 타표면을 향하여 연장되게 균열을 발생시키는 웨이퍼 가진단계와,Vibrating the wafer to generate a crack extending from the end of the cutting guide groove toward the other surface of the wafer; 상기 다이싱 테이프를 신장시켜, 상기 복수의 반도체 다이가 서로 분리되도록 하는 다이싱 테이프 신장단계를 구비한 것을 특징으로 하는 웨이퍼 다이싱 방법.And dicing tape stretching step of stretching the dicing tape to separate the plurality of semiconductor dies from each other. 제2항에 있어서,The method of claim 2, 상기 웨이퍼 가진단계는, 초음파를 이용하여, 상기 웨이퍼에 진동을 가하는 단계인 것을 특징으로 하는 웨이퍼 다이싱 방법. The wafer dicing step is a step of applying vibration to the wafer by using ultrasonic waves. 웨이퍼를 복수의 반도체 다이로 분리시키기 위한 웨이퍼 다이싱 방법에 있어서, A wafer dicing method for separating a wafer into a plurality of semiconductor dies, the method comprising: 신장 가능한 다이싱 테이프에 점착된 상기 웨이퍼에 펄스 지속시간이 1피코초 미만인 펨토초 펄스 레이저를 조사하여, 상기 웨이퍼의 일 표면에 소정 패턴으로 절단안내홈을 형성하는 절단안내홈 형성단계와,A cutting guide groove forming step of irradiating the wafer adhered to the stretchable dicing tape with a femtosecond pulse laser having a pulse duration of less than 1 picosecond to form a cutting guide groove on a surface of the wafer in a predetermined pattern; 상기 절단안내홈의 단부에 가열 레이저를 조사하여, 상기 절단안내홈의 상기 단부를 국소적으로 가열함으로써, 상기 절단안내홈의 상기 단부에 열충격을 가하여 상기 절단안내홈의 상기 단부로부터 상기 웨이퍼의 타표면을 향하여 연장되게 균열을 발생시키는 가열 레이저 조사단계와, By irradiating a heating laser to the end of the cutting guide groove, and locally heating the end of the cutting guide groove, a thermal shock is applied to the end of the cutting guide groove and the other end of the wafer from the end of the cutting guide groove. A heating laser irradiation step of generating a crack extending toward the surface; 상기 다이싱 테이프를 신장시켜, 상기 복수의 반도체 다이가 서로 분리되도록 하는 다이싱 테이프 신장단계를 구비한 것을 특징으로 하는 웨이퍼 다이싱 방법.And dicing tape stretching step of stretching the dicing tape to separate the plurality of semiconductor dies from each other. 제4항에 있어서, The method of claim 4, wherein 상기 가열 레이저 조사단계는, 상기 펨토초 펄스 레이저를 상기 웨이퍼의 표면에 조사하여 상기 절단안내홈을 형성하면서, 상기 펨토초 펄스 레이저에 의해 이미 형성된 절단안내홈의 단부에 가열 레이저를 조사하여, 상기 균열을 발생시키는 단계인 것을 특징으로 하는 웨이퍼 다이싱 방법.In the heating laser irradiation step, the femtosecond pulsed laser is irradiated on the surface of the wafer to form the cutting guide groove, and the heating laser is irradiated to the end of the cutting guide groove already formed by the femtosecond pulsed laser, thereby preventing the cracking. Wafer dicing method characterized in that the step of generating. 웨이퍼를 복수의 반도체 다이로 분리시키기 위한 웨이퍼 다이싱 방법에 있어서, A wafer dicing method for separating a wafer into a plurality of semiconductor dies, the method comprising: 신장 가능한 다이싱 테이프에 점착된 상기 웨이퍼에 펄스 지속시간이 1피코초 미만인 펨토초 펄스 레이저를 조사하여, 상기 웨이퍼의 일 표면에 소정 패턴으로 절단안내홈을 형성하는 절단안내홈 형성단계와, A cutting guide groove forming step of irradiating the wafer adhered to the stretchable dicing tape with a femtosecond pulse laser having a pulse duration of less than 1 picosecond to form a cutting guide groove on a surface of the wafer in a predetermined pattern; 상기 절단안내홈의 단부에 가열 레이저를 조사하여, 상기 절단안내홈의 상기 단부를 국소적으로 가열함으로써, 상기 절단안내홈의 상기 단부에 열충격을 가하여상기 절단안내홈의 상기 단부로부터 상기 웨이퍼의 타표면을 향하여 연장되게 균열을 발생시키는 가열 레이저 조사단계와, By irradiating a heating laser to the end of the cutting guide groove, and locally heating the end of the cutting guide groove, thermal shock is applied to the end of the cutting guide groove so that the other end of the wafer from the end of the cutting guide groove. A heating laser irradiation step of generating a crack extending toward the surface; 상기 웨이퍼에 진동을 가하여 상기 절단안내홈의 단부로부터 상기 웨이퍼의 타표면을 향하여 연장되게 균열을 발생시키는 가진단계와, Applying vibration to the wafer to generate cracks extending from the end of the cutting guide groove toward the other surface of the wafer; 상기 다이싱 테이프를 신장시켜, 상기 복수의 반도체 다이가 서로 분리되도록 하는 다이싱 테이프 신장단계를 구비한 것을 특징으로 하는 웨이퍼 다이싱 방법. And dicing tape stretching step of stretching the dicing tape to separate the plurality of semiconductor dies from each other.
KR1020090064280A 2009-07-15 2009-07-15 Wafer dicing method KR100934012B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090064280A KR100934012B1 (en) 2009-07-15 2009-07-15 Wafer dicing method
PCT/KR2010/004562 WO2011008015A2 (en) 2009-07-15 2010-07-14 Wafer-dicing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090064280A KR100934012B1 (en) 2009-07-15 2009-07-15 Wafer dicing method

Publications (1)

Publication Number Publication Date
KR100934012B1 true KR100934012B1 (en) 2009-12-28

Family

ID=41684764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090064280A KR100934012B1 (en) 2009-07-15 2009-07-15 Wafer dicing method

Country Status (2)

Country Link
KR (1) KR100934012B1 (en)
WO (1) WO2011008015A2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101207583B1 (en) * 2010-10-15 2012-12-04 한국과학기술원 Laser processing method and apparatus using ultrasonic wave
CN103341692A (en) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 Method for cutting irregular figure substrate and display device
US20150162222A1 (en) * 2013-12-09 2015-06-11 Disco Corporation Wafer processing apparatus
KR20200124394A (en) 2019-04-24 2020-11-03 스카이다이아몬드 주식회사 Method for dicing of phosphor thin sheet

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243977A (en) 2004-02-27 2005-09-08 Canon Inc Substrate dividing method
JP2005268752A (en) 2004-02-19 2005-09-29 Canon Inc Method of laser cutting, workpiece and semiconductor-element chip
JP2008006492A (en) 2006-06-30 2008-01-17 Disco Abrasive Syst Ltd Processing method of sapphire substrate
JP2009008465A (en) * 2007-06-27 2009-01-15 Navitime Japan Co Ltd Navigation system, route searching server, route searching method, and terminal device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304066A (en) * 2003-03-31 2004-10-28 Renesas Technology Corp Method of manufacturing semiconductor device
JP5232375B2 (en) * 2006-10-13 2013-07-10 アイシン精機株式会社 Method for separating semiconductor light emitting device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268752A (en) 2004-02-19 2005-09-29 Canon Inc Method of laser cutting, workpiece and semiconductor-element chip
JP2005243977A (en) 2004-02-27 2005-09-08 Canon Inc Substrate dividing method
JP2008006492A (en) 2006-06-30 2008-01-17 Disco Abrasive Syst Ltd Processing method of sapphire substrate
JP2009008465A (en) * 2007-06-27 2009-01-15 Navitime Japan Co Ltd Navigation system, route searching server, route searching method, and terminal device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101207583B1 (en) * 2010-10-15 2012-12-04 한국과학기술원 Laser processing method and apparatus using ultrasonic wave
CN103341692A (en) * 2013-06-26 2013-10-09 京东方科技集团股份有限公司 Method for cutting irregular figure substrate and display device
US9416041B2 (en) 2013-06-26 2016-08-16 Beijing Boe Display Technology Co., Ltd. Method for cutting substrate of irregular pattern and display device
US10414683B2 (en) 2013-06-26 2019-09-17 Boe Technology Group Co., Ltd. Method for cutting substrate of irregular pattern and display device
US20150162222A1 (en) * 2013-12-09 2015-06-11 Disco Corporation Wafer processing apparatus
US9679789B2 (en) * 2013-12-09 2017-06-13 Disco Corporation Wafer processing apparatus
KR20200124394A (en) 2019-04-24 2020-11-03 스카이다이아몬드 주식회사 Method for dicing of phosphor thin sheet

Also Published As

Publication number Publication date
WO2011008015A3 (en) 2011-04-21
WO2011008015A2 (en) 2011-01-20

Similar Documents

Publication Publication Date Title
US7329564B2 (en) Wafer dividing method
JP6054234B2 (en) Wafer processing method
KR20190003766A (en) Sapphire cutting method and apparatus
JP2017071074A (en) Method for manufacturing internal processing layer formation single crystal substrate, and method for manufacturing single crystal substrate
CN1849699A (en) Semiconductor substrate cutting method
TW201622935A (en) Production method for wafer
JP2006305586A (en) Method for cutting plate-shaped body, and laser beam machining device
TW201532196A (en) Optical device and manufacturing method therefor
KR100934012B1 (en) Wafer dicing method
TWI697946B (en) Wafer processing method
JP2006114691A (en) Division method of wafer
JP2015223589A (en) METHOD FOR PRODUCTION OF SiC PLATE-LIKE WORKPIECE
JP6013859B2 (en) Wafer processing method
TW201838753A (en) Processing method of workpiece to divide a workpiece having resin layers on both front and back sides of a transparent substrate into chips
US9174306B2 (en) Laser processing method for nonlinear crystal substrate
JP2020027895A (en) Processing method for semiconductor substrate
JP6045361B2 (en) Wafer processing method
KR102256562B1 (en) Machining method of laminated substrate
JP5029298B2 (en) Splitting method
JP2019036643A (en) Wafer processing method
KR101680268B1 (en) Laser separating method along a closed shaped penetrated part from brittle substrate
JP2018001205A (en) Drilling method and drilling device of substrate
JP2018002501A (en) Parting method of tubular brittle member, and parting device
KR20110137032A (en) Substrate dicing method by nonlinear focal shift using femtosecond pulse lasers
JP2020017592A (en) Wafer division method

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141215

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161216

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 11