KR100909362B1

KR100909362B1 - 향상된 프로그램 성능을 갖는 플래시 메모리 장치 및그것을 포함한 스마트 카드

Info

Publication number: KR100909362B1
Application number: KR1020060115389A
Authority: KR
Inventors: 이병훈
Original assignee: 삼성전자주식회사
Priority date: 2006-11-21
Filing date: 2006-11-21
Publication date: 2009-07-24
Also published as: US7483303B2; DE102007056129B4; US20080117689A1; KR20080046004A; DE102007056129A1

Abstract

여기에 제공되는 플래시 메모리 장치는 행들과 열들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이와; 그리고 프로그램 동작시 상기 메모리 셀 어레이의 소오스 라인으로 공급될 고전압을 발생하는 고전압 발생 회로를 포함하며, 상기 고전압 발생 회로는 상기 프로그램 동작 동안 상기 메모리 셀 어레이로 공급되는 전류량에 따라 상기 고전압을 가변시키도록 구성된다.

Description

향상된 프로그램 성능을 갖는 플래시 메모리 장치 및 그것을 포함한 스마트 카드{FLASH MEMORY DEVICE WITH IMPROVED PROGRAM PERFORMANCE AND SMART CARD INCLUDING THE SAME}

도 1은 본 발명에 따른 플래시 메모리 장치를 개략적으로 보여주는 블록도이다.

도 2는 도 1에 도시된 고전압 발생 회로를 보여주는 회로도이다.

도 3은 도 2에 도시된 고전압 발생 회로의 출력 파형을 보여주는 도면이다.

도 4는 도 1에 도시된 플래시 메모리 장치를 포함한 스마트 카드를 개략적으로 보여주는 블록도이다.

* 도면의 주요 부분에 대한 부호 설명 *

100 : 메모리 셀 어레이 200 : 행 선택기 회로

300 : 열 선택기 회로 400 : 쓰기 버퍼 회로

500 : 고전압 발생 회로 1000 : 플래시 메모리 장치

본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 플래시 메모리 장치 및 그것을 포함한 스마트 카드에 관한 것이다.

반도체 메모리 장치들은 메모리 장치가 전원 제거시 메모리 내용을 유지할 수 있는 지의 여부에 따라 휘발성 또는 비휘발성으로 여겨질 것이다. 일반적이고 잘 알려진 휘발성 메모리 장치들은 SRAM 및 DRAM과 같은 랜덤 액세스 메모리들을 포함하고, 불 휘발성 메모리 장치들은 읽기 전용 메모리들(ROM)을 포함할 것이다. 소거 및 프로그램 가능한 읽기 전용 메모리(erasable and programmable read only memory) (EEPROM), 전기적으로 소거 및 프로그램 가능한 읽기 전용 메모리(EEPROM), 그리고 플래시 메모리를 포함한 많은 형태의 ROM 장치들이 존재한다.

최근, 플래시 메모리 장치들은 보다 작은 크기, 저전력 소모, 향상된 읽기/쓰기 성능으로 인해 상당한 인기를 얻고 있다. 예를 들면, 플래시 메모리 장치들은 셀룰러 폰들, 디지털 카메라들, 오디오/비디오 리코더들, 모뎀들, 스마트 카드들, 등과 같은 포터블 장치들을 위한 온-칩 메모리를 제공하는 데 종종 사용되며, 그러한 포터블 장치들에는 빠른 업데이트를 필요로 하는 정보를 저장하는 것이 요구된다.

플래시 메모리 셀 예를 들면, 분리-게이트 플래시 메모리 셀은 소거를 위해서 F-N 터널링을 그리고 프로그램을 위해서 소오스 사이드 채널 핫 일렉트론 주입(source side channel hot electron injection)을 이용한다. 프로그램될 메모리 셀의 소오스 사이드 채널 핫 일렉트론 주입을 위해서, 예를 들면, 선택된 메모리 셀의 워드 라인은 약 1.2V의 전압으로 구동되고, 선택된 메모리 셀의 소오스 라인은 약 9V의 전압으로 구동된다. 프로그램 데이터의 경우, 선택된 메모리 셀의 비트 라인은 약 0.3V의 전압으로 구동될 것이다. 이러한 바이어스 조건에 따르면, 선택된 메모리 셀을 통해 소오스 라인에서 비트 라인으로 전류가 흐르게 된다. 이는 전류가 소모됨을 의미한다. 이에 반해서, 프로그램 금지 데이터의 경우, 선택된 메모리 셀의 비트 라인은 전원 전압으로 구동될 것이다. 이는 메모리 셀이 턴 오프되게 하며, 그 결과 소오스 라인에서 비트 라인으로 전류가 흐르지 않는다.

상술한 프로그램 방식에 따르면, 프로그램 동작 동안 소모되는 전류량은 프로그램 데이터 비트들의 수에 따라 가변될 것이다. 이는 소모되는 전류량에 따라 소오스 라인의 전압이 감소됨을 의미한다. 결과적으로, 소오스 라인의 전압 감소는 메모리 셀의 프로그램 특성의 저하를 초래할 것이다.

따라서, 프로그램 데이터 비트 수에 관계없이 일정한 프로그램 특성을 유지할 수 있는 새로운 기술이 요구되고 있다.

본 발명의 목적은 프로그램 데이터 비트 수에 관계없이 일정한 프로그램 특성을 유지할 수 있는 플래시 메모리 장치 및 그것을 포함한 스마트 카드를 제공하는 것이다.

본 발명의 다른 목적은 프로그램 데이터의 사용없이 소모되는 전류량에 따라 고전압을 가변시키는 플래시 메모리 장치 및 그것을 포함한 스마트 카드를 제공하는 것이다.

본 발명의 예시적인 실시예들은 행들과 열들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이와; 그리고 프로그램 동작시 상기 메모리 셀 어레이의 소오스 라인으로 공급되는 전원 전압보다 높은 고전압을 발생하는 고전압 발생 회로를 포함하되, 상기 고전압 발생 회로는 상기 프로그램 동작 동안 상기 메모리 셀 어레이로 공급되는 전류량에 따라 상기 고전압의 목표 레벨을 증가시키도록 구성되며, 상기 고전압 발생 회로는, 펌프 회로와; 소정의 저항값을 가지며, 상기 고전압을 분배하는 전압 분배기와; 상기 전압 분배기에 의해서 분배된 전압과 기준 전압을 비교하는 비교기와; 상기 비교기의 출력에 응답하여 상기 펌프 회로에서 상기 고전압의 출력단으로 전류를 공급하는 구동기와; 상기 비교기의 출력에 응답하여 상기 구동기를 통해 흐르는 전류량을 검출하고, 상기 검출된 전류량에 비례하는 검출 전압을 발생하는 검출기와; 그리고 상기 검출 전압에 응답하여 동작하며, 상기 고전압이 증가되도록 상기 비교기의 저항값을 가변시키는 가변 저항부를 포함한다.

삭제

예시적인 실시예에 있어서, 상기 전압 분배기는 상기 고전압의 출력단과 접지 전압 사이에 직렬 연결된 제 1 및 제 2 저항기들을 포함하고; 상기 가변 저항부는 제 3 저항기를 통해 상기 제 1 및 제 2 저항기들의 연결 노드에 연결된 드레인, 상기 접지 전압에 연결된 소오스, 그리고 상기 검출 전압을 입력받도록 연결된 게이트를 갖는 NMOS 트랜지스터를 포함한다.

예시적인 실시예에 있어서, 상기 검출 전압의 증가분은 상기 구동기를 통해 흐르는 전류량의 증가에 비례한다.

본 발명의 다른 예시적인 실시예들은 행들과 열들로 배열된 분리-게이트 플래시 메모리 셀들을 포함하는 플래시 메모리 장치를 제공하며, 이 플래시 메모리 장치는 상기 행들을 선택하도록 구성된 행 선택기 회로와; 상기 열들을 선택하도록 구성된 열 선택기 회로와; 입력 데이터에 응답하여 상기 선택된 열들을 프로그램 전압 및 프로그램 금지 전압으로 구동하도록 구성된 쓰기 버퍼 회로와; 펌프 전압을 발생하도록 구성된 펌프 회로와; 그리고 상기 펌프 전압을 조정하여 선택된 분리-게이트 플래시 메모리 셀의 소오스 라인으로 공급될 고전압을 발생하는 레귤레이터를 포함하고, 프로그램 동작 동안 상기 소오스 라인으로 공급되는 전류량이 증가할 때, 상기 레귤레이터는 프로그램될 데이터없이 상기 고전압을 증가시키도록 구성되며, 상기 레귤레이터는 소정의 저항값을 가지며, 상기 고전압을 분배하는 전압 분배기와; 상기 전압 분배기에 의해서 분배된 전압과 기준 전압을 비교하는 비교기와; 상기 비교기의 출력에 응답하여 상기 펌프 회로에서 상기 고전압의 출력단으로 전류를 공급하는 구동기와; 상기 비교기의 출력에 응답하여 상기 구동기를 통해 흐르는 전류량을 검출하고, 상기 검출된 전류량에 비례하는 검출 전압을 발생하는 검출기와; 그리고 상기 검출 전압에 응답하여 동작하며, 상기 고전압이 증가되도록 상기 비교기의 저항값을 가변시키는 가변 저항부를 포함한다.

삭제

예시적인 실시예에 있어서, 상기 레귤레이터는 상기 구동기를 통해 흐르는 전류량이 상대적으로 클 때 상기 고전압의 증가분이 상기 구동기를 통해 흐르는 전류량이 적을 때 상기 고전압의 증가분보다 크도록 상기 고전압을 발생한다.

예시적인 실시예에 있어서, 상기 가변 저항부는 상기 검출 전압의 증가분에 비례하여 상기 제 2 저항기의 저항값을 감소시킨다.

앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.

참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그 것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.

아래에서, 분리-게이트 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.

도 1을 참조하면, 본 발명에 따른 플래시 메모리 장치(1000)는 N-비트 데이터 정보(N은 1 또는 그 보다 큰 정수)를 저장하는 메모리 셀 어레이(100)를 포함한다. 비록 도면에는 도시되지 않았지만, 메모리 셀 어레이(100)는 행들(또는 워드 라인들)과 열들(또는, 비트 라인들)로 배열된 메모리 셀들로 구성될 것이다. 메모리 셀들은, 예를 들면, F-N 터널링 방식으로 소거되고 소오스 사이드 채널 핫 일렉트론 주입 방식으로 프로그램되는 분리-게이트 플래시 메모리 셀 트랜지스터로 구성될 것이다. 하지만, 본 발명에 따른 메모리 셀들이 여기에 개시된 것에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 셀 어레이(100)의 행들 즉, 워드 라인들은 행 선택기 회로(200)에 의해서 선택 및 구동될 것이다. 열 선택기 회로(300)는 메모리 셀 어레이(100)의 열들 즉, 비트 라인들을 미리 결정된 단위(예를 들면, x32)로 선택할 것이다. 선택된 비트 라인들은 쓰기 버퍼 회로(400)에 연결될 것이다. 열 선택기 회로(300)는 프로그램 동작시 전원 전압으로 그리고 소거/프로그램 동작시 접지 전압으로 비선택된 비트 라인들을 구동하도록 구성될 것이다. 쓰기 버퍼 회로(400)는, 프로그램 동작 동안, 입력 데이터에 따라 선택된 비트 라인들을 프로그램 전압 또는 프로그램 금지 전압으로 구동할 것이다. 예를 들면, 입력 데이터가 프로그램 데이터인 경우, 쓰기 버퍼 회로(400)는 선택된 비트 라인을 프로그램 전압(예를 들면, 0.3V)으로 구동할 것이다. 입력 데이터가 프로그램 금지 데이터인 경우, 쓰기 버퍼 회로(400)는 선택된 비트 라인을 프로그램 금지 전압(예를 들면, Vdd)으로 구동할 것이다.

계속해서 도 1을 참조하면, 본 발명에 따른 플래시 메모리 장치(1000)는 메모리 셀 어레이(100)로 공급될 고전압(Vpp)을 발생하는 고전압 발생 회로(500)를 더 포함할 것이다. 고전압(Vpp)은, 예를 들면, 약 9V의 전압으로, 프로그램 동작시 선택된 메모리 셀의 소오스 라인으로 공급될 것이다. 본 발명에 따른 고전압 발생 회로(500)는 프로그램 동작시 소모되는 전류량에 따라 가변되는 고전압(Vpp)을 발생하도록 구성될 것이다. 예를 들면, 고전압(Vpp)은 소모되는 전류량이 증가할 때 증가되고 소모되는 전류량이 감소할 때 감소될 것이다. 소모되는 전류량이 많음은 동시에 프로그램되는 메모리 셀들의 수가 많음을 의미한다. 이러한 경우, 소오스 라인의 전압은 낮아질 것이다. 하지만, 본 발명의 경우, 소모되는 전류량이 많을 경우, 고전압(Vpp)은 소모되는 전류량의 증가에 비례해서 증가될 것이다. 따라서, 선택된 메모리 셀을 기준으로 볼 때 소오스 라인의 전압을 목표 전압으로 유지하는 것이 가능하다.

상술한 프로그램, 소거, 그리고 읽기 동작들의 바이어스 조건은 아래와 같다.

	word line	bit line	source line
program	1.2V	0.3V	9V
erase	12V	0V	0V
read	Vdd(Vread)	0.7V	0V

도 2를 참조하면, 고전압 발생 회로(500)는 펌프 회로(510), 구동기(520), 전압 분배기(530), 비교기(540), 검출기(550), 그리고 가변 저항부(560)를 포함할 것이다. 펌프 회로(510)는 고전압(Vpp)보다 높은 펌프 전압(Vpump)을 발생하도록 구성되며, 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려져 있다. 구동기(520)는 펌프 전압(Vpump)과 고전압(Vpp) 사이에 연결된 PMOS 트랜지스터(521)로 구성되며, 비교기(540)의 제어에 따라 출력단(501)으로 전류를 공급할 것이다. 전압 분배기(530)는 고전압(Vpp)을 분배하여 분배 전압(Vdiv)을 발생하며, 출력단(501)과 접지 사이에 직렬 연결된 저항기들(531, 532)로 구성될 것이다. 비교기(540)는 분배 전압(Vdiv)을 기준 전압(Vref)과 비교하고, 비교 결과에 따라 구동기(520)를 제어할 것이다. 예를 들면, 분배 전압(Vdiv)이 기준 전압(Vref)보다 낮을 때, 비교기(540)는 로우-레벨 신호를 출력할 것이다. 이는 구동기(520)의 PMOS 트랜지스터(521)를 통해 출력단(501)으로 전류가 공급되게 한다. 결과적으로, 고전압(Vpp)은 증가될 것이다. 반면에, 분배 전압(Vdiv)이 기준 전압(Vref)과 같거나 높을 때, 비교기(540)는 하이-레벨 신호를 출력할 것이다. 이는 구동기(520)의 PMOS 트랜지스터(521)가 턴 오프되게 한다. 고전압(Vpp)은, 잘 알려진 바와 같이, Vref*((R1+R2)/R2)에 의해서 결정될 것이다. 여기서, R1은 저항기(531)의 저항값을 나타내고, R2는 저항기(532)의 저항값을 나타낸다.

계속해서 도 2를 참조하면, 검출부(550)는 도면에 도시된 바와 같이 연결된 PMOS 트랜지스터(551)와 저항기(552)로 구성되며, 비교기(540)의 출력에 응답하여 소모 전류에 비례하는 검출 전압(Vdet)을 발생할 것이다. 검출 전압(Vdet)은 PMOS 트랜지스터(551)를 통해 흐르는 전류량에 비례할 것이다. 메모리 셀들을 프로그램할 때 소모되는 전류량이 증가함에 따라, 고전압 발생회로(500)의 구동기(520) 즉, PMOS 트랜지스터(521)를 통해 흐르는 전류의 양이 증가한다. PMOS 트랜지스터(521)를 통해 흐르는 전류의 양이 증가됨에 따라, PMOS 트랜지스터(521)과 전류 미러(Current mirror)를 구성하는 PMOS 트랜지스터(551)를 통해서 흐르는 전류의 양도 증가한다. 따라서, 검출 전압(Vdet) 역시 증가될 것이다. 앞서 언급된 바와 같이, 전류량의 증가는 고전압(Vpp)의 강하를 의미한다. 가변 저항부(560)는 도면에 도시된 바와 같이 연결된 저항기(561)와 NMOS 트랜지스터(562)로 구성되며, 검출부(550)로부터의 검출 전압(Vdet)에 응답하여 전압 분배부(530)의 저항값 즉, 저항기(532)의 저항값(즉, R2)을 감소시킨다. 즉, 가변저항부(560)의 NMOS 트랜지스터(562)는 검출 전압(Vdet)에 의해서 턴 온/오프되며, 검출 전압(Vdet)에 의해서 NMOS 트랜지스터(562)가 턴 오프된 상태에서 가변저항부(560)의 저항기(561)는 전압분배기(530)의 저항값(R2)에 영향을 미치지 않는다. 이에 반해서, 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려진 바와 같이, 검출 전압(Vdet)에 의해서 NMOS 트랜지스터(562)가 턴 온된 상태에서 가변저항부(560)의 저항기(561)는 전압분배기(530)의 저항값(R2)에 영향을 미친다. 즉, 저항기들(532, 561)이 병렬로 연결되기 때문에, 분배 전압(Vdiv)과 접지 사이의 저항값(R2)은 감소한다. 저항기(532)의 저항값이 감소함에 따라 고전압(Vpp)은 상승할 것이다. 또한, 검출 전압(Vdet)이 상대적으로 낮을 때 NMOS 트랜지스터(562)의 턴-온 저항값은 검출 전압(Vdet)이 상대적으로 높을 때 NMOS 트랜지스터(562)의 턴-온 저항값보다 크다. 따라서, 소모 전류량이 클 때 고전압(Vpp)의 증가분은 상대적으로 크고, 소모 전류량이 작을 때 고전압(Vpp)의 증가분은 상대적으로 작다. 다시 말해서, 소모 전류량의 증가에 따라 NMOS 트랜지스터(562)의 턴-온 저항값이 작아질 때 가변저항부(560)의 저항값은 소모 전류량의 감소에 따라 NMOS 트랜지스터(562)의 턴-온 저항값이 커질 때 가변저항부(560)의 저항값보다 작다. 가변저항부(560)의 저항값이 상대적으로 작을 때(즉, 소모 전류량이 클 때) 저항값(R2: 분배 전압(Vdiv)과 접지 사이의 저항값)은 가변저항부(560)의 저항값이 상대적으로 클 때(즉, 소모 전류량이 작을 때) 저항값(R2)보다 작을 것이다. 이러한 경우, 앞서 설명된 수학식(Vref*((R1+R2)/R2))에서 알 수 있듯이, 고전압(Vpp)은 저항값(R2)에 반비례한다. 그러므로, 소모 전류량이 클 때 고전압(Vpp)의 증가분은 상대적으로 크고, 소모 전류량이 작을 때 고전압(Vpp)의 증가분은 상대적으로 작아진다.

이 실시예에 있어서, 구동기(520), 전압 분배기(530), 비교기(540), 검출기(550), 그리고 가변 저항부(560)는 펌프 전압을 조정하여 고전압(Vpp)을 발생하는 레귤레이터를 구성할 것이다. 고전압 발생 회로(500)를 구성하는 트랜지스터들은 고전압 트랜지스터로 구성될 것이다.

이상의 설명으로부터 알 수 있듯이, 일반적인 플래시 메모리 장치의 프로그램 동작이 수행될 때, 도 3에 도시된 바와 같이, 고전압(Vpp)은 동시에 프로그램되는 데이터 비트 수의 증가에 따라 낮아질 것이다. 이에 반해서, 본 발명에 따른 플래시 메모리 장치의 프로그램 동작이 수행될 때, 도 3에 도시된 바와 같이, 고전압(Vpp)은 동시에 프로그램되는 데이터 비트 수의 증가에 따라 증가될 것이다. 본 발명에 있어서, 고전압(Vpp)의 증가분은 프로그램될 데이터를 필요로 하지 않는다. 다시 말해서, 프로그램될 데이터의 사용없이 검출부(550)를 통해 소모되는 전류량을 검출함으로써 고전압(Vpp)을 증가시키는 것이 가능하다. 즉, 프로그램 동작으로 인해 감소된 전압에 비례하여 고전압(Vpp)을 보상함으로써 메모리 셀을 기준으로 목표 레벨을 갖는 고전압(Vpp)을 공급하는 것이 가능하다.

도 4는 본 발명에 따른 플래시 메모리 장치를 포함한 스마트 카드를 개략적으로 보여주는 블록도이다.

도 4를 참조하면, 스마트 카드는 중앙처리장치 또는 마이크로프로세서와 같은 처리 유니트(2100), 외부(예를 들면, 카드 리더기)와의 통신(무선 그리고/및 유선 통신)을 위한 입출력 인터페이스(2200), 데이터 및 프로그램 메모리로서 사용되는 불 휘발성 메모리 장치(2300), 데이터 메모리로서 사용되는 램(2400), 등을 포함할 것이다. 불 휘발성 메모리 장치(2300)는 도 1에 도시된 것과 실질적으로 동일하며, 그것에 대한 설명은 그러므로 생략될 것이다. 비록 도면에는 도시되지 않았지만, 스마트 카드에는 암호화 및 복호화 처리 유니트, 에러 정정 유니트, 해킹 방지용 보안 감지 유니트, 메모리 관리 유니트 등이 더 제공됨은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.

본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.

상술한 바와 같이, 프로그램될 데이터의 사용없이 소모되는 전류량에 따라 고전압(Vpp)을 증가시킴으로써 프로그램 특성을 향상시킬 수 있다.

Claims

삭제
삭제
삭제
삭제
행들과 열들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이와; 그리고

프로그램 동작시 상기 메모리 셀 어레이의 소오스 라인으로 공급되는 전원 전압보다 높은 고전압을 발생하는 고전압 발생 회로를 포함하되, 상기 고전압 발생 회로는 상기 프로그램 동작 동안 상기 메모리 셀 어레이로 공급되는 전류량에 따라 상기 고전압의 목표 레벨을 증가시키도록 구성되며,

상기 고전압 발생 회로는:

펌프 회로와;

소정의 저항값을 가지며, 상기 고전압을 분배하는 전압 분배기와;

상기 전압 분배기에 의해서 분배된 전압과 기준 전압을 비교하는 비교기와;

상기 비교기의 출력에 응답하여 상기 펌프 회로에서 상기 고전압의 출력단으로 전류를 공급하는 구동기와;

상기 비교기의 출력에 응답하여 상기 구동기를 통해 흐르는 전류량을 검출하고, 상기 검출된 전류량에 비례하는 검출 전압을 발생하는 검출기와; 그리고

상기 검출 전압에 응답하여 동작하며, 상기 고전압이 증가되도록 상기 비교기의 저항값을 가변시키는 가변 저항부를 포함하는 플래시 메모리 장치.
제 5 항에 있어서,

상기 전압 분배기는 상기 고전압의 출력단과 접지 전압 사이에 직렬 연결된 제 1 및 제 2 저항기들을 포함하고;

상기 가변 저항부는 제 3 저항기를 통해 상기 제 1 및 제 2 저항기들의 연결 노드에 연결된 드레인, 상기 접지 전압에 연결된 소오스, 그리고 상기 검출 전압을 입력받도록 연결된 게이트를 갖는 NMOS 트랜지스터를 포함하는 플래시 메모리 장치.
제 6 항에 있어서,

상기 검출 전압의 증가분은 상기 구동기를 통해 흐르는 전류량의 증가에 비례하는 플래시 메모리 장치.
삭제
행들과 열들로 배열된 분리-게이트 플래시 메모리 셀들을 포함하는 플래시 메모리 장치에 있어서:

상기 행들을 선택하도록 구성된 행 선택기 회로와;

상기 열들을 선택하도록 구성된 열 선택기 회로와;

입력 데이터에 응답하여 상기 선택된 열들을 프로그램 전압 및 프로그램 금지 전압으로 구동하도록 구성된 쓰기 버퍼 회로와;

펌프 전압을 발생하도록 구성된 펌프 회로와; 그리고

상기 펌프 전압을 조정하여 선택된 분리-게이트 플래시 메모리 셀의 소오스 라인으로 공급될, 전원 전압보다 높은, 고전압을 발생하는 레귤레이터를 포함하되,

프로그램 동작 동안 상기 소오스 라인으로 공급되는 전류량이 증가할 때, 상기 레귤레이터는 프로그램될 데이터없이 상기 고전압의 목표 레벨을 증가시키도록 구성되며,

상기 레귤레이터는 소정의 저항값을 가지며, 상기 고전압을 분배하는 전압 분배기와; 상기 전압 분배기에 의해서 분배된 전압과 기준 전압을 비교하는 비교기와; 상기 비교기의 출력에 응답하여 상기 펌프 회로에서 상기 고전압의 출력단으로 전류를 공급하는 구동기와; 상기 비교기의 출력에 응답하여 상기 구동기를 통해 흐르는 전류량을 검출하고, 상기 검출된 전류량에 비례하는 검출 전압을 발생하는 검출기와; 그리고 상기 검출 전압에 응답하여 동작하며, 상기 고전압이 증가되도록 상기 비교기의 저항값을 가변시키는 가변 저항부를 포함하는 플래시 메모리 장치.
제 9 항에 있어서,

상기 전압 분배기는 상기 고전압의 출력단과 접지 전압 사이에 직렬 연결된 제 1 및 제 2 저항기들을 포함하고;

상기 가변 저항부는 제 3 저항기를 통해 상기 제 1 및 제 2 저항기들의 연결 노드에 연결된 드레인, 상기 접지 전압에 연결된 소오스, 그리고 상기 검출 전압을 입력받도록 연결된 게이트를 갖는 NMOS 트랜지스터를 포함하는 플래시 메모리 장치.
제 9 항에 있어서,

상기 검출 전압의 증가분은 상기 구동기를 통해 흐르는 전류량의 증가에 비례하는 플래시 메모리 장치.
제 9 항에 있어서,

상기 레귤레이터는 상기 구동기를 통해 흐르는 전류량이 상대적으로 클 때 상기 고전압의 증가분이 상기 구동기를 통해 흐르는 전류량이 적을 때 상기 고전압의 증가분보다 크도록 상기 고전압을 발생하는 플래시 메모리 장치.
삭제
삭제