KR100904467B1 - 펌핑전압 감지회로 - Google Patents

Abstract

본 발명은 전원 전압이 낮아지는 정도에 따라 음의 전압을 이용하여 안정적인 전류 소스를 공급할 수 있도록 제어할 수 있는 펌핑전압 감지회로에 관한 것이다. 본 발명에서는 저전압 환경에서 펌핑전압을 안정적으로 발생시키기 위하여 펌핑전압 감지회로에 음의 전압을 도입하였다. 음의 전압은 피드백된 펌핑전압을 기준전압과 비교하기 위한 차동증폭기의 바이어스 전류를 생성하기 위한 전압원으로 사용된다. 전원전압이 낮아지므로 인하여 접지전압으로 제한되고 있던 전류 소스를 음의 전압으로 대체함으로써 안정적인 바이어스 전류 공급이 이루어지도록 한다.

펌핑전압, 음의 전압, 전류 소스

Description

펌핑전압 감지회로{PUMPING VOLTAGE SENSING CIRCUIT}

본 발명은 반도체 메모리장치에서 이용되는 내부전원에 관한 것으로, 더욱 상세하게는 저전압에서 안정된 펌핑전압이 발생될 수 있도록 제어하는 펌핑전압 감지회로에 관한 것이다.

반도체 메모리장치는, 다양한 분야에서 이용되어지지만 그 중의 하나가 각종 다양한 데이터를 저장하는데 이용되고 있다. 이러한 반도체 메모리장치는, 데스크탑 컴퓨터와 노트북 컴퓨터를 비롯하여 각종 휴대용 기기들에 이용되고 있기 때문에 대용량화, 고속화, 소형화 그리고 저전력화가 요구되어진다.

상기 저전력화에 따른 반도체 메모리장치를 설계하기 위한 하나의 방법으로서 메모리의 코아 영역(Core area)에서 전류소비를 최소한으로 하는 기술이 제시되고 있다. 상기 코아 영역은, 메모리 셀(memory cell)과 비트라인( Bit line) 그리고 워드 라인(word line)들로 구성되고, 극미세화된 디자인룰(design rule)에 따라 설계된다. 따라서 극미세화되고 고주파수 동작이 이루어지는 반도체 메모리장 치를 설계하기 위해서는 기본적으로 전원전압이 매우 낮아질 수 밖에 없고, 현재는 1.5볼트 이하의 전원전압이 적용되고 있다.

한편, 반도체 메모리 장치는, 상기 1.5볼트 이하의 외부전원전압을 이용하여 장치 내부에서 필요한 크기의 전원을 생성하여 사용하게 되는데, 그 중 하나의 방식이 차지 펌프를 이용하여 외부전원 전위보다 높거나 접지 전위보다 낮은 내부 전위를 생성하는 방식이다.

상기 차지 펌핑에 의해 생성된 내부 전원 중 반도체 메모리 소자인 디램에 가장 보편적으로 사용되고 있는 내부 전원으로는 고전압의 펌핑전압(VPP)과 저전압의 펌핑전압인 백바이어스 전압(VBB)이 있다. 상기 펌핑전압(VPP)은 셀을 엑세스하기 위해 셀 트랜지스터의 게이트, 원드라인에 외부 전원전압(VCC 또는 VDD)보다 높은 전위인 펌핑전압(VPP)을 인가하여 셀 데이타가 손실되지 않도록 하는데 이용되어진다. 그리고 셀에 저장되어 있는 데이타의 손실을 막기 위해 셀 트랜지스터의 벌크(BULK)에 외부 전위인 접지전압(VSS) 보다 낮은 백바이어스 전압(VBB)을 인가한다.

이하에서 설명되는 펌핑전압은, 공급되는 전원보다 높은 전압이고, 주로 원드라인에 공급되어지는 고전압인 펌핑전압(VPP)에 대해서 설명하기로 한다.

도 1은 종래 기술에 따른 반도체 메모리 장치에서 펌핑전압을 발생하는 내부전압 발생회로의 블록 구성도를 도시하고 있다.

도시하고 있는 바와 같이 종래 반도체 메모리 장치의 고전압발생회로는, 기준전압(VREF)과 피드백된 펌핑전압(VPP)을 비교하여 상기 펌핑전압이 일정한 전압레벨을 유지할 수 있도록 전압레벨을 감지하는 전압 감지회로(10), 상기 전압 감지회로의 출력신호(VPPE)에 기초하여 펌핑전압(VPP) 발생을 위한 클럭신호(OSC)를 발생하는 링 오실레이터(20), 상기 링 오실레이터(20)의 클럭신호에 응답하여 외부전압(VDD)을 승압시킨 펌핑전압(VPP)을 발생하는 펌프회로(40), 그리고 상기 펌프회로(40)를 제어하기 위한 제어 펄스를 발생하는 제어신호발생기(30)를 포함하여 구성되어진다.

상기와 같이 구성되는 종래 펌핑전압을 발생하는 내부전압 발생회로는, 기준전압(VREF)과 피드백된 펌핑전압(VPP)을 비교하고, 피드백된 펌핑전압이 기준전압보다 낮을 때, 전압감지회로(10)에서 펌핑전압 발생을 위한 인에이블신호(VPP_EN)를 출력한다. 상기 펌핑전압 인에이블신호(VPP_EN)는 링 오실레이터(29)를 구동시키고, 상기 오실레이터(20)에서 발생된 클럭신호(OSC)가 제어신호발생기(30)에 공급된다. 상기 제어신호발생기(30)는, 클럭신호를 받아서 펌핑전압을 생성하기 위한 펌핑회로(40)를 구동할 수 있도록 제어 펄스를 출력한다. 펌프회로(40)는 오실레이터(20)에서 주기적으로 인가되는 클럭신호에 의해 구동되어 외부 전원전압(VDD)을 승압시킨 펌핑전압(VPP)을 발생시킨다.

즉, 상기 펌프회로(40)는, 피드백된 펌핑전압(VPP)이 기준전압보다 낮을 때, 상기 오실레이터(20)의 클럭신호에 의해 구동되고, 외부 전원전압(VDD)을 승압시킨 펌핑전압(VPP)을 발생시킨다. 이와 같이 상기 펌프회로(40)가 동작하기 위해서는 피드백된 펌핑전압과 기준전압과 비교하여 전압레벨을 감지하는 전압감지회로(10)의 검출값으로부터 기초되어진다.

도 2는 종래 펌핑전압 발생에 이용되어지는 전압감지회로의 상세 구성도를 도시하고 있다.

전압감지회로(10)는, 펌핑전압 분배부(12), 비교부(14), 그리고 버퍼링부(16)으로 구성된다.

상기 펌핑전압 분배부(12)는, 피드백된 펌핑전압(VPP)과 접지전압(VSS) 사이에 다수개의 저항(R1~R4)이 직렬 연결되고 있다. 그리고 상기 다수개의 저항(R1~R4)의 비율에 의해서 피드백된 펌핑전압이 분압되어 분압전압(VPP_REF)을 발생한다.

상기 비교부(14)는, 피드백된 펌핑전압을 분압한 분압전압(VPP_REF)과 기준전압(VREF)을 비교한다. 즉, 분압전압(VPP_REF)을 NMOS 트랜지스터(N1)의 게이트단자로 입력하고, 기준전압(VREF)을 또 다른 NMOS 트랜지스터(N2)의 게이트단자로 입력한다. 그리고 상기 두 NMOS 트랜지스터(N1,N2)의 소스단자는 연결되고, 바이어스전압(VBIAS)을 게이트단자로 입력하는 NMOS 트랜지스터(N3)의 드레인 단자에 연결된다. 상기 NMOS 트랜지스터(N3)의 소스단자는 접지전압(VSS)에 연결된다. 그리고 상기 NMOS 트랜지스터(N1,N2)의 드레인단자는 전류 미러를 구성한 PMOS 트 랜지스터(P1,P2)에 연결된다. 즉, 전류 미러의 일측 단자의 전류를 스위칭소자인 NMOS 트랜지스터(N1)가 제어하고, 전류 미러의 타측 단자의 전류를 스위칭소자인 NMOS 트랜지스터(N2)가 제어한다. 그리고 비교부(14)의 출력단자는 전류 미러를 구성하는 PMOS 트랜지스터(P2)와 기준전압을 입력하는 NMOS 트랜지스터(N2) 사이에 구비되어진다.

그리고 버퍼링부(16)는 상기 비교부(14)의 출력단자에 연결되어, 비교 결과를 인버터(IV1)에 의해서 버퍼링하여 출력한다.

상기와 같이 구성되어지는 종래 전압감지회로는 다음과 같이 동작되어진다.

피드백된 펌핑전압(VPP)은 펌핑전압 분배부(12)에서 전압 분배 저항에 의해 분배된다. 분배된 전압(VPP_REF)은, 비교부(14)에서 기준전압(VREF)과 비교된다. 즉, 분배된 전압(VPP_REF)을 기준전압(VREF)을 비교했을 때, 분배된 전압이 기준전압보다 낮을 때, 비교부(14)의 출력은 로우상태가 되고, 이 로우신호가 버퍼링부(16)에서 인버팅되어 하이신호를 출력한다. 이때, 전압감지회로(10)에서 펌핑전압 발생을 위한 인에이블신호(VPP_EN)를 출력한다. 상기 펌핑전압 인에이블신호(VPP_EN)는 펌핑전압 발생을 위하여 링 오실레이터(20)를 구동시키게 된다.

반대로 분배된 전압(VPP_REF)을 기준전압(VREF)을 비교했을 때, 분배된 전압이 기준전압보다 높을 때, 비교부(14)의 출력은 하이상태가 되고, 이 하이신호가 버퍼링부(16)에서 인버팅되어 로우신호를 출력한다. 이때, 전압감지회로(10)에서 펌핑전압 발생을 위한 인에이블신호(VPP_EN)를 디스에이블상태로 제어한다. 따라서 링 오실레이터(20)는 디스에이블 된다.

한편, 앞서 언급하고 있는 바와 같이, 반도체 메모리장치의 설계 환경이 저전압으로 조절되고 있다. 즉, 공급되는 전원전압이 1.5볼트 이하의 전원전압이 적용되고 있다.

이와 같이 공급전압이 1.5볼트 이하로 낮아지면, 비교부(14)의 구성에 있어서, PMOS 트랜지스터(P1)를 온 시키기 위하여 PMOS 트랜지스터(P1)와 NMOS 트랜지스터(N1) 사이의 노드 전압도 내려간다. 이에 따라서 NMOS 트랜지스터(N1,N3) 사이의 노드 전압도 내려가야만 트랜지스터(N1)를 온 시킬 수 있게 된다.

그러나 종래 전압감지회로에서는 이러한 전원전압이 낮아지는 환경에서도 트랜지스터(N3)의 소스전압을 접지전압(0볼트)을 사용하고 있다. 따라서 트랜지스터(N3)가 트라이오드(triode) 영역에 빠져서 전류 소스로의 역할을 하지 못하는 문제점이 있다.

따라서 본 발명의 목적은 상기 문제점을 해결하기 위한 것으로 저전압 환경에서 안정된 펌핑전압이 출력될 수 있도록 제어할 수 있는 펌핑전압 감지회로를 제공함에 있다.

따라서 본 발명의 다른 목적은 상기 문제점을 해결하기 위한 것으로 전원 전압이 낮아지는 정도에 따라 음의 전압을 이용하여 안정적인 전류 소스를 공급할 수 있도록 제어할 수 있는 펌핑전압 감지회로를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 전류 미러; 기준전압에 응답하여 상기 전류 미러의 일측 단자의 전류를 제어하기 위한 제 1 스위칭소자; 피드백 펌핑전압에 응답하여 상기 전류 미러의 타측 단자의 전류를 제어하기 위한 제 2 스위칭소자; 및 바이어스 전압에 응답하여 상기 상기 전류 미러 및 상기 제 1 및 제 2 스위칭소자에 바이어스 전류를 제공하되, 상기 바이어스 전류를 생성하기 위한 전압원으로서 음의 전압을 공급받는 제 3 스위칭소자를 구비하는 펌핑전압 감지회로가 제공된다.

본 발명의 다른 측면에 따르면, 펌핑전압을 분배하여 피드백 펌핑전압을 출력하기 위한 펌핑전압 분배부; 및 기준전압을 제 1 입력으로 하고, 상기 피드백 펌핑전압을 제 2 입력으로 하여 차동 증폭하기 위한 제 1 차동 증폭부를 구비하며, 상기 제 1 차동 증폭부의 바이어스 전류를 생성하기 위한 전압원으로서 음의 전압을 공급하는 것을 특징으로 하는 펌핑전압 감지회로가 제공된다.
본 발명에서는 저전압 환경에서 펌핑전압을 안정적으로 발생시키기 위하여 펌핑전압 감지회로에 음의 전압을 도입하였다. 음의 전압은 피드백된 펌핑전압을 기준전압과 비교하기 위한 차동증폭기의 바이어스 전류를 생성하기 위한 전압원으로 사용된다. 전원전압이 낮아지므로 인하여 접지전압으로 제한되고 있던 전류 소스를 음의 전압으로 대체함으로써 안정적인 바이어스 전류 공급이 이루어지도록 한다.

삭제

삭제

본 발명의 효과는 도시하고 있는 특성도로부터 확연하게 확인할 수 있다.

도 5는, 전원전압(VDD)이 1.2볼트이고, 비교부의 전류 소스(N27,N30)의 소스단자를 접지전원(VSS) 0볼트에 연결하고 있을 때, 검출되어지는 특성도를 도시하고 있다. 즉, 도시되는 바와 같이 저전압의 전원 전압으로 인하여 트랜지스터(N27,N28)가 포화 전류 소스로의 동작을 하지 못해서 비교부가 동작을 할 수 없고, 이로 인하여 펌핑전압(VPP) 전위가 상승하여 레벨 전위가 기준전압(VREF) 전위를 초과하더라도 결과(OSCON) 값이 변화가 없음을 나타내고 있다.

반대로 본 발명에서와 같이 제어되었을 때 얻어지는 결과를 도 6의 특성도로 나타내고 있다. 즉, 전원전압(VDD)이 1,2볼트에 맞추어 비교부의 전류 소스(N27,N28)의 소스단자를 음의 전원 -0.2볼트에 연결하면, 전원전압이 저전압이라고 하더라도 트랜지스터(N27,N28)가 포화 전류 소스로 동작을 한다. 따라서 비교부가 정상적으로 동작을 하여, 펌핑전압(VPP) 전위가 상승하여 레벨 전위가 기준전압 전위를 초과할 때, 결과(OSCON) 값이 하이상태에서 로우상태로 변화하는 것을 확인할 수 있다.

따라서 본 발명은 낮아지는 전원환경에 따라서 전류소스를 음의 전압을 이용하므로서, 안정적으로 펌핑전압 레벨 검출을 수행하여 안정된 펌핑전압을 발생시킬 수 있는 효과를 얻는다.

이하 첨부한 도면을 참조하여 본 발명에 따른 펌핑전압 감지회로 및 방법에 대해서 자세하게 살펴보기로 한다.

도 3은 본 발명의 일 실시예에 따른 펌핑전압 감지회로의 상세 구성도를 도시하고 있다.

도시하고 있는 바와 같이 본 발명의 펌핑전압 감지회로는, 피드백된 펌핑전압 분배부(112), 비교부(114), 버퍼링부(116)로 구성된다.

상기 펌핑전압 분배부(112)는, 피드백된 펌핑전압(VPP)과 접지전압(VSS) 사이에 다수개의 저항성 소자인 NMOS 트랜지스터(N11~N14)가 직렬 연결되고 있다. 상기 다수개의 저항성 소자의 비율에 의해서 피드백된 펌핑전압이 분배되고, 분배된 전위 레벨(LEVEL)신호를 출력한다.

상기 비교부(114)는, 상기 펌핑전압 분배부(12)에서 출력되는 레벨 신호와 기준전압(VREF)을 2단계로 차동 증폭하는 차동 증폭기의 구성을 하고 있다.

즉, 본 발명은 펌핑전압에 대한 레벨신호를 입력하는 차동 증폭기의 입력단으로 NMOS 트랜지스터(N15)를 포함하고 있다. 상기 NMOS 트랜지스터(N15)의 게이트단자로 펌핑전압에 대한 레벨신호가 입력된다. 상기 NMOS 트랜지스터(N15)와 공급전압(VDD) 사이에 PMOS 트랜지스터(P11)가 직렬 연결되고, 상기 PMOS 트랜지스터(P11)는 후술되는 PMOS 트랜지스터(P12)와 커런트 미러(Current Mirror)를 구성한다.

또한, 상기 차동 증폭기에 입력되는 펌핑전압의 레벨을 검출하기 위하여 이용되어지는 기준전압(VREF)이 NMOS 트랜지스터(N16)의 게이트단자로 입력된다. 상기 NMOS 트랜지스터(N16)와 공급전압(VDD) 사이에 PMOS 트랜지스터(P12)가 직렬 연결된다. 상기 PMOS 트랜지스터(P12)와 NMOS 트랜지스터(N16) 사이에 차동 증폭기의 출력 노드가 구성되어진다.

그리고 상기 NMOS 트랜지스터(N15,N16)의 소스단은 공통단자(B1)로 연결되고, 상기 공통단자에 상기 차동 증폭기의 전류 소스 역할을 수행하는 NMOS 트랜지스터(N17)가 연결되어진다. 상기 NMOS 트랜지스터의 게이트단자에는 기준전압(VREFI)이 입력되고, 소스단자는 접지전압에 연결되어진다.

상기 차동 증폭기의 출력 노드는, 2단계 차동 증폭을 수행하는 차동 증폭기에 연결되어진다.

즉, 1단계 차동 증폭기의 출력노드에서 출력되는 출력신호를 입력하는 NMOS 트랜지스터(N18)를 포함하고 있다. 상기 NMOS 트랜지스터(N18)의 게이트단자로 1단계 차동 증폭기의 출력신호가 입력된다. 상기 NMOS 트랜지스터(N18)와 공급전압(VDD) 사이에 PMOS 트랜지스터(P13)가 직렬 연결되고, 상기 PMOS 트랜지스터(P13)는 후술되는 PMOS 트랜지스터(P14)와 커런트 미러(Current Mirror)를 구성한다.

또한, 상기 2단계 차동 증폭기에 입력되는 펌핑전압의 레벨을 검출하기 위하여 이용되어지는 기준전압(VREF)이 NMOS 트랜지스터(N19)의 게이트단자로 입력된다. 상기 NMOS 트랜지스터(N19)와 공급전압(VDD) 사이에 PMOS 트랜지스터(P14)가 직렬 연결된다. 상기 PMOS 트랜지스터(P14)와 NMOS 트랜지스터(N19) 사이에 2단계 차동 증폭기의 출력 노드가 구성되어진다.

그리고 상기 NMOS 트랜지스터(N18,N19)의 소스단은 공통단자(B2)로 연결되고, 상기 공통단자에 상기 차동 증폭기의 전류 소스 역할을 수행하는 NMOS 트랜지스터(N20)가 연결되어진다. 상기 NMOS 트랜지스터의 게이트단자에는 기준전압(VREFI)이 입력되고, 소스단자는 접지전압에 연결되어진다.

상기 기준전압(VREFI,VREF)은, 반도체 메모리 장치 내부에 구비되고 있는 내부전원 발생장치에서 발생되어져서 반도체 메모리 장치 여러 회로에서 이용되어지는 신호로, 비교부(114)에 안정적인 전류를 공급하기 위하여 설정되어진다.

그리고 버퍼링부(116)는 상기 비교부(114)의 2단계 차동 증폭기의 출력단자에 연결되어, 비교 결과를 인버터(IV11)에 의해서 버퍼링하여 출력한다.

이와 같이 구성되어지는 본 발명에 따른 펌핑전압 감지회로는, 펌핑전압 분배부(112)는 펌핑전압을 저항 비율에 의해서 분배하는 역할을 한다. 상기 저항성 소자는 NMOS 트랜지스터를 이용하여 저항의 역할을 구현하고 있다. 상기 펌핑전압 분배부(112)의 출력신호는 레벨신호이다.

상기 비교부(116)는, 상기 레벨신호와 기준전압(VREF)을 비교한다. 도시하고 있는 도 3에서는 차동 증폭회로의 구성을 2단게로 연결하여 차동 출력의 이득을 증가시키고 있다. 따라서 상기 펌핑전압분배부(112)의 레벨신호와 상기 기준전압의 전위 레벨의 차이가 작더라도 상기 비교부(116)는 펌핑전압의 레벨을 출력할 수 있게 된다. 특히, 상기 비교부(116)에서는 기준전압으로 기준전압(VREFI)을 이용하고 있다. 상기 기준전압(VREFI) 레벨은 전류 소스 트랜지스터(N17,N20)를 안정적으로 구동하기 위하여 인가되는 신호이다.

상기 비교부(116)에서 출력되는 펌핑전압 검출신호는, 버퍼링부(116)를 구성하는 인버터(IV11)에서 버퍼링되어 출력되어진다.

다음, 도 4는 본 발명의 실시예에 따른 펌핑전압 감지회로의 상세 구성도를 도시하고 있다.

도시하고 있는 바와 같이 본 발명의 펌핑전압 감지회로는, 피드백된 펌핑전압 분배부(212), 비교부(214), 버퍼링부(216), 그리고 비교부(214)의 전류 소스에 음의 전압을 공급하기 위한 음의전압발생부(218)로 구성된다.

상기 펌핑전압 분배부(212)는, 피드백된 펌핑전압(VPP)과 접지전압(VSS) 사이에 다수개의 저항성 소자인 NMOS 트랜지스터(N21~N24)가 직렬 연결되고 있다. 상기 다수개의 저항성 소자의 비율에 의해서 피드백된 펌핑전압이 분배되고, 분배된 전위 레벨(LEVEL)신호를 출력한다.

상기 비교부(214)는, 상기 펌핑전압 분배부(212)에서 출력되는 레벨 신호와 기준전압(VREF)을 2단계로 차동 증폭하는 차동 증폭기의 구성을 하고 있다.

즉, 본 발명은 펌핑전압에 대한 레벨신호를 입력하는 차동 증폭기의 입력단으로 NMOS 트랜지스터(N25)를 포함하고 있다. 상기 NMOS 트랜지스터(N25)의 게이트단자로 펌핑전압에 대한 레벨신호가 입력된다. 상기 NMOS 트랜지스터(N25)와 공급전압(VDD) 사이에 PMOS 트랜지스터(P21)가 직렬 연결되고, 상기 PMOS 트랜지스터(P21)는 후술되는 PMOS 트랜지스터(P22)와 커런트 미러(Current Mirror) 를 구성한다.

또한, 상기 차동 증폭기에 입력되는 펌핑전압의 레벨을 검출하기 위하여 이용되어지는 기준전압(VREF)이 NMOS 트랜지스터(N26)의 게이트단자로 입력된다. 상기 NMOS 트랜지스터(N26)와 공급전압(VDD) 사이에 PMOS 트랜지스터(P22)가 직렬 연결된다. 상기 PMOS 트랜지스터(P22)와 NMOS 트랜지스터(N26) 사이에 차동 증폭기의 출력 노드가 구성되어진다.

그리고 상기 NMOS 트랜지스터(N25,N26)의 소스단은 공통단자(B3)로 연결되고, 상기 공통단자에 상기 차동 증폭기의 전류 소스 역할을 수행하는 NMOS 트랜지스터(N27)가 연결되어진다. 상기 NMOS 트랜지스터의 게이트단자에는 기준전압(VREFI)이 입력되고, 소스단자는 음의 전압(VNV)에 연결되어진다.

상기 차동 증폭기의 출력 노드는, 2단계 차동 증폭을 수행하는 차동 증폭기에 연결되어진다.

즉, 1단계 차동 증폭기의 출력노드에서 출력되는 출력신호를 입력하는 NMOS 트랜지스터(N28)를 포함하고 있다. 상기 NMOS 트랜지스터(N28)의 게이트단자로 1단계 차동 증폭기의 출력신호가 입력된다. 상기 NMOS 트랜지스터(N28)와 공급전압(VDD) 사이에 PMOS 트랜지스터(P23)가 직렬 연결되고, 상기 PMOS 트랜지스터(P23)는 후술되는 PMOS 트랜지스터(P24)와 커런트 미러(Current Mirror)를 구성한다.

또한, 상기 2단계 차동 증폭기에 입력되는 펌핑전압의 레벨을 검출하기 위하 여 이용되어지는 기준전압(VREF)이 NMOS 트랜지스터(N29)의 게이트단자로 입력된다. 상기 NMOS 트랜지스터(N29)와 공급전압(VDD) 사이에 PMOS 트랜지스터(P24)가 직렬 연결된다. 상기 PMOS 트랜지스터(P24)와 NMOS 트랜지스터(N29) 사이에 2단계 차동 증폭기의 출력 노드가 구성되어진다.

그리고 상기 NMOS 트랜지스터(N28,N29)의 소스단은 공통단자(B4)로 연결되고, 상기 공통단자에 상기 차동 증폭기의 전류 소스 역할을 수행하는 NMOS 트랜지스터(N30)가 연결되어진다. 상기 NMOS 트랜지스터의 게이트단자에는 기준전압(VREFI)이 입력되고, 소스단자는 음의 전압(VNV)에 연결되어진다.

상기 기준전압(VREFI,VREF)은, 반도체 메모리 장치 내부에 구비되고 있는 내부전원 발생장치에서 발생되어져서 반도체 메모리 장치 여러 회로에서 이용되어지는 신호로, 비교부(214)에 안정적인 전류를 공급하기 위하여 설정되어진다.

그리고 버퍼링부(216)는 상기 비교부(214)의 2단계 차동 증폭기의 출력단자에 연결되어, 비교 결과를 인버터(IV21)에 의해서 버퍼링하여 출력한다.

그리고 본 발명은 상기 비교부(214)에 이용될 음의 전압을 발생하기 위한 음의 전압발생부(218)를 포함한다. 상기 음의 전압발생부(218)는, 음의 전압 발생기(220)를 포함하고, 상기 음의 전압발생기(220)에서 발생된 음의 전압을 상기 비교부(214)에 공급한다.

이때, 상기 음의 전압 발생기(220)에서 발생되는 음의 전압은, 공급전압(VDD)의 낮아지는 정도에 맞춰서 발생되어진다. 상기 공급전압(VDD)의 낮 아지는 정도는, 개발환경에서 미리 설정되어지고, 따라서 발생되는 음의 전압도 그에 연계되어서 미리 설정된 값으로 결정되어진다.

상기와 같이 구성되어지는 본 발명에 따른 펌핑전압 감지회로는 다음과 같이 동작되어진다.

펌핑전압 감지회로는, 입력되는 피드백 펌핑전압이 목표 전압보다 낮으면 하이(1)를 출력하여 출력되는 펌핑전압을 다시 높여주고, 입력되는 피드백 펌핑전압이 목표전압보다 높으면 로우(0)를 출력하여 더 이상 펌핑전압을 높이지 않도록 하는데 기초신호 즉, 피드백 되는 펌핑전압의 레벨을 검출한다.

우선, 본 발명은 비교부(214)를 구성하고 있는 2단계 차동 증폭기의 동작을 제어하기 위해서, 음의 전압 발생부(218)에서 발생되는 음의 전압(VNV)을 2단계 차동 증폭기의 전류 소스인 NMOS 트랜지스터(N27,N28)의 소스단에 공급한다.

이와 같은 제어상태에서 비교부(214)를 구성하고 있는 2 단계 차동 증폭기의 동작은, 기준전압(VREFI)이 NMOS 트랜지스터(N27,N28)에 공급되면서 시작되어진다.

따라서 피드백 된 펌핑전압(VPP)은 펌핑전압 분배기(212)에서 분배되고, 모스 다이오드의 비율에 따라 분배된 전위 레벨 신호를 출력한다. 비교부(214)는 상기 레벨신호와 기준전압을 1단계 차동 증폭기에서 비교한다.

이때 낮은 전원전압(VDD, 약 1.5볼트)의 영향으로, 트랜지스터(P21)를 온 시 키기 위하여 노드(A3) 전압이 내려가게 된다. 이러한 이유로 1단계 차동 증폭기에서 비교되는 레벨 신호와 기준신호의 전위 레벨의 차이가 작게 발생한다. 이와 같이 레벨신호와 기준신호의 전위 레벨의 차이가 작더라도 트랜지스터(N27)의 소스전압이 음의 전압이기 때문에, 노드(B3)의 전압이 충분히 내려갈 수 있으면서 트랜지스터(N25)가 온 동작되어진다.

상기 1단계 차동 증폭기에서 차동 증폭된 피드백된 펌핑전압에 대한 레벨신호는, 2단계 차동 증폭기에서 다시 차동 증폭되어진다. 이와 같이 본 발명에서 2단계 차동 증폭을 수행하는 것은, 출력신호의 게인(GIAN)을 증가시키기 위함이다.

상기와 같이 비교부(214)는, 2단계에 걸쳐서 피드백된 펌핑전압을 기준전압과 차동 증폭하여, 기준전압보다 낮을 때는 로우신호를 출력한다. 이 로우신호가 버퍼링부(216)에서 인버터(IV21)를 거치면서 버퍼링되어 하이신호를 발생하여, 펌핑전압을 높이기 위한 인에이블신호(VPP_EN)를 발생시킨다. 반대로 상기 비교부(214)는, 2단계에 걸쳐서 피드백된 펌핑전압을 기준전압과 차동 증폭하여, 기준전압보다 높을 때는 하우신호를 출력한다. 이 하이신호가 버퍼링부(216)에서 인버터(IV21)를 거치면서 버퍼링되어 로우신호를 발생하여, 펌핑전압을 더 이상 높이지 않도록 디스에이블신호를 발생시킨다.

그리고 본 발명의 펌핑전압 감지회로는, 커런트 미러(P21,P22, 그리고 P23,P24)에 의해서 차동 증폭기의 출력 노드의 전류를 제어하고 있다. 따라서 차동 증폭기의 출력 노드에 흐르는 전류를 커런트 미러의 구성에 의해 최적화 하므로서, 출력 노드의 전압을 안정적으로 제어할 수 있게 된다.

이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 저전압 환경에서, 전류 소스를 안정적으로 제어하여 안정된 펌핑전압을 검출하는 경우에 적용한다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.

도 1은 종래 기술에 따른 반도체 메모리 장치에서 펌핑전압을 발생하는 내부전압 발생회로의 블록 구성도,

도 2는 종래 펌핑전압 발생회로의 펌핑전압 감지회로의 상세 구성도,

도 3은 본 발명의 일 실시예에 따른 펌핑전압 감지회로의 상세 구성도,

도 4는 본 발명의 일 실시예에 따른 펌핑전압 감지회로의 상세 구성도,

도 5는 종래 펌핑전압 감지회로에 대한 시뮬레이션 특성도,

도 6은 본 발명의 펌핑전압 감지회로에 대한 시뮬레이션 특성도.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 전압검출회로 20 : 링 오실레이터

30 : 제어신호발생기 40 : 펌핑회로

212 : 펌핑전압 분배부 214 : 비교부

216 : 버퍼링부 218 : 음의전압발생부

220 : 음의전압발생기 IV21 : 인버터

N21~N30 : NMOS 트랜지스터 P21~P24 : PMOS 트랜지스터

Claims (18)

1. 전류 미러;

   기준전압에 응답하여 상기 전류 미러의 일측 단자의 전류를 제어하기 위한 제 1 스위칭소자;

   피드백 펌핑전압에 응답하여 상기 전류 미러의 타측 단자의 전류를 제어하기 위한 제 2 스위칭소자; 및

   바이어스 전압에 응답하여 상기 상기 전류 미러 및 상기 제 1 및 제 2 스위칭소자에 바이어스 전류를 제공하되, 상기 바이어스 전류를 생성하기 위한 전압원으로서 음의 전압을 공급받는 제 3 스위칭소자

   를 구비하는 펌핑전압 감지회로.
2. 제 1 항에 있어서,

   상기 제 3 스위칭소자는, 상기 제 1 및 제 2 스위칭소자와 음의 전압단 사이에 접속된 것을 특징으로 하는 펌핑전압 감지회로.
3. 제 2 항에 있어서,

   상기 제 3 스위칭소자는, NMOS 트랜지스터인 것을 특징으로 하는 펌핑전압 감지회로.
4. 제 1 항에 있어서,

   펌핑전압을 분배하여 상기 피드백 펌핑전압을 출력하기 위한 펌핑전압분배부를 더 구비하는 것을 특징으로 하는 펌핑전압 감지회로.
5. 제 4 항에 있어서,

   상기 펌핑전압분배부는, 펌핑전압단과 접지전압단 사이에 직렬 연결된 다수의 저항성 소자를 구비하는 것을 특징으로 하는 펌핑전압 감지회로.
6. 제 5 항에 있어서,

   상기 저항성 소자는, 다이오드 접속된 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 펌핑전압 감지회로.
7. 제 1 항에 있어서,

   상기 제 2 스위칭소자는, 상기 피드백 펌핑전압을 게이트 입력으로 하는 NMOS 트랜지스터인 것을 특징으로 하는 펌핑전압 감지회로.
8. 제 1 항에 있어서,

   상기 제 1 스위칭소자는, 상기 기준전압을 게이트 입력으로 하는 NMOS 트랜지스터인 것을 특징으로 하는 펌핑전압 감지회로.
9. 삭제
10. 펌핑전압을 분배하여 피드백 펌핑전압을 출력하기 위한 펌핑전압 분배부; 및

    기준전압을 제 1 입력으로 하고, 상기 피드백 펌핑전압을 제 2 입력으로 하여 차동 증폭하기 위한 제 1 차동 증폭부를 구비하며,

    상기 제 1 차동 증폭부의 바이어스 전류를 생성하기 위한 전압원으로서 음의 전압을 공급하는 것을 특징으로 하는 펌핑전압 감지회로.
11. 제 10 항에 있어서,

    상기 제 1 차동 증폭부의 출력을 제 1 입력으로 하고, 상기 기준전압을 제 2 입력으로 하여 차동 증폭하는 제 2 차동 증폭부를 더 구비하는 것을 특징으로 하는 펌핑전압 감지회로.
12. 제 11 항에 있어서,

    상기 제 2 차동 증폭부의 출력을 버퍼링하는 버퍼링부를 더 구비하는 것을 특징으로 하는 펌핑전압 감지회로.
13. 제 11 항에 있어서,

    상기 제 2 차동 증폭부의 바이어스 전류를 생성하기 위한 전압원으로서 상기 음의 전압을 공급하는 것을 특징으로 하는 펌핑전압 감지회로.
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제

Images