KR100895353B1 - 반도체 패키지 - Google Patents

Abstract

본 발명에 따른 반도체 패키지는 반도체 칩 상에서 모서리, 단자들 배열선 상에 얼라인 키를 형성하고, 그에 대응되는 기판의 위치에 더미 리드(dummy lead)를 형성함으로써, 쓸모없는 영역인 더미 영역을 상기 얼라인 키가 형성된 반도체 칩 상의 모서리 부분만으로 한정할 수 있다.

반도체 칩, 반도체 패키지, 기판, 얼라인, 더미 리드, 리드, 단자

Description

반도체 패키지{Semiconductor package}

본 발명은 반도체 패키지에 관한 것으로서, 반도체 칩에서 쓸모없는 영역인 더미 영역의 면적을 줄여 반도체 칩의 대용량, 소형화가 가능한 반도체 패키지에 관한 것이다.

반도체 패키지의 제작을 위해서는, 다이아몬드 블레이드(diamond blade)를 이용하여 웨이퍼(wafer)를 낱개의 반도체 칩(chip)으로 절단시키는 소잉(sawing) 공정, ILB(Inner Lead Bonding) 툴을 이용하여 소잉한 반도체 칩을 필름 형태의 기판에 붙이는 ILB 공정, ILB 공정을 진행한 반도체 칩을 외부 환경으로부터 보호하기 위하여 반도체 칩의 표면에 액상 수지를 도포하는 패키지 형성 공정을 거치게 된다.

도 1은 반도체 칩과 기판을 접착한 후 상기 기판을 투과하여 촬영한 사진으로서, 상기 반도체 칩(10)은 가장자리 밑면(접착면)에 복수의 단자(11)가 돌출된 상태로 배열되어 있으며, 모서리 부분에는 코너 범프(corner bump)(15)가 형성되어 있고, 접착면의 대각선 방향으로 얼라인 키(13)가 형성되어 있다.

상기 기판(20)은 상기 반도체 칩의 단자(11)에 전기적으로 연결되는 리드(21)가 상기 단자(11)에 대응되게 형성되어 있으며, 상기 코너 범프(15)에 대응되는 위치에 두개의 변을 관통하는 형태로 더미 리드(25)가 형성되어 있다.

이중에서 상기 얼라인 키(13)가 형성되는 영역은 쓸모없는 영역인 더미 영역이 된다. 상기 얼라인 키(13)는 접착시 상기 기판(20)과 맞닿아 압력을 받게 되는데, 이때 상기 얼라인 키(13)가 형성되어 있는 영역에 배선이나 집적회로가 형성된 경우 그 부분이 접착시 가해진 압력에 의하여 깨질 수 있기 때문이다. 상기 배선이나 집적회로의 형성은 얼라인 키(13)가 형성되는 접착면 뿐만이 아니라 여러층으로 형성된 내부층에도 가능하므로, 상기 얼라인 키(13)가 형성된 영역을 더미 영역으로 하는 것은 집적회로의 유용 가능 면적을 줄이는 것이 되므로 바람직하지 못하다. 더구나, 각종 배선이나 집적회로를 상기 얼라인 키(13)가 형성된 영역을 회피하여 설계 및 생산하여야 하므로 제작이 곤란하고 배선이 난이한 문제가 있다.

또한, 상기 코너 범프(15)가 형성되는 영역을 포함하여, 인접한 수개의 단자 들 또한 쓸모없는 더미 영역으로 설정되는 것이 일반적이다. 이는 반도체 칩과 기판의 접착시 가해지는 Z축 방향의 스트레스, 즉, 접착시 가해지는 압력에 의해 플렉시블(flexible)한 상기 기판이 상기 반도체 칩에 붙었다가 복원력에 의해 다시 떨어짐으로 인해 발생되는 문제 및 외부에서 인가되는 스트레스로 인해 발생되는 문제를 방지하기 위한 완충, 완화 부분으로 사용되기 때문이다.

즉, 상기 코너 범프(15) 및 인접한 수개의 단자들은 경우에 따라 상기 기판 과의 접착이 떨어질 수 있으므로, 이에 대비하여 상기 코너 범프(15) 및 인접한 수개의 단자들은 쓸모없는 더미 영역으로 설정하는 것이 일반적이다.

그러나, 이와 같은 더미 영역은 반도체 칩의 유용 영역을 감소시키게 되므로, 이를 줄이는 방안이 필요한 실정이다.

본 발명은 상기와 같은 문제점을 개선하기 위하여 창출된 것으로서, 얼라인 키, 코너 범프, 상기 코너 범프에 인접한 수개의 단자들이 형성된 영역인 쓸모없는 더미 영역을 줄이는 것을 목적으로 한다.

이를 통하여, 반도체 칩의 유용 면적을 늘림으로써, 반도체 칩의 소형화, 대용량화에 기여하고자 한다.

아울러, 반도체 칩의 패턴 설계 및 제작을 용이하게 할 수 있도록 하여 생산성을 향상시키고자 한다.

상기한 목적을 달성하기 위하여 본 발명에 따른 반도체 패키지는 웨이퍼에서 절취되는 반도체 칩; 상기 반도체 칩이 접착되는 기판; 상기 반도체 칩 상에서 모서리, 단자들 배열선 상에 형성된 얼라인 키; 상기 기판 상에서 상기 얼라인 키에 대응되는 모서리 위치에 형성된 더미 리드(dummy lead)를 포함하여 이루어지는 것을 특징으로 한다.

여기서, 상기 얼라인 키는 변곡점이 없는 원형도 가능하나, 적어도 하나 이상의 직각으로 꺾인 형태의 변곡점을 포함하는 것이 얼라인 인식을 위하여 바람직하며, 상기 변곡점은 상기 반도체 칩의 모서리와 마주보는 형태로 형성되는 것이 바람직하다.

또한, 상기 더미 리드는 그 일부 형상이 기판 상의 기판 얼라인 키인 것이 바람직하며, 이를 통하여 별도의 기판 얼라인 키를 기판에 형성하지 않아도 된다.

물론, 상기 기판은 별도의 기판 얼라인 키를 구비할 수도 있다.

한편, 상기 더미 리드는 상기 반도체 칩의 인접한 두 변을 관통하는 형태의 'ㄱ'자 형의 리드로 형성되며, 상기 얼라인 키는 상기 더미 리드의 'ㄱ'자형과 대응되는 형상인 것이 바람직하다.

또한, 상기 더미 리드가 형성되는 영역은 쓸모없는 영역인 더미 영역인 것이 바람직하다.

한편, 상기 반도체 칩과 기판의 접착은 기판을 스테이지에 올려두고, 툴을 이용하여 반도체 칩에 압력을 가하여 상기 기판과 접착시키는 플립칩(flip chip) 방식으로 이루어지는 것이 바람직하다.

이상에서 설명된 바와 같이, 본 발명에 따른 반도체 패키지는 반도체 칩 상에서 모서리, 단자들 배열선 상에 얼라인 키를 형성하고, 그에 대응되는 기판의 위치에 더미 리드(dummy lead)를 형성함으로써, 쓸모없는 영역인 더미 영역을 상기 얼라인 키가 형성된 반도체 칩 상의 모서리 부분만으로 한정할 수 있다.

이를 통하여, 사용이 가능한 유용 영역을 기존 얼라인 키가 형성된 반도체 칩 내부 영역까지 확보할 수 있어 반도체 칩의 대용량화, 소형화가 가능하다. 아울러, 내부 영역에 더미 영역이 존재하지 않음으로써 집적회로의 배치 및 패턴의 형 성이 용이하여 생산성이 향상될 수 있다.

이하, 첨부된 도면을 참조하면서 본 발명의 바람직한 일실시예를 상세히 설명하도록 한다.

도 2는 본 발명의 바람직한 일실시예에 따른 반도체 패키지를 나타낸 개략도로서, 반도체 칩과 기판의 접착 후 우측 상단의 모습을 기판을 투과하여 나타낸 것이다.

도 2를 참조하면, 본 실시예에 따른 반도체 패키지는 웨이퍼에서 절취되는 반도체 칩(110); 상기 반도체 칩(110)이 접착되는 기판(120); 상기 반도체 칩(110) 상에서 모서리, 단자(111)들 배열선 상에 형성된 얼라인 키(113); 상기 기판(120) 상에서 상기 얼라인 키(113)에 대응되는 모서리 위치에 형성된 더미 리드(dummy lead)(123)를 포함하여 이루어져 있다.

상기 반도체 칩(110)은 많은 전자회로 소자가 하나의 기판 위 또는 기판 자체에 분리가 불가능한 상태로 결합되어 있는 초소형 구조의 기능적인 복합적 전자소자 또는 시스템인 집적회로로서, 원판형인 웨이퍼(wafer)로부터 추출되는 것이 일반적이다.

상기 반도체 칩(110)의 일면에는 상기 전자회로 소자에 연결된 단자(111)들이 돌출된 형태로 형성된다.

상기 기판(120)은 도 2에서 백지 부분으로 나타내고 있으며, 상기 반도체 칩(110)이 접착되는 요소로, 상기 반도체 칩(110) 상에 형성된 단자(111)들에 대응되는 리드(121) 및 패턴이 형성되어 있어 접착시 서로 전기적으로 연결이 이루어지게 된다.

현재, 필름 형태의 투명하고 플렉시블(flexible)한 기판이 주로 사용되며, 상기 반도체 칩(110)과의 접착 방식은 스테이지에 상기 반도체 칩(110)을 올려놓고 상기 기판(120)을 상기 반도체 칩(110)의 위치에 맞게 압력을 가하여 접착하는 리드온칩(LOC;Lead On Chip) 방식과, 스테이지에 상기 기판(120)을 올려놓고 상기 반도체 칩(110)을 위치에 맞게 압력을 가하여 접착하는 플립칩(flip-chip) 방식이 사용된다.

상기 얼라인 키(113)는 상기 반도체 칩(110)의 일면에 형성되는 것이 일반적이며, 얼라인 검사의 편의를 위하여 접착면, 즉 단자가 형성된 면에 형성되는 것이 보편적이다.

본 실시예에서는 상기 얼라인 키(113)를 상기 반도체 칩(110) 상에서 모서리, 보다 구체적으로는 상기 반도체 칩(110) 상에서 단자(111)들 배열선 상 구석에 형성하고 있으며, 이는 상기 반도체 칩(110)의 접착면을 도시한 도 3에도 나타나 있다.

즉, 도 1의 우측상단 부분도인 도 4에서 단자(11)들 내측에 형성되어 있던 얼라인 키(13)를 모서리 구석으로 위치 변경하여 형성한 것이 된다.

보통, 도 2 및 3과 같은 형태로 얼라인 키(113)를 모서리 구석에 형성하게 되면, 기존의 코너 범프(15)를 상기 얼라인 키(113)가 대체하는 형태가 되며, 더미 리드(25)는 사용하지 않게 된다.

그러나, 이와 같이 더미 리드(25)를 형성하지 않게 되면, 상기 구석에 형성된 얼라인 키(113)에 인접한 수개의 단자(111 중 113에 인접한 것)가 더미 리드의 역할을 대신 수행하게 되며, 이에 따라 상기 단자(111) 중 사용되지 않는 더미 영역으로 설정되는 단자가 발생하게 된다.

이는 곧 사용이 가능한 유용 영역이 줄어드는 것을 의미하므로, 본 실시예에서는 상기 기판(120) 상에서 상기 얼라인 키(113)에 대응되는 모서리 위치에 더미 리드(dummy lead)(123)를 형성하고 있다. 결과적으로, 단자들 내부에 위치해 있던 얼라인 키를 구석으로 이동시키고, 접착시 플렉시블한 기판의 복원에 따른 문제를 해소하기 위한 수단으로서 더미 리드를 상기 얼라인 키에 대응되는 위치에 형성함으로써, 필요없는 더미 영역을 상기 얼라인 키가 형성된 영역만으로 제한하게 되는 것이다. 상기 더미 리드에 인접한 단자들의 유용 가능 여부는 접착 방식에도 영향을 받게 되는데 이는 후술하기로 한다.

이 경우 몇가지 고려할 사항이 존재하는데, 이에 대해 살펴보기로 하자.

도 5는 얼라인 검사 수행 중 취득되는 영상으로서, 반도체 칩 상에 형성된 얼라인 키(113)와 기판 상에 형성된 기판 얼라인 키(125)가 일정 거리 이격되어 있다. 이와 같이 취득된 영상을 기저장되어 있는 영상과 비교하여 그 오차가 일정범위를 벗어나게 되면 오류로 인식하게 되는데, 도 2의 실시예에서와 같이 얼라인 키(113)와 더미 리드(123)를 같은 위치에 배치하게 되면, 취득되는 영상은 도 6과 같이 된다.

즉, 상기 더미 리드(123)에 의해 가려지는 부분으로 인하여 상기 얼라인 키(113)의 형상을 도 6에서와 같이 전체적으로 관통되어 있는 형상으로 인식하게 된다. 따라서, 도 2의 실시예를 적용한 경우 얼라인 검사 수행시에는 도 6과 같이 중앙이 관통되어 있는 형상을 표준 영상으로서 기저장하고 있어야 한다.

이와 같은 대안은 접착시 투명한 기판을 관통하여 얼라인 검사가 가능한 리드온칩(lead-on chip) 방식에서 필요한 현상으로서, 접착 전에 반도체 칩과 기판의 사이에서 얼라인 키 및 기판 얼라인 키를 각각 촬영하는 플립칩 방식에는 상관이 없다.

한편, 관통되어 있는 형상에 대한 얼라인 검사의 정확성 여부가 문제될 수 있으므로, 얼라인 키와 더미 리드가 겹쳐져서 촬영이 이루어지지 않고 얼라인 키와 기판 얼라인 키가 단독으로 촬영이 이루어지는 플립칩 방식에 적용하는 것이 유리할 수 있다.

참고로, 도 7과 8에 각각 리드온칩 방식과 플립칩 방식에서의 촬영 방법을 나타내었다.

도 7은 스테이지(130) 위에 반도체 칩(110)을 올려놓고, 그 위에 기판(120)을 배치한 다음, 툴(150)에 형성된 카메라(140)를 사용하여 상기 기판(120)을 투과하여 촬영하여 상기 반도체 칩(110) 상에 형성된 얼라인 키(113)과 상기 기판(120) 상에 형성된 기판 얼라인 키(125)를 촬영하게 되며, 도 2의 실시예를 적용할 경우 더미 리드가 상기 얼라인 키(113)를 덮게 되므로, 앞에서 언급한 대안이 요구된다.

도 8은 스테이지(230) 위에 기판(120)을 올려놓고, 그 위에 반도체 칩(110) 을 툴(250)을 이용하여 배치한 다음, 상기 기판(120)과 반도체 칩(110) 사이로 카메라(240)를 삽입하여 얼라인 키(113)와 기판 얼라인 키(125)를 각각 촬영하게 된다. 상기 더미 리드는 기판 상에 형성되어 있을 것이므로, 상기 촬영된 영상에는 얼라인 키(113)와 기판 얼라인 키(125)의 형상이 그대로 나타나게 된다. 또한, 이와 같은 접착 방식은 기판을 스테이지에 올려놓고 접착을 수행하는 관계로 z축 스트레스가 도 7의 방식에 비하여 양호하므로, 더미 리드에 인접한 단자들이 형성된 영역을 유용 영역으로 하고자 하는 경우, 도 7의 방식보다 높은 신뢰성을 제공할 수 있다.

다음으로 고려할 사항이, 반도체 칩 모서리에 배치되는 얼라인 키(113)의 형상이다.

얼라인 키는 원형과 같은 형상도 가능하나, 일반적으로 얼라인 검사 수행시의 인식율을 향상시키기 위해서 90°로 꺾어진 변곡점을 하나 이상 구비하게 되는데, 도 2에서는 상기 변곡점이 상기 반도체 칩의 모서리와 마주보는 형태로 되어 있다. 이는 얼라인 검사 수행시의 오차를 줄이기 위한 것으로서, 이는 상기 반도체 칩의 모서리가 현실적으로 완전한 직선이 아닌데서 기인한 것이다.

원판형태의 웨이퍼에서 다이아몬드 블레이드 등을 이용하여 절삭된 반도체 칩을 확대하여 살펴보면 각 변이 울퉁불퉁하게 형성이 되어 있는 것을 알 수 있다. 이와 같은 울퉁불퉁한 형상은 얼라인 검사 수행시 변곡점으로 인식될 가능성이 존재하므로, 얼라인 검사 수행시에는 상기 반도체 칩의 각 변 부분을 포함하지 않도 록 하는 것이 바람직하다.

그런데, 만약 모서리에 형성된 얼라인 키의 변곡점을 모서리 쪽으로 형성하게 되면, 어쩔 수 없이 상기 반도체 칩의 모서리 부분까지 얼라인 검사 수행 영역에 포함되므로, 얼라인 검사 수행시 오류가 발생될 수 있다. 따라서, 본 실시예에서는 상기 얼라인 키의 변곡점을 모서리에 마주보도록 형성함으로써, 결과적으로 상기 변곡점과 반도체 칩의 변 부분과의 거리를 신뢰성 있는 정도까지 이격시켜 놓았다. 따라서, 반도체 칩의 변을 포함하지 않는 부분에서 변곡점을 포함한 얼라인 검사가 가능하게 된다.

한편, 상기 기판(120)에는 별도의 기판 얼라인 키를 형성하지 않을 수도 있으며, 별도의 기판 얼라인 키 대신 상기 더미 리드(123)의 일정 부분을 기판 얼라인 키로 사용할 수도 있다.

이를 위하여, 상기 더미 리드(123)의 일부분을 상기 반도체 칩(110) 상에 형성된 얼라인 키(113)와 대응되는 형상으로 하는 것이 바람직하다. 기판 얼라인 키로 사용되는 상기 더미 리드(123)와 얼라인 키(113)의 크기 및 형상은 다양하게 변경이 가능하다.

한편, 도 2에서는 상기 기판(120) 상에 형성되는 더미 리드(123)를 상기 반도체 칩(110)의 인접한 두 변을 관통하는 형태의 'ㄱ'자 형의 리드로 형성하고 있으며, 상기 얼라인 키(113)는 상기 더미 리드(123)의 'ㄱ'자형과 대응되는 형상으로 하고 있으나, 다양하게 변경가능함은 물론이다.

요는, 반도체 칩 상의 얼라인 키를 단자 배열선 상의 모서리 구석에 형성하고, 아울러 상기 얼라인 키가 형성되는 영역에 대응되는 위치에 접착될 기판 상의 영역에 더미 리드를 형성하는 것이다.

이와 같이 형성된 얼라인 키 영역, 바꾸어 말해서 더미 리드가 형성된 영역은 쓸모없는 영역인 더미 영역이 된다. 이는 곧 상기 더미 영역을 제외한 반도체 칩 상의 모든 영역이 사용이 가능한 유용 영역임을 의미하게 된다. 구체적으로, 반도체 칩 안쪽에 위치한 얼라인 키 영역, 상기 더미 리드에 인접한 단자들의 영역이 유용이 가능하게 되며, 특히, 상기 얼라인 키 영역부분은 접착면 뿐만 아니라 그 하부의 복수의 층까지 포함하게 되므로, 얼라인 키를 모서리로 변경 배치함으로써 얻을 수 있는 유용 영역은 매우 크다고 할 수 있다.

상기 확보된 유용 영역으로 인하여, 각종 전자회로를 더 갖출 수 있게 되며, 기존 얼라인 키 영역을 회피하여 패턴을 형성하여야 하는 점에서 발생되는 제조상의 어려움, 패턴 회피로 인한 단자들의 제한적 배치 등의 문제가 해소 가능하게 된다.

반도체 칩과 기판의 접착시 얼라인 키가 사용되는 모든 반도체 패키지에 적용이 가능하며, 특히, 플립칩 방식으로 제작되는 반도체 패키지에 적용하는 것이 리드온 칩 방식으로 제작되는 반도체 패키지보다 유리할 것이다.

도 1은 종래의 반도체 칩과 기판을 접착한 후 투명한 상기 기판을 투과하여 촬영한 사진.

도 2는 본 발명의 바람직한 일실시예에 따른 반도체 패키지의 접착 후 모습을 부분적으로 나타낸 개략도.

도 3은 도 2의 반도체 칩의 접착면을 도시한 개략도.

도 4는 도 1의 부분도.

도 5 및 6은 반도체 패키지 접착 전 얼라인 수행시 취득되는 영상을 나타낸 개략도.

도 7 및 8은 반도체 칩과 기판의 접착 방식 및 얼라인 검사 방식을 나타낸 개략도.

*도면의 주요부분에 대한 부호의 설명*

110...반도체 칩 111...단자

113...얼라인 키 120...기판

121...리드 123...더미 리드

125...기판 얼라인 키

Claims (8)

1. 웨이퍼에서 절취되는 반도체 칩;

   상기 반도체 칩이 접착되는 기판;

   상기 반도체 칩 상에서 모서리, 단자들 배열선 상에 형성된 얼라인 키;

   상기 기판 상에서 상기 얼라인 키에 대응되는 모서리 위치에 형성된 더미 리드(dummy lead)

   를 포함하여 이루어지는 반도체 패키지.
2. 청구항 1에 있어서,

   상기 얼라인 키는 적어도 하나 이상의 직각으로 꺾인 형태의 변곡점을 포함하는 것을 특징으로 하는 반도체 패키지.
3. 청구항 2에 있어서,

   상기 변곡점은 상기 반도체 칩의 모서리와 마주보는 형태로 형성되는 것을 특징으로 하는 반도체 패키지.
4. 청구항 1에 있어서,

   상기 더미 리드는 그 일부 형상이 기판 상의 기판 얼라인 키인 것을 특징으로 하는 반도체 패키지.
5. 청구항 1에 있어서,

   상기 기판은 별도의 기판 얼라인 키를 구비하는 것을 특징으로 하는 반도체 패키지.
6. 청구항 1에 있어서,

   상기 더미 리드는 상기 반도체 칩의 인접한 두 변을 관통하는 형태의 'ㄱ'자 형의 리드로 형성되며,

   상기 얼라인 키는 상기 더미 리드의 'ㄱ'자형과 대응되는 형상

   인 것을 특징으로 하는 반도체 패키지.
7. 청구항 1에 있어서,

   상기 더미 리드가 형성되는 영역은 쓸모없는 영역인 더미 영역인 것을 특징으로 하는 반도체 패키지.
8. 청구항 1에 있어서,

   상기 반도체 칩과 기판의 접착은 기판을 스테이지에 올려두고, 툴을 이용하여 반도체 칩에 압력을 가하여 상기 기판과 접착시키는 플립칩(flip chip) 방식으로 이루어지는 것을 특징으로 하는 반도체 패키지.

Images