Nothing Special   »   [go: up one dir, main page]

KR100873081B1 - 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 - Google Patents

박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 Download PDF

Info

Publication number
KR100873081B1
KR100873081B1 KR1020070051994A KR20070051994A KR100873081B1 KR 100873081 B1 KR100873081 B1 KR 100873081B1 KR 1020070051994 A KR1020070051994 A KR 1020070051994A KR 20070051994 A KR20070051994 A KR 20070051994A KR 100873081 B1 KR100873081 B1 KR 100873081B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
source
semiconductor layer
drain regions
Prior art date
Application number
KR1020070051994A
Other languages
English (en)
Other versions
KR20080104756A (ko
Inventor
신현수
모연곤
정재경
박진성
이헌정
정종한
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020070051994A priority Critical patent/KR100873081B1/ko
Priority to US12/155,106 priority patent/US8053773B2/en
Publication of KR20080104756A publication Critical patent/KR20080104756A/ko
Application granted granted Critical
Publication of KR100873081B1 publication Critical patent/KR100873081B1/ko
Priority to US13/289,883 priority patent/US8871566B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 산소를 포함하는 화합물 반도체를 반도체층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 절연 기판 상에 형성된 게이트 전극, 제 1 절연막에 의해 게이트 전극과 절연되며 채널 영역과 소스 및 드레인 영역을 제공하는 반도체층, 채널 영역의 반도체층 상에 형성된 확산 방지막, 수소 이온을 함유하며 소스 및 드레인 영역이 노출되도록 콘택홀이 형성된 제 2 절연막 및 콘택홀을 통해 소스 및 드레인 영역과 접촉되는 소스 및 드레인 전극을 포함하며, 소스 및 드레인 영역에 수소 이온이 함유된다.
화합물 반도체, 소스 및 드레인 영역, 수소 이온, 확산 방지막, 비저항

Description

박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치 {Thin film transistor, method of manufacturing the thin film transistor and flat panel display device having the thin film transistor}
도 1은 본 발명에 따른 박막 트랜지스터를 설명하기 위한 단면도.
도 2a 내지 도 2d는 본 발명에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도.
도 3은 본 발명에 따른 박막 트랜지스터를 구비하는 평판 표시 장치의 일 실시예를 설명하기 위한 사시도.
도 4a 및 도 4b는 본 발명에 따른 박막 트랜지스터를 구비하는 평판 표시 장치의 다른 실시예를 설명하기 위한 평면도 및 단면도.
도 5는 도 4a의 유기전계발광 소자를 설명하기 위한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 110, 120, 210: 기판 11: 버퍼층
12: 게이트 전극 13: 게이트 절연막
14: 반도체층 14a: 채널 영역
14b: 소스 영역 14c: 드레인 영역
15: 확산 방지막 16: 층간 절연막
16a: 수소 이온 17a: 소스 전극
17b: 드레인 전극 100, 200: 표시 패널
111: 게이트 선 112: 데이터 선
113: 화소 영역 114: 박막 트랜지스터
115: 화소 전극 116, 123: 편광판
121: 컬러필터 122: 공통전극
130: 액정층 220: 화소 영역
224: 주사 라인 226: 데이터 라인
228: 패드 230: 비화소 영역
234: 주사 구동부 236: 데이터 구동부
300: 유기전계발광 소자 316: 평탄화층
317: 애노드 전극 318: 화소 정의막
319: 유기 박막층 320: 캐소드 전극
400: 봉지 기판 410: 밀봉재
본 발명은 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것으로, 보다 상세하게는 산소를 포함하는 화합물 반도체를 반도체층으로 하는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치에 관한 것이다.
일반적으로 박막 트랜지스터(Thin Film Transistor)는 채널 영역과 소스 및 드레인 영역을 제공하는 반도체층과, 채널 영역 상부에 형성되며 게이트 절연막에 의해 반도체층과 전기적으로 절연되는 게이트 전극으로 이루어진다.
이와 같이 이루어진 박막 트랜지스터의 반도체층은 대개 비정질 실리콘(Amorphous Silicon)이나 폴리 실리콘(Poly-Silicon)으로 형성되는데, 반도체층이 비정실 실리콘으로 형성되면 이동도(mobility)가 낮아 고속으로 동작되는 구동 회로의 구현이 어려우며, 폴리실리콘으로 형성되면 이동도는 높지만 문턱전압이 불균일하여 별도의 보상 회로가 부가되어야 하는 문제점이 있다.
또한, 저온 폴리 실리콘(Low Temperature Poly-Silicon; LTPS)을 이용한 종래의 박막 트랜지스터 제조 방법은 레이저 열처리 등과 같은 고가의 공정이 포함되고 특성 제어가 어렵기 때문에 대면적의 기판에 적용이 어려운 문제점이 있다.
이러한 문제점을 해결하기 위해 최근에는 화합물 반도체를 반도체층으로 이용하는 연구가 진행되고 있다.
일본공개특허 2004-273614호에는 산화아연(Zinc Oxide; ZnO) 또는 산화아연(ZnO)을 주성분으로 하는 화합물 반도체를 반도체층으로 이용한 박막 트랜지스터가 개시되어 있다.
그러나 화합물 반도체를 반도체층으로 이용하는 기존의 박막 트랜지스터는 반도체층의 비저항이 1×104 ~ 1×106Ω·㎝ 정도로 높기 때문에 소스 및 드레인 영역에 금속 전극이 접촉되는 경우 접촉(contact) 저항이 증가되는 문제점이 있다.
이러한 문제점을 해결하기 위한 하나의 방안으로, 소스 및 드레인 영역의 반도체층에 수소(H) 이온을 주입하여 비저항을 감소시키는 방법이 제안되었으나, 이온 주입 후 실시되는 열처리 과정에서 수소 이온이 채널 영역으로 확산되어 누설전류(leakage current)가 증가되는 문제점이 있다.
본 발명의 목적은 채널 영역으로 수소 이온의 확산이 방지되도록 한 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치를 제공하는 데 있다.
본 발명의 다른 목적은 반도체층과 금속 전극의 접촉 저항을 감소시킬 수 있는 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치를 제공하는 데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 측면에 따른 박막 트랜지스터는 절연 기판, 상기 절연 기판 상에 형성된 게이트 전극, 제 1 절연막에 의해 상기 게 이트 전극과 절연되며 채널 영역과 소스 및 드레인 영역을 제공하는 반도체층, 상기 채널 영역의 상기 반도체층 상에 형성된 확산 방지막, 수소 이온을 함유하며 상기 소스 및 드레인 영역이 노출되도록 콘택홀이 형성된 제 2 절연막, 및 상기 콘택홀을 통해 상기 소스 및 드레인 영역과 접촉되는 소스 및 드레인 전극을 포함하며, 상기 소스 및 드레인 영역에 수소 이온이 함유된 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 일 측면에 따른 박막 트랜지스터의 제조 방법은 절연 기판 상에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 포함하는 상부에 제 1 절연막을 형성하는 단계, 상기 게이트 전극을 포함하는 상기 제 1 절연막 상에 채널 영역, 소스 영역 및 드레인 영역을 제공하는 반도체층을 형성하는 단계, 상기 채널 영역의 상기 반도체층 상에 확산 방지막을 형성하는 단계, 상기 확산 방지막과 상기 반도체층을 포함하는 상부에 수소 이온을 함유하는 제 2 절연막을 형성하는 단계, 상기 제 2 절연막에 함유된 수소 이온을 상기 소스 및 드레인 영역으로 확산시키는 단계, 상기 소스 및 드레인 영역이 노출되도록 상기 제 2 절연막에 콘택홀을 형성하는 단계, 및 상기 콘택홀을 통해 상기 소스 및 드레인 영역과 접촉되도록 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 박막 트랜지스터를 구비하는 평판 표시 장치는 다수의 제 1 도전선과 제 2 도전선에 의해 다수의 화소가 정의되고, 각 화소로 공급되는 신호를 제어하는 박막 트랜지스터 및 상기 박막 트랜지스터와 연결된 제 1 전극이 형성된 제 1 기판, 제 2 전극이 형 성된 제 2 기판, 및 상기 제 1 전극과 제 2 전극 사이의 밀봉된 공간에 주입된 액정층을 포함하고, 상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극, 제 1 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역과 소스 및 드레인 영역을 제공하는 반도체층, 상기 채널 영역의 상기 반도체층 상에 형성된 확산 방지막, 수소 이온을 함유하며 상기 소스 및 드레인 영역이 노출되도록 콘택홀이 형성된 제 2 절연막, 및 상기 콘택홀을 통해 상기 소스 및 드레인 영역과 접촉되는 소스 및 드레인 전극을 포함하며, 상기 소스 및 드레인 영역에 수소 이온이 함유된 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위한 본 발명의 또 다른 일 측면에 따른 박막 트랜지스터를 구비하는 평판 표시 장치는 제 1 전극, 유기 박막층 및 제 2 전극으로 이루어진 유기전계발광 소자와 상기 유기전계발광 소자의 동작을 제어하기 위한 박막 트랜지스터가 형성된 제 1 기판, 및 상기 제 1 기판에 대향되도록 배치된 제 2 기판을 포함하고, 상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극, 제 1 절연막에 의해 상기 게이트 전극과 절연되며 채널 영역과 소스 및 드레인 영역을 제공하는 반도체층, 상기 채널 영역의 상기 반도체층 상에 형성된 확산 방지막, 수소 이온을 함유하며 상기 소스 및 드레인 영역이 노출되도록 콘택홀이 형성된 제 2 절연막, 및 상기 콘택홀을 통해 상기 소스 및 드레인 영역과 접촉되는 소스 및 드레인 전극을 포함하며, 상기 소스 및 드레인 영역에 수소 이온이 함유된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이하의 실시예는 이 기술 분야에서 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 기술되는 실시예에 한정되는 것은 아니다.
도 1은 본 발명의 바람직한 실시예에 따른 박막 트랜지스터를 설명하기 위한 단면도이다.
절연물로 이루어진 기판(10) 상에 버퍼층(11)이 형성되고, 버퍼층(11) 상에 게이트 전극(12)이 형성된다. 게이트 전극(12)을 포함하는 상부에는 게이트 절연막(13)에 의해 게이트 전극(12)과 전기적으로 절연되며, 채널 영역(14a), 소스 영역(14b) 및 드레인 영역(14c)을 제공하는 반도체층(14)이 형성된다. 반도체층(14)은 산소(O) 이온을 포함하는 화합물 반도체로서, 산화아연(ZnO)이나, 갈륨(Ga), 인듐(In), 스태늄(Sn) 등이 도핑된 산화아연(ZnO)을 주성분으로 하는 화합물 반도체 등으로 형성될 수 있다.
채널 영역(14a)의 반도체층(14) 상에는 확산 방지막(15)이 형성되고, 확산 방지막(15)과 반도체층(14)을 포함하는 상부에는 소스 및 드레인 영역(14b 및 14c)이 노출되도록 콘택홀이 형성된 층간 절연막(16)이 형성되며, 층간 절연막(16) 상에는 콘택홀을 통해 소스 및 드레인 영역(14b 및 14c)과 접촉되는 소스 및 드레인 전극(17a 및 17b)이 형성된다. 확산 방지막(15)은 금속을 포함하는 질화물, 탄화물 또는 삼원계 물질로 형성될 수 있고, 절연막(16)은 수소(H) 이온(16a)을 함유하는 질화물 예를 들어, 실리콘 질화물(SiNx) 등으로 형성될 수 있으며, 소스 및 드레인 영역(14b 및 14c)에는 수소 이온(16a)이 함유된다.
확산 방지막(15)으로 사용할 수 있는 금속을 포함하는 질화물로는 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W) 등으로 이루어진 군에서 선택된 금속을 포함하는 질화물 예를 들어, 티타늄 질화물(TiN) 등이 있고, 탄화물로는 TiC, TaC 등이 있으며, 삼원계 물질로는 TiSN, TaSiN, WBN 등이 있다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 절연 기판(10) 상에 게이트 전극(12)을 형성한 후 게이트 전극(12)을 포함하는 상부에 수소 이온이 함유되지 않거나, 미량으로 함유된 게이트 절연막(13)을 형성한다. 다른 실시예로서, 게이트 전극(12)을 형성하기 전에 수소 이온이 함유되지 않은 절연물로 버퍼층(11)을 형성할 수 있다.
도 2b를 참조하면, 게이트 전극(12)을 포함하는 게이트 절연막(13) 상에 채널 영역(14a), 소스 영역(14b) 및 드레인 영역(14c)을 제공하는 반도체층(14)을 형성하고, 채널 영역(14a)의 반도체층(14) 상에 확산 방지막(15)을 형성한다. 반도체층(14)은 산소 이온을 포함하는 화합물 반도체로서, 산화아연(ZnO)이나, 갈륨(Ga), 인듐(In), 스태늄(Sn) 등이 도핑된 산화아연(ZnO)을 주성분으로 하는 화합물 반도체 등으로 형성할 수 있으며, 확산 방지막(15)은 상기한 금속을 포함하는 질화물, 탄화물 또는 삼원계 물질 등으로 형성할 수 있다.
도 2c를 참조하면, 확산 방지막(15)과 반도체층(14)을 포함하는 상부에 수소 이온(16a)을 함유하는 질화물 예를 들어, 실리콘 질화물(SiNx) 등으로 층간 절연 막(16)을 형성한다.
이 후 층간 절연막(16)에 함유된 수소 이온(16a)을 소스 및 드레인 영역(14b 및 14c)으로 확산시키기 위해 열처리 공정을 진행한다. 예를 들어, 300℃의 온도에서 1시간 이상 열처리 공정을 실시하면 층간 절연막(16)에 함유된 수소 이온(16a)이 계면부(A 부분)를 통해 소스 및 드레인 영역(14b 및 14c)으로 확산됨에 따라 소스 및 드레인 영역(14b 및 14c)의 비저항이 감소된다. 이 때 확산 방지막(15)에 의해 수소 이온이 채널 영역(14a)으로는 확산되지 못하기 때문에 채널 영역(14a)의 비저항은 거의 변하지 않는다.
도 2d를 참조하면, 소스 및 드레인 영역(14b 및 14c)이 노출되도록 층간 절연막(16)에 콘택홀을 형성한 후 층간 절연막(16) 상에 콘택홀을 통해 소스 및 드레인 영역(14b 및 14c)과 접촉되도록 소스 및 드레인 전극(17a 및 17b)을 형성한다.
상기와 같이 본 발명은 채널 영역(14a)의 반도체층(14) 상에 확산 방지막(15)을 형성하여 층간 절연막(16)에 함유된 수소 이온(16a)을 소스 및 드레인 영역(14b 및 14c)으로 확산시키는 과정에서 수소 이온이 채널 영역(14a)으로 침투되지 않도록 한다. 이 때 본 발명의 효과가 극대화되도록 하기 위해서는 버퍼층(11)과 게이트 절연막(13)을 수소 이온이 포함되지 않은 물질로 형성하여 하부로부터 채널 영역(14a)으로 수소 이온이 침투되지 않도록 하는 것이 바람직하다.
소스 및 드레인 영역(14b 및 14c)의 표면부로 침투된 수소는 도너(shallow donor)로 작용하기 때문에 소스 및 드레인 영역(14b 및 14c)은 비저항 감소에 의해 전도도가 향상될 수 있으며, 채널 영역(14a)으로는 수소 이온의 확산이 방지되기 때문에 채널 영역(14a)의 비저항은 거의 변화되지 않는다. 수소에 의한 반도체층의 비저항 감소에 대해서는 논문(C. G. Van de Walle, "Role of Intentionally Incorporated Hydrogen in Wide-Band-Gap ZnO Thin Film Prepared by Photo-MOCVD Technique", cP772, Physics of Semiconductors : 27 th International Conference on the Physics of Semiconductors)을 참조할 수 있다.
도 3은 본 발명에 따른 박막 트랜지스터를 구비하는 평판 표시 장치의 일 실시예를 설명하기 위한 사시도로서, 화상을 표시하는 표시 패널(100)을 중심으로 개략적으로 설명한다.
표시 패널(100)은 대향하도록 배치된 두 개의 기판(110 및 120)과, 두 개의 기판(110 및 120) 사이에 개재된 액정층(130)으로 이루어지며, 기판(110)에 매트릭스 형태로 배열된 다수의 게이트 선(111)과 데이터 선(112)에 의해 화소 영역(113)이 정의된다. 그리고 게이트 선(111)과 데이터 선(112)이 교차되는 부분의 기판(110)에는 각 화소로 공급되는 신호를 제어하는 박막 트랜지스터(114) 및 박막 트랜지스터(114)와 연결된 화소 전극(115)이 형성된다.
박막 트랜지스터(114)는 도 1과 같은 구조를 가지며, 도 2a 내지 도 2d를 참조하여 설명한 본 발명의 제조 방법에 따라 제조될 수 있다. 예를 들어, 박막 트랜지스터(114)는 도 1과 같이 절연 기판(10) 상에 형성된 게이트 전극(12), 게이트 절연막(13)에 의해 게이트 전극(12)과 절연되며, 채널 영역(14a)과 소스 및 드레인 영역(14b 및 14c)을 제공하는 반도체층(14), 채널 영역(14a)의 반도체층(14) 상에 형성된 확산 방지막(15), 수소 이온을 함유하며 소스 및 드레인 영역(14b 및 14c) 이 노출되도록 콘택홀이 형성된 층간 절연막(16) 및 콘택홀을 통해 소스 및 드레인 영역(14b 및 14c)과 접촉되는 소스 및 드레인 전극(17a 및 17b)을 포함하며, 소스 및 드레인 영역(14b 및 14c)에 수소 이온이 함유된다.
또한, 기판(120)에는 컬러필터(121) 및 공통전극(122)이 형성된다. 그리고 기판(110 및 120)의 배면에는 편광판(116 및 123)이 각각 형성되며, 편광판(116)의 하부에는 광원으로서 백 라이트(도시안됨)가 배치된다.
한편, 표시 패널(100)의 화소 영역(113) 주변에는 표시 패널(100)을 구동시키기 위한 구동부(LCD Drive IC; 도시안됨)가 실장된다. 구동부는 외부로부터 제공되는 전기적 신호를 주사 신호 및 데이터 신호로 변환하여 게이트 선과 데이터 선으로 공급한다.
도 4a 및 도 4b는 본 발명에 따른 박막 트랜지스터를 구비하는 평판 표시 장치의 다른 실시예를 설명하기 위한 평면도 및 단면도로서, 화상을 표시하는 표시 패널(200)을 중심으로 개략적으로 설명한다.
도 4a를 참조하면, 기판(210)은 화소 영역(220)과, 화소 영역(220)을 둘러싸는 비화소 영역(230)으로 정의된다. 화소 영역(220)의 기판(210)에는 주사 라인(224) 및 데이터 라인(226) 사이에 매트릭스 방식으로 연결된 다수의 유기전계발광 소자(300)가 형성되고, 비화소 영역(230)의 기판(210)에는 화소 영역(220)의 주사 라인(224) 및 데이터 라인(226)으로부터 연장된 주사 라인(224) 및 데이터 라인(226), 유기전계발광 소자(300)의 동작을 위한 전원공급 라인(도시안됨) 그리고 패드(228)를 통해 외부로부터 제공된 신호를 처리하여 주사 라인(224) 및 데이터 라인(226)으로 공급하는 주사 구동부(234) 및 데이터 구동부(236)가 형성된다.
도 5를 참조하면, 유기전계발광 소자(300)는 애노드 전극(317) 및 캐소드 전극(320)과, 애노드 전극(317) 및 캐소드 전극(320) 사이에 형성된 유기 박막층(319)으로 이루어진다. 유기 박막층(319)은 정공 수송층, 유기발광층 및 전자 수송층이 적층된 구조로 형성되며, 정공 주입층과 전자 주입층이 더 포함될 수 있다. 또한, 유기전계발광 소자(300)의 동작을 제어하기 위한 박막 트랜지스터와 신호를 유지시키기 위한 캐패시터가 더 포함될 수 있다.
박막 트랜지스터는 도 1과 같은 구조를 가지며, 도 2a 내지 도 2d를 참조하여 설명한 본 발명의 제조 방법에 따라 제조될 수 있다. 예를 들어, 절연 기판(10) 상에 형성된 게이트 전극(12), 게이트 절연막(13)에 의해 게이트 전극(12)과 절연되며, 채널 영역(14a)과 소스 및 드레인 영역(14b 및 14c)을 제공하는 반도체층(14), 채널 영역(14a)의 반도체층(14) 상에 형성된 확산 방지막(15), 수소 이온(16a)을 함유하며 소스 및 드레인 영역(14b 및 14c)이 노출되도록 콘택홀이 형성된 층간 절연막(16) 및 콘택홀을 통해 소스 및 드레인 영역(14b 및 14c)과 접촉되는 소스 및 드레인 전극(17a 및 17b)을 포함하며, 소스 및 드레인 영역(14b 및 14c)에 수소 이온(16a)이 함유된다.
상기와 같이 구성된 박막 트랜지스터를 포함하는 유기전계발광 소자(300)를 도 4a 및 도 5를 통해 보다 상세히 설명하면 다음과 같다.
기판(210) 상에 버퍼층(11)이 형성되고, 화소 영역(220)의 버퍼층(11) 상에 게이트 전극(12)이 형성된다. 이 때 화소 영역(220)에는 게이트 전극(12)과 연결되 는 주사 라인(224)이 형성되고, 비화소 영역(230)에는 화소 영역(220)의 주사 라인(224)으로부터 연장되는 주사 라인(224) 및 외부로부터 신호를 제공받기 위한 패드(228)가 형성될 수 있다.
게이트 전극(12)을 포함하는 상부에는 게이트 절연막(13)에 의해 게이트 전극(12)과 전기적으로 절연되며, 채널 영역(14a), 소스 영역(14b) 및 드레인 영역(14c)을 제공하는 반도체층(14)이 형성된다. 반도체층(14)은 산소 이온을 포함하는 화합물 반도체로서, 산화아연(ZnO)이나, 갈륨(Ga), 인듐(In), 스태늄(Sn) 등이 도핑된 산화아연(ZnO)을 주성분으로 하는 화합물 반도체 등으로 형성될 수 있다.
채널 영역(14a)의 반도체층(14) 상에는 확산 방지막(15)이 형성되고, 확산 방지막(15)과 반도체층(14)을 포함하는 상부에는 소스 및 드레인 영역(14b 및 14c)이 노출되도록 콘택홀이 형성된 층간 절연막(16)이 형성되며, 층간 절연막(16) 상에는 콘택홀을 통해 소스 및 드레인 영역(14b 및 14c)과 접촉되는 소스 및 드레인 전극(17a 및 17b)이 형성된다. 이 때 화소 영역(220)에는 소스 및 드레인 전극(17a 및 17b)과 연결되는 데이터 라인(226)이 형성되고, 비화소 영역(230)에는 화소 영역(220)의 데이터 라인(226)으로부터 연장되는 데이터 라인(226) 및 외부로부터 신호를 제공받기 위한 패드(228)가 형성될 수 있다. 확산 방지막(15)은 금속 이온을 함유하는 질화물 예를 들어, 티타늄 질화물(TiN) 등으로 형성될 수 있고, 절연막(16)은 수소(H) 이온(16a)을 함유하는 질화물 예를 들어, 실리콘 질화물(SiNx) 등으로 형성될 수 있으며, 소스 및 드레인 영역(14b 및 14c)에 수소 이온(16a)이 함유된다.
이 후 전체 상부면에 표면을 평탄화시키기 위한 평탄화층(20)이 형성된다. 그리고 평탄화층(20)에 소스 또는 드레인 전극(17a 또는 17b)의 소정 부분이 노출되도록 비아홀이 형성되고, 비아홀을 통해 소스 또는 드레인 전극(17a 또는 17b)과 연결되는 애노드 전극(317)이 형성된다.
애노드 전극(317)의 일부 영역(발광 영역)이 노출되도록 평탄화층(20) 상에 화소 정의막(318)이 형성되며, 노출된 애노드 전극(317) 상에 유기 박막층(319)이 형성되고, 유기 박막층(319)을 포함하는 화소 정의막(318) 상에 캐소드 전극(320)이 형성된다.
도 4b를 참조하면, 상기와 같이 유기전계발광 소자(300)가 형성된 기판(210) 상부에는 화소 영역(220)을 밀봉시키기 위한 봉지 기판(400)이 배치되며, 밀봉재(410)에 의해 봉지 기판(400)이 기판(210)에 합착되어 표시 패널(200)이 완성된다.
이상에서와 같이 상세한 설명과 도면을 통해 본 발명의 최적 실시예를 개시하였다. 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명은 층간 절연막에 함유된 수소 이온을 소스 및 드레인 영역으로 확산시키는 과정에서 채널 영역의 반도체층 상에 형성된 확산 방지막에 의해 수소 이온이 채널 영역으로 침투되지 않도록 한다. 수소 이온의 확산에 의해 소스 및 드레인 영역의 비저항은 감소되지만, 채널 영역으로는 수소 이온의 확산이 방지되기 때문에 채널 영역의 비저항은 거의 변화되지 않는다. 따라서 소스 및 드레인 영역의 비저항 감소와 채널 영역에서의 누설전류 감소에 의해 소자의 전기적 특성이 향상될 수 있다.

Claims (25)

  1. 절연 기판;
    상기 절연 기판 상에 형성된 게이트 전극;
    상기 게이트 전극을 포함하는 상부에 형성되며, 제 1 절연막에 의해 상기 게이트 전극과 절연되고, 채널 영역과 소스 및 드레인 영역을 제공하는 반도체층;
    상기 채널 영역의 상기 반도체층 상에 형성된 확산 방지막;
    상기 확산 방지막 및 상기 반도체층을 포함하는 상부에 형성되며, 수소 이온을 함유하고, 상기 소스 및 드레인 영역이 노출되도록 콘택홀이 형성된 제 2 절연막; 및
    상기 콘택홀을 통해 상기 소스 및 드레인 영역과 접촉되는 소스 및 드레인 전극을 포함하며,
    상기 소스 및 드레인 영역에 수소 이온이 함유된 박막 트랜지스터.
  2. 제 1 항에 있어서, 상기 반도체층이 산소 이온을 포함하는 화합물 반도체로 이루어진 박막 트랜지스터.
  3. 제 2 항에 있어서, 상기 화합물 반도체가 산화아연(ZnO)인 박막 트랜지스터.
  4. 제 2 항에 있어서, 상기 화합물 반도체가 갈륨(Ga), 인듐(In) 및 스태늄(Sn) 중 하나의 이온이 도핑된 산화아연(ZnO)으로 이루어진 박막 트랜지스터.
  5. 제 1 항에 있어서, 상기 확산 방지막이 금속을 포함하는 질화물, 탄화물 및 삼원계 물질 중 하나로 이루어진 박막 트랜지스터.
  6. 제 5 항에 있어서, 상기 금속은 티타늄(Ti), 탄탈륨(Ta) 및 텅스텐(W)으로 이루어진 군에서 선택되고, 상기 탄화물은 TiC 및 TaC로 이루어진 군에서 선택되며, 상기 삼원계 물질은 TiSN, TaSiN 및 WBN로 이루어진 군에서 선택되는 박막 트랜지스터.
  7. 절연 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함하는 상부에 제 1 절연막을 형성하는 단계;
    상기 게이트 전극을 포함하는 상기 제 1 절연막 상에 채널 영역, 소스 영역 및 드레인 영역을 제공하는 반도체층을 형성하는 단계;
    상기 채널 영역의 상기 반도체층 상에 확산 방지막을 형성하는 단계;
    상기 확산 방지막과 상기 반도체층을 포함하는 상부에 수소 이온을 함유하는 제 2 절연막을 형성하는 단계;
    상기 제 2 절연막에 함유된 수소 이온을 상기 소스 및 드레인 영역으로 확산시키는 단계;
    상기 소스 및 드레인 영역이 노출되도록 상기 제 2 절연막에 콘택홀을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 소스 및 드레인 영역과 접촉되도록 소스 및 드레인 전극을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  8. 제 7 항에 있어서, 상기 반도체층이 산소 이온을 포함하는 화합물 반도체로 이루어진 박막 트랜지스터의 제조 방법.
  9. 제 8 항에 있어서, 상기 화합물 반도체가 산화아연(ZnO)인 박막 트랜지스터의 제조 방법.
  10. 제 8 항에 있어서, 상기 화합물 반도체가 갈륨(Ga), 인듐(In) 및 스태늄(Sn) 중 하나의 이온이 도핑된 산화아연(ZnO)으로 이루어진 박막 트랜지스터의 제조 방법.
  11. 제 7 항에 있어서, 상기 확산 방지막이 금속을 포함하는 질화물, 탄화물 및 삼원계 물질 중 하나로 형성되는 박막 트랜지스터의 제조 방법.
  12. 제 11 항에 있어서, 상기 금속은 티타늄(Ti), 탄탈륨(Ta) 및 텅스텐(W)으로 이루어진 군에서 선택되고, 상기 탄화물은 TiC 및 TaC로 이루어진 군에서 선택되며, 상기 삼원계 물질은 TiSN, TaSiN 및 WBN로 이루어진 군에서 선택되는 박막 트랜지스터의 제조 방법.
  13. 제 7 항에 있어서, 상기 제 2 절연막에 함유된 수소 이온을 상기 소스 및 드레인 영역으로 확산시키기 위해 열처리 공정을 이용하는 박막 트랜지스터의 제조 방법.
  14. 다수의 제 1 도전선과 제 2 도전선에 의해 다수의 화소가 정의되고, 각 화소로 공급되는 신호를 제어하는 박막 트랜지스터 및 상기 박막 트랜지스터와 연결된 제 1 전극이 형성된 제 1 기판;
    제 2 전극이 형성된 제 2 기판; 및
    상기 제 1 전극과 제 2 전극 사이의 밀봉된 공간에 주입된 액정층을 포함하고,
    상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극;
    상기 게이트 전극을 포함하는 상부에 형성되며, 제 1 절연막에 의해 상기 게이트 전극과 절연되고, 채널 영역과 소스 및 드레인 영역을 제공하는 반도체층;
    상기 채널 영역의 상기 반도체층 상에 형성된 확산 방지막;
    상기 확산 방지막 및 상기 반도체층을 포함하는 상부에 형성되며, 수소 이온을 함유하고, 상기 소스 및 드레인 영역이 노출되도록 콘택홀이 형성된 제 2 절연막; 및
    상기 콘택홀을 통해 상기 소스 및 드레인 영역과 접촉되는 소스 및 드레인 전극을 포함하며,
    상기 소스 및 드레인 영역에 수소 이온이 함유된 박막 트랜지스터를 구비하는 평판 표시 장치.
  15. 제 14 항에 있어서, 상기 반도체층이 산소 이온을 포함하는 화합물 반도체로 이루어진 박막 트랜지스터를 구비하는 평판 표시 장치.
  16. 제 15 항에 있어서, 상기 화합물 반도체가 산화아연(ZnO)인 박막 트랜지스터를 구비하는 평판 표시 장치.
  17. 제 15 항에 있어서, 상기 화합물 반도체가 갈륨(Ga), 인듐(In) 및 스태늄(Sn) 중 하나의 이온이 도핑된 산화아연(ZnO)으로 이루어진 박막 트랜지스터를 구비하는 평판 표시 장치.
  18. 제 14 항에 있어서, 상기 확산 방지막이 금속을 포함하는 질화물, 탄화물 및 삼원계 물질 중 하나로 형성되는 박막 트랜지스터를 구비하는 평판 표시 장치.
  19. 제 18 항에 있어서, 상기 금속은 티타늄(Ti), 탄탈륨(Ta) 및 텅스텐(W)으로 이루어진 군에서 선택되고, 상기 탄화물은 TiC 및 TaC로 이루어진 군에서 선택되며, 상기 삼원계 물질은 TiSN, TaSiN 및 WBN로 이루어진 군에서 선택되는 박막 트랜지스터를 구비하는 평판 표시 장치.
  20. 제 1 전극, 유기 박막층 및 제 2 전극으로 이루어진 유기전계발광 소자와, 상기 유기전계발광 소자의 동작을 제어하기 위한 박막 트랜지스터가 형성된 제 1 기판; 및
    상기 제 1 기판에 대향되도록 배치된 제 2 기판을 포함하고,
    상기 박막 트랜지스터는 상기 제 1 기판 상에 형성된 게이트 전극;
    상기 게이트 전극을 포함하는 상부에 형성되며, 제 1 절연막에 의해 상기 게이트 전극과 절연되고, 채널 영역과 소스 및 드레인 영역을 제공하는 반도체층;
    상기 채널 영역의 상기 반도체층 상에 형성된 확산 방지막;
    상기 확산 방지막 및 상기 반도체층을 포함하는 상부에 형성되며, 수소 이온을 함유하고, 상기 소스 및 드레인 영역이 노출되도록 콘택홀이 형성된 제 2 절연막; 및
    상기 콘택홀을 통해 상기 소스 및 드레인 영역과 접촉되는 소스 및 드레인 전극을 포함하며,
    상기 소스 및 드레인 영역에 수소 이온이 함유된 박막 트랜지스터를 구비하는 평판 표시 장치.
  21. 제 20 항에 있어서, 상기 반도체층이 산소 이온을 포함하는 화합물 반도체로 이루어진 박막 트랜지스터를 구비하는 평판 표시 장치.
  22. 제 21 항에 있어서, 상기 화합물 반도체가 산화아연(ZnO)인 박막 트랜지스터를 구비하는 평판 표시 장치.
  23. 제 21 항에 있어서, 상기 화합물 반도체가 갈륨(Ga), 인듐(In) 및 스태늄(Sn) 중 하나의 이온이 도핑된 산화아연(ZnO)으로 이루어진 박막 트랜지스터를 구비하는 평판 표시 장치.
  24. 제 20 항에 있어서, 상기 확산 방지막이 금속을 포함하는 질화물, 탄화물 및 삼원계 물질 중 하나로 형성되는 박막 트랜지스터를 구비하는 평판 표시 장치.
  25. 제 24 항에 있어서, 상기 금속은 티타늄(Ti), 탄탈륨(Ta) 및 텅스텐(W)으로 이루어진 군에서 선택되고, 상기 탄화물은 TiC 및 TaC로 이루어진 군에서 선택되며, 상기 삼원계 물질은 TiSN, TaSiN 및 WBN로 이루어진 군에서 선택되는 박막 트랜지스터를 구비하는 평판 표시 장치.
KR1020070051994A 2007-05-29 2007-05-29 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 KR100873081B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070051994A KR100873081B1 (ko) 2007-05-29 2007-05-29 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US12/155,106 US8053773B2 (en) 2007-05-29 2008-05-29 Thin film transistor, flat panel display device having the same, and associated methods
US13/289,883 US8871566B2 (en) 2007-05-29 2011-11-04 Method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070051994A KR100873081B1 (ko) 2007-05-29 2007-05-29 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20080104756A KR20080104756A (ko) 2008-12-03
KR100873081B1 true KR100873081B1 (ko) 2008-12-09

Family

ID=40095012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070051994A KR100873081B1 (ko) 2007-05-29 2007-05-29 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치

Country Status (2)

Country Link
US (2) US8053773B2 (ko)
KR (1) KR100873081B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102013433A (zh) * 2009-09-04 2011-04-13 三星移动显示器株式会社 有机发光二极管显示器
KR101084192B1 (ko) * 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101680847B1 (ko) * 2009-05-29 2016-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2024005610A1 (ko) * 2022-06-30 2024-01-04 주식회사 에이치피에스피 박막 트랜지스터 및 박막 트랜지스터의 제조 방법

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101596698B1 (ko) * 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101642384B1 (ko) 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
EP3573108A1 (en) * 2009-06-30 2019-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
US8669644B2 (en) * 2009-10-07 2014-03-11 Texas Instruments Incorporated Hydrogen passivation of integrated circuits
KR101056229B1 (ko) 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101101034B1 (ko) 2009-10-27 2011-12-29 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그를 구비하는 유기전계발광 표시 장치
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
US8513720B2 (en) * 2010-07-14 2013-08-20 Sharp Laboratories Of America, Inc. Metal oxide semiconductor thin film transistors
KR101885691B1 (ko) 2010-07-27 2018-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5825895B2 (ja) * 2010-08-06 2015-12-02 株式会社半導体エネルギー研究所 液晶表示装置
KR101891841B1 (ko) * 2010-09-28 2018-08-24 도판 인사츠 가부시키가이샤 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
JP5275521B2 (ja) * 2010-10-07 2013-08-28 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102983141B (zh) 2011-09-02 2015-07-01 乐金显示有限公司 具有氧化物薄膜晶体管的平板显示装置及其制造方法
TWI515910B (zh) * 2011-12-22 2016-01-01 群創光電股份有限公司 薄膜電晶體基板與其製作方法、顯示器
US8981368B2 (en) * 2012-01-11 2015-03-17 Sony Corporation Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
KR101960371B1 (ko) * 2012-02-29 2019-03-20 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN103456738A (zh) * 2012-06-05 2013-12-18 群康科技(深圳)有限公司 薄膜晶体管基板以及显示器
TWI513002B (zh) * 2012-06-05 2015-12-11 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板以及顯示器
CN103472640A (zh) * 2012-06-07 2013-12-25 瀚宇彩晶股份有限公司 液晶显示面板及其制造方法
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
CN103887343B (zh) 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104885230B (zh) 2012-12-25 2018-02-23 株式会社半导体能源研究所 半导体装置
KR102148850B1 (ko) * 2013-01-21 2020-08-28 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9385239B2 (en) * 2013-03-15 2016-07-05 Applied Materials, Inc. Buffer layers for metal oxide semiconductors for TFT
CN103268891B (zh) * 2013-03-28 2016-08-10 北京京东方光电科技有限公司 一种薄膜晶体管、非晶硅平板探测基板及制备方法
KR20140125181A (ko) * 2013-04-18 2014-10-28 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
CN104124277B (zh) 2013-04-24 2018-02-09 北京京东方光电科技有限公司 一种薄膜晶体管及其制作方法和阵列基板
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR20150011702A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치, 및 박막 트랜지스터의 제조 방법
TWI520221B (zh) * 2013-07-25 2016-02-01 中華映管股份有限公司 薄膜電晶體及其製造方法
CN103474471B (zh) * 2013-08-29 2016-05-25 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
TWI532192B (zh) * 2014-02-20 2016-05-01 友達光電股份有限公司 薄膜電晶體及畫素結構
JP6217458B2 (ja) * 2014-03-03 2017-10-25 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
CN104037090B (zh) * 2014-06-19 2016-10-19 深圳市华星光电技术有限公司 氧化物薄膜晶体管结构制作方法及氧化物薄膜晶体管结构
CN104183650A (zh) * 2014-09-10 2014-12-03 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管
CN104282769B (zh) * 2014-09-16 2017-05-10 京东方科技集团股份有限公司 薄膜晶体管的制备方法、阵列基板的制备方法
KR102235076B1 (ko) * 2014-10-08 2021-04-01 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
WO2016098651A1 (ja) * 2014-12-16 2016-06-23 シャープ株式会社 半導体装置、その製造方法、および半導体装置を備えた表示装置
KR102292058B1 (ko) 2015-02-26 2021-08-23 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치
KR102517127B1 (ko) * 2015-12-02 2023-04-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
CN105762154B (zh) 2016-02-24 2018-12-18 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板、显示装置
KR102522595B1 (ko) * 2016-04-29 2023-04-17 삼성디스플레이 주식회사 트랜지스터 패널 및 그 제조 방법
JP6740015B2 (ja) * 2016-06-10 2020-08-12 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
CN107706242B (zh) 2016-08-09 2021-03-12 元太科技工业股份有限公司 晶体管及其制造方法
WO2018125140A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Metal oxide thin film transistors with controlled hydrogen
CN107342298B (zh) * 2017-07-24 2021-01-26 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
KR101997341B1 (ko) * 2017-09-05 2019-10-01 고려대학교 세종산학협력단 박막 트랜지스터 및 그 제조 방법
CN107887275B (zh) * 2017-11-03 2019-07-19 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法
CN107994066B (zh) 2017-12-06 2020-12-04 合肥鑫晟光电科技有限公司 Tft、制作方法、阵列基板、显示面板及装置
CN111244119B (zh) * 2019-12-13 2024-09-10 京东方科技集团股份有限公司 一种探测基板、其制作方法及平板探测器
US11923459B2 (en) * 2020-06-23 2024-03-05 Taiwan Semiconductor Manufacturing Company Limited Transistor including hydrogen diffusion barrier film and methods of forming same
CN112289813B (zh) * 2020-10-29 2022-10-14 湖北长江新型显示产业创新中心有限公司 阵列基板、显示面板及显示装置
CN115117093B (zh) * 2022-06-14 2024-09-27 厦门天马微电子有限公司 显示面板及其制造方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990079258A (ko) * 1998-04-03 1999-11-05 윤종용 엘디디형 다결정 규소 박막 트랜지스터 및 그 제조 방법
KR100352885B1 (ko) * 1993-07-13 2002-09-16 소니 가부시끼 가이샤 액티브 매트릭스 패널용 박막 반도체 장치
JP2002289854A (ja) * 2001-03-23 2002-10-04 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150692A (en) * 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
JP3146113B2 (ja) * 1994-08-30 2001-03-12 シャープ株式会社 薄膜トランジスタの製造方法および液晶表示装置
JP2738315B2 (ja) * 1994-11-22 1998-04-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP3184771B2 (ja) * 1995-09-14 2001-07-09 キヤノン株式会社 アクティブマトリックス液晶表示装置
US5866946A (en) * 1996-05-23 1999-02-02 Kabushiki Kaisha Toshiba Semiconductor device having a plug for diffusing hydrogen into a semiconductor substrate
US6746905B1 (en) * 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
US6365927B1 (en) * 2000-04-03 2002-04-02 Symetrix Corporation Ferroelectric integrated circuit having hydrogen barrier layer
KR100377509B1 (ko) 2000-08-17 2003-03-26 한국과학기술연구원 아연산화물 반도체의 금속배선 형성방법
KR100764050B1 (ko) 2001-01-12 2007-10-08 삼성전자주식회사 반사투과 복합형 액정표시장치 및 그 형성방법
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
KR100536809B1 (ko) * 2004-06-22 2005-12-14 동부아남반도체 주식회사 반도체 소자 및 그 제조 방법
JP4163169B2 (ja) * 2004-10-29 2008-10-08 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US7494902B2 (en) * 2006-06-23 2009-02-24 Interuniversitair Microelektronica Centrum Vzw (Imec) Method of fabricating a strained multi-gate transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100352885B1 (ko) * 1993-07-13 2002-09-16 소니 가부시끼 가이샤 액티브 매트릭스 패널용 박막 반도체 장치
KR19990079258A (ko) * 1998-04-03 1999-11-05 윤종용 엘디디형 다결정 규소 박막 트랜지스터 및 그 제조 방법
JP2002289854A (ja) * 2001-03-23 2002-10-04 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101680847B1 (ko) * 2009-05-29 2016-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9947797B2 (en) 2009-05-29 2018-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102013433A (zh) * 2009-09-04 2011-04-13 三星移动显示器株式会社 有机发光二极管显示器
KR101084192B1 (ko) * 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
US8227804B2 (en) 2010-02-16 2012-07-24 Samsung Mobile Display Co., Ltd. Organic light-emitting display device
WO2024005610A1 (ko) * 2022-06-30 2024-01-04 주식회사 에이치피에스피 박막 트랜지스터 및 박막 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
US20120052636A1 (en) 2012-03-01
US8053773B2 (en) 2011-11-08
US20080303020A1 (en) 2008-12-11
KR20080104756A (ko) 2008-12-03
US8871566B2 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
KR100873081B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100975204B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100941850B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101048996B1 (ko) 박막 트랜지스터 및 그를 구비하는 평판 표시 장치
KR100963003B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100958006B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR20090124527A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101064402B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR101048965B1 (ko) 유기 전계발광 표시장치
TWI524514B (zh) 有機發光顯示裝置之製造方法
KR20110037220A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR20100085331A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR100882677B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR20090105561A (ko) 반도체 장치 및 그를 구비하는 평판 표시 장치
KR100962989B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2019036615A (ja) 表示装置および表示装置の製造方法
KR100941855B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101269723B1 (ko) 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치
KR100986897B1 (ko) 박막 트랜지스터 및 그를 구비하는 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 12