Nothing Special   »   [go: up one dir, main page]

CN104183650A - 一种氧化物半导体薄膜晶体管 - Google Patents

一种氧化物半导体薄膜晶体管 Download PDF

Info

Publication number
CN104183650A
CN104183650A CN201410456678.0A CN201410456678A CN104183650A CN 104183650 A CN104183650 A CN 104183650A CN 201410456678 A CN201410456678 A CN 201410456678A CN 104183650 A CN104183650 A CN 104183650A
Authority
CN
China
Prior art keywords
source
electrode layer
drain
metal electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410456678.0A
Other languages
English (en)
Inventor
司红康
金一琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lu'an City Huahai Electronic Equipment Technology Co Ltd
Original Assignee
Lu'an City Huahai Electronic Equipment Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lu'an City Huahai Electronic Equipment Technology Co Ltd filed Critical Lu'an City Huahai Electronic Equipment Technology Co Ltd
Priority to CN201410456678.0A priority Critical patent/CN104183650A/zh
Publication of CN104183650A publication Critical patent/CN104183650A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种氧化物半导体薄膜晶体管，在所述源漏金属电极层与所述源漏极区域接触的区域引入氢浓度分布。在所述源极金属电极层与所述源极区域界面处，以及所述漏极金属电极与所述漏极区域的界面处引入的氢浓度最高，并且在远离界面处的方向上引入的氢浓度逐渐变小。进一步的，在靠近所述沟道区域的所述源漏区域部分没有覆盖所述源漏极金属电极层，且在所述源漏金属电极层远离所述源漏区域的一端以及沟道区域内没有引入的氢浓度分布，本发明在不导致氧化物薄膜晶体管性能下降的情况下，能够有效降低氧化物半导体薄膜晶体管的串联电阻。

Description

一种氧化物半导体薄膜晶体管
技术领域
本发明涉及一种薄膜晶体管，尤其是一种氧化物半导体薄膜晶体管。
背景技术
薄膜晶体管作为一种场效应半导体器件，在有源阵列显示器驱动等显示领域有着重要的无可替代的运用，半导体活性材料对器件的性能和制造工艺有至关重要的影响，以硅为活性半导体材料的薄膜晶体管往往会存在迁移率低，光敏性强的缺点。以氧化锌为代表的透明宽带隙氧化物半导体材料能够很好的解决硅半导体材料的缺点，作为可用于薄膜晶体管的氧化物半导体材料包括ZnO，MgZnO，Zn-Sn-O, In-Zn-O, SnO, Ga2O3, In-Ga-O, In302, In-Ga-Zn-O等性能优异的材料。但是随着显示领域迅速发展，目前对氧化物半导体薄膜晶体管的特性要求越来越高，例如要求较小的串联电阻，较高的迁移率。 
发明内容
本发明在于解决在不导致氧化物薄膜晶体管性能下降的情况下，降低氧化物半导体薄膜晶体管的串联电阻；
为解决上述技术问题本发明提供一种薄膜晶体管，包括绝缘衬底；位于绝缘衬底上的栅极电极层；位于绝缘衬底上覆盖所述栅极电极层的栅极绝缘层；氧化物半导体层形成于栅极绝缘层上，并包括与栅极电极层正对的沟道区域和位于沟道区域两端的源漏极区域；源漏金属电极层，位于源漏极区域上；其特征在于：在所述源漏金属电极层与所述源漏极区域接触的区域具有引入的氢浓度分布；
进一步的，在所述源极金属电极层与所述源极区域界面处，以及所述漏极金属电极与所述漏极区域的界面处引入的氢浓度最高，并且在远离界面处的方向上引入的氢浓度逐渐变小；
进一步的，在所述源漏金属电极层远离所述源漏区域的一端没有引入的氢浓度分布；
进一步的，在靠近所述沟道区域的所述源漏区域部分没有覆盖所述源漏极金属电极层，并且所述沟道区域内没有引入的氢浓度分布；
进一步的，所述没有覆盖所述源漏极金属电极层的靠近所述沟道区域的所述源漏区域部分的长度为源漏极区域长度的1/8到1/10之间；
进一步的，所述源漏金属电极层选自铝、钛、钼、钕、钇或者钽中的一种；
进一步的，所述氧化物半导体层为Zn-Sn-O、In-Zn-O、In-Ga-O、MgZnO、In2O3层中的一种；
进一步的，所述氧化物半导体层为MgZnO层，侧该MgZnO层通过Sol-Gel法制备得到。 
附图说明
图1-3 本发明氧化物半导体薄膜晶体管在各制备阶段的截面图。 
具体实施方式
本发明能够降低源极电极，漏极电极与氧化物半导体之间的电阻，同时不会影想阈值电压、截止电流以及迁移率；
       参看图3所示的本发明的氧化物半导体薄膜晶体管截面图，晶体管100包括绝缘衬底101，在该绝缘衬底101上沉积有底部栅极层103，绝缘覆盖层102以完全覆盖底部栅极103的形式覆盖在绝缘衬底101上，以起到绝缘隔离的作用，同时作为薄膜晶体管的栅极介质层，该栅极介质层102材料选为硅氧化层。氧化物半导体层104位于该栅极介质层102上，底部栅极103正对的氧化物半导体区域形成为沟道区域1041，沟道区域1041两侧的区域的一侧形成为源极区域1042，沟道区域的另一侧形成为漏极区域1042；源极金属电极105和漏极金属电极105形成于源极区域1042和漏极区域1042上，在靠近沟道区域1041的源极区域1042和漏极区域1042部分没有覆盖源极金属电极层105和漏极金属电极层105，该部分长度（沿沟道长度方向）优选为源漏极区域长度的1/4到1/2之间。在源极金属电极层105与源极区域1042的界面区域，以及在漏极金属电极层105与漏极区域1042的界面区域具有氢离子掺杂。该界面区域在源极金属电极层105与源极区域1042界面处以及漏极金属电极105与漏极区域1042的界面处引入的氢浓度最高，并且在远离界面处的方向上引入的氢浓度逐渐变小，也就是说，引入的氢浓度从源极金属电极层105与源极区域1042的界面处朝着源极金属电极层105的内部逐渐变小，朝着源极区域1042的内部逐渐变小；引入的氢浓度从漏极金属电极层105与漏极区域1042的界面处朝着漏极金属电极层105的内部逐渐变小，朝着漏极区域1042的内部逐渐变小。在源极金属电极层105远离源极区域1042的一端，即通常与布线层接触连接的源极金属电极层区域没有引入的氢分布，也就是说引入的氢浓度分布没有延伸到源极金属电极层105的表面，这样做是为了防止金属电极表面的退化，增强电极的耐候性和稳定性；同样的漏极金属电极层105远离漏极区域1042的一端也没有引入的氢分布。源极区域1042引入的氢分布没有延伸到沟道区1041，即沟道区域1041内没有引入的氢分布，如果引入的氢进入到沟道区则会引起器件性能的衰减，例如会严重影响关断电流和阈值电压，特别是对沟道区的迁移率会产生较严重的影响，工艺上经常使用热处理来驱走沟道区的氢以使沟道区的氧化物半导体更纯净；同样的漏极区域1042引入的氢分布也没有延伸到沟道区1041。同时，在靠近沟道区域的源极区域1042和漏极区域1042部分没有覆盖源极金属电极层105和漏极金属电极层105能够保证源漏金属电极层105与源漏区域1042接触的界面区域引入的氢分布不会进入沟道区域1041；
       一方面，氢的引入会带来优越的源漏电极与氧化物半导体之间的电阻，显著减小器件串联电阻，提高器件效率；令一方面，氢的过多引入或氢引入到不当的位置又会给器件带来负面影响。因此引入的氢在源漏金属电极内的浓度分布，以及在源漏区域的浓度分布对器件性能的平衡起到重要作用，例如在整个源漏金属电极内引入氢分布或是在整个源漏区域引入氢分布，那么氢的引入带来的负面效果将超过正面效果；由于串联电阻的产生在源漏金属电极与源漏区域的界面处显著大于远离该界面处。因此，引入的氢浓度的分布在源漏金属电极与源漏区域的界面处最大，并朝着远离源漏金属电极与源漏区域的界面处的方向上逐渐减小；这样可最大限度的平衡其正面效果和负面效果，整体上提高器件性能；
       下面将描述本发明薄膜晶体管的一种制备工艺以使得本发明更详细的被理解，单需要注意的是该制备工艺紧紧是可实现的一种方式，并不能限定本发明可以通过其他类似的方式实现。图1-3为薄膜晶体管的截面图，在绝缘衬底101上形成底部栅极层103，该栅极层103的形成例如可以使用CVD沉积的方法；在底部栅电极103上形成栅绝缘膜102，该栅绝缘膜102例如可以氧化硅、氧化铝、氧化铪等氧化物绝缘膜，也可以是其他的适用的绝缘膜；在栅极绝缘膜上102形成形成氧化物半导体膜；
该氧化物半导体膜可以通过选用合适的靶材经磁控溅射工艺沉积、Zn-Sn-O、In-Zn-O或者In-Ga-O膜，制备温度在500-600度；也可以通过Sol-Gel法制备具有更高迁移率的MgZnO膜；还可以利用离子束沉积法制备In2O3膜。之后通过刻蚀形成图案化的氧化物半导体层104，氧化物半导体层的厚度优选在20纳米到500纳米之间，其厚度的调节可通过控制溅射工艺参数实现。图案化后的氧化物半导体层104，硼掺杂形成源漏区1042，与栅电极层正对的氧化物半导体膜区域为沟道区域1041；
       在源漏区1042远离沟道区域1041的表面引入氢，但在靠近沟道区域1041的源漏区域1042部分的表面没有引入氢，以隔离氢与沟道，该没有引入氢的部分的长度优选为源漏区域的1/2到1/4之间。氢的引入可以是氢离子表面渗入，此时氢的分布局限在源漏区域1042表面极薄的区域，但不能使用例如含有氢的离子注入等能量高的掺杂方式，这是因为高能量的氢容易引起较大的晶格损伤，并且高能态的氢不会分布在源漏区域1042表面极薄的区域内，这将在之后的工艺中不能形成引入的氢浓度的梯度分布。之后形成图形化的源漏金属电极层105，该源漏金属电极层105在引入有氢离子的源漏区域1042的表面与源漏区域接触。源漏金属电极层105可通过熟知的沉积工艺获得，例如可以是铝、钛、钼或者钕、钇、钽等材料。在形成图形化的源漏金属电极层105之后，对该薄膜晶体管100进行热处理以激活分布在源漏区域表面极薄区域内的氢，并向两侧扩散，以获得所需要的具有引入的氢浓度梯度的氧化物薄膜晶体管，热处理温度优选为350-600摄氏度，更优选为450摄氏度；最后沉积绝缘包覆膜以覆盖氧化物半导体层以及源漏区和源漏电极层。

Claims (9)

1.一种薄膜晶体管，包括绝缘衬底；位于绝缘衬底上的栅极电极层；位于绝缘衬底上覆盖所述栅极电极层的栅极绝缘层；氧化物半导体层形成于栅极绝缘层上，并包括与栅极电极层正对的沟道区域和位于沟道区域两端的源漏极区域；源漏金属电极层，位于源漏极区域上；其特征在于：在所述源漏金属电极层与所述源漏极区域接触的区域引入氢浓度分布。
2.一种薄膜晶体管，包括绝缘衬底；位于绝缘衬底上的栅极电极层；位于绝缘衬底上覆盖所述栅极电极层的栅极绝缘层；氧化物半导体层形成于栅极绝缘层上，并包括与栅极电极层正对的沟道区域和位于沟道区域两端的源漏极区域；源漏金属电极层，位于源漏极区域上；其特征在于：在所述源极金属电极层与所述源极区域界面处，以及所述漏极金属电极与所述漏极区域的界面处引入的氢浓度最高，并且在远离界面处的方向上引入的氢浓度逐渐变小。
3.一种薄膜晶体管，包括绝缘衬底；位于绝缘衬底上的栅极电极层；位于绝缘衬底上覆盖所述栅极电极层的栅极绝缘层；氧化物半导体层形成于栅极绝缘层上，并包括与栅极电极层正对的沟道区域和位于沟道区域两端的源漏极区域；源漏金属电极层，位于源漏极区域上；其特征在于：在所述源漏金属电极层与所述源漏极区域接触的区域具有引入的氢浓度分布，并且在所述源漏金属电极层远离所述源漏区域的一端没有引入的氢浓度分布。
4.如权利要求3所述的薄膜晶体管，在靠近所述沟道区域的所述源漏区域部分没有覆盖所述源漏极金属电极层，并且所述沟道区域内没有引入的氢浓度分布。
5.如权利要求2所述的薄膜晶体管，在靠近所述沟道区域的所述源漏区域部分没有覆盖所述源漏极金属电极层，在所述源漏金属电极层远离所述源漏区域的一端没有引入的氢浓度分布，并且所述沟道区域内没有引入的氢浓度分布。
6.如权利要求4或5所述的薄膜晶体管，所述没有覆盖所述源漏极金属电极层的靠近所述沟道区域的所述源漏区域部分的长度为源漏极区域长度的1/4到1/2之间。
7.如权利要求1-6所述的薄膜晶体管，所述氧化物半导体层为Zn-Sn-O、In-Zn-O、In-Ga-O、MgZnO、In2O3层中的一种。
8.如权利要求7所述的薄膜晶体管，若所述氧化物半导体层为MgZnO层，侧该MgZnO层通过Sol-Gel法制备得到。
9.如权利要求1-8所述的薄膜晶体管，若所述源漏金属电极层选自铝、钛、钼、钕、钇或者钽中的一种。
CN201410456678.0A 2014-09-10 2014-09-10 一种氧化物半导体薄膜晶体管 Pending CN104183650A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410456678.0A CN104183650A (zh) 2014-09-10 2014-09-10 一种氧化物半导体薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410456678.0A CN104183650A (zh) 2014-09-10 2014-09-10 一种氧化物半导体薄膜晶体管

Publications (1)

Publication Number Publication Date
CN104183650A true CN104183650A (zh) 2014-12-03

Family

ID=51964555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410456678.0A Pending CN104183650A (zh) 2014-09-10 2014-09-10 一种氧化物半导体薄膜晶体管

Country Status (1)

Country Link
CN (1) CN104183650A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
CN108962757A (zh) * 2018-07-12 2018-12-07 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303020A1 (en) * 2007-05-29 2008-12-11 Hyun-Soo Shin Thin film transistor, flat panel display device having the same, and associated methods
US20120161122A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102549757A (zh) * 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
WO2013065600A1 (ja) * 2011-11-02 2013-05-10 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示装置
CN103915490A (zh) * 2012-12-31 2014-07-09 三星显示有限公司 薄膜晶体管、包括其的薄膜晶体管阵列面板及其制造方法
CN204243048U (zh) * 2014-09-10 2015-04-01 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管
CN105206677A (zh) * 2015-07-03 2015-12-30 友达光电股份有限公司 氧化物半导体薄膜晶体管及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303020A1 (en) * 2007-05-29 2008-12-11 Hyun-Soo Shin Thin film transistor, flat panel display device having the same, and associated methods
CN102549757A (zh) * 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
US20120161122A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013065600A1 (ja) * 2011-11-02 2013-05-10 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示装置
CN103915490A (zh) * 2012-12-31 2014-07-09 三星显示有限公司 薄膜晶体管、包括其的薄膜晶体管阵列面板及其制造方法
CN204243048U (zh) * 2014-09-10 2015-04-01 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管
CN105206677A (zh) * 2015-07-03 2015-12-30 友达光电股份有限公司 氧化物半导体薄膜晶体管及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
CN108962757A (zh) * 2018-07-12 2018-12-07 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示基板、显示装置
WO2020010768A1 (en) * 2018-07-12 2020-01-16 Boe Technology Group Co., Ltd. Thin film transistor, display panel, and method of fabricating thin film transistor

Similar Documents

Publication Publication Date Title
CN103632973B (zh) 半导体器件及其制造方法
WO2016008226A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示设备
US9082793B1 (en) IGZO devices with reduced threshhold voltage shift and methods for forming the same
CN105097841A (zh) Tft基板的制作方法及tft基板
US10141434B2 (en) Complementary tunneling field effect transistor and manufacturing method therefor
US9722049B2 (en) Methods for forming crystalline IGZO with a seed layer
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN104576382A (zh) 一种非对称FinFET结构及其制造方法
US20150270399A1 (en) Semiconductor structure and method for manufacturing the same
US20150187956A1 (en) IGZO Devices with Increased Drive Current and Methods for Forming the Same
CN104966697A (zh) Tft基板结构及其制作方法
CN104183650A (zh) 一种氧化物半导体薄膜晶体管
CN103618004A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104347707B (zh) 一种mosfet结构及其制造方法
CN204243048U (zh) 一种氧化物半导体薄膜晶体管
CN108288606A (zh) 一种薄膜晶体管阵列基板及制造方法和显示面板
CN103531592A (zh) 高迁移率低源漏电阻的三栅控制型无结晶体管
CN104733536B (zh) 薄膜晶体管及其制造方法
CN105633171A (zh) 一种薄膜晶体管及其制作方法、显示装置
US9614095B2 (en) Semiconductor device
CN103123899B (zh) FinFET器件制造方法
CN104900708B (zh) 一种改善漏极电流的薄膜晶体管
US9147762B2 (en) Semiconductor device and method for manufacturing the same
CN104201111A (zh) 一种氧化物半导体薄膜晶体管的制备方法
CN204243049U (zh) 一种氧化物半导体薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20141203

WD01 Invention patent application deemed withdrawn after publication