Nothing Special   »   [go: up one dir, main page]

KR100823844B1 - 반도체 소자의 패턴 형성방법 - Google Patents

반도체 소자의 패턴 형성방법 Download PDF

Info

Publication number
KR100823844B1
KR100823844B1 KR1020060131439A KR20060131439A KR100823844B1 KR 100823844 B1 KR100823844 B1 KR 100823844B1 KR 1020060131439 A KR1020060131439 A KR 1020060131439A KR 20060131439 A KR20060131439 A KR 20060131439A KR 100823844 B1 KR100823844 B1 KR 100823844B1
Authority
KR
South Korea
Prior art keywords
etching material
line
etching
oxide film
forming
Prior art date
Application number
KR1020060131439A
Other languages
English (en)
Inventor
정은수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060131439A priority Critical patent/KR100823844B1/ko
Application granted granted Critical
Publication of KR100823844B1 publication Critical patent/KR100823844B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 미세패턴을 형성하도록 한 반도체 소자의 패턴 형성방법에 관한 것이다.
본 발명의 반도체 소자의 패턴 형성 방법은 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계; 상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 산화막을 형성하는 단계; 상기 식각 물질의 상부 표면을 타겟을 상기 산화막의 전면에 평탄화 공정을 실시하는 단계; 상기 제 1 식각 물질 라인 사이에 잔류하는 산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 제거하는 단계; 상기 산화막 중 두께가 얇은 부분을 제거하는 단계; 상기 두께가 얇은 부분이 제거된 산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
포토레지스트, 산화막, 패턴, 마스크

Description

반도체 소자의 패턴 형성방법{METHOD FOR FORMING A PATTERN OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도
도 2a 내지 도 2h는 본 발명의 제 1 실시예에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도
도 3a 내지 도 3h는 본 발명의 제 2 실시예에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도
도 4a 내지 도 4h는 본 발명의 제 3 실시예에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 미세패턴을 형성하도록 한 반도체 소자의 패턴 형성방법에 관한 것이다.
일반적으로 반도체 소자의 고집적화와 고속도화에 따른 패턴 롤의 미세화가 요망되고 있는 가운데, 현재 범용 기술로서 사용되고 있는 광 노광에서는 노광의 파장에 유래하는 본질적인 해상도의 한계에 근접하고 있다. g선(436㎚) 또는 i선(365㎚)을 광원으로 하는 광 노광에서는 일반적으로 0.5㎛의 패턴 롤이 한계로 되어 있고, 이것을 사용하여 제작한 반도체 소자의 집적도는 16M 비트 DRAM에 상당한다.
그러나 LSI의 양산은 이미 이 단계까지 와 있어 더 나은 미세화 기술의 개발이 급선무가 되고 있다.
이와 같은 배경에 이해 차세대의 미세 가공 기술로서 원자외선 리소그래피가 유망시되고 있다. 원자외선 리소그래피는 0.2 내지 0.4㎛의 가공도 가능하며, 광흡수가 낮은 레지스터 재료를 사용했을 경우, 기판에 대하여 수직에 가까운 측벽을 갖는 패턴 형성이 가능해진다.
최근 원자외선을 광원으로 하여 고휘도의 KrF 엑시머 레이저를 이용하는 기술이 주목받고 있다.
한편, 반도체 소자가 점차로 고집적화 됨에 따라 그에 따른 여러 가지 방법 중 소자 격리영역과 소자형성영역 즉, 활성영역의 크기를 축소하는 방법들이 제안되고 있다.
일반적으로 집적회로, 트랜지스터, 액정 또는 다이오드 등의 제조 프로세스에서, 미세한 패턴을 형성하기 위한 포토리소그래피 공정 및/또는 이에 접속하는 전극패턴을 형성하기 위한 에칭공정에서 사용되고 있다.
예를 들면, 반도체 기판위에 원하는 패턴의 반도체층을 형성하는 경우, 우선 반도체 기판 위에 절연막, 배선층 등을 형성하고, 세정한 후, 그 패턴에 적합한 포 토레지스트를 도포한다.
여기서 포토레지스트의 도포에는, 스핀 코트, 스프레이 코트, 딥 코트 등의 방법이 있지만, 웨이퍼를 진공에서 척해서 고속 회전시키면서 하는 스핀 코트가 안정성, 균일성의 점에서 가장 일반적이다.
다음에, 원하는 패턴에 대응한 포토 마스크를 포토레지스트상에 배치해서 자외선을 조사해서 노광(露光)한다. 계속해 현상공정을 통해 소망하는 포토레지스트 패턴을 형성한다.
여기서 상기 현상 방법에는 침적에 의한 것과 스프레이에 의한 것이 있다. 전자에서는 온도, 농도, 경시(經時) 변화 등의 관리가 곤란하지만, 후자에서는 관리는 비교적 용이하다. 현재는 스프레이 방식으로 인 라인화한 장치가 널리 사용된다.
그리고 상기 포토레지스트 패턴을 마스크로 이용하여 상기 층을 선택적으로 제거함으로써 원하는 패턴을 형성할 수 있다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 반도체 소자의 패턴 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래 기술에 의한 반도체 소자의 패턴 형성방법을 나타낸 단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(20)상에 절연막 또는 금속막 등의 식각 물질(30)을 형성하고, 상기 식각 물질(30)상에 포토레지스트(40)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(40)를 선택적으로 패터닝하여 패턴 형성 영역을 정의한다.
도 1b에 도시한 바와 같이, 상기 패터닝된 포토레지스트(40)를 마스크로 이용하여 노출된 상기 식각 물질(30)을 선택적으로 제거하여 물질 패턴(30a)을 형성한다.
도 1c에 도시한 바와 같이, 상기 물질 패턴(30a)을 형성하기 위해 사용된 포토레지스트(40)를 제거하고, 상기 반도체 기판(20)에 세정 공정을 실시하여 식각 공정시 발생된 이물질 등을 제거한다.
종래의 ArF, KrF, F2 등의 광원과 포토레지스트의 패터닝을 통해 이루어지는 포토리소그래피(photolithography) 공정은 게이트(gate)와 같은 미세패턴을 구현하는 데는 여러 가지 한계가 있었다. 광학계의 한계와 포토레지스트 폴리머 자체의 해상력의 한계 등으로 인해 수 ㎚의 단위의 선폭을 구현하기는 매우 힘든 상황이다.
본 발명은 수 ㎚ 단위의 선폭을 형성하도록 한 반도체 소자의 패턴 형성방법을 제공하는데 그 목적이 있다.
본 발명의 반도체 소자의 패턴 형성 방법은 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계; 상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 산화막을 형성하는 단계; 상기 식각 물질의 상부 표면을 타겟을 상기 산화막의 전면에 평탄화 공정을 실시하는 단계; 상기 제 1 식각 물질 라인 사이에 잔류하는 산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 제거하는 단계; 상기 산화막 중 두께가 얇은 부분을 제거하는 단계; 상기 두께가 얇은 부분이 제거된 산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
본 발명의 반도체 소자의 패턴 형성방법은 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계; 상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 제1산화막을 형성하는 단계; 상기 식각 물질의 상부 표면을 타겟을 상기 제1산화막의 전면에 평탄화 공정을 실시하는 단계; 상기 제 1 식각 물질 라인 사이에 잔류하는 제1산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 제거하는 단계; 상기 제1산화막 중 두께가 얇은 부분을 제거하는 단계; 상기 두께가 얇은 부분이 제거된 제1산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계; 상기 제 2 식각 물질 라인을 포함한 식각 물질의 전면에 제2산화막을 형성하는 단계; 상기 식각 물질의 상부 표면을 타겟을 상기 제2산화막의 전면에 평탄화 공정을 실시하는 단계; 상기 제 2 식각 물질 라인 사이에 잔류하는 제2산화막을 마스크로 이용하여 상기 제 2 식각 물질 라인을 제거하는 단계; 상기 제2산화막 중 두께가 얇은 부분을 제거하는 단계; 상기 두께가 얇은 부분이 제거된 제2산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 3 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
본 발명의 반도체 소자의 패턴 형성방법은 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계; 상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 산화막을 형성하는 단계; 상기 식각 물질의 상부 표면을 타겟을 상기 산화막의 전면에 평탄화 공정을 실시하는 단계; 상기 제 1 식각 물질 라인 사이에 잔류하는 산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 상기 산화막이 형성된 위치보다 더 깊게 식각하는 단계; 상기 산화막 중 두께가 얇은 부분을 제거하는 단계; 상기 두께가 얇은 부분이 제거된 산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 패턴 형성방법을 보다 상세히 설명하면 다음과 같다.
도 2a 내지 도 2h는 본 발명의 제 1 실시예에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도이다.
도 2a에 도시한 바와 같이, 절연막 또는 도전막 등의 식각 물질(101)상에 반사 방지막(도시되지 않음)을 형성하고, 상기 반사 방지막상에 포토레지스트(102)를 2500~3000Å 두께로 도포한다.
도 2b에 도시한 바와 같이, 상기 포토레지스트(102)에 ArF 장비를 활용하여 120㎚ 정도의 덴스 라인(dense line)을 구현하도록 노광하고, 상기 노광된 포토레 지스트(102)를 현상하여 패터닝한다.
도 2c에 도시한 바와 같이, 상기 패터닝된 포토레지스트(102)를 마스크로 이용하여 상기 노출된 식각 물질(101)을 RIE(Recess Ion Etching) 혹은 DRIE(Deep silicon etcher using a RIE) 방식을 이용하여 선택적으로 식각하여 제 1 식각 물질 라인(103)을 형성한다.
여기서, 상기 식각 물질(101)의 식각 공정 조건은 CF4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다.
도 2d에 도시한 바와 같이, 상기 포토레지스트(102)를 제거하고, 상기 제 1 식각 물질 라인(103)을 포함한 식각 물질(101)의 전면에 산화막(104)을 형성한다.
여기서, 상기 산화막(104)은 퍼니스(furnace) 장비를 이용하여 습식 산화 공정을 실시하여 상기 식각 물질(101)상에 형성한다.
한편, 상기 퍼니스 장비에서 산화막(104)의 형성은 800℃의 온도에서 60분, 압력은 상압을 유지, 가스로 H 9slm, O 7.5slm, HCL 0.6 slm, 그 두께는 3000± 300Å로 한다.
도 2e에 도시한 바와 같이, 상기 제 1 식각 물질 라인(103)의 상부 표면을 타겟으로 상기 산화막(104)의 전면에 CMP 공정을 실시하여 상기 산화막(104)이 제 1 식각 물질 라인(103)사이에만 남도록 한다.
도 2f에 도시한 바와 같이, 상기 제 1 식각 물질 라인(103) 사이에 잔류하는 산화막(104)을 마스크로 이용하여 상기 제 1 식각 물질 라인(103)을 제거한다.
여기서, 상기 산화막(104)을 마스크로 이용한 상기 제 1 식각 물질 라 인(103)의 식각은 FEP(Front End Processor) 딥(deep)을 통해 10초 이하로 실시한다.
도 2g에 도시한 바와 같이, 상기 산화막(104)을 RIE 통해 두께가 얇은 덴스 라인의 상부를 식각하여 제거한다.
이때 상기 산화막(104)의 선택 식각 조건은 갭(gap)을 27㎜, 압력 55mTorr, RF 파워 600W, CHF3 50sccm, O2 20sccm, 시간 18 ~ 28sec로 진행한다.
도 2h에 도시한 바와 같이, 상기 잔류한 산화막(104)을 마스크로 이용하여 상기 식각 물질(101)을 선택적으로 제거하여 제 2 식각 물질 라인(105)을 형성한다.
여기서, 상기 식각 물질(101)의 식각 공정 조건은 CF4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다.
도 3a 내지 도 3n는 본 발명의 제 2 실시예에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도이다.
도 3a에 도시한 바와 같이, 절연막 또는 도전막 등의 식각 물질(201)상에 반사 방지막(도시되지 않음)을 형성하고, 상기 반사 방지막상에 포토레지스트(202)를 2500~3000Å 두께로 도포한다.
도 3b에 도시한 바와 같이, 상기 포토레지스트(202)에 ArF 장비를 활용하여 120㎚ 정도의 덴스 라인(dense line)을 구현하도록 노광하고, 상기 노광된 포토레지스트(202)를 현상하여 패터닝한다.
도 3c에 도시한 바와 같이, 상기 패터닝된 포토레지스트(202)를 마스크로 이용하여 상기 노출된 식각 물질(201)을 RIE(Recess Ion Etching) 혹은 DRIE(Deep silicon etcher using a RIE) 방식을 이용하여 선택적으로 식각하여 제 1 식각 물질 라인(203)을 형성한다.
여기서, 상기 식각 물질(201)의 식각 공정 조건은 CF4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다.
도 3d에 도시한 바와 같이, 상기 포토레지스트(202)를 제거하고, 상기 제 1 식각 물질 라인(203)을 포함한 식각 물질(201)의 전면에 제1산화막(204)을 형성한다.
여기서, 상기 제1산화막(204)은 퍼니스(furnace) 장비를 이용하여 습식 산화 공정을 실시하여 상기 식각 물질(201)상에 형성한다.
한편, 상기 퍼니스 장비에서 제1산화막(204)의 형성은 800℃의 온도에서 60분, 압력은 상압을 유지, 가스로 H 9slm, O 7.5slm, HCL 0.6 slm, 그 두께는 3000± 300Å로 한다.
도 3e에 도시한 바와 같이, 상기 제 1 식각 물질 라인(203)의 상부 표면을 타겟으로 상기 제1산화막(204)의 전면에 CMP 공정을 실시하여 상기 제1산화막(204)이 제 1 식각 물질 라인(203)사이에만 남도록 한다.
도 3f에 도시한 바와 같이, 상기 제 1 식각 물질 라인(203) 사이에 잔류하는 제1산화막(204)을 마스크로 이용하여 상기 제 1 식각 물질 라인(203)을 제거한다.
여기서, 상기 제1산화막(204)을 마스크로 이용한 상기 제 1 식각 물질 라 인(203)의 식각은 FEP(Front End Processor) 딥(deep)을 통해 10초 이하로 실시한다.
도 3g에 도시한 바와 같이, 상기 제1산화막(204)을 RIE 통해 덴스 라인의 상부를 식각하여 제거한다.
이때 상기 제1산화막(204)의 선택 식각 조건은 갭(gap)을 27㎜, 압력 55mTorr, RF 파워 600W, CHF3 50sccm, O2 20sccm, 시간 18 ~ 28sec로 진행한다.
도 3h에 도시한 바와 같이, 상기 잔류한 제1산화막(204)을 마스크로 이용하여 상기 식각 물질(201)을 선택적으로 제거하여 제 2 식각 물질 라인(205)을 형성한다.
여기서, 상기 식각 물질(201)의 식각 공정 조건은 CF4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다.
도 3i에 도시한 바와 같이, 상기 제1산화막(204)을 제거한다.
그리고, 도 3j에 도시된 바와 같이, 상기 제 2 식각 물질 라인(205)을 포함한 식각 물질(201)의 전면에 제2산화막(206)을 형성한다.
여기서, 상기 제2산화막(206)은 퍼니스(furnace) 장비를 이용하여 습식 산화 공정을 실시하여 상기 식각 물질(201)상에 형성한다.
한편, 상기 퍼니스 장비에서 제2산화막(206)의 형성은 800℃의 온도에서 60분, 압력은 상압을 유지, 가스로 H 9slm, O 7.5slm, HCL 0.6 slm, 그 두께는 3000± 300Å로 한다.
도 3k에 도시한 바와 같이, 상기 제 2 식각 물질 라인(205)의 상부 표면을 타겟으로 상기 제2산화막(206)의 전면에 CMP 공정을 실시하여 상기 제2산화막(206)이 제 2 식각 물질 라인(205)사이에만 남도록 한다.
도 3l에 도시한 바와 같이, 상기 제2산화막(206)을 RIE 통해 덴스 라인의 상부를 식각하여 제거한다.
이때 상기 제2산화막(206)의 선택 식각 조건은 갭(gap)을 27㎜, 압력 55mTorr, RF 파워 600W, CHF3 50sccm, O2 20sccm, 시간 18 ~ 28sec로 진행한다.
도 3m에 도시한 바와 같이, 상기 제 2 식각 물질 라인(205) 사이에 잔류하는 제2산화막(206)을 마스크로 이용하여 상기 제 2 식각 물질 라인(205)을 제거한다.
여기서, 상기 제2산화막(206)을 마스크로 이용한 상기 제 2 식각 물질 라인(205)의 식각은 FEP(Front End Processor) 딥(deep)을 통해 10초 이하로 실시한다.
도 3n에 도시한 바와 같이, 상기 잔류한 제2산화막(206)을 마스크로 이용하여 상기 식각 물질(201)을 선택적으로 제거하여 제 3 식각 물질 라인(207)을 형성한다.
여기서, 상기 식각 물질(201)의 식각 공정 조건은 CF4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다.
도 4a 내지 도 4h는 본 발명의 제 3 실시예에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정 단면도이다.
도 4a에 도시한 바와 같이, 절연막 또는 도전막과 같은 식각 물질(301)상에 반사 방지막(도시되지 않음)을 형성하고, 상기 반사 방지막상에 포지티브 포토레지스트(302)를 2000 ~ 3000Å의 두께로 도포한 후, ArF 장비를 활용하여 노광 및 현상 공정을 통해 상기 포지티브 포토레지스트(302)를 100㎚이하의 덴스 라인(dense line)을 갖도록 패터닝한다.
도 4b에 도시한 바와 같이, 상기 패터닝된 포지티브 포토레지스트(302)를 포함한 식각 물질(301)의 전면에 네거티브 포토레지스트(303)를 도포한 후, 상기 포지티브 포토레지스트(302)를 노광할 때 사용된 마스크와 동일한 마스크를 사용하여 노광하고 현상하여 상기 네거티브 포토레지스트(303)가 상기 포지티브 포토레지스트(302) 사이에 잔류하도록 패터닝한다.
도 4c에 도시한 바와 같이, 상기 패터닝된 포지티브 포토레지스트(302)와 네거티브 포토레지스트(303)를 마스크로 이용하여 RIE 혹은 DRIE 공정을 통해 상기 식각 물질(301)을 선택적으로 식각하여 제 1 식각 물질 라인(304)을 형성한다.
여기서, 상기 식각 물질(301)의 식각 공정 조건은 CF4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다.
도 4d에 도시한 바와 같이, 상기 포지티브 포토레지스트(302)와 네거티브 포토레지스트(303)를 제거하고, 상기 제 1 식각 물질 라인(304)을 포함한 식각 물질(301)의 전면에 산화막(305)을 형성한다.
여기서, 상기 산화막(305)은 퍼니스(furnace) 장비를 이용하여 습식 산화 공정을 실시하여 상기 식각 물질(301)상에 형성한다.
한편, 상기 퍼니스 장비에서 산화막(305)의 형성은 800℃의 온도에서 60분, 압력은 상압을 유지, 가스로 H 9slm, O 7.5slm, HCL 0.6 slm, 그 두께는 3000± 300Å로 한다.
도 4e에 도시한 바와 같이, 상기 식각 물질(301)의 상부 표면을 타겟으로 상기 산화막(305)의 전면에 CMP 공정을 실시하여 상기 산화막(305)이 상기 제 1 식각 물질 라인(304) 사이에만 남도록 한다.
도 4f에 도시한 바와 같이, 상기 제 1 식각 물질 라인(304) 사이에 잔류하는 산화막(305)을 마스크로 이용하여 상기 제 1 식각 물질 라인(304)을 식각하여 제거한다.
이때 상기 제 1 식각 물질 라인(304)을 제거할 때 오버 식각을 통해 상기 식각 물질(301)도 소정깊이까지 식각이 진행된다.
여기서, 상기 산화막(305)을 마스크로 이용한 상기 제 1 식각 물질 라인(301)의 식각은 FEP(Front End Processor) 딥(deep)을 통해 10초 이하로 실시한다.
도 4g에 도시한 바와 같이, 상기 산화막(305)을 RIE 통해 덴스 라인의 상부를 식각하여 제거한다.
이때 상기 산화막(305)의 선택 식각 조건은 갭(gap)을 27㎜, 압력 55mTorr, RF 파워 600W, CHF3 50sccm, O2 20sccm, 시간 18 ~ 28sec로 진행한다.
이어서, 상기 잔류한 산화막(305)을 마스크로 이용하여 상기 식각 물질(301)을 선택적으로 제거하여 제 2 식각 물질 라인(306)을 형성한다.
여기서, 상기 식각 물질(301)의 식각 공정 조건은 CF4 50sccm, 압력 4mTorr, RF 파워 소스 500W, 바이어스 파워 40W, 시간 10sec로 진행한다.
도 4h에 도시한 바와 같이, 상기 마스크로 사용된 산화막(305)을 제거한다.
한편, 본 발명의 각 실시예서는 일반적인 포토 공정을 통해 형성하는 선폭의 1/2로 하는 선폭을 갖는 패턴을 형성하는 방법을 설명하고 있지만, 산화막의 형성, CMP 공정, 식각 공정 등을 복수회 반복하여 1/4, 1/8 선폭을 갖는 패턴을 형성할 수도 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 패턴 형성방법은 다음과 같은 효과가 있다.
즉, 포토 및 식각 공정을 통해 패턴을 형성하는 것보다 최소 선폭의 1/2의 선폭을 갖는 패턴을 형성함으로써 수 ㎚단위의 선폭을 갖는 패턴을 형성할 수 있다.

Claims (6)

  1. 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계;
    상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 산화막을 형성하는 단계;
    상기 식각 물질의 상부 표면을 타겟으로 하여 상기 산화막의 전면에 평탄화 공정을 실시하는 단계;
    상기 제 1 식각 물질 라인 사이에 잔류하는 산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 제거하는 단계;
    상기 산화막 중 두께가 얇은 부분을 제거하는 단계;
    상기 두께가 얇은 부분이 제거된 산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 패턴 형성방법.
  2. 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계;
    상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 제1산화막을 형성하는 단계;
    상기 식각 물질의 상부 표면을 타겟을 상기 제1산화막의 전면에 평탄화 공정을 실시하는 단계;
    상기 제 1 식각 물질 라인 사이에 잔류하는 제1산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 제거하는 단계;
    상기 제1산화막 중 두께가 얇은 부분을 제거하는 단계;
    상기 두께가 얇은 부분이 제거된 제1산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계;
    상기 제 2 식각 물질 라인을 포함한 식각 물질의 전면에 제2산화막을 형성하는 단계;
    상기 식각 물질의 상부 표면을 타겟을 상기 제2산화막의 전면에 평탄화 공정을 실시하는 단계;
    상기 제 2 식각 물질 라인 사이에 잔류하는 제2산화막을 마스크로 이용하여 상기 제 2 식각 물질 라인을 제거하는 단계;
    상기 제2산화막 중 두께가 얇은 부분을 제거하는 단계;
    상기 두께가 얇은 부분이 제거된 제2산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 3 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 패턴 형성방법.
  3. 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 1 식각 물질 라인을 형성하는 단계;
    상기 제 1 식각 물질 라인을 포함한 식각 물질의 전면에 산화막을 형성하는 단계;
    상기 식각 물질의 상부 표면을 타겟을 상기 산화막의 전면에 평탄화 공정을 실시하는 단계;
    상기 제 1 식각 물질 라인 사이에 잔류하는 산화막을 마스크로 이용하여 상기 제 1 식각 물질 라인을 상기 산화막이 형성된 위치보다 더 깊게 식각하는 단계;
    상기 산화막 중 두께가 얇은 부분을 제거하는 단계;
    상기 두께가 얇은 부분이 제거된 산화막을 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 표면으로부터 소정깊이로 일정한 간격을 갖는 제 2 식각 물질 라인을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 패턴 형성방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 제 1 식각 물질 라인은 상기 식각 물질상에 포토레지스트를 형성하고 상기 포토레지스트를 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  5. 제 3항에 있어서,
    상기 상기 제 1 식각 물질 라인은 상기 식각 물질상에 일정한 간격을 갖도록 포지티브 포토레지스트와 네거티브 포토레지스트를 교번하여 형성하고 상기 포지티브 포토레지스트와 네거티브 포토레지스트를 마스크로 이용하여 상기 식각 물질을 선택적으로 제거하여 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  6. 제 1항 또는 제 3항에 있어서,
    상기 산화막은 상기 식각 물질을 퍼니스 장비에서 습식 산화 처리하여 형성하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
KR1020060131439A 2006-12-20 2006-12-20 반도체 소자의 패턴 형성방법 KR100823844B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060131439A KR100823844B1 (ko) 2006-12-20 2006-12-20 반도체 소자의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131439A KR100823844B1 (ko) 2006-12-20 2006-12-20 반도체 소자의 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR100823844B1 true KR100823844B1 (ko) 2008-04-21

Family

ID=39572076

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131439A KR100823844B1 (ko) 2006-12-20 2006-12-20 반도체 소자의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR100823844B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040052353A (ko) * 2002-12-16 2004-06-23 동부전자 주식회사 반도체 소자 제조방법
KR20050002055A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 스택 구조의 게이트 전극 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040052353A (ko) * 2002-12-16 2004-06-23 동부전자 주식회사 반도체 소자 제조방법
KR20050002055A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 스택 구조의 게이트 전극 형성방법

Similar Documents

Publication Publication Date Title
KR101573286B1 (ko) 반도체 디바이스의 형성에서 교호 스페이서 성막을 이용한 피치 저감 기술 및 이를 포함하는 시스템
KR100823847B1 (ko) 반도체 소자의 패턴 형성방법
JP2008042174A (ja) マスクパターン形成方法
KR100823844B1 (ko) 반도체 소자의 패턴 형성방법
TW201312647A (zh) 形成蝕刻遮罩之方法
KR20050065745A (ko) 반도체 소자의 패턴 형성 방법
JP5573306B2 (ja) フォトマスクブランクの製造方法
KR0140485B1 (ko) 반도체소자의 미세패턴 제조방법
KR100894102B1 (ko) 고집적화된 반도체 메모리소자의 제조방법
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
KR100816210B1 (ko) 반도체 장치 형성 방법
KR100807074B1 (ko) 반도체 소자의 제조 방법
KR100318272B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
KR100521429B1 (ko) 반도체 소자 제조 방법
KR20010046749A (ko) 반도체 소자의 노드 콘택 형성방법
KR100752172B1 (ko) 콘택홀 형성 방법
KR20000066421A (ko) 반도체 미세패턴 형성방법
KR20020002573A (ko) 반도체소자의 미세패턴 형성방법
CN115775726A (zh) 半导体结构的形成方法
KR20050064265A (ko) 반도체 소자의 절연막 패터닝 방법
KR20010064456A (ko) 반도체소자의 콘택 형성방법
KR20090027442A (ko) 반도체 소자 형성 방법
KR20050048126A (ko) 반도체 소자의 게이트 형성방법
KR19980054470A (ko) 포토레지스트 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061220

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071117

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080410

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080414

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080414

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110322

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120319

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee