Nothing Special   »   [go: up one dir, main page]

KR100801369B1 - 유전체 막을 증착시키는 방법 - Google Patents

유전체 막을 증착시키는 방법 Download PDF

Info

Publication number
KR100801369B1
KR100801369B1 KR1020010035740A KR20010035740A KR100801369B1 KR 100801369 B1 KR100801369 B1 KR 100801369B1 KR 1020010035740 A KR1020010035740 A KR 1020010035740A KR 20010035740 A KR20010035740 A KR 20010035740A KR 100801369 B1 KR100801369 B1 KR 100801369B1
Authority
KR
South Korea
Prior art keywords
silicon carbide
layer
range
silicon
sccm
Prior art date
Application number
KR1020010035740A
Other languages
English (en)
Other versions
KR20020010073A (ko
Inventor
스리니바스디. 네마니
리-퀸 시아
디안 수기아토
엘리 이예
핑 슈
프란시마 캄파나-슈미트
지아 리
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20020010073A publication Critical patent/KR20020010073A/ko
Application granted granted Critical
Publication of KR100801369B1 publication Critical patent/KR100801369B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 집적회로 제조 공정에 사용되는 실리콘 카바이드 층을 형성하는 방법이 제공된다. 실리콘 카바이드 층은 전계하에서 실리콘 소스, 탄소 소스 및 도펀트를 포함하는 기체 혼합물을 반응시킴으로써 형성된다. 증착된 실리콘 카바이드 층은 기체 혼합물내에 존재하는 도펀트의 양에 따라 변경되는 압축율을 가진다.

Description

유전체 막을 증착시키는 방법{METHOD OF DEPOSITING DIELECTRIC FILMS}
본 발명은 첨부 도면과 함께 하기의 상세한 설명을 고려하여 보다 잘 이해될 것이다.
도 1은 기술되는 실시예에서 사용될 수 있는 장치의 모형도를 도시한다.
도 2a-2e는 하드마스크로서 실리콘 카바이드 층을 통합하는 집적회로 제작의 다른 단계에서의 기판 구조의 개략적인 단면도이다.
도 3a-3g는 하드마스크로서 실리콘 카바이드 층을 통합하는 집적회로 제작의 다른 단계에서의 다마신 구조의 개략적인 단면도이다.
도 4a-4e는 반사 방지 코팅(ARC)으로서 실리콘 카바이드 층을 통합하는 집적회로 제작의 다른 단계에서의 기판 구조의 개략적인 단면도이다.
본 발명은 실리콘 카바이드 층과 관련되는데, 보다 구체적으로는 실리콘 카바이드 층을 형성하는 방법과 관련된다.
집적 회로는 하나의 칩 위에 수백만개의 구성요소(예를 들어, 트랜지스터, 커패시터 및 저항)를 포함할 수 있는 복합 디바이스로 발전하였다. 칩 설계의 발전은 보다 빠른 회로 및 보다 높은 집적도를 계속적으로 요구한다. 보다 높은 집적도에 대한 요구로 집적회로 구성요소의 치수(dimension)를 줄여야 했다.
집적회로 구성요소의 치수가 감소함에 따라(예를 들어, 서브-미크론 치수), 구성요소를 제조하는데 사용되는 물질이 이러한 구성요소의 전기적 역할을 수행하게 되었다. 예를 들어, 낮은 저항성 금속 상호접속부(예를 들어, 알루미늄 및 구리)는 집적회로 구성요소 사이로의 전도성 경로(conductive path)를 제공한다.
일반적으로, 금속 상호접속부는 벌크 절연 물질에 의해서 전기적으로 서로 절연된다. 인접한 금속 상호접속부 사이의 거리 및/또는 벌크 절연 물질의 두께가 서브-미크론의 치수를 가진다면, 전기용량성 커플링(capacitive coupling)이 잠재적으로 그러한 상호접속부 사이에서 일어난다. 인접한 금속 상호접속부들 사이의 전기용량성 커플링은 혼선(cross talk) 및/또는 집적회로의 전체 성능을 감소시키는 저항-커패시턴스(RC) 지연을 유발할 수 있다.
인접한 금속 상호접속부 사이의 전기용량성 커플링을 감소시키기 위해서, 낮은 유전율을 가지는 벌크 절연 물질(예를 들어, 약 3보다 작은 유전율)이 필요하다. 대체적으로, 약 3 미만의 유전율을 가지는 벌크 유전 물질은 신장성 물질(예를 들어, 약 108 dynes/cm2 보다 큰 신장력)이다. 낮은 유전율을 가지는 벌크 절연 물질로는 그 중에서도 실리콘 이산화물(SiO2), 실리케이트 유리 및 플루오르실리케이트 유리(FSG)를 예로 들 수 있다.
또한, 낮은 유전율(낮은 k) 배리어층은 종종 벌크 절연 물질로부터 금속 상호접속부를 분리한다. 배리어층은 벌크 절연 물질로의 금속의 확산을 최소화한다. 그러한 확산은 집적회로의 전기적 성능에 영향을 주거나 또는 오작동을 유발시킬 수 있으므로, 벌크 절연 물질로의 금속의 확산은 바람직하지 않다.
몇몇의 집적 회로 구성요소는 멀티레벨 상호접속부 구조(예를 들어, 이중 다마신 구조)를 포함한다. 멀티레벨 상호접속부 구조는 둘 이상의 벌크 절연 층, 낮은 유전율 배리어층 및 다층의 금속층을 포함한다. 신장성(tensile)의 벌크 절연 물질이 멀티레벨 상호접속부 구조로 통합될 때, 이러한 상호접속부 구조는 바람직하지 않게는 갈라지고 및/또는 하부의 기판에서 벗겨질 수 있다.
보다 높은 집적회로의 집적도에 대한 요구는 집적회로의 제조에 사용되는 공정에 대한 요구를 또한 부가한다. 예를 들어, 종래의 리소그라피 기술을 사용하는 공정에서, 에너지 민감성 레지스트층은 기판상의 물질층들의 적층물 위에 형성된다. 이러한 다수의 하부 물질층은 UV 빛에 반사된다. 이러한 반사는 에너지 민감성 레지스트 물질에 형성된 라인 및 비아와 같은 형상의 치수를 왜곡할 수 있다.
하부 물질층으로부터의 반사를 최소화하도록 제안된 기술은 반사 방지 코팅(anti-reflective coating, ARC)을 사용한다. ARC는 저항을 패터닝하기 전에 반사 물질층 위에 형성된다. ARC는 저항을 이미지화하는 동안에 하부의 물질층의 반사를 억제하고, 에너지 민감성 레지스트층에 정확한 패턴 복사를 제공한다.
실리콘 카바이드(SiC) 층들은 낮은 유전율(약 5.5 미만의 유전율)을 가질 수 있고, 우수한 금속 확산 배리어들이며, 우수한 광 흡수 특성을 가질 수 있기 때문에, 실리콘 카바이드는 배리어 확산층 및/또는 집적 회로상의 ARC로서 사용되도록 제안되었다.
따라서, 본 발명의 또다른 목적은 낮은 유전율 및 ARC로서 사용되기에 적합한 개선된 막 특성을 가지는 실리콘 카바이드 막을 형성하는 방법을 제공하는 것이다.
집적회로의 제조공정에서 사용하기 위해 실리콘 카바이드 층을 형성하는 방법이 제공된다. 실리콘 카바이드 층은 실리콘 소스, 탄소 소스 및 도펀트를 포함하는 기체 혼합물을 전계의 존재하에서 반응시킴으로서 형성된다. 애즈-증착된 실리콘 카바이드 층은 층 형성 중에 기체 혼합물 내에 존재하는 도펀트의 양에 따라 변경되는 압축율을 가진다.
실리콘 카바이드 층은 집적회로 제조공정에 적합하다. 하나의 집적 회로 제조 공정에서, 실리콘 카바이드 층은, 예를 들어, 이중 다마신 구조와 같은 집적회로 구조물을 제조하기 위해 배리어층 및 하드마스크로서 사용된다. 이러한 실시예에서, 바람직한 제조 공정은 기판 상에 형성된 금속층 위에 실리콘 카바이드 배리어층을 증착시키는 단계를 포함한다. 실리콘 카바이드 배리어층이 기판상에 증착된 후에, 제 1 유전체 층이 그 위에 형성된다. 실리콘 카바이드 하드마스크 층은 제 1 유전체 층 상에 형성된다. 실리콘 카본 하드마스크 층은 그 안에 비아를 형성하도록 패터닝된다. 이에 따라, 제 2의 유전체 층은 패터닝된 실리콘 카바이드 하드마스크 층 상에 형성된다. 제 2의 유전체 층은 그 안에 상호접속부를 형성하도록 패터닝된다. 제 2의 유전체 층에 형성된 상호접속부는 실리콘 카바이드 하드마스크 층에 형성된 비아들상에 위치된다. 제 2의 유전체 층이 패터닝된 후에, 실리콘 카바이드 하드마스크 층에 형성된 비아는 제 1의 유전체 층으로 전달된다. 이에 따라, 이중의 다마신 구조는 전도성 물질로 비아 및 상호접속부를 채움으로써 완성된다.
다른 집적회로 제조공정에서, 실리콘 카바이드 층은 DUV 리소그라피용 반사 방지 코팅(ARC)으로서 사용된다. 이러한 실시예에서, 바람직한 공정은 기판상에 실리콘 카바이드 층을 형성하는 단계를 포함한다. 실리콘 카바이드 층은 약 250nm미만의 파장에서 약 0.1 내지 약 0.6 범위의 흡수 계수(κ) 및 약 1.6 내지 약 2.2 범위의 굴절율(n)을 가진다. 실리콘 카바이드 층의 굴절율(n) 및 흡수 계수(κ)는 조정되는데, 이것들은 SiC 층의 형성 동안에 기체 혼합물의 조성에 따라서 원하는 범위내에서 변경될 수 있다. 실리콘 카바이드 층이 기판상에 형성된 후에, 에너지 민감성 레지스트 물질층이 그 위에 형성된다. 패턴은 약 250nm 미만의 파장에서 에너지 민감성 레지스트 물질에서 형성된다. 이에 따라, 에너지 민감성 레지스트 물질에 형성된 패턴이 실리콘 카바이드 층에 전사된다. 실리콘 카바이드 층이 패터닝된 후에, 이러한 패턴은 임의적으로 기판에 전사된다.
실시예
도 1은 본 명세서에서 기술되는 실시예와 관련된 실리콘 카바이드 층을 증착하는데 사용될 수 있는 웨이퍼 처리 시스템(10)을 나타내는 개략적인 도면이다. 시스템(10)은 대체적으로 공정 챔버(100), 기체 패널(130), 컨트롤 유니트(110) 및 전원공급부(119)와 같은 다른 하드웨어 구성요소(106) 및 진공 펌프(102)를 포함한다. 웨이퍼 처리 시스템(10)의 예는 미국 캘리포니아주 산타 클라라에 위치한 어플라이드 머티리얼스사로부터 상업적으로 이용가능한 DXZTM 챔버와 같은 플라즈마 강화 화학기상증착(PECVD) 챔버를 포함한다.
웨이퍼 프로세싱 시스템(10)에 대한 상세한 설명은 참조문헌 [USP 09/211,998 "High Temperature Chemical Vapor Deposition Chamber" filed on December 14, 1998]에 기술되어 있으며, 그 모든 내용은 본 명세서에 참조로 통합된다. 이 시스템(10)의 특징적 구조는 하기에 간단히 기술된다.
공정 챔버(100)는 일반적으로 지지받침대(150)를 수용하는데, 이 지지받침대는 반도체 웨이퍼(190)와 같은 기판을 지지하는데 사용된다. 이 지지받침대(150)는 대체적으로 변위 메커니즘(미도시)을 이용하여 챔버(100) 내부로 수직 방향으로 움직일 수 있다.
특정한 공정에 따라, 웨이퍼(190)는 SiC 층이 증착되기 전에 원하는 온도로 가열될 수 있다. 예를 들어, 웨이퍼 지지받침대(150)는 내장된 가열 부재(170)에 의해서 가열된다. AC 전원공급기(106)로부터 가열 부재(170)로 전류를 공급함으로써, 받침대(150)는 저항성으로 가열된다. 웨이퍼(190)는 차례로 받침대(150)에 의해서 가열된다.
열전쌍(thermocouple)과 같은 온도 센서(172)는 또한 종래의 방법으로 받침대(150)의 온도를 모니터링하도록 웨이퍼 지지받침대(150)에 내장된다. 측정된 온도는 가열 부재(170)에 공급되는 전원을 조절하기 위해 피드백 루프(feedback loop)에 사용되어, 웨이퍼 온도는 특정 공정 애플리케이션에 적합한 원하는 온도를 유지하거나 상기 원하는 온도로 조절될 수 있다. 받침대는 임의적으로 방사 열(미도시)을 사용하여 가열된다.
진공 펌프(102)는 공정 챔버(100)를 진공처리하고, 챔버(100) 내의 적절한 기체 흐름 및 압력을 유지시키기 위해서 사용된다. 샤워헤드(showerhead, 120)는 웨이퍼 지지받침대(150) 위에 위치하는데, 이 샤워헤드를 통해서 공정 기체가 챔버(100)내로 유입된다. 샤워헤드(120)는 공정의 다른 단계에 사용되는 다양한 기체를 제어하고 공급하는 기체 패널(130)에 연결된다.
샤워헤드(120) 및 웨이퍼 지지받침대(150)는 또한 한 쌍의 이격된 전극을 형성한다. 전계가 이러한 전극들 사이에서 발생할 때, 챔버(100)로 유입된 공정 기체는 점화되어 플라즈마 상태가 된다. 매칭되는 네트워크(미도시)를 통해서 무선 주파수(RF) 전력원(미도시)에 샤워헤드(120)를 연결함으로써 전계가 발생한다. 대안적으로, RF 전력원 및 매칭 네트워크는 웨이퍼 지지받침대(150)에 결합되거나, 또는 샤워헤드(120) 및 웨이퍼 지지받침대(150) 사이에 결합될 것이다.
대안적으로, 전계는 샤워헤드(120)를 혼합 무선 주파수(RF) 전력원(119)에 연결함으로써 발생될 수 있다. 혼합 무선 주파수(RF) 전력원은 참조문헌[USP 6,041,734, "Use of an Asymmetric Waveform to Control Ion Bombardment During Substrate Processing" issued on March 28, 2000]에 상세히 기술되어 있으며, 그 모든 내용은 본 명세서에 참조로서 통합된다.
대체적으로, 컨트롤러 유니트(110)의 제어하에서 혼합 무선 주파수전력원(119)은 낮은 주파수 전력(예를 들어, 약 150KHz에서 약 450KHz 범위의 RF 전력)뿐만 아니라 높은 주파수 전력(예를 들어, 약 10MHz에서 약 15MHz 범위의 RF 전력)을 샤워헤드(120)에 공급한다. 높은 주파수 전력 및 낮은 주파수 전력은 매칭 네트워크(미도시)를 통해서 샤워헤드(120)에 결합된다. 높은 주파수 RF 전력원 및 낮은 주파수 RF 전력원은 임의적으로 웨이퍼 지지받침대(150)에 결합될 수 있고, 또는 하나는 샤워헤드(120)에 결합되고 다른 하나는 웨이퍼 지지받침대(150)에 결합될 수 있다.
플라즈마 강화 화학기상증착(PECVD) 기술은 기판 표면 근처의 반응영역에 전계를 적용함으로써 반응 기체의 여기(excitation) 및/또는 분열을 촉진시켜, 반응종의 플라즈마를 생성한다. 플라즈마 상태에서의 상기 종의 반응은 화학 반응이 발생하기 위해 요구되는 에너지를 감소시키며, PECVD 공정에 요구되는 온도를 낮추는 효과를 가진다.
기체 패널(130)을 통한 기체 흐름의 적절한 제어 및 조정은 질량 유량(mass flow) 컨트롤러(미도시) 및 컨트롤 유니트(110)에 의해서 수행된다. 샤워헤드(120)는 기체 패널(130)에서 나온 공정 기체가 공정챔버(100) 내로 일정하게 유입되고 분배되도록 한다.
도식적으로, 컨트롤 유니트(110)는 중앙처리장치(CPU, 113) 및 지원회로(support circuitry, 114) 및 관련 컨트롤 소프트웨어(116)를 포함하는 메모리를 포함한다. 컨트롤 유니트(110)는 웨이퍼 이송, 기체 유량 제어, 혼합 RF 전력 제어, 온도 제어, 챔버 진공처리 또는 다른 단계와 같은 웨이퍼 처리에 요구되는 수많은 단계의 자동화 제어를 책임진다. 웨이퍼 처리 시스템(10)의 다양한 구성요소들과 컨트롤 유니트(110) 사이의 양방향 통신은 총괄적으로 신호 버스(118)로 참조되는 수많은 신호 케이블을 통해서 처리되는데, 상기 신호버스의 일부가 도 1에 도시되어 있다.
중앙처리장치(CPU, 113)는 서브-프로세서 뿐만 아니라 공정 챔버를 제어하기 위한 산업적 세팅에 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서 중 하나일 수 있다. 컴퓨터는 RAM, ROM, 플로피 디스크 드라이브, 하드 드라이브 또는 근거리 또는 원거리의 다른 형태의 디지털 저장수단과 같은 임의의 적합한 메모리를 사용할 수 있다. 다양한 지원 회로는 종래의 방법으로 프로세서를 지원하기 위해서 CPU에 결합될 수 있다. 요구되는 바와 같은 공정 순서 루틴은 메모리에 저장되거나 원거리에 위치한 제 2의 CPU에 의해서 실행될 수 있다.
기판(190)이 웨이퍼 지지받침대(150) 상에 위치된 후에, 공정 순서 루틴이 실행된다. 실행될 때, 공정 순서 루틴은 일반 목적의 컴퓨터를 상기 챔버 동작을 제어하는 특정 공정 컴퓨터로 변경되어, 증착 공정이 수행된다. 대안적으로, 챔버 동작은 적용된 특정 집적회로 또는 다른 형태의 하드웨어의 실행 또는 하드웨어와 소프트웨어의 결합에 따라 원거리에 위치한 하드웨어를 사용하여 제어될 수 있다.
실리콘 카바이드 층의 형성
일 실시예에서, 실리콘 소스, 탄소 소스 및 도펀트를 포함하는 기체 혼합물을 반응시켜 실리콘 카바이드 층을 형성한다. 실리콘 소스 및 탄소 소스는 일반식 SixCyHz의 유기실란 화합물일 수 있는데, 여기서 x는 약 1 내지 약 2까지의 범위이고, y는 약 1 내지 약 6까지의 범위이고, z는 약 4 내지 약 18까지의 범위이다. 그 중에서도, 예를 들어, 메틸실란(SiCH6), 디메틸실란(SiC2H8), 트리메틸실란(SiC3H10), 테트라메틸실란(SiC4H12) 및 디에틸실란(SiC4H12)이 유기실란 화합물로서 사용될 수 있다. 대안적으로, 실란(SiH4), 디실란(Si2H6), 메탄(CH4) 및 이들의 조합물들이 실리콘 소스 및 탄소 소스로서 사용될 수 있다.
그 중에서도, 암모니아(NH3), 메탄(CH4), 실란(SiH4), 에틸렌(C2H4), 아세틸렌(C2H2), 질소(N2) 또는 이들의 조합물들이 도펀트로서 사용될 수 있다.
기체 혼합물은 불활성 기체를 더 포함할 수 있다. 그 중에서도, 헬륨(He), 아르곤(Ar), 질소(N2) 또는 이들의 조합물들이 불활성 기체로서 사용될 수 있다.
일반적으로, 하기의 증착 공정 파라미터는 실리콘 카바이드 층을 형성하는데 사용될 수 있다. 공정 파라미터는 약 150℃에서 약 450℃까지의 웨이퍼 온도, 약 1torr 내지 약 15torr의 챔버 압력, 약 10sccm 내지 약 2000sccm의 실리콘 소스 및/또는 탄소 소스의 유속, 약 50sccm 내지 약 10,000의 도펀트 유속, 약 1000sccm 미만의 불활성 기체의 유속, 약 300 mils 내지 약 600 mils의 플레이트 간격 및 약 100와트 내지 약 1000와트의 하나 이상의 RF 전력원으로 범위가 정해진다. 추가적으로 기체 혼합물에서 도펀트에 대한 실리콘 소스의 비율은 약 1:1 내지 약 1:100의 비율을 가져야 한다. 상기의 공정 파라미터는 캘리포니아주의 산타 클라라에 위치한 어플라이드 머티리얼스사로부터 이용가능한 증착 챔버에 약 200mm(밀리미터)의 기판상에 이온주입을 할 때, 약 100Å/min 내지 약 3000Å/min의 범위로 실리콘 카바이드 층에 대한 증착 속도를 제공한다.
본 발명의 범위에서 다른 증착 챔버도 사용될 수 있고, 상기에 언급된 파라미터는 실리콘 카바이드 층을 형성하는데 사용되는 특정의 증착 챔버에 따라 변경될 수 있다. 예를 들어, 다른 증착 챔버는 어플라이드 머티리얼스사로부터 이용가능한 증착 챔버보다도 크거나 작은 부피를 가지고, 보다 크거나 작은 기체 유속을 가질 수 있으며, 약 300mm 기판을 수용하도록 구성될 수 있다.
증착된 실리콘 카바이드 층은 층을 형성하는 동안에 기체 혼합물에서 도펀트의 양에 따라 변경되는 압착력을 가진다. 특히, 기체 혼합물 내의 도펀트 농도가 증가함에 따라, 증착된 실리콘 카바이드 층의 압착성 또한 증가한다. 도펀트는 실리콘 카바이드 층내의 불안정한 종(예를 들어, Si-CH2)의 수를 감소시키기 때문에, 실리콘 카바이드 층의 압착성이 증가되는 것으로 여겨진다. 본 명세서에서 사용된 바와 같은 실리콘 카바이드 층의 압착성은 갈라짐 및 벗겨짐에 대한 그것의 저항성의 척도이다. 증착된 실리콘 카바이드 층의 압착성은 약 5×108 dynes/cm2보다 크다.
추가적으로, 질소계 도펀트(예를 들어, NH3, N2)로부터의 일부 질소는 층을 형성하는 동안에 증착된 실리콘 카바이드 층으로 통합될 수 있는 것으로 여겨진다. 이러한 통합은 층을 안정화시켜, 대기압의 조건하에서 수분 및/또는 산소와 적은 반응성을 가지게 된다.
애즈-증착된 실리콘 카바이드 층은 약 5.5 미만의 유전율을 가지고, 그것을 집적회로내에서 배리어층 물질로 사용되기에 적합하게 한다. 실리콘 카바이드 층의 유전율은 그것이 RF 전력에 따라서 변경될 수 있도록 조정될 수 있다. 특히, RF 전력이 증가됨에 따라, 애즈-증착된 실리콘 카바이드 층의 유전율도 또한 증가한다. 추가적으로, 유전율은 기체 혼합물내의 도펀트 농도에 따라 변경될 수 있다. 특히, 도펀트 농도가 증가함에 따라, 증착된 실리콘 카바이드의 유전율은 감소한다.
추가적으로, 애즈-증착된 실리콘 카바이드 층의 누설 전류는 기체 혼합물내의 도펀트의 농도에 따라 변경될 수 있다. 특히, 도펀트 농도가 증가함에 따라, 증착된 실리콘 카바이드 층의 누설 전류는 감소한다. 약 2MV/cm에서의 실리콘 카바이드 층의 누설 전류는 대체로 약 1×10-8A/cm2 미만이다. 예컨대, 암모니아 도핑된 애즈-증착된 실리콘 카바이드 층은 약 2MV/cm(megavolts/centimeter)에서 약 1×10-9A/cm2 미만의 누설 전류를 가진다. 이 정도의 누설전류는 집적회로 상호접속부 구조물들 사이의 혼선을 감소시키는데 적합하다. 실리콘 카바이드 층을 형성하는데 사용되는 선구물질에 의존하여, 종을 포함하는 탄소 및/또는 수소의 기체 방출(outgassing)이 일어날 수 있다. 기체 혼합물내의 도펀트 농도의 증가는 증착된 실리콘 카바이드 층으로부터의 이러한 기체 방출을 줄일 수 있는 것으로 여겨진다.
실리콘 카바이드 층은 약 250nm(나노미터)미만의 파장에서 약 0.1 내지 약 0.6 사이에서 변경될 수 있는 광 흡수 계수(κ)를 가져, DUV 파장에서 반사 방지 코팅(ARC)으로 사용되는데 적합하다. 실리콘 카바이드 층의 흡수 계수는 기체 혼합물의 조성에 따라 변경될 수 있다. 특히, 도펀트 농도가 증가됨에 따라, 애즈-증착된 층의 흡수 계수도 마찬가지로 증가한다.
실리콘 카바이드 층이 형성된 후에, 그것은 불활성 기체로 플라즈마 처리될 수 있다. 헬륨(He), 아르곤(Ar), 질소(N2) 및 이들의 조합물은 불활성 기체로서 사용될 수 있다. 이러한 플라즈마 처리는 대기 조건하에서 수분 및/또는 산소와 보다 적게 반응하게 되어 층을 안정화시키는 것으로 여겨진다.
일반적으로, 하기의 공정 파라미터는 도 1에 도시된 것과 유사한 공정 챔버에서 실리콘 카바이드층을 플라즈마 처리하는데 사용될 수 있다. 공정 파라미터는 약 5torr에서 약 10torr까지의 챔버 압력, 약 1000sccm 내지 약 7000sccm의 불활성 기체 유속, 약 100W 내지 약 1000W의 무선 주파수(RF) 전력으로 범위가 정해진다. 실리콘 카바이드 층은 약 120초 미만의 시간 동안 플라즈마 처리된다.
실리콘 카바이드 캡(cap) 층은 임의적으로 실리콘 카바이드 층 위에 형성될 것이다. 상기에서 기술된 실리콘 카바이드 공정 파라미터에 따라 도펀트 기체의 추가없이 실리콘 카바이드 캡 층이 형성된다. 실리콘 카바이드 캡 층의 두께는 처리의 특정 단계에 따라 변경 가능하다. 대체적으로, 실리콘 카바이드 캡 층은 약 200Å 미만의 두께로 증착된다.
NH3 및 N2 도펀트가 실리콘 및 탄소 소스와 반응할 때, 질소는 실리콘 카바이드 층과 통합되는 것으로 여겨지기 때문에, 도핑되지 않은 실리콘 카바이드 캡 층은 실리콘 카바이드 층과 직접적으로 적용된 포토레지스터 물질 사이의 바람직하지 않은 반응을 감소시키는 것으로 여겨진다. 예를 들어, 몇몇 에너지 민감성 레지스트 물질(예를 들어, Shipley UV5 deep UV resist, JSR M20G deep UV resist)은 수분과 반응하여 아미노 기본기(NH2-)를 형성하며, 내부에 통합된 질소를 가지는 물질위에 레지스트 물질의 "푸팅(footing)"(즉, 그것의 베이스에서 현상된 레지스트 피쳐를 넓힘)을 야기하는 것으로 여겨진다.
집적 회로 제조 공정
A. 실리콘 카바이드 하드마스크
도 2a - 2e는 하드마스크로서 실리콘 카바이드 층을 통합하는 집적회로 제조 공정의 다른 단계에서의 기판(200)의 개략적인 단면도를 도시한다. 일반적으로 기판(200)은 처리가 수행되는 임의의 제품을 나타내며, 기판 구조물(250)은 일반적으로 기판(200)상에 형성된 다른 물질 층과 함께 기판을 제공하는데 사용된다. 프로세싱의 특정 단계에 의존하여, 기판(200)은 실리콘 웨이퍼 또는 실리콘 웨이퍼 상에 형성된 다른 물질층에 대응할 수 있다. 예를 들어, 도 2a는 통상적으로 기판 상에 형성된 물질층(202)을 가지는 기판 구조물(250)의 단면도를 도시한다. 물질층(202)은 산화물(예를 들어, 실리콘 이산화물, 플루오르실리케이트 유리(FSG))일 수 있다. 일반적으로, 기판(200)은 실리콘, 실리사이드, 금속 또는 다른 물질의 층을 포함할 수 있다. 도 2a는 기판이 그 위에 형성된 실리콘 이산화물층을 갖는 실리콘인 일 실시예를 도시한다.
도 2b는 도 2a의 기판 구조물(250) 상에 형성된 실리콘 카바이드 층(204)을 도시한다. 실리콘 카바이드 층(204)은 상기에서 기술된 공정 파라미터에 따라 기판 구조물(250) 위에 형성된다. 실리콘 카바이드 층의 두께는 프로세싱의 특정 단계에 의존하여 변경 가능하다. 대체적으로, 실리콘 카바이드 층은 약 50Å 내지 약 1000Å의 두께로 증착된다.
에너지 민감성 레지스트 물질층(208)은 실리콘 카바이드 층(204) 상에 형성된다. 에너지 민감성 레지스트 물질층(208)은 약 4,000Å 내지 약 10,000Å 범위의 두께로 기판상에 스핀 코팅될 수 있다. 가장 에너지 민감성 레지스트 물질층은 약 450nm(나노미터) 미만의 파장을 가지는 자외선(UV) 광선에 민감하다. 심자외선(deep ultraviolet, DUV)에 민감한 레지스트 물질은 약 245nm 미만의 파장을 가지는 UV 광선에 민감하다.
제조 공정에서 사용되는 에너지 민감성 레지스트 물질의 에칭 화학물질에 의존하여, 중간층(206)은 실리콘 카바이드 층(204) 상에 형성된다. 에너지 민감성 레지스트 물질(208) 및 실리콘 카바이드 층(204)이 동일한 화학 에칭액을 사용하여 에칭될 수 있을 때, 또는 레지스트 중독(resist posioning)이 일어날 때, 중간층(206)은 실리콘 카바이드 층(204)을 위한 마스크로서 작동한다. 중간층(206)은 일반적으로 실리콘 카바이드 층(204) 상에 형성된다. 중간층(206)은 실리콘 카바이드 캡 층, 산화물, 질화물, 실리콘 산화질화물, 비정질 실리콘 또는 다른 적합한 물질일 수 있다.
패턴 이미지는 이러한 에너지 민감성 레지스트 물질(208)을 마스크(210)를 통해서 UV 광선에 노출시킴으로써 에너지 민감성 레지스트 물질층(208)으로 도입된다. 에너지 민감성 레지스트 물질층(208)으로 도입된 패턴 이미지는 도 2c에 도시된 바와 같이 그것을 통해서 패턴을 형성하기 위해 적절한 현상액에서 현상된다. 이에 따라, 도 2d와 관련하여, 에너지 민감성 레지스트 물질층(208)에 형성된 패턴은 실리콘 카바이드 층(204)을 통해서 전달된다. 패턴은 마스크로서 에너지 민감성 레지스트 물질(208)을 사용하여 실리콘 카바이드 층(204)를 통해서 전달된다. 패턴은 적절한 화학 에칭액을 사용하여 실리콘 카바이드 층(204)을 통해서 전달된다. 예를 들어, 트리플루오르메탄(CF3H)과 같은 플루오르화탄소 화합물은 화학적으로 실리콘 카바이드 층(204)을 에칭하는데 사용될 수 있다.
대안적으로, 중간층(206)이 존재할 때, 에너지 민감성 레지스트 물질(208)에 형성된 패턴은 마스크로서 에너지 민감성 레지스트 물질을 사용하여 중간층(206)을 통해서 최초로 전달된다. 이에 따라, 패턴은 마스크로서 중간층(206)을 사용하여 실리콘 카바이드 층(204)을 통해서 전달된다. 패턴은 적절한 화학 에칭액을 사용하여 중간층(206) 뿐만 아니라 실리콘 카바이드 층(204)을 통해서 전달된다.
도 2e는 마스크로서 실리콘 카바이드 층(204)을 사용하여 실리콘 이산화물층(202)을 통해서 실리콘 카바이드 층(204)에 형성된 패턴의 전달에 의한 집적회로 제조공정의 완성을 도시한다.
실리콘 이산화물층(202)이 패터닝된 후에, 실리콘 카바이드 층(204)은 임의적으로 적절한 화학 에칭액에서 그것을 에칭함으로써 기판(200)으로부터 제거될 수 있다.
B. 실리콘 카바이드 층과 통합된 다마신 구조(Damascene Structure)
도 3a-3g는 실리콘 카바이드 배리어층 및 실리콘 카바이드 하드마스크와 통합된 이중 다마신 구조물 제조 순서의 상이한 단계에서의 기판의 개략적인 단면도를 도시한다. 이중 다마신 구조물은 대체적으로 집적회로 상에 다층의 금속 상호접속부를 형성하는데 사용된다. 특정 공정 단계에 의존하여, 기판(300)은 실리콘 웨이퍼 또는 기판(300) 상에 형성된 다른 물질층에 대응할 수 있다. 예를 들어, 도 3a는 기판상에 형성된 금속층(302)(예를 들어, 구리(Cu), 알루미늄(Al), 텅스턴(W))을 갖는 기판(300)의 단면도를 도시한다.
도 3a는 기판(300)이 기판상에 형성된 구리(Cu)층을 갖는 실리콘인 일실시예를 도시한다. 구리층(302)은 제조될 구조물의 크기에 의존하여 약 5,000Å 내지 약 5 미크론의 두께를 가진다.
도 3b와 관련하여, 실리콘 카바이드 배리어층(304)은 구리층(302) 상에 형성된다. 실리콘 카바이드 배리어층(304)은 상기에서 기술된 공정 파라미터에 따라 구리층(302)상에 형성된다. 실리콘 카바이드 배리어층(304)은 압축되고 약 5.5 미만의 유전율을 가진다. 실리콘 카바이드 배리어층의 유전율 뿐만 아니라 압축성은 이후의 층 형성단계 동안에 기체 조성(예를 들어, 도펀트의 농도)에 따라 변경될 수 있다.
실리콘 카바이드 배리어층(304)의 두께는 특정 공정 단계에 의존하여 변경 가능하다. 대체적으로, 실리콘 카바이드 배리어층(304)은 약 200Å 내지 약 1000Å의 두께를 가진다.
제 1 유전체층(305)은 도 3c에 도시된 바와 같이 실리콘 카바이드 배리어층(304) 상에 형성된다. 제 1의 유전체 층(305)은 산화물(예를 들어, 실리콘 이산화물, 플루오르실리케이트 유리(FSG))일 수 있다. 제 1 유전체층(305)은 약 5,000Å 내지 약 10,000Å의 두께를 가진다.
도 3d와 관련하여, 실리콘 카바이드 하드마스크층(306)은 제 1 유전체층(305) 상에 형성되고, 거기에 비아를 형성하도록 패터닝되고 에칭된다. 실리콘 카바이드 하드마스크층(306)은 상기 기술된 공정 파라미터에 따라 제 1 유전체층(305)상에 형성된다. 실리콘 카바이드 하드마스크 층(306)은 또한 압축성을 가지고, 약 5.5 미만의 유전율을 가진다. 실리콘 카바이드 하드마스크 층의 유전율 뿐만 아니라 압축성은 층 형성 동안에 기체 조성(예를 들어, 도펀트 농도)에 따라 변경될 수 있다.
실리콘 카바이드 하드마스크 층(306)의 두께는 특정 공정 단계에 따라 변경될 수 있다. 대체적으로, 실리콘 카바이드 하드마스크 층(306)은 약 200Å 내지 약 1000Å의 두께를 가진다.
실리콘 카바이드 하드마스크 층(306)은 비아가 형성될 영역에서, 비아 개구(306)을 형성하고 제 1 유전체 막(305)에 노출되도록 패터닝되고 에칭된다. 실리콘 카바이드 하드마스크 층(306)은 도 2b-2d와 관련되어 상기에서 기술된 바와 같이 종래의 리소그라피(lithography) 공정을 이용하여 패터닝된다. 실리콘 카바이드 층은 트리플루오르메탄(CHF3)과 같은 플루오르화탄소 화합물을 이용하여 에칭된다.
실리콘 카바이드 하드마스크 층(306)이 패터닝된 후에, 도 3e에 도시된 바와 같이 제 2 유전체 층(308)은 그 위에 증착된다. 제 2 유전체 층(308)은 산화물일 수 있다(예를 들어, 실리콘 이산화물, 플루오르실리케이트 유리). 제 2 유전체 층(308)은 약 5,000Å 내지 약 10,000Å의 두께를 가진다.
제 2 유전체 층(308)은 그 후, 도 3f에 도시된 바와 같이 상호접속부 라인(310)을 형성하도록 패터닝되는데, 바람직하게는 상기에서 기술된 종래의 리소그라피 공정을 사용한다. 제 2 유전체층(308)내에 형성된 상호접속부(310)는 실리콘 카바이드 하드마스크 층(306)내의 비아 개구(306) 위에 위치된다. 이에 따라, 상호접속부(310) 및 비아(306)는 반응성 이온 에칭 또는 다른 이방성 에칭 기술을 사용하여 에칭된다.
도 3g와 관련하여, 상호접속부(310) 및 비아(306)는 알루미늄, 구리, 텅스턴 또는 이들의 조합물 것과 같은 전도성 물질(314)로 채워진다. 바람직하게는 낮은 저항성(약 1.7uΩ-cm의 저항)으로 인하여, 구리가 상호접속부(310) 및 비아(306)를 채우는데 사용된다. 전도성 물질(314)은 다마신 구조물을 형성하기 위해서 화학기상증착(CVD), 물리기상증착(PVD), 전기 도금 또는 이들의 조합에 의해서 증착된다.
또한, 탄탈(Ta), 탄탈질화물(TaN), 또는 다른 적합한 배리어 물질과 같은 배리어층(316)은 주변 유전체층(305, 308) 뿐만 아니라 실리콘 카바이드 배리어층(304) 및 실리콘 카바이드 하드마스크 층(306)으로의 금속이동을 막기 위해서, 최초로 상호접속부(310) 및 콘택/비아(306)의 측벽에 컨포멀하게(conformably) 증착된다.
C. 실리콘 카바이드 반사 방지 코팅(ARC)
도 4a-4e는 반사 방지 코팅(ARC)으로서 실리콘 카바이드 층을 통합하는 집적 회로 제조 공정의 다른 단계에서의 기판(400)의 개략적인 단면도를 도시한다. 일반적으로, 기판(400)은 막 처리가 수행되는 임의의 제품을 나타내고, 기판 구조물(450)은 일반적으로 기판(400) 상에 형성된 다른 물질층과 결합된 기판(400)을 나타내도록 사용된다. 특정 처리 단계에 따라, 기판(400)은 기판상에 형성된 실리콘 웨이퍼 또는 다른 물질층에 대응할 수 있다. 예를 들어, 도 4a는 기판(400)이 그 위에 산화물 층을 가지는 실리콘 웨이퍼인 기판 구조물(450)의 단면도를 도시한다.
실리콘 카바이드 층(402)은 기판 구조물(450) 상에 형성된다. 실리콘 카바이드 층(402)은 상기에서 기술된 공정 파라미터에 따른 기판 구조물(450) 상에 형성된다. 실리콘 카바이드 층은 약 250nm 미만의 파장에서 약 0.1 내지 약 0.6 사이로 변경될 수 있는 흡수 계수(κ)를 가지며, 이는 DUV 파장에서 반사 방지 코팅(ARC)으로서 사용되는데 적합게 한다. 실리콘 카바이드 층의 흡수 계수는 조절될 수 있고, 기체 조성에 따라 바람직한 범위에서 변경될 수 있다. 실리콘 카바이드 층(402)의 두께는 공정의 특정 단계에 따라 변경 가능하다. 대체적으로, 실리콘 카바이드 층은 약 200Å 내지 약 2000Å의 두께를 가진다.
도 4b는 도 4a의 기판 구조물(450) 상에 형성된 에너지 민감성 레지스트 물질층(404)을 도시한다. 에너지 민감성 레지스트 물질층은 약 2000Å 내지 약 6000Å의 범위의 두께로 기판 구조물(450) 상에 스핀 코팅될 수 있다. 에너지 민감성 레지스트 물질은 약 250nm 미만의 파장을 가지는 DUV 광선에 민감하다.
패턴 이미지는 이러한 에너지 민감성 레지스트 물질(404)을 마스크(406)을 통해서 DUV 광선에 노출함으로써 에너지 민감성 레지스트 물질층(404)으로 도입된다. 패턴의 이미지가 에너지 민감성 레지스트 물질층(404)으로 도입될 때, 실리콘 카바이드 층(402)은 에너지 민감성 레지스트 물질층(404)으로 도입된 패턴 이미지를 저하시킬 수 있는 하부 물질층(예를 들어, 산화물, 금속)의 반사를 억제한다.
에너지 민감성 레지스트 물질층(404)으로 도입된 패턴 이미지는 도 4c에 도시된 바와 같이 이러한 층을 통해서 패턴을 형성하도록 적절한 현상액에서 현상된다. 이에 따라, 도 4d와 관련되어, 에너지 민감성 레지스트 물질층(404)에 형성된 패턴은 실리콘 카바이드 층(402)을 통해서 전사된다. 패턴은 마스크로서 에너지 민감성 레지스트 물질(404)을 이용하여 실리콘 카바이드 층(402)을 통해서 전사된다. 패턴은 적절한 화학 에칭액(예를 들어, CHF3)을 사용하여 에칭함으로써 실리콘 카바이드 층(402)을 통해서 전사된다.
실리콘 카바이드 층(402)이 패터닝된 후에, 이러한 패턴은 대체적으로 도 4e에 도시된 바와 같이 기판(400)으로 옮겨진다. 패턴은 하드마스크로서 실리콘 카바이드 ARC층(402)을 사용하여 기판(400)으로 옮겨진다. 패턴은 적절한 화학 에칭액을 사용하여 기판을 에칭시킴으로써 기판(400)에 옮겨진다. 이에 따라, 실리콘 카바이드 층(402)은 임의적으로 적절한 화학 에칭액(예를 들어, CHF3)을 사용하여 에칭함으로써 기판 구조물(450)으로부터 제거된다.
본 발명의 기술과 결합된 다수의 바람직한 실시예가 상세하게 기술되고 도시되었으나, 당업자는 이러한 기술과 관련된 다수의 다른 변형된 실시예를 쉽게 고안할 수 있을 것이다.
본 발명에 따르면, 실리콘 카바이드(SiC)는 낮은 유전율(약 5.5보다 작은 유전율)을 가질 수 있기 때문에, 배리어 확산층 및/또는 집적 회로상의 ARC로서 사용되는 실리콘 카바이드(SiC)는 좋은 금속 확산층이며 좋은 빛 흡수성을 지닐 수 있게 된다.
또한, 낮은 유전율을 가지며 ARC로서 사용기에 적합한 현상막 특성을 가지는 실리콘 카바이드 막을 형성할 수 있게 된다.

Claims (118)

  1. 박막을 증착시키는 방법으로서,
    (a) 증착 챔버에 기판을 위치시키는 단계;
    (b) 실리콘 소스, 탄소 소스 및 도펀트를 포함하는 기체 혼합물을 상기 증착 챔버에 제공하는 단계; 및
    (c) 상기 기판 상에 실리콘 카바이드 층을 형성하도록 전계하에서 상기 기체 혼합물을 반응시키는 단계 - 상기 실리콘 카바이드 층은 상기 기체 혼합물내의 도펀트의 양에 따라 변경되는 압축력을 가짐 -
    를 포함하는 박막 증착 방법.
  2. 제 1항에 있어서,
    상기 실리콘 소스 및 탄소 소스는 일반식 SixCyHz(여기서, x는 1 내지 2의 범위, y는 1 내지 6의 범위, z는 4 내지 18의 범위를 가짐)를 갖는 유기실리콘 화합물을 포함하는 것을 특징으로 하는 박막 증착 방법.
  3. 제 2항에 있어서,
    상기 유기실리콘 화합물은 메틸실란(SiCH6), 디메틸실란(SiC2H8), 트리메틸실란(SiC3H10), 테트라메틸실란(SiC4H12), 디에틸실란(SiC4H12) 및 이들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 박막 증착 방법.
  4. 제 1항에 있어서,
    상기 실리콘 소스 및 상기 탄소 소스는 실란(SiH4), 메탄(CH4), 디실란(Si2H6), 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 박막 증착 방법.
  5. 제 1항에 있어서,
    상기 도펀트는 암모니아(NH3), 메탄(CH4), 실란(SiH4), 에틸렌(C2H4), 아세틸렌(C2H2), 질소(N2) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 박막 증착 방법.
  6. 제 1항에 있어서,
    상기 기체 혼합물은 불활성 기체를 더 포함하는 것을 특징으로 하는 박막 증착 방법.
  7. 제 6항에 있어서,
    상기 불활성 기체는 헬륨(He), 아르곤(Ar), 질소(N2) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 박막 증착 방법.
  8. 제 1항에 있어서,
    상기 기체 혼합물 내의 상기 실리콘 소스 대 상기 도펀트의 비율은 1:1 내지 1:100의 범위를 갖는 것을 특징으로 하는 박막 증착 방법.
  9. 제 1항에 있어서,
    상기 기판은 150℃ 내지 450℃ 사이의 온도까지 가열되는 것을 특징으로 하는 박막 증착 방법.
  10. 제 1항에 있어서,
    상기 증착 챔버는 1 torr 내지 15 torr 사이의 압력으로 유지되는 것을 특징으로 하는 박막 증착 방법.
  11. 제 1항에 있어서,
    상기 실리콘 소스 또는 상기 탄소 소스 중 하나는 10sccm 내지 4000sccm 범위의 유속으로 상기 증착 챔버로 제공되는 것을 특징으로 하는 박막 증착 방법.
  12. 제 1항에 있어서,
    상기 도펀트는 50sccm 내지 10,000sccm 범위의 유속으로 상기 증착 챔버로 제공되는 것을 특징으로 하는 박막 증착 방법.
  13. 제 1항에 있어서,
    상기 전계는 하나 이상의 무선 주파수(RF) 전력들로부터 발생되는 것을 특징으로 하는 박막 증착 방법.
  14. 제 13항에 있어서,
    상기 하나 이상의 무선 주파수 전력들 각각은 100 watt 내지 1000 watt의 범위인 것을 특징으로 하는 박막 증착 방법.
  15. 제 1항에 있어서,
    상기 실리콘 카바이드 층은 5.5 미만의 유전율을 가지는 것을 특징으로 하는 박막 증착 방법.
  16. 제 1항에 있어서,
    상기 실리콘 카바이드 층은 250nm 미만의 파장에서 반사 방지 코팅(ARC)인 것을 특징으로 하는 박막 증착 방법.
  17. 제 1항에 있어서,
    상기 실리콘 카바이드 층은 2MV/cm2에서 10-8A/cm2 미만의 누설전류를 가지는 것을 특징으로 하는 박막 증착 방법.
  18. 제 1항에 있어서,
    상기 실리콘 카바이드 층을 플라즈마 처리하는 단계를 더 포함하는 것을 특징으로 하는 박막 증착 방법.
  19. 제 18항에 있어서,
    상기 플라즈마는,
    하나 이상의 불활성 기체를 공정 챔버로 제공하는 단계; 및
    상기 플라즈마를 생성시키기 위해 상기 공정 챔버내의 상기 하나 이상의 불활성 기체에 전계를 인가하는 단계
    에 의해서 생성되는 것을 특징으로 하는 박막 증착 방법.
  20. 제 19항에 있어서,
    상기 하나 이상의 불활성 기체는 헬륨(He), 아르곤(Ar), 질소(N2) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 박막 증착 방법.
  21. 제 19항에 있어서,
    상기 공정 챔버는 5torr 내지 10torr 범위의 압력으로 유지되는 것을 특징으로 하는 박막 증착 방법.
  22. 제 19항에 있어서,
    상기 하나 이상의 불활성 기체는 1000sccm 내지 7000sccm 범위의 유속으로 상기 증착 챔버로 제공되는 것을 특징으로 하는 박막 증착 방법.
  23. 제 19항에 있어서,
    상기 전계는 무선 주파수(RF) 전력으로부터 발생되는 것을 특징으로 하는 박막 증착 방법.
  24. 제 23항에 있어서,
    상기 RF 전력은 200watt 내지 1000watt의 범위인 것을 특징으로 하는 박막 증착 방법.
  25. 제 1항에 있어서,
    (d)상기 실리콘 카바이드층 상에 실리콘 카바이드 캡 층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 박막 증착 방법.
  26. 실행될 때, 층 증착 방법을 사용하여 범용 컴퓨터가 증착 챔버를 제어하도록 하는 소프트웨어 루틴을 포함하는 컴퓨터 저장 매체로서,
    상기 층 층착방법은,
    (a)증착 챔버 내에 기판을 위치시키는 단계;
    (b)실리콘 소스, 탄소 소스 및 도펀트를 포함하는 기체 혼합물을 상기 증착 챔버로 제공하는 단계; 및
    (c) 전계하에서 상기 기판상에 실리콘 카바이드 층을 형성하도록 상기 기체 혼합물을 반응시키는 단계 - 상기 실리콘 카바이드 층은 상기 기체 혼합물내의 도펀트의 양에 따라 변하는 압축력을 가짐 -
    를 포함하는 컴퓨터 저장 매체.
  27. 제 26항에 있어서,
    상기 실리콘 소스 및 탄소 소스는 일반식 SixCyHz(여기서, x는 1 내지 2의 범위, y는 1 내지 6의 범위, z는 4 내지 18의 범위를 가짐)를 갖는 유기실리콘 화합물을 포함하는 것을 특징으로 하는 컴퓨터 저장 매체.
  28. 제 27항에 있어서,
    상기 유기실리콘 화합물은 메틸실란(SiCH6), 디메틸실란(SiC2H8), 트리메틸실란(SiC3H10), 테트라메틸실란(SiC4H12), 디에틸실란(SiC4H12) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 컴퓨터 저장 매체.
  29. 제 26항에 있어서,
    상기 실리콘 소스 및 상기 탄소 소스는 실란(SiH4), 메탄(CH4), 디실란(Si2H6), 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 컴퓨터 저장 매체.
  30. 제 26항에 있어서,
    상기 도펀트는 암모니아(NH3), 메탄(CH4), 실란(SiH4), 에틸렌(C2H4), 아세틸렌(C2H2), 질소(N2) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 컴퓨터 저장 매체.
  31. 제 26항에 있어서,
    상기 기체 혼합물은 불활성 기체를 더 포함하는 것을 특징으로 하는 컴퓨터 저장 매체.
  32. 제 31항에 있어서,
    상기 불활성 기체는 헬륨(He), 아르곤(Ar), 질소(N2) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 컴퓨터 저장 매체.
  33. 제 26항에 있어서,
    상기 기체 혼합물 내의 상기 실리콘 소스 대 상기 도펀트의 비율은 1:1 내지 1:100의 범위를 갖는 것을 특징으로 하는 컴퓨터 저장 매체.
  34. 제 26항에 있어서,
    상기 기판은 150℃ 내지 450℃ 사이의 온도까지 가열되는 것을 특징으로 하는 컴퓨터 저장 매체.
  35. 제 26항에 있어서,
    상기 증착 챔버는 1 torr 내지 15 torr 사이의 압력으로 유지되는 것을 특징으로 하는 컴퓨터 저장 매체.
  36. 제 26항에 있어서,
    상기 실리콘 소스 또는 상기 탄소 소스 중 하나는 10sccm 내지 4000sccm 범위의 유속으로 상기 증착 챔버로 제공되는 것을 특징으로 하는 컴퓨터 저장 매체.
  37. 제 26항에 있어서,
    상기 도펀트는 50sccm 내지 10,000sccm 범위의 유속으로 상기 증착 챔버로 제공되는 것을 특징으로 하는 컴퓨터 저장 매체.
  38. 제 26항에 있어서,
    상기 전계는 하나 이상의 무선 주파수(RF) 전력들로부터 발생되는 것을 특징으로 하는 컴퓨터 저장 매체.
  39. 제 38항에 있어서,
    상기 하나 이상의 RF 전력들 각각은 100 watt 내지 1000 watt의 범위인 것을 특징으로 하는 컴퓨터 저장 매체.
  40. 제 26항에 있어서,
    상기 실리콘 카바이드 층은 5.5 미만의 유전율을 가지는 것을 특징으로 하는 컴퓨터 저장 매체.
  41. 제 26항에 있어서,
    상기 실리콘 카바이드 층은 250nm 미만의 파장에서 반사 방지 코팅(ARC)인 것을 특징으로 하는 컴퓨터 저장 매체.
  42. 제 26항에 있어서,
    상기 실리콘 카바이드 층은 2MV/cm2에서 10-8A/cm2 미만의 누설전류를 가지는 것을 특징으로 하는 컴퓨터 저장 매체.
  43. 제 26항에 있어서,
    상기 실리콘 카바이드 층을 플라즈마 처리하는 단계를 더 포함하는 것을 특징으로 하는 컴퓨터 저장 매체.
  44. 제 43항에 있어서,
    상기 플라즈마는,
    하나 이상의 불활성 기체를 공정 챔버로 제공하는 단계; 및
    상기 플라즈마를 생성시키기 위해 상기 공정 챔버내의 상기 하나 이상의 불활성 기체에 전계를 인가하는 단계
    에 의해서 생성되는 것을 특징으로 하는 컴퓨터 저장 매체.
  45. 제 44항에 있어서,
    상기 하나 이상의 불활성 기체는 헬륨(He), 아르곤(Ar), 질소(N2) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 컴퓨터 저장 매체.
  46. 제 44항에 있어서,
    상기 공정 챔버는 5torr 내지 10torr 범위의 압력으로 유지되는 것을 특징으로 하는 컴퓨터 저장 매체.
  47. 제 44항에 있어서,
    상기 하나 이상의 불활성 기체는 1000sccm 내지 7000sccm 범위의 유속으로 상기 증착 챔버로 제공되는 것을 특징으로 하는 컴퓨터 저장 매체.
  48. 제 44항에 있어서,
    상기 전계는 무선 주파수(RF) 전력으로부터 발생되는 것을 특징으로 하는 컴퓨터 저장 매체.
  49. 제 48항에 있어서,
    상기 RF 전력은 200watt 내지 1000watt의 범위인 것을 특징으로 하는 컴퓨터 저장 매체.
  50. 제 26항에 있어서,
    상기 층 증착 방법은,
    (d)상기 실리콘 카바이드 층 상에 실리콘 카바이드 캡 층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 컴퓨터 저장 매체.
  51. 디바이스를 형성하는 방법으로서,
    실리콘 소스, 탄소 소스 및 도펀트를 포함하는 기체 혼합물을 반응시킴으로서 형성되고, 상기 기체 혼합물 내의 도펀트의 양에 따라 변하는 압축성을 가지는 실리콘 카바이드 층을 증착 챔버의 기판 상에 형성하는 단계; 및
    상기 실리콘 카바이드 층의 적어도 하나의 영역에 패턴을 형성하는 단계
    를 포함하는 디바이스 형성 방법.
  52. 제 51항에 있어서,
    상기 실리콘 카바이드 층의 적어도 하나 이상의 영역에 형성된 패턴을 마스크로서 상기 실리콘 카바이드 층을 사용하여 상기 기판으로 전사시키는 단계를 더 포함하는 것을 특징으로 하는 디바이스 형성 방법.
  53. 제 52항에 있어서,
    상기 기판으로부터 상기 실리콘 카바이드 층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 디바이스 형성 방법.
  54. 제 51항에 있어서,
    상기 기판은 상기 기판상에 형성된 하나 이상의 물질 층들을 가지는 것을 특징으로 하는 디바이스 형성 방법.
  55. 제 51항에 있어서,
    상기 실리콘 카바이드 층의 적어도 하나의 영역에 상기 패턴을 형성하는 단계는,
    상기 실리콘 카바이드 층 상에 에너지 민감성 레지스트 물질 층을 형성하는 단계;
    상기 에너지 민감성 레지스트 물질 층을 패터닝된 방사에 노출시킴으로써, 상기 에너지 민감성 레지스트 물질층 내로 상기 패턴의 이미지를 도입하는 단계;
    상기 에너지 민감성 레지스트 물질층 내로 도입된 상기 패턴의 이미지를 현상하는 단계; 및
    마스크로서 상기 에너지 민감성 레지스트 물질층을 사용하여 상기 실리콘 카바이드층을 통해서 상기 패턴을 전사시키는 단계
    를 포함하는 것을 특징으로 하는 디바이스 형성 방법.
  56. 제 55항에 있어서,
    상기 에너지 민감성 레지스트 물질층을 형성하고 상기 물질층상에 상기 패턴의 이미지를 도입하고 상기 패턴을 현상하기 전에, 상기 실리콘 카바이드 층 내에 중간층을 형성하는 단계;
    마스크로서 상기 에너지 민감성 레지스트 물질을 사용하여, 상기 중간층을 통해서 상기 에너지 민감성 레지스트 물질층에 현상된 상기 패턴의 이미지를 전사시키는 단계; 및
    마스크로서 상기 중간층을 사용하여 상기 실리콘 카바이드 층을 통해서 상기 패턴을 전사시키는 단계
    를 더 포함하는 것을 특징으로 하는 디바이스 형성 방법.
  57. 제 56항에 있어서,
    상기 중간층은 산화물인 것을 특징으로 하는 디바이스 형성 방법.
  58. 제 57항에 있어서,
    상기 산화물은 실리콘 이산화물, 플루오르실리케이트 유리(FSG) 및 실리콘 옥시나이트라이드(oxynitride)로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 디바이스 형성 방법.
  59. 제 53항에 있어서,
    상기 실리콘 카바이드 층은 불소계 화합물을 사용하여 상기 기판으로부터 제거되는 것을 특징으로 하는 디바이스 형성 방법.
  60. 제 59항에 있어서,
    상기 불소계 화합물은 카본 테트라플루오라이드(CF4) 및 플루오르메탄(CHF3)의 그룹으로부터 선택된 것을 특징으로 하는 디바이스 형성 방법.
  61. 제 62항에 있어서,
    상기 실리콘 카바이드 층은 250nm(나노미터) 미만의 파장에서 반사 방지 코팅인 것을 특징으로 하는 디바이스 형성 방법.
  62. 제 51항에 있어서,
    상기 실리콘 카바이드 층은 250nm 미만의 파장에서 0.1 내지 0.6 범위의 흡수 계수를 가지는 것을 특징으로 하는 디바이스 형성 방법.
  63. 제 62항에 있어서,
    상기 흡수 계수는 0.1부터 0.6까지 상기 실리콘 카바이드 층의 두께에 따라 변하는 것을 특징으로 하는 디바이스 형성 방법.
  64. 제 61항에 있어서,
    상기 실리콘 카바이드 층은 1.6 내지 2.2 범위의 굴절율을 가지는 것을 특징으로 하는 디바이스 형성 방법.
  65. 제 51항에 있어서,
    상기 실리콘 소스 및 상기 탄소 소스는 일반식 SixCyHz(여기서, x는 1 내지 2의 범위, y는 1 내지 6의 범위, z는 4 내지 18의 범위를 가짐)를 갖는 유기실리콘 화합물을 포함하는 것을 특징으로 하는 디바이스 형성 방법.
  66. 제 65항에 있어서,
    상기 유기실리콘 화합물은 메틸실란(SiCH6), 디메틸실란(SiC2H8), 트리메틸실란(SiC3H10), 테트라메틸실란(SiC4H12), 디에틸실란(SiC4H12) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 디바이스 형성 방법.
  67. 제 51항에 있어서,
    상기 실리콘 소스 및 상기 탄소 소스는 실란(SiH4), 메탄(CH4), 디실란(Si2H6), 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 디바이스 형성 방법.
  68. 제 51항에 있어서,
    상기 도펀트는 암모니아(NH3), 메탄(CH4), 실란(SiH4), 에틸렌(C2H4), 아세틸렌(C2H2), 질소(N2) 또는 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 디바이스 형성 방법.
  69. 제 51항에 있어서,
    상기 기체 혼합물은 불활성 기체를 더 포함하는 것을 특징으로 하는 디바이스 형성 방법.
  70. 제 69항에 있어서,
    상기 불활성 기체는 헬륨(He), 아르곤(Ar), 질소(N2) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 디바이스 형성 방법.
  71. 제 51항에 있어서,
    상기 기체 혼합물 내의 상기 실리콘 소스 대 상기 도펀트의 비율은 1:1 내지 1:100 범위를 갖는 것을 특징으로 하는 디바이스 형성 방법.
  72. 제 51항에 있어서,
    상기 기판은 150℃ 내지 450℃ 사이의 온도까지 가열되는 것을 특징으로 하는 디바이스 형성 방법.
  73. 제 51항에 있어서,
    상기 증착 챔버는 1 torr 내지 15 torr 사이의 압력으로 유지되는 것을 특징으로 하는 디바이스 형성 방법.
  74. 제 51항에 있어서,
    상기 실리콘 소스 또는 상기 탄소 소스 중 하나는 10sccm 내지 4000sccm 범위의 유속으로 상기 증착 챔버로 제공되는 것을 특징으로 하는 디바이스 형성 방법.
  75. 제 51항에 있어서,
    상기 도펀트는 50sccm 내지 10,000sccm 범위의 유속으로 상기 증착 챔버로 제공되는 것을 특징으로 하는 디바이스 형성 방법.
  76. 제 51항에 있어서,
    상기 전계는 하나 이상의 무선 주파수(RF) 전력들로부터 발생되는 것을 특징으로 하는 디바이스 형성 방법.
  77. 제 76항에 있어서,
    상기 하나 이상의 RF 전력들 각각은 100 watt 내지 1000 watt의 범위인 것을 특징으로 하는 디바이스 형성 방법.
  78. 제 51항에 있어서,
    상기 실리콘 카바이드 층은 5.5 미만의 유전율을 가지는 것을 특징으로 하는 디바이스 형성 방법.
  79. 제 51항에 있어서,
    상기 실리콘 카바이드 층은 250nm 미만의 파장에서 반사 방지 코팅(ARC)인 것을 특징으로 하는 디바이스 형성 방법.
  80. 제 51항에 있어서,
    상기 실리콘 카바이드 층은 2MV/cm2에서 10-8A/cm2 미만의 누설전류를 가지는 것을 특징으로 하는 디바이스 형성 방법.
  81. 제 51항에 있어서,
    상기 실리콘 카바이드 층을 플라즈마 처리하는 단계
    를 더 포함하는 것을 특징으로 하는 디바이스 형성 방법.
  82. 제 81항에 있어서,
    상기 플라즈마는,
    하나 이상의 불활성 기체를 공정 챔버로 제공하는 단계; 및
    상기 플라즈마를 생성시키기 위해 상기 공정 챔버내의 하나 이상의 불활성 기체에 전계를 인가하는 단계
    에 의해서 생성되는 것을 특징으로 하는 디바이스 형성 방법.
  83. 제 82항에 있어서,
    상기 하나 이상의 불활성 기체는 헬륨(He), 아르곤(Ar), 질소(N2) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 디바이스 형성 방법.
  84. 제 82항에 있어서,
    상기 공정 챔버는 5torr 내지 10torr 범위의 압력으로 유지되는 것을 특징으로 하는 디바이스 형성 방법.
  85. 제 82항에 있어서,
    상기 하나 이상의 불활성 기체는 1000sccm 내지 7000sccm 범위의 유속으로 상기 증착 챔버로 제공되는 것을 특징으로 하는 디바이스 형성 방법.
  86. 제 85항에 있어서,
    상기 전계는 무선 주파수(RF) 전력으로부터 발생되는 것을 특징으로 하는 디바이스 형성 방법.
  87. 제 86항에 있어서,
    상기 RF 전력은 200watt 내지 1000watt의 범위인 것을 특징으로 하는 디바이스 형성 방법.
  88. 제 51항에 있어서,
    상기 패턴을 형성하기 전에, 상기 실리콘 카바이드층 상에 실리콘 카바이드 캡 층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 디바이스 형성 방법.
  89. 상호접속부 구조물을 제작하는 방법으로서,
    (a) 자신의 위에 금속층을 갖는 기판을 제공하는 단계;
    (b) 실리콘 소스, 탄소 소스 및 도펀트를 포함하는 기체 혼합물을 반응시킴으로써 형성되며, 상기 기체 혼합물 내의 상기 도펀트의 양에 따라 변경되는 압축성을 가지는 실리콘 카바이드 배리어층을 상기 금속층 상에 형성하는 단계;
    (c) 상기 실리콘 카바이드 배리어층 상에 제 1 유전체 층을 형성하는 단계;
    (d) 실리콘 소스, 탄소 소스 및 도펀트를 포함하는 기체 혼합물을 반응시킴으로써 형성되며, 상기 기체 혼합물 내의 상기 도펀트의 양에 따라 변경되는 압축성을 가지는 실리콘 카바이드 하드마스크를 상기 제 1 유전체 층상에 형성하는 단계;
    (e) 상기 실리콘 카바이드 하드마스크를 관통하는 비아를 형성하도록 상기 실리콘 카바이드 하드마스크를 패터닝하는 단계;
    (f) 상기 패터닝된 실리콘 카바이드 하드마스크 상에 제 2 유전체 층을 형성하는 단계;
    (g) 상기 제 2 유전체 층을 관통하여 상기 실리콘 카바이드 하드마스크 내에 형성된 비아들상에 위치되는 상호접속부들을 형성하도록 상기 제 2 유전체 층을 패터닝하는 단계;
    (h) 상기 실리콘 카바이드 하드마스크를 사용하여 상기 제 1 유전체 층을 통해서 상기 비아 패턴을 전사시키는 단계; 및
    (i) 전도성 물질로 상기 비아 및 상기 상호접속부들을 채우는 단계
    를 포함하는 상호접속부 구조물 형성 방법.
  90. 제 89항에 있어서,
    상기 제 1 유전체 층 및 상기 제 2 유전체 층은 각각 3 미만의 유전율을 가지는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  91. 제 89항에 있어서,
    상기 실리콘 카바이드 배리어층 및 상기 실리콘 카바이드 하드마스크는 각각 5.5 미만의 유전율을 가지는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  92. 제 89항에 있어서,
    상기 비아 및 상기 상호접속부를 채우는 상기 전도성 물질은 5uΩ-cm(마이크로옴-센티미터) 미만의 저항력을 가지는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  93. 제 89항에 있어서,
    상기 제 1 유전체 층 및 상기 제 2 유전체 층은 실리콘 이산화물, 플루오르실리케이트 유리(FSG), 실리케이트 유리 및 유기실리케이트의 그룹으로부터 선택되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  94. 제 89항에 있어서,
    상기 비아 및 상기 상호접속부를 채우는 상기 전도성 물질은 구리(Cu), 알루미늄(Al), 텅스턴(W) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 디바이스 형성 방법.
  95. 제 89항에 있어서,
    상기 기판상의 상기 금속층은 구리(Cu), 알루미늄(Al), 텅스턴(W) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  96. 제 89항에 있어서,
    상기 (b)단계 및 (d)단계의 상기 실리콘 소스 또는 상기 탄소 소스는 일반식 SixCyHz(여기서, x는 1 내지 2의 범위, y는 1 내지 6의 범위, z는 4 내지 18의 범위를 가짐)를 갖는 유기실리콘 화합물을 포함하는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  97. 제 96항에 있어서,
    상기 유기실리콘 화합물은 메틸실란(SiCH6), 디메틸실란(SiC2H8), 트리메틸실란(SiC3H10), 테트라메틸실란(SiC4H12), 디에틸실란(SiC4H12) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  98. 제 89항에 있어서,
    상기 (b)단계 및 (d)단계의 상기 실리콘 소스 또는 상기 탄소 소스 각각은 실란(SiH4), 메탄(CH4), 디실란(Si2H6), 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  99. 제 89항에 있어서,
    상기 (b)단계 및 (d)단계의 상기 도펀트는 암모니아(NH3), 메탄(CH4), 실란(SiH4), 에틸렌(C2H4), 아세틸렌(C2H2), 질소(N2) 또는 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  100. 제 89항에 있어서,
    상기 (b)단계 및 (d)단계의 상기 기체 혼합물은 불활성 기체를 더 포함하는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  101. 제 100항에 있어서,
    상기 불활성 기체는 헬륨(He), 아르곤(Ar), 질소(N2) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  102. 제 89항에 있어서,
    상기 (b)단계 및 (d)단계의 상기 기체 혼합물 내의 상기 실리콘 소스 대 상기 도펀트의 비율은 1:1 내지 1:100의 범위를 갖는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  103. 제 89항에 있어서,
    상기 기판은 150℃ 내지 450℃ 사이의 온도까지 가열되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  104. 제 89항에 있어서,
    상기 증착 챔버는 1 torr 내지 15 torr 사이의 압력으로 유지되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  105. 제 89항에 있어서,
    상기 (b)단계 및 (d)단계의 상기 실리콘 소스 또는 탄소 소스 중 하나는 10sccm 내지 4000sccm 범위의 유속으로 상기 증착 챔버로 제공되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  106. 제 89항에 있어서,
    상기 (b)단계 및 (d)단계의 상기 도펀트는 50sccm 내지 10,000sccm 범위의 유속으로 상기 증착 챔버로 제공되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  107. 제 89항에 있어서,
    상기 전계는 하나 이상의 무선 주파수(RF) 전력들로부터 발생되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  108. 제 107항에 있어서,
    상기 하나 이상의 RF 전력들 각각은 100 watt 내지 1000 watt의 범위인 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  109. 제 89항에 있어서,
    상기 실리콘 카바이드 하드마스크는 250nm 미만의 파장에서 반사 방지 코팅(ARC)인 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  110. 제 89항에 있어서,
    상기 실리콘 카바이드 배리어층 및 상기 실리콘 카바이드 하드마스크 각각은 2MV/cm2에서 10-8A/cm2 미만의 누설전류를 가지는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  111. 제 89항에 있어서,
    상기 실리콘 카바이드 배리어층 및 상기 실리콘 카바이드 하드마스크를 플라즈마 처리하는 단계
    를 더 포함하는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  112. 제 111항에 있어서,
    상기 플라즈마는,
    하나 이상의 불활성 기체를 공정 챔버내에 제공하는 단계; 및
    상기 플라즈마를 생성시키기 위해 상기 공정 챔버내의 상기 하나 이상의 불활성 기체에 전계를 인가하는 단계
    에 의해서 생성되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  113. 제 112항에 있어서,
    상기 하나 이상의 불활성 기체는 헬륨(He), 아르곤(Ar), 질소(N2) 및 그들의 조합물들의 그룹으로부터 선택되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  114. 제 112항에 있어서,
    상기 공정 챔버는 5torr 내지 10torr 범위의 압력으로 유지되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  115. 제 112항에 있어서,
    상기 하나 이상의 불활성 기체는 1000sccm 내지 7000sccm 범위의 유속으로 상기 증착 챔버로 제공되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  116. 제 115항에 있어서,
    상기 전계는 무선 주파수(RF) 전력으로부터 발생되는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  117. 제 116항에 있어서,
    상기 RF 전력은 200watt 내지 1000watt의 범위인 것을 특징으로 하는 상호접속부 구조물 형성 방법.
  118. 제 89항에 있어서,
    상기 패턴을 형성하기 전에, 상기 실리콘 카바이드 하드마스크 상에 실리콘 카바이드 캡 층을 형성하는 단계
    를 더 포함하는 것을 특징으로 하는 상호접속부 구조물 형성 방법.
KR1020010035740A 2000-07-28 2001-06-22 유전체 막을 증착시키는 방법 KR100801369B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/627,667 2000-07-28
US09/627,667 US6764958B1 (en) 2000-07-28 2000-07-28 Method of depositing dielectric films

Publications (2)

Publication Number Publication Date
KR20020010073A KR20020010073A (ko) 2002-02-02
KR100801369B1 true KR100801369B1 (ko) 2008-02-05

Family

ID=24515594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010035740A KR100801369B1 (ko) 2000-07-28 2001-06-22 유전체 막을 증착시키는 방법

Country Status (6)

Country Link
US (3) US6764958B1 (ko)
EP (1) EP1176226B1 (ko)
JP (1) JP5027360B2 (ko)
KR (1) KR100801369B1 (ko)
DE (1) DE60138595D1 (ko)
TW (1) TW527670B (ko)

Families Citing this family (218)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593247B1 (en) 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6764958B1 (en) * 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
US6465366B1 (en) * 2000-09-12 2002-10-15 Applied Materials, Inc. Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US7432207B2 (en) * 2001-08-31 2008-10-07 Tokyo Electron Limited Method for etching object to be processed
US6759327B2 (en) 2001-10-09 2004-07-06 Applied Materials Inc. Method of depositing low k barrier layers
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
US6528423B1 (en) * 2001-10-26 2003-03-04 Lsi Logic Corporation Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material
US6838393B2 (en) 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US7125812B2 (en) * 2002-01-15 2006-10-24 Tokyo Electron Limited CVD method and device for forming silicon-containing insulation film
US6541397B1 (en) * 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US6936309B2 (en) 2002-04-02 2005-08-30 Applied Materials, Inc. Hardness improvement of silicon carboxy films
US6664202B2 (en) * 2002-04-18 2003-12-16 Applied Materials Inc. Mixed frequency high temperature nitride CVD process
US6812043B2 (en) * 2002-04-25 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a carbon doped oxide low-k insulating layer
US7749563B2 (en) 2002-10-07 2010-07-06 Applied Materials, Inc. Two-layer film for next generation damascene barrier application with good oxidation resistance
US6991959B2 (en) * 2002-10-10 2006-01-31 Asm Japan K.K. Method of manufacturing silicon carbide film
JP4066332B2 (ja) * 2002-10-10 2008-03-26 日本エー・エス・エム株式会社 シリコンカーバイド膜の製造方法
JP4119726B2 (ja) * 2002-10-15 2008-07-16 東京エレクトロン株式会社 プラズマ処理方法
US20040124420A1 (en) * 2002-12-31 2004-07-01 Lin Simon S.H. Etch stop layer
US7276441B1 (en) * 2003-04-15 2007-10-02 Lsi Logic Corporation Dielectric barrier layer for increasing electromigration lifetimes in copper interconnect structures
KR100573484B1 (ko) 2003-06-30 2006-04-24 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자 및 그 제조 방법
US6849561B1 (en) * 2003-08-18 2005-02-01 Asm Japan K.K. Method of forming low-k films
US6967405B1 (en) 2003-09-24 2005-11-22 Yongsik Yu Film for copper diffusion barrier
US7420275B1 (en) 2003-09-24 2008-09-02 Novellus Systems, Inc. Boron-doped SIC copper diffusion barrier films
US7261919B2 (en) * 2003-11-18 2007-08-28 Flx Micro, Inc. Silicon carbide and other films and method of deposition
JP4715207B2 (ja) * 2004-01-13 2011-07-06 東京エレクトロン株式会社 半導体装置の製造方法及び成膜システム
US20050230350A1 (en) 2004-02-26 2005-10-20 Applied Materials, Inc. In-situ dry clean chamber for front end of line fabrication
US7282438B1 (en) 2004-06-15 2007-10-16 Novellus Systems, Inc. Low-k SiC copper diffusion barrier films
US7332445B2 (en) 2004-09-28 2008-02-19 Air Products And Chemicals, Inc. Porous low dielectric constant compositions and methods for making and using same
US7253123B2 (en) * 2005-01-10 2007-08-07 Applied Materials, Inc. Method for producing gate stack sidewall spacers
US7638859B2 (en) 2005-06-06 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnects with harmonized stress and methods for fabricating the same
US7977245B2 (en) * 2006-03-22 2011-07-12 Applied Materials, Inc. Methods for etching a dielectric barrier layer with high selectivity
US7572482B2 (en) 2006-04-14 2009-08-11 Bae Systems Information And Electronic Systems Integration Inc. Photo-patterned carbon electronics
US20100178017A1 (en) * 2006-10-06 2010-07-15 Boris Kharas Method for Improving Refractive Index Control in PECVD Deposited a-SiNy Films
US7915166B1 (en) 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films
US8173537B1 (en) 2007-03-29 2012-05-08 Novellus Systems, Inc. Methods for reducing UV and dielectric diffusion barrier interaction
US7678698B2 (en) * 2007-05-04 2010-03-16 Freescale Semiconductor, Inc. Method of forming a semiconductor device with multiple tensile stressor layers
US7964442B2 (en) * 2007-10-09 2011-06-21 Applied Materials, Inc. Methods to obtain low k dielectric barrier with superior etch resistivity
US7700424B2 (en) * 2008-02-27 2010-04-20 Applied Materials, Inc. Method of forming an embedded silicon carbon epitaxial layer
EP2248156B1 (en) * 2008-02-28 2018-09-05 Hewlett-Packard Development Company, L.P. Semiconductor substrate contact via
US8124522B1 (en) 2008-04-11 2012-02-28 Novellus Systems, Inc. Reducing UV and dielectric diffusion barrier interaction through the modulation of optical properties
US7759213B2 (en) * 2008-08-11 2010-07-20 International Business Machines Corporation Pattern independent Si:C selective epitaxy
WO2010054204A2 (en) * 2008-11-06 2010-05-14 Uico, Inc. Capacitive touch screen and strategic geometry isolation patterning method for making touch screens
US8247332B2 (en) * 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
US9324576B2 (en) 2010-05-27 2016-04-26 Applied Materials, Inc. Selective etch for silicon films
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US8771539B2 (en) 2011-02-22 2014-07-08 Applied Materials, Inc. Remotely-excited fluorine and water vapor etch
US8999856B2 (en) 2011-03-14 2015-04-07 Applied Materials, Inc. Methods for etch of sin films
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US8557682B2 (en) * 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US8771536B2 (en) 2011-08-01 2014-07-08 Applied Materials, Inc. Dry-etch for silicon-and-carbon-containing films
US8679982B2 (en) 2011-08-26 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and oxygen
US8679983B2 (en) 2011-09-01 2014-03-25 Applied Materials, Inc. Selective suppression of dry-etch rate of materials containing both silicon and nitrogen
US8927390B2 (en) 2011-09-26 2015-01-06 Applied Materials, Inc. Intrench profile
US8546204B2 (en) 2011-10-03 2013-10-01 International Business Machines Corporation Method for growing conformal epi layers and structure thereof
US8808563B2 (en) 2011-10-07 2014-08-19 Applied Materials, Inc. Selective etch of silicon by way of metastable hydrogen termination
WO2013070436A1 (en) 2011-11-08 2013-05-16 Applied Materials, Inc. Methods of reducing substrate dislocation during gapfill processing
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US8765574B2 (en) 2012-11-09 2014-07-01 Applied Materials, Inc. Dry etch process
US8969212B2 (en) 2012-11-20 2015-03-03 Applied Materials, Inc. Dry-etch selectivity
US8980763B2 (en) 2012-11-30 2015-03-17 Applied Materials, Inc. Dry-etch for selective tungsten removal
US9064816B2 (en) 2012-11-30 2015-06-23 Applied Materials, Inc. Dry-etch for selective oxidation removal
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US9111877B2 (en) 2012-12-18 2015-08-18 Applied Materials, Inc. Non-local plasma oxide etch
US8921234B2 (en) 2012-12-21 2014-12-30 Applied Materials, Inc. Selective titanium nitride etching
JP2014154666A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9040422B2 (en) 2013-03-05 2015-05-26 Applied Materials, Inc. Selective titanium nitride removal
US8801952B1 (en) 2013-03-07 2014-08-12 Applied Materials, Inc. Conformal oxide dry etch
US10170282B2 (en) 2013-03-08 2019-01-01 Applied Materials, Inc. Insulated semiconductor faceplate designs
US20140271097A1 (en) 2013-03-15 2014-09-18 Applied Materials, Inc. Processing systems and methods for halide scavenging
US8895449B1 (en) 2013-05-16 2014-11-25 Applied Materials, Inc. Delicate dry clean
US9114438B2 (en) 2013-05-21 2015-08-25 Applied Materials, Inc. Copper residue chamber clean
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
WO2014204028A1 (ko) * 2013-06-18 2014-12-24 주식회사 원익아이피에스 박막 제조 방법
US9493879B2 (en) 2013-07-12 2016-11-15 Applied Materials, Inc. Selective sputtering for pattern transfer
US9773648B2 (en) 2013-08-30 2017-09-26 Applied Materials, Inc. Dual discharge modes operation for remote plasma
US8956980B1 (en) 2013-09-16 2015-02-17 Applied Materials, Inc. Selective etch of silicon nitride
US9371579B2 (en) 2013-10-24 2016-06-21 Lam Research Corporation Ground state hydrogen radical sources for chemical vapor deposition of silicon-carbon-containing films
US8951429B1 (en) 2013-10-29 2015-02-10 Applied Materials, Inc. Tungsten oxide processing
US9236265B2 (en) 2013-11-04 2016-01-12 Applied Materials, Inc. Silicon germanium processing
US9576809B2 (en) 2013-11-04 2017-02-21 Applied Materials, Inc. Etch suppression with germanium
US9520303B2 (en) 2013-11-12 2016-12-13 Applied Materials, Inc. Aluminum selective etch
US9245762B2 (en) 2013-12-02 2016-01-26 Applied Materials, Inc. Procedure for etch rate consistency
US9117855B2 (en) 2013-12-04 2015-08-25 Applied Materials, Inc. Polarity control for remote plasma
US9263278B2 (en) 2013-12-17 2016-02-16 Applied Materials, Inc. Dopant etch selectivity control
US9287095B2 (en) 2013-12-17 2016-03-15 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US9190293B2 (en) 2013-12-18 2015-11-17 Applied Materials, Inc. Even tungsten etch for high aspect ratio trenches
US9287134B2 (en) 2014-01-17 2016-03-15 Applied Materials, Inc. Titanium oxide etch
US9293568B2 (en) 2014-01-27 2016-03-22 Applied Materials, Inc. Method of fin patterning
US9396989B2 (en) 2014-01-27 2016-07-19 Applied Materials, Inc. Air gaps between copper lines
US9385028B2 (en) 2014-02-03 2016-07-05 Applied Materials, Inc. Air gap process
US9499898B2 (en) 2014-03-03 2016-11-22 Applied Materials, Inc. Layered thin film heater and method of fabrication
US9299575B2 (en) 2014-03-17 2016-03-29 Applied Materials, Inc. Gas-phase tungsten etch
US9299538B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9299537B2 (en) 2014-03-20 2016-03-29 Applied Materials, Inc. Radial waveguide systems and methods for post-match control of microwaves
US9136273B1 (en) 2014-03-21 2015-09-15 Applied Materials, Inc. Flash gate air gap
US9903020B2 (en) 2014-03-31 2018-02-27 Applied Materials, Inc. Generation of compact alumina passivation layers on aluminum plasma equipment components
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9847289B2 (en) 2014-05-30 2017-12-19 Applied Materials, Inc. Protective via cap for improved interconnect performance
US9378969B2 (en) 2014-06-19 2016-06-28 Applied Materials, Inc. Low temperature gas-phase carbon removal
US9406523B2 (en) 2014-06-19 2016-08-02 Applied Materials, Inc. Highly selective doped oxide removal method
US9425058B2 (en) 2014-07-24 2016-08-23 Applied Materials, Inc. Simplified litho-etch-litho-etch process
US9378978B2 (en) 2014-07-31 2016-06-28 Applied Materials, Inc. Integrated oxide recess and floating gate fin trimming
US9159606B1 (en) 2014-07-31 2015-10-13 Applied Materials, Inc. Metal air gap
US9496167B2 (en) 2014-07-31 2016-11-15 Applied Materials, Inc. Integrated bit-line airgap formation and gate stack post clean
US9165786B1 (en) 2014-08-05 2015-10-20 Applied Materials, Inc. Integrated oxide and nitride recess for better channel contact in 3D architectures
US9659753B2 (en) 2014-08-07 2017-05-23 Applied Materials, Inc. Grooved insulator to reduce leakage current
US9553102B2 (en) 2014-08-19 2017-01-24 Applied Materials, Inc. Tungsten separation
US9355856B2 (en) 2014-09-12 2016-05-31 Applied Materials, Inc. V trench dry etch
US9368364B2 (en) 2014-09-24 2016-06-14 Applied Materials, Inc. Silicon etch process with tunable selectivity to SiO2 and other materials
US9478434B2 (en) 2014-09-24 2016-10-25 Applied Materials, Inc. Chlorine-based hardmask removal
US9613822B2 (en) 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US9299583B1 (en) 2014-12-05 2016-03-29 Applied Materials, Inc. Aluminum oxide selective etch
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US9502258B2 (en) 2014-12-23 2016-11-22 Applied Materials, Inc. Anisotropic gap etch
US9343272B1 (en) 2015-01-08 2016-05-17 Applied Materials, Inc. Self-aligned process
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9373522B1 (en) 2015-01-22 2016-06-21 Applied Mateials, Inc. Titanium nitride removal
US9449846B2 (en) 2015-01-28 2016-09-20 Applied Materials, Inc. Vertical gate separation
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10858727B2 (en) 2016-08-19 2020-12-08 Applied Materials, Inc. High density, low stress amorphous carbon film, and process and equipment for its deposition
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US9721789B1 (en) 2016-10-04 2017-08-01 Applied Materials, Inc. Saving ion-damaged spacers
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
EP3382068B1 (en) * 2017-03-29 2022-05-18 SiCrystal GmbH Silicon carbide substrate and method of growing sic single crystal boules
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI766433B (zh) 2018-02-28 2022-06-01 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
JP2022501833A (ja) * 2018-10-05 2022-01-06 ラム リサーチ コーポレーションLam Research Corporation プラズマ処理チャンバ
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
JP2020136387A (ja) * 2019-02-15 2020-08-31 東京エレクトロン株式会社 成膜方法、成膜処理用の処理容器のクリーニング方法及び成膜装置
US11515147B2 (en) * 2019-12-09 2022-11-29 Micron Technology, Inc. Material deposition systems, and related methods
US11577217B2 (en) * 2019-12-12 2023-02-14 Praxair Technology, Inc. Dopant fluid storage and dispensing systems utilizing high performance, structurally modified particulate carbon adsorbents

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019508A1 (en) * 1998-10-01 2000-04-06 Applied Materials, Inc. Silicon carbide deposition method and use as a barrier layer and passivation layer

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2364989C3 (de) 1973-12-28 1979-10-18 Consortium Fuer Elektrochemische Industrie Gmbh, 8000 Muenchen Verfahren zur Herstellung von Schichten aus Siliciumcarbid auf einem Siliciumsubstrat
US4262631A (en) 1979-10-01 1981-04-21 Kubacki Ronald M Thin film deposition apparatus using an RF glow discharge
JPS59128281A (ja) 1982-12-29 1984-07-24 信越化学工業株式会社 炭化けい素被覆物の製造方法
JPH07111957B2 (ja) 1984-03-28 1995-11-29 圭弘 浜川 半導体の製法
US4759947A (en) 1984-10-08 1988-07-26 Canon Kabushiki Kaisha Method for forming deposition film using Si compound and active species from carbon and halogen compound
JPS61257475A (ja) 1985-05-08 1986-11-14 Tdk Corp 保護膜
US5300951A (en) 1985-11-28 1994-04-05 Kabushiki Kaisha Toshiba Member coated with ceramic material and method of manufacturing the same
US4822697A (en) 1986-12-03 1989-04-18 Dow Corning Corporation Platinum and rhodium catalysis of low temperature formation multilayer ceramics
JP2546696B2 (ja) 1987-12-17 1996-10-23 富士通株式会社 シリコン炭化層構造
US5082695A (en) 1988-03-08 1992-01-21 501 Fujitsu Limited Method of fabricating an x-ray exposure mask
US4885220A (en) 1988-05-25 1989-12-05 Xerox Corporation Amorphous silicon carbide electroreceptors
US4894352A (en) 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
US5238866A (en) 1991-09-11 1993-08-24 GmbH & Co. Ingenieurburo Berlin Biotronik Mess- und Therapiegerate Plasma enhanced chemical vapor deposition process for producing an amorphous semiconductive surface coating
US5472829A (en) 1991-12-30 1995-12-05 Sony Corporation Method of forming a resist pattern by using an anti-reflective layer
US5597566A (en) 1992-05-06 1997-01-28 Ford Motor Company Vibration damping universal joint
US5465680A (en) 1993-07-01 1995-11-14 Dow Corning Corporation Method of forming crystalline silicon carbide coatings
JP2641385B2 (ja) 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
US5818071A (en) 1995-02-02 1998-10-06 Dow Corning Corporation Silicon carbide metal diffusion barrier layer
TW362118B (en) 1995-10-30 1999-06-21 Dow Corning Method for depositing amorphous SiNC coatings
US5759746A (en) 1996-05-24 1998-06-02 Kabushiki Kaisha Toshiba Fabrication process using a thin resist
US5989998A (en) 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US5711987A (en) 1996-10-04 1998-01-27 Dow Corning Corporation Electronic coatings
JPH10223758A (ja) 1996-12-06 1998-08-21 Sony Corp 半導体装置
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US6051321A (en) 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
US5953627A (en) 1997-11-06 1999-09-14 International Business Machines Corporation Process for manufacture of integrated circuit device
US6041734A (en) 1997-12-01 2000-03-28 Applied Materials, Inc. Use of an asymmetric waveform to control ion bombardment during substrate processing
US6103590A (en) 1997-12-12 2000-08-15 Texas Instruments Incorporated SiC patterning of porous silicon
EP0926715B1 (en) 1997-12-23 2009-06-10 Texas Instruments Incorporated Chemical mechanical polishing for isolation dielectric planarization
US6555476B1 (en) 1997-12-23 2003-04-29 Texas Instruments Incorporated Silicon carbide as a stop layer in chemical mechanical polishing for isolation dielectric
US6140226A (en) 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6627532B1 (en) 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6046758A (en) * 1998-03-10 2000-04-04 Diamonex, Incorporated Highly wear-resistant thermal print heads with silicon-doped diamond-like carbon protective coatings
US6068884A (en) 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6060132A (en) 1998-06-15 2000-05-09 Siemens Aktiengesellschaft High density plasma CVD process for making dielectric anti-reflective coatings
US6316167B1 (en) 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
US6147009A (en) 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6462371B1 (en) 1998-11-24 2002-10-08 Micron Technology Inc. Films doped with carbon for use in integrated circuit technology
US6364954B2 (en) 1998-12-14 2002-04-02 Applied Materials, Inc. High temperature chemical vapor deposition chamber
US6312793B1 (en) 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6436824B1 (en) * 1999-07-02 2002-08-20 Chartered Semiconductor Manufacturing Ltd. Low dielectric constant materials for copper damascene
US6593653B2 (en) 1999-09-30 2003-07-15 Novellus Systems, Inc. Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications
US6417092B1 (en) 2000-04-05 2002-07-09 Novellus Systems, Inc. Low dielectric constant etch stop films
US6429129B1 (en) 2000-06-16 2002-08-06 Chartered Semiconductor Manufacturing Ltd. Method of using silicon rich carbide as a barrier material for fluorinated materials
JP2002009069A (ja) 2000-06-22 2002-01-11 Canon Sales Co Inc 成膜方法
US6410437B1 (en) * 2000-06-30 2002-06-25 Lam Research Corporation Method for etching dual damascene structures in organosilicate glass
JP3934343B2 (ja) 2000-07-12 2007-06-20 キヤノンマーケティングジャパン株式会社 半導体装置及びその製造方法
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
US6764958B1 (en) * 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
US6465366B1 (en) 2000-09-12 2002-10-15 Applied Materials, Inc. Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
US6340628B1 (en) 2000-12-12 2002-01-22 Novellus Systems, Inc. Method to deposit SiOCH films with dielectric constant below 3.0
US6537733B2 (en) 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US6506692B2 (en) 2001-05-30 2003-01-14 Intel Corporation Method of making a semiconductor device using a silicon carbide hard mask
US6534397B1 (en) 2001-07-13 2003-03-18 Advanced Micro Devices, Inc. Pre-treatment of low-k dielectric for prevention of photoresist poisoning
US20030045125A1 (en) 2001-09-05 2003-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Nitrogen containing plasma annealing method for forming a nitrogenated silicon carbide layer
US6528423B1 (en) 2001-10-26 2003-03-04 Lsi Logic Corporation Process for forming composite of barrier layers of dielectric material to inhibit migration of copper from copper metal interconnect of integrated circuit structure into adjacent layer of low k dielectric material
US6849562B2 (en) * 2002-03-04 2005-02-01 Applied Materials, Inc. Method of depositing a low k dielectric barrier film for copper damascene application

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000019508A1 (en) * 1998-10-01 2000-04-06 Applied Materials, Inc. Silicon carbide deposition method and use as a barrier layer and passivation layer

Also Published As

Publication number Publication date
US6764958B1 (en) 2004-07-20
US7117064B2 (en) 2006-10-03
JP5027360B2 (ja) 2012-09-19
US20050020048A1 (en) 2005-01-27
DE60138595D1 (de) 2009-06-18
US7001850B2 (en) 2006-02-21
JP2002190522A (ja) 2002-07-05
EP1176226A1 (en) 2002-01-30
US20060141805A1 (en) 2006-06-29
KR20020010073A (ko) 2002-02-02
EP1176226B1 (en) 2009-05-06
TW527670B (en) 2003-04-11

Similar Documents

Publication Publication Date Title
KR100801369B1 (ko) 유전체 막을 증착시키는 방법
US6537733B2 (en) Method of depositing low dielectric constant silicon carbide layers
US6465366B1 (en) Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
US6777171B2 (en) Fluorine-containing layers for damascene structures
US6500773B1 (en) Method of depositing organosilicate layers
KR100841495B1 (ko) 디바이스 형성 방법
KR100818953B1 (ko) 유기실리케이트층을 증착시키는 방법
US6632735B2 (en) Method of depositing low dielectric constant carbon doped silicon oxide
KR100817350B1 (ko) 규소 탄화물 박막의 이중 플라즈마 처리
US6573196B1 (en) Method of depositing organosilicate layers
US6521546B1 (en) Method of making a fluoro-organosilicate layer
US20020142104A1 (en) Plasma treatment of organosilicate layers
EP1174911A2 (en) Silicon nitride as anti-reflective coating

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee