Nothing Special   »   [go: up one dir, main page]

KR100796135B1 - 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 - Google Patents

차동 신호 전송 시스템 및 이를 구비한 평판표시장치 Download PDF

Info

Publication number
KR100796135B1
KR100796135B1 KR1020070003362A KR20070003362A KR100796135B1 KR 100796135 B1 KR100796135 B1 KR 100796135B1 KR 1020070003362 A KR1020070003362 A KR 1020070003362A KR 20070003362 A KR20070003362 A KR 20070003362A KR 100796135 B1 KR100796135 B1 KR 100796135B1
Authority
KR
South Korea
Prior art keywords
compensation circuit
impedance
automatic compensation
control signal
data
Prior art date
Application number
KR1020070003362A
Other languages
English (en)
Inventor
류지열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020070003362A priority Critical patent/KR100796135B1/ko
Priority to US11/972,194 priority patent/US8390604B2/en
Application granted granted Critical
Publication of KR100796135B1 publication Critical patent/KR100796135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/32—Reducing cross-talk, e.g. by compensating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예에 의한 차동 신호 전송 시스템은, 송신단과 수신단 간에 연결되는 차동 신호선으로서의 제 1배선 및 제 2배선과; 상기 수신단 측에서 제 1 배선 및 제 2배선 사이에 연결된 종단 저항과; 상기 종단 저항에 병렬로 연결되는 임피던스 자동 보상 회로가 포함되며, 상기 임피던스 자동 보상 회로는,
입력되는 디지털 제어신호의 각 비트를 각각의 게이트 전극으로 입력받는 n개의 스위치들(M1, M2, …, Mn)과; 상기 각 스위치의 소스 전극과 상기 제 1배선 사이에 연결되는 n개의 제 1저항들(R11, R12, …, R1n)과; 상기 각 스위치의 드레인 전극과 상기 제 2배선 사이에 연결되는 n개의 제 2저항들(R21, R22, …, R2n)이 포함되어 구성됨을 특징으로 한다.

Description

차동 신호 전송 시스템 및 이를 구비한 평판표시장치{differential signaling system and flat panel display using thereof}
도 1은 일반적인 평판 표시장치의 구성을 나타내는 블록도.
도2는 도1에 도시된 제어부와 데이터 구동부를 보다 상세히 나타낸 예시도.
도 3은 상기 제어부와 데이터 구동부 간의 신호 전송 방식을 설명하기 위한 도면.
도 4는 본 발명의 실시예에 의한 평판 표시장치의 구성을 나타내는 블록도.
도 5는 도4에 도시된 제어부와 데이터 구동부를 보다 상세히 나타낸 예시도.
도 6은 본 발명의 실시예에 의한 차동 신호 전송 시스템의 블록도.
도 7은 도 6에 도시된 임피던스 자동 보상 회로의 구체적인 회로도.
도 8a 내지 도 8d는 도 7에 도시된 임피던스 자동 보상회로의 동작을 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
310 : 제어부 330 : 데이터 구동부
332 : 데이터 구동회로 335 : 임피던스 자동 보상 회로
본 발명은 차동 신호를 전송하는 신호 전송방식이 채택되는 평판표시장치에 관한 것으로, 특히 상기 신호 전송방식에서의 임피던스 정합을 위한 차동 신호 전송 시스템이 구비되는 평판표시장치에 관한 것이다.
일반적으로, 널리 사용되고 있는 표시장치들 중의 하나인 음극선관(cathode ray tube : CRT)은 텔레비젼을 비롯해서 계측기기, 정보 단말기기 등의 모니터에 주로 이용되고 있으나, 제품이 갖는 무게와 크기로 인해 전자 제품의 소형화 및 경량화의 요구에 적극 대응할 수 없었다.
따라서, 상기 음극선관을 대체하기 위해 소형, 경량화 및 저소비전력의 장점을 갖는 액정 표시장치(liquid crystal display : LCD), 플라즈마 표시장치(plasma display panel : PDP), 전계방출 표시장치(field emission display : FED), 그리고 유기 전계발광 표시장치(organic light emission display : OLED) 등의 다양한 평판 표시장치가 활발하게 연구 및 개발되고 있다.
상기한 바와 같은 평판 표시장치에는 다양한 부품들이 구비되고, 각 부품들 간에 신호를 전송하기 위한 배선들이 형성된다.
최근 들어, 전자 회로기술 및 제조공정의 발전에 힘입어 상기 배선들을 통해 고속의 신호전송이 가능해지고, 또한 고속의 신호전송에 대응할 수 있을 정도로 상기 부품들의 구동속도가 매우 빨라지고 있다.
따라서, 상기 부품들 간에 배선들을 통해 고속으로 신호를 전송하기 위한 다양한 방식이 제안되고 있으며, 예를 들어 LVDS(low voltage differential signaling) 방식이나 RSDS(reduced swing differential signaling) 방식과 같이 차동(差動) 신호(differential signal)를 전송하는 신호 전송방식이 채택되고 있다.
상기 차동 신호 전송방식을 채용하는 전송 시스템은 차동 전송선을 통해 크기는 같으나, 반대 극성을 갖는 차동 모드 신호를 전송한다. 따라서, 집중화되는 자기장이 제거되고, 전기장이 결합되는 경향이 있다. 이렇게 결합된 전기장으로 인해 어떠한 신호 반사, 스큐(위상 지연 등) 전자기파 간섭(EMI) 없이 고속 신호가 안전하게 전송될 수 있는 것이다.
상기한 바와 같은 평판 표시장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 1은 일반적인 평판 표시장치의 구성을 나타내는 블록도이다.
도 1을 참조하면, 평판 표시장치는 화소(pixel)들이 매트릭스(matrix) 형태로 배열되는 표시패널(40)과; 상기 표시패널(40)의 게이트 배선들에 순차적으로 주사신호를 인가하는 게이트 구동부(20)와; 상기 표시패널(40)의 데이터 배선들에 화상신호(DATA1)를 인가하는 데이터 구동부(30)와; 외부의 그래픽 콘트롤러(미도시)로부터 인가되는 화상신호(DATA1)를 상기 데이터 구동부(30)에 인가하고, 제어신호(CS1)를 게이트 구동부(20) 및 데이터 구동부(30)에 인가하여 구동 타이밍을 제어하는 제어부(10)로 구성된다.
이와 같은 상기 평판 표시장치는, 상기 표시패널(40)의 모든 게이트 배선을 순차적으로 스캔하고, 데이터 배선들을 통해 화상 신호(DATA1)를 화소들에 인가하여 화상의 한 프레임을 표시한 다음 수직 동기신호(VSYNC)가 인가되어 화상의 다음 프레임(frame)이 표시되는 동작을 수행한다.
도 2는 도1에 도시된 제어부와 데이터 구동부를 보다 상세히 나타낸 예시도이고, 도 3은 상기 제어부와 데이터 구동부 간의 신호 전송 방식을 설명하기 위한 도면이다.
도2를 참조하면, 상기 데이터구동부(130)는 제어부(110)로부터 제 1,2배선(W1,W2)을 통해 화상신호(DATA[+,-])를 인가받고, 제 3배선(W3)을 통해 제어신호(CS11)를 인가받는 복수의 데이터 구동회로(data driving integrated circuit, 132)들로 구성된다.
상기 데이터 구동부(130)내에는 복수의 데이터 구동회로(132)가 구비된다. 상기 데이터 구동회로(132)들은 상기 제어부(110)로부터 화상신호(DATA[+,-])를 인가받아 상기 제어부(110)로부터 인가되는 제어신호(CS11)에 따라 데이터 배선들로 출력한다.
도면에 도시되진 않았지만, 데이터 배선들은 상기 데이터 구동회로(132)들에 복수개가 전기적으로 접속되며, 상기 데이터 구동회로(132)에서 인가된 화상신호(DATA[+,-])를 화소들로 인가한다.
이 때, 상기 화상신호가 제어부로부터 각각의 데이터 구동회로로 전송되는 것은 앞서 설명한 차동 신호 전송방식에 의한다.
즉, 도 3에 도시된 바와 같이 하나의 데이터 그룹(DATA[+, -])을 전송하기 위하여 송신단(Tx, 제어부)(110)와 수신단(Rx, 데이터 구동회로)(132) 간에 차동 전송선(differential transmission line) 구조(제 1, 2배선(W1, W2))를 갖는다.
한편, 상기 수신단(데이터 구동회로)(132) 측의 상기 차동 전송선 사이에는 종단저항(termination resistor, Rt)이 구비되는데, 상기 종단저항은 각 데이터 구동회로(132)에 연결되는 제 1배선(W1) 및 제 2배선(W2)을 전기적으로 접속시켜 폐회로를 구성한다.
따라서, 상기 제 1배선(W1)을 통해 인가되는 화상신호(DATA[+])는 상기 종단저항을 경유하여, 상기 제 2배선(W2)을 통해 상기 제어부(110)로 흘러간다. 상기 종단저항은 상기 데이터 구동회로(132)에 과도한 전류가 흐르는 것을 방지하며, 상기 종단저항 양단에 걸리는 전압은 화상신호(DATA[+,-])로서 상기 데이터 구동회로(132)에 인가된다.
상기 평판 표시장치 내에는 많은 전기 부품들 및 배선들이 구비되며, 서로 전기적으로 접속되어 있다. 각각의 전기 부품들 및 배선들은 임피던스(impedance) 성분을 갖고 있기 때문에 각 전기 부품들 사이의 신호 전송 시에 신호감쇄의 원인이 된다.
상기 제어부(110) 및 데이터 구동회로(132)들도 각각의 임피던스 성분을 가지며, 상기 제어부(110) 및 데이터 구동회로(132)들을 연결하는 제 1,2배선(W1,W2)들로 임피던스 성분(Z0)을 가진다.
만일, 상기 제 1,2배선(W1,W2)들이 갖는 임피던스 값(Z0)과 데이터 구동회로(132)들 내부의 임피던스 값이 일치하지 않게 되면 즉, 임피던스 부정합이 발생되면, 상기 제 1배선(W1)을 통해 인가되는 화상신호(DATA[+,-])가 상기 데이터 구동회로(132)들에 정확하게 공급되지 못하고 일부가 반사되어 나온다.
보다 상세히 설명하면, 상기 시스템에서의 반사 계수(
Figure 112007002950467-pat00001
)는 하기의 수학식 1과 같다.
[수학식1]
Figure 112007002950467-pat00002
여기서, 차동 임피던스 Zdiff는 상기 제 1, 2배선의 임피던스 값의 합인 2Z0보다 작은 값을 가지며, 이는 평판표시장치의 제조 공정 변수 및 구조에 따라 각각 다른 값을 갖게 된다.
즉, 상기 Zdiff가 종단 저항과 같은 값을 갖을 경우 신호의 반사 손실이 없게 된나, 상기 차동 임피던스 Zdiff 값이 가변되므로 종래의 경우 상기 차동 전송 방식에 있어서 임피던스 정합(impedance matching) 이 제대로 이루어지지 않는다는 단점이 있다.
이와 같이 임피던스 정합이 이루어지지 않아 반사파가 발생하면, 동일한 제 1배선(W1)을 통해 인가되는 화상신호(DATA[+,-])와 간섭을 일으켜 파형이 불안정해지며, 신호왜곡 및 감쇄를 가져온다. 상기와 같은 전자기파 간섭(electro magnetic interference: EMI)은 평판 표시장치의 화질을 저하시킨다.
본 발명은 차동 신호를 전송하는 신호 전송방식이 채택되는 평판표시장치에 있어서, 상기 차동 신호 전송방식에서의 임피던스 정합을 위한 자동 보상 회로가 수신단 즉, 데이터 구동회로 내부에 구비되어 차동 임피던스의 변동을 보상함으로써, 보다 명확하게 임피던스 정합을 수행하여 전자기파 간섭 없이 고속 신호가 안전하게 전송될 수 있도록 하는 차동 신호 전송 시스템 및 이를 구비한 평판표시장치를 제공함을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 차동 신호 전송 시스템은, 송신단과 수신단 간에 연결되는 차동 신호선으로서의 제 1배선 및 제 2배선과; 상기 수신단 측에서 제 1 배선 및 제 2배선 사이에 연결된 종단 저항과; 상기 종단 저항에 병렬로 연결되는 임피던스 자동 보상 회로가 포함되며,
상기 임피던스 자동 보상 회로는, 입력되는 디지털 제어신호의 각 비트를 각각의 게이트 전극으로 입력받는 n개의 스위치들(M1, M2, …, Mn)과; 상기 각 스위치의 소스 전극과 상기 제 1배선 사이에 연결되는 n개의 제 1저항들(R11, R12, …, R1n)과; 상기 각 스위치의 드레인 전극과 상기 제 2배선 사이에 연결되는 n개의 제 2저항들(R21, R22, …, R2n)이 포함되어 구성됨을 특징으로 한다.
또한, 상기 스위치의 개수는 상기 임피던스 자동 보상 회로를 제어하는 제어신호의 디지털 비트수와 같으며, 상기 스위치는 분포형 게이트 전압이 최소인 트랜지스터로 구현됨을 특징으로 한다.
또한, 상기 n개의 제 1저항들(R11, R12, …, R1n) 및 n개의 제 2저항들(R21, R22, …, R2n)의 저항 값은 모두 (N/M)Rb로 동일하고, 상기 Rb는 상기 임피던스 자 동 보상회로에 구비된 저항의 저항값이며, 상기 N은 임피던스 자동 보상 회로에 입력되는 디지털 제어신호 비트수이며, M은 입력되는 디지털 제어신호의 로직 하이(logic high) 비트수임을 특징으로 한다.
또한, 본 발명의 실시예에 의한 평판표시장치는, 복수의 데이터 배선 및 게이트 배선이 서로 교차되도록 배열된 표시 패널과; 외부로부터의 화상신호를 인가받아 제어신호를 생성하며, 상기 화상신호 및 제어신호를 차동 신호선으로서의 제 1, 2배선을 통해 출력하는 제어부와; 상기 제어부로부터 제어신호를 인가받아 상기 게이트 배선들에 주사신호를 인가하는 게이트 구동부와; 상기 제 1, 2배선 사이에 구비되는 종단 저항에 병렬로 연결되어 상기 차동 신호선에 의한 차동 임피던스 값과 대응되는 데이터 구동회로부의 임피던스 값을 자동 조절하는 임피던스 자동 보상회로가 구비된 복수의 데이터 구동회로들로 구성되며, 상기 각각의 데이터 구동회로들이 상기 제 1, 2배선을 통해 상기 제어부로부터 화상신호 및/또는 제어신호를 인가받아 상기 데이터 배선들에 화상신호를 인가하는 데이터 구동부가 포함되며,
상기 임피던스 자동 보상 회로는, 입력되는 디지털 제어신호의 각 비트를 각각의 게이트 전극으로 입력받는 n개의 스위치들(M1, M2, …, Mn)과; 상기 각 스위치의 소스 전극과 상기 제 1배선 사이에 연결되는 n개의 제 1저항들(R11, R12, …, R1n)과; 상기 각 스위치의 드레인 전극과 상기 제 2배선 사이에 연결되는 n개의 제 2저항들(R21, R22, …, R2n)이 포함되어 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하도록 한다.
도 4는 본 발명의 실시예에 의한 평판 표시장치의 구성을 나타내는 블록도이다.
도 4를 참조하면, 본 발명의 실시예에 의한 평판 표시장치는 게이트 라인들과 데이터 라인들이 서로 교차되도록 배열된 표시패널(240)과; 상기 표시패널(240)의 게이트 배선들에 순차적으로 주사신호를 인가하는 게이트 구동부(220)와; 상기 표시패널(240)의 데이터 배선들에 화상신호(DATA[+,-])를 인가하는 데이터 구동부(230)와; 외부의 그래픽 콘트롤러(미도시)로부터 인가되는 화상신호(DATA[+,-])를 상기 데이터 구동부(230)에 인가하고, 제어신호(CS21)를 게이트 구동부(220) 및 데이터 구동부(230)에 인가하여 구동 타이밍을 제어하는 제어부(210)로 구성된다.
또한, 본 발명의 실시예에 의한 평판표시 장치는, 차동 신호를 전송하는 신호 전송방식이 채택되는 평판표시 장치로서, 차동 신호 전송방식에서의 임피던스 정합을 위한 임피던스 자동 보상 회로(programmable compensation circuit)(235)가 수신단 즉, 상기 데이터 구동부 내부에 구비되어 차동 임피던스의 변동을 보상하여 보다 명확하게 임피던스 정합을 수행함을 특징으로 한다.
상기 표시패널(240)에는 복수의 게이트 배선들이 횡방향으로 일정하게 이격되도록 배열되고, 복수의 데이터 배선들이 종방향으로 일정하게 이격되도록 배열된다. 상기 게이트 배선들 및 데이터 배선들은 서로 교차하여 복수의 영역들을 구획하며, 이 영역들을 화소로 정의한다. 상기 화소들은 상기 게이트 배선들 및 데이터 배선들과 전기적으로 접속되며, 표시패널(240) 상에 매트릭스 형태로 배열된다.
상기 제어부(210)는 타이밍 콘트롤러(timing controller)를 가리킨다. 상기 제어부(210)는 외부로부터 화상신호(DATA[+,-])를 인가받아 평판 표시장치를 구동시킬 여러가지 제어신호(CS21)들을 생성한다. 상기 제어부(210)는 외부에서 인가되는 화상신호(DATA[+,-])를 상기 데이터 구동부(230)에 인가하고, 상기 제어신호(CS21)를 상기 게이트 구동부(220) 및 데이터 구동부(230)에 인가하여 구동 타이밍을 제어한다. 이때, 상기 제어부(210)는 제어신호(CS21)로 수직 동기신호(VSYNC), 수평 동기신호(HSYNC), 클럭신호, 게이트 스타트 신호 및 데이터 출력 인에이블 신호 등을 게이트 구동부(220)와 데이터 구동부(230)에 인가하여 게이트 구동부(220)와 데이터구동부(230)의 구동 타이밍을 제어한다.
즉, 상기 제어부(210)는 게이트 구동부(220)에 수평 동기신호(HSYNC)와 게이트 스타트 신호를 인가하여 표시패널(240)의 게이트 배선들에 순차적으로 주사신호가 인가되도록 하고, 데이터구동부(230)에 수평 동기신호(HSYNC), 데이터 출력 인에이블 신호 및 화상신호(DATA[+,-])를 인가하여 상기 주사신호가 인가된 게이트 배선의 화소들에 화상신호(DATA[+,-])가 인가되도록 함으로써, 게이트 구동부(220)와 데이터 구동부(230)의 구동 타이밍을 제어한다.
상기 데이터 구동부(230)는 상기 데이터 배선들을 통해 상기 표시패널(240)과 전기적으로 접속된다. 상기 데이터 구동부(230)는 복수의 데이터 구동회로(232)들로 구성되며, 각각의 데이터 구동회로(232)들은 상기 제어부(210)로부터 화상신호(DATA[+,-]) 및 제어신호(CS21)를 인가받아 상기 데이터 배선들로 출력한다.
상기 제어부(210)로부터 화상 신호(DATA[+,-])를 인가받는 데이터 구동회 로(232)들의 입력단들에는 각각 임피던스 정합을 위한 자동 보상 회로(programmable compensation circuit) (235)가 구비되어 상기 제어부(210)에서 상기 데이터 구동회로(232)까지의 차동 임피던스와 상기 데이터 구동회로(232)의 임피던스를 동일하게 정합시켜 상기 제어부(210)로부터 화상신호(DATA[+,-])가 원활하게 공급되도록 한다.
상기 자동 보상 회로의 구체적인 구성 및 동작은 이하 도면을 통해 보다 상세히 설명하도록 한다.
또한, 상기 게이트 구동부(220)는 상기 제어부(210)로부터 제어신호(CS21)를 인가받아 상기 게이트 배선들에 순차적으로 주사신호를 인가하여 매트릭스 형태로 배열된 화소들을 게이트 배선 단위로 구동시키고, 상기 데이터 구동부(230)는 상기 주사 신호가 인가된 화소들에 데이터 배선들을 통해 화상신호(DATA[+,-])를 인가한다.
상기한 바와 같은 방식으로 표시패널(240)의 모든 게이트 배선을 순차적으로 스캔하고, 데이터 배선들을 통해 화상신호(DATA[+,-])를 화소들에 인가하여 화상의 한 프레임을 표시한 다음에는 상기 수직 동기신호(VSYNC)가 인가되어 화상의 다음 프레임(frame)이 표시되도록 한다.
도 5는 도4에 도시된 제어부와 데이터 구동부를 보다 상세히 나타낸 예시도이고, 도 6은 본 발명의 실시예에 의한 차동 신호 전송 시스템을 나타내는 블록도이다. 즉, 상기 도 6은 도 5에 도시된 상기 제어부와 데이터 구동부 간의 신호 전송 방식을 설명하기 위한 도면이다.
또한, 도 7은 도 5 및 도 6에 도시된 임피던스 자동 보상 회로의 구체적인 회로도이다.
도 5를 참조하면, 외부로부터 화상신호(DATA[+,-])를 인가받아 제 1,2배선(W1,W2)으로 출력하는 제어부(310)와, 외부와 임피던스 매칭시켜 상기 제어부(310)로부터 상기 제 1,2배선(W1,W2)의 통해 화상신호(DATA[+,-])를 인가받는 다수의 데이터 구동회로가 구비되는 데이터 구동부(330)를 포함하여 구성된다.
상기 제어부(310)와 데이터 구동회로(332)들은 일 예로 고속으로 신호를 전송하기 위한 저전압 차동 신호(low voltage differential signaling: LVDS) 전송 방식에 의해 화상신호 및 제어신호의 전송을 수행한다.
즉, 상기 제어부(310)는 상기 제 1,2배선(W1,W2)을 통해 상기 데이터 구동부(330)에 전기적으로 연결된다. 상기 데이터 구동부(330)는 복수의 데이터 구동회로(332)들로 구성되며, 각각의 데이터 구동회로(332)는 상기 제 1,2배선(W1,W2)을 통해 상기 제어부(310)로부터 화상신호(DATA[+,-])를 인가받고, 또한, 제어신호를 인가받는다. 단, 도 5에서는 설명의 편의를 위해 제어신호를 공급하는 배선은 생략하였다. 즉, 도면에는 각 데이터 구동회로(332)에 한 쌍의 제 1,2배선(W1,W2)이 연결되었지만, 실제로는 각 데이터 구동회로(332)마다 복수 쌍의 제 1,2배선(W1,W2)들이 연결될 수 있다.
상기 데이터 구동회로(332)에는 상기 제 1,2배선(W1,W2)들이 연결되며, 그 제 1,2배선(W1,W2)은 종단저항(Rt)에 의해 전기적으로 접속되어 폐회로를 구성한다.
따라서, 상기 제어부(310)에서 인가되는 화상신호(DATA[+,-])는 상기 종단저항(Rt)에 전압으로 인가되어 상기 데이터 구동회로(332)들에 공급된다. 상기 종단저항(Rt)은 상기 데이터 구동회로(332) 내부에 과도한 전류가 흐르는 것을 방지함과 아울러, 화상신호(DATA[+,-])를 가리키는 일정한 전압이 상기 데이터 구동 회로(332)에 인가되도록 한다.
즉, 도 6에 도시된 바와 같이 하나의 데이터 그룹(DATA[+, -])을 전송하기 위하여 송신단(Tx, 제어부)(310)와 수신단(Rx, 데이터 구동회로)(332) 간에 차동 전송선(differential transmission line) 구조(제 1, 2배선(W1, W2))를 갖으며, 상기 수신단(데이터 구동회로) 측의 상기 차동 전송선 사이에는 종단저항(termination resistor, Rt)이 구비되고, 이는 각 데이터 구동회로(132)에 연결되는 제 1배선(W1) 및 제 2배선(W2)을 전기적으로 접속시켜 폐회로를 구성한다.
앞서 설명한 바와 같이 상기 차동 전송선 사이에 종단 저항만이 연결된 경우에는, 외부 요인들에 의해 상기 차동 임피던스(Zdiff) 값이 가변될 수 있으므로 상기 차동 전송 방식에 있어서 임피던스 정합(impedance matching) 이 제대로 이루어지지 않는다는 단점이 있다.
이를 극복하기 위하여 본 발명의 실시예에서는 상기 종단 저항에 병렬로 연결되는 임피던스 자동 보상 회로(335)가 구비됨을 특징으로 하며, 이를 통해 상기 차동 임피던스 값과 대응되는 수신단 즉, 데이터 구동회로의 임피던스 값을 자동으로 조절함에 따라 보다 정확한 임피던스 정합을 구현할 수 있게 된다.
여기서, 상기 임피던스 자동 보상 회로(335)가 구비된 시스템 즉, 도 6에 도시된 본 발명의 실시예에 의한 차동 신호 전송 시스템에서의 반사 계수(
Figure 112007002950467-pat00003
)는 하기의 수학식 2과 같다.
[수학식 2]
Figure 112007002950467-pat00004
여기서,
Figure 112007002950467-pat00005
는 변동이 있는 차동 임피던스를 의미하며,
Figure 112007002950467-pat00006
은 종단 저항과 임피던스 자동 보상 회로의 병렬 합성 임피던스를 의미한다.
또한, 상기 병렬 합성 임피던스
Figure 112007002950467-pat00007
는 하기의 수학식 3과 같다.
[수학식 3]
Figure 112007002950467-pat00008
여기서, Rt는 종단 저항을 의미하고, ZPCC는 임피던스 자동 보상 회로(325)의 전체 합성 저항값을 의미한다.
또한, Rb는 상기 임피던스 자동 보상회로(325)에 구비된 저항의 저항 값이고, N은 임피던스 자동 보상 회로(325)에 입력되는 디지털 제어신호 비트수이며, M은 입력되는 디지털 제어신호의 로직 하이(logic high) 비트수를 나타낸다.
상기 차동 임피던스는 상기 제 1, 2배선의 임피던스 값의 합인 2Z0보다 작은 값을 가지며, 이는 평판표시장치의 제조 공정 변수 및 구조에 따라 변경될 수 있으나, 상기
Figure 112007002950467-pat00009
은 상기 수학식 3에서와 같이 상기 임피던스 자동 보상 회로의 동작에 의해 그 값이 가변되므로 상기 차동 임피던스의 변동을 보상할 수 있게 된다.
즉, 상기
Figure 112007002950467-pat00010
의 크기를 상기
Figure 112007002950467-pat00011
과 동일하게끔 상기 임피던스 자동 보상 회로가 동작함으로써, 상기 반사 계수가 0가 되어 신호의 반사 손실을 제거할 수 있는 것이다.
이와 같이 각각의 데이터구동회로(332)에 구비되는 종단저항(Rt)과 병렬로 상기 임피던스 자동 보상 회로(335)를 접속시킴으로써, 상기 데이터 구동회로(332)에 접속되는 제 1,2배선(W1,W2)에 의한 차동 임피던스 값과 정확한 임피던스 매칭이 구현되어 상기 제 1,2배선(W1,W2)을 통해 인가되는 화상신호(DATA[+,-])가 반사되어 일부가 손실되거나 반사파에 의해 왜곡된 화상신호(DATA[+,-])가 데이터 구동회로(332)들로 인가되는 전자기파 간섭(EMI)을 방지할 수 있다. 따라서, 상기 제어부(310)로부터 안정된 파형을 갖는 화상신호(DATA[+,-])가 원활하게 데이터 구동회로(332)들에 인가되므로, 평판 표시장치의 화질 저하를 방지할 수 있다.
도 7을 참조하여 상기 임피던스 자동 보상 회로의 구성을 보다 상세히 설명하도록 한다.
도 7을 참조하면, 상기 임피던스 자동 보상 회로(335)는, 입력되는 디지털 제어신호의 각 비트를 각각의 게이트 전극으로 입력받는 n개의 스위치들(M1, M2, …, Mn)과; 상기 각 스위치의 소스 전극과 상기 제 1배선 사이에 연결되는 n개의 제 1저항들(R11, R12, …, R1n)과; 상기 각 스위치의 드레인 전극과 상기 제 2배선 사이에 연결되는 n개의 제 2저항들(R21, R22, …, R2n)이 포함되어 구성된다.
여기서, 상기 스위치의 개수는 상기 임피던스 자동 보상 회로를 제어하는 제어신호의 디지털 비트수와 같으며, 상기 임피던스 자동 보상 회로가 8비트로 동작할 경우에는 상기 n은 8이 된다.
즉, 상기 각각의 스위치는 입력되는 디지털 제어신호의 각 비트를 입력받아 턴 온 또는 턴 오프가 결정된다.
이하, 상기 임피던스 자동 보상 회로가 8비트 제어신호에 의해 동작함을 가정하여 설명하도록 한다.
이 때, 상기 스위치는 트랜지스터로 이용될 수 있으며, 상기 트랜지스터는 열잡음으로부터의 영향을 최소화하기 위하여 분포형 게이트 저항(distributed gate resistance)이 최소가 되도록 레이아웃 되는 것이 바람직하다. 또한, 상기 트랜지스터는 입력과 출력 전압 간에 어떠한 DC 오프셋도 갖지 않도록 깊는 선형영역(deep triode region)에서 동작되도록 설계됨이 바람직하다.
또한, 상기 n개의 제 1저항들(R11, R12, …, R1n) 및 n개의 제 2저항들(R21, R22, …, R2n)의 저항 값은 모두 (N/M)Rb로 동일하다.
이 때, 상기 Rb는 앞서 언급한 바와 같이 임피던스 자동 보상회로(325)에 구비된 저항의 저항 값을 의미하나, 이는 하나의 실시예로서 반드시 이에 한정되는 것은 아니다.
또한, N은 임피던스 자동 보상 회로(325)에 입력되는 디지털 제어신호 비트수이며, M은 입력되는 디지털 제어신호의 로직 하이(logic high) 비트수를 나타내며, 본 발명의 실시예에서는 상기 N은 8, M은 2인 경우를 그 예로 설명하도록 한다.
즉, 상기 임피던스 자동 보상 회로가 8비트로 동작할 경우에는, 상기 제 1, 2저항들은 각각 8개가 구비되며, 그 저항 값은 각각 (8/2)Rb 즉, 4Rb가 된다.
도 8a 내지 도 8d는 도 7에 도시된 임피던스 자동 보상회로의 동작을 설명하기 위한 도면이다.
먼저 도 8a는 상기 임피던스 자동 보상회로에 입력되는 8비트 제어신호(D8, D7, …, D1)가 (0,0,…, 1)인 경우 즉, 8개의 스위치 중 M1만 턴 온되고, 나머지 스위치는 모두 턴 오프된 상태에서의 교류 등가 회로를 나타내는 도면이다.
이 때, 제 1저항(R11) 및 제 2저항(R21) 각각 4Rb의 저항 값을 갖으며, 도시된 저항 Ron1은 스위치 M1의 턴온 저항으로서 매우 적은 값을 갖는 것으로 가정하며, 이에 따라 매우 적은 저항값을 갖는 Ron1에서 강하되는 전압 역시 무시할 수 있다.
[수학식 4]
Ron1, …, Ron8 ≪ 4Rb
이에 따라 결과적으로 도 8a의 교류 등가 회로는 도 8b에 도시된 등가회로로 표현될 수 있으며, 이는 직렬 저항 연결에 따른 저항값 계산 방식에 따라 도 8c에 도시된 바와 같이 저항 값은 8Rb가 된다.
즉, 상기 (0,0,…, 1)의 제어신호가 임피던스 자동 보상회로에 입력된 경우에는 상기 임피던스 자동 보상회로의 저항 값은 8Rb가 되는 것이다.
이와 마찬가지로 임피던스 자동 보상회로에 입력되는 제어신호(D8, D7, …, D1)가 (1,1,…, 1)인 경우 즉, 8개의 스위치(M1, …, M8)이 모두 턴 온되면, 결과적으로 도 8d에 도시된 바와 같은 교류 등가 회로로 표현되며, 이는 직렬 및 병렬 저항 연결에 따른 저항값 계산 방식에 따라 전체 저항 값은 Rb가 된다.
즉, 상기 (1,1,…, 1)의 제어신호가 임피던스 자동 보상회로에 입력된 경우에는 상기 임피던스 자동 보상회로의 저항 값은 Rb가 되는 것이다.
이와 같이 상기 임피던스 자동 보상회로는 입력되는 n비트의 제어신호에 따라 저항 값이 조정됨으로써, 앞서 수학식 3에서 언급한 바와 같이 병렬 합성 임피던스
Figure 112007002950467-pat00012
값을 상기
Figure 112007002950467-pat00013
과 동일하게 조정할 수 있으며, 이 경우 반사 계수가 0가 되어 신호의 반사 손실을 제거할 수 있다.
이와 같이 각각의 데이터구동회로(332)에 구비되는 종단저항(Rt)과 병렬로 상기 임피던스 자동 보상 회로를 접속시킴으로써, 상기 데이터 구동회로(332)에 접속되는 제 1,2배선(W1,W2)에 의한 차동 임피던스 값과 정확한 임피던스 매칭이 구현되어 상기 제 1,2배선(W1,W2)을 통해 인가되는 화상신호(DATA[+,-])가 반사되어 일부가 손실되거나 반사파에 의해 왜곡된 화상신호(DATA[+,-])가 데이터 구동회 로(332)들로 인가되는 전자기파 간섭(EMI)을 방지할 수 있다.
따라서, 상기 제어부(310)로부터 안정된 파형을 갖는 화상신호(DATA[+,-])가 원활하게 데이터 구동회로(332)들에 인가되므로, 평판 표시장치의 화질 저하를 방지할 수 있는 것이다.
이와 같은 본 발명에 의하면, 차동 신호 전송방식에서의 임피던스 정합을 위한 자동 보상 회로가 수신단 즉, 데이터 구동회로 내부에 구비되어 차동 임피던스의 변동을 보상함으로써, 보다 명확하게 임피던스 정합을 수행하여 전자기파 간섭 없이 고속 신호가 안전하게 전송될 수 있다는 장점이 있다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

Claims (12)

  1. 송신단과 수신단 간에 연결되는 차동 신호선으로서의 제 1배선 및 제 2배선과;
    상기 수신단 측에서 제 1 배선 및 제 2배선 사이에 연결된 종단 저항과;
    상기 종단 저항에 병렬로 연결되는 임피던스 자동 보상 회로가 포함되며,
    상기 임피던스 자동 보상 회로는,
    입력되는 디지털 제어신호의 각 비트를 각각의 게이트 전극으로 입력받는 n개의 스위치들(M1, M2, …, Mn)과;
    상기 각 스위치의 소스 전극과 상기 제 1배선 사이에 연결되는 n개의 제 1저항들(R11, R12, …, R1n)과;
    상기 각 스위치의 드레인 전극과 상기 제 2배선 사이에 연결되는 n개의 제 2저항들(R21, R22, …, R2n)이 포함됨을 특징으로 하는 차동 신호 전송 시스템.
  2. 제 1항에 있어서,
    상기 스위치의 개수는 상기 임피던스 자동 보상 회로를 제어하는 제어신호의 디지털 비트수임을 특징으로 하는 차동 신호 전송 시스템.
  3. 제 1항에 있어서,
    상기 스위치는 분포형 게이트 전압이 최소인 트랜지스터로 구현됨을 특징으 로 하는 차동 신호 전송 시스템.
  4. 제 1항에 있어서,
    상기 n개의 제 1저항들(R11, R12, …, R1n) 및 n개의 제 2저항들(R21, R22, …, R2n)의 저항 값은 모두 (N/M)Rb로 동일함을 특징으로 하는 차동 신호 전송 시스템.
  5. 제 4항에 있어서,
    상기 Rb는 상기 임피던스 자동 보상회로에 구비된 저항의 저항값임을 특징으로 하는 차동 신호 전송 시스템.
  6. 제 4항에 있어서,
    상기 N은 임피던스 자동 보상 회로에 입력되는 디지털 제어신호 비트수이며, M은 입력되는 디지털 제어신호의 로직 하이(logic high) 비트수임을 특징으로 하는 차동 신호 전송 시스템.
  7. 복수의 데이터 배선 및 게이트 배선이 서로 교차되도록 배열된 표시 패널과;
    외부로부터의 화상신호를 인가받아 제어신호를 생성하며, 상기 화상신호 및 제어신호를 차동 신호선으로서의 제 1, 2배선을 통해 출력하는 제어부와;
    상기 제어부로부터 제어신호를 인가받아 상기 게이트 배선들에 주사신호를 인가하는 게이트 구동부와;
    상기 제 1, 2배선 사이에 구비되는 종단 저항에 병렬로 연결되어 상기 차동 신호선에 의한 차동 임피던스 값과 대응되는 데이터 구동회로부의 임피던스 값을 자동 조절하는 임피던스 자동 보상회로가 구비된 복수의 데이터 구동회로들로 구성되며, 상기 각각의 데이터 구동회로들이 상기 제 1, 2배선을 통해 상기 제어부로부터 화상신호 및/또는 제어신호를 인가받아 상기 데이터 배선들에 화상신호를 인가하는 데이터 구동부가 포함되며,
    상기 임피던스 자동 보상 회로는, 입력되는 디지털 제어신호의 각 비트를 각각의 게이트 전극으로 입력받는 n개의 스위치들(M1, M2, …, Mn)과; 상기 각 스위치의 소스 전극과 상기 제 1배선 사이에 연결되는 n개의 제 1저항들(R11, R12, …, R1n)과; 상기 각 스위치의 드레인 전극과 상기 제 2배선 사이에 연결되는 n개의 제 2저항들(R21, R22, …, R2n)이 포함됨을 특징으로 하는 평판표시장치.
  8. 제 7항에 있어서,
    상기 스위치의 개수는 상기 임피던스 자동 보상 회로를 제어하는 제어신호의 디지털 비트수임을 특징으로 하는 평판표시장치.
  9. 제 7항에 있어서,
    상기 스위치는 분포형 게이트 전압이 최소인 트랜지스터로 구현됨을 특징으 로 하는 평판표시장치.
  10. 제 7항에 있어서,
    상기 n개의 제 1저항들(R11, R12, …, R1n) 및 n개의 제 2저항들(R21, R22, …, R2n)의 저항 값은 모두 (N/M)Rb로 동일함을 특징으로 하는 평판표시장치.
  11. 제 10항에 있어서,
    상기 Rb는 상기 임피던스 자동 보상회로에 구비된 저항의 저항값임을 특징으로 하는 평판표시장치.
  12. 제 10항에 있어서,
    상기 N은 임피던스 자동 보상 회로에 입력되는 디지털 제어신호 비트수이며, M은 입력되는 디지털 제어신호의 로직 하이(logic high) 비트수임을 특징으로 하는 평판표시장치.
KR1020070003362A 2007-01-11 2007-01-11 차동 신호 전송 시스템 및 이를 구비한 평판표시장치 KR100796135B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070003362A KR100796135B1 (ko) 2007-01-11 2007-01-11 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
US11/972,194 US8390604B2 (en) 2007-01-11 2008-01-10 Differential signaling system and flat panel display with the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070003362A KR100796135B1 (ko) 2007-01-11 2007-01-11 차동 신호 전송 시스템 및 이를 구비한 평판표시장치

Publications (1)

Publication Number Publication Date
KR100796135B1 true KR100796135B1 (ko) 2008-01-21

Family

ID=39218568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070003362A KR100796135B1 (ko) 2007-01-11 2007-01-11 차동 신호 전송 시스템 및 이를 구비한 평판표시장치

Country Status (2)

Country Link
US (1) US8390604B2 (ko)
KR (1) KR100796135B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120065189A (ko) * 2010-12-10 2012-06-20 엘지디스플레이 주식회사 액정표시장치의 타이밍 콘트롤러
KR20160070238A (ko) * 2014-12-09 2016-06-20 엘지디스플레이 주식회사 구동부 및 이를 포함하는 표시장치

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100805510B1 (ko) * 2007-01-11 2008-02-20 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
TWI407421B (zh) * 2009-02-17 2013-09-01 Au Optronics Corp 用於驅動一液晶顯示面板之驅動裝置
US9257079B2 (en) * 2011-06-27 2016-02-09 Shenzhen China Star Optoelectronics Technology Co., Ltd. Data driving system and chip for liquid crystal panel as well as liquid crystal display device
US8896640B2 (en) * 2012-06-05 2014-11-25 Shenzhen China Star Optoelectronics Technology Co., Ltd Dislplay panel, flat-panel display device and driving method thereof
TWI561077B (en) 2014-05-08 2016-12-01 Novatek Microelectronics Corp Video transmission system
CN105096906B (zh) * 2014-05-20 2018-06-08 联咏科技股份有限公司 可视信号传输系统
US9812057B2 (en) * 2015-08-05 2017-11-07 Qualcomm Incorporated Termination circuit to reduce attenuation of signal between signal producing circuit and display device
CN105355173A (zh) * 2015-12-10 2016-02-24 武汉华星光电技术有限公司 Led背光色温调节电路及具有其的显示装置
JP2017216611A (ja) * 2016-06-01 2017-12-07 マイクロン テクノロジー， インク． 半導体装置
US10593285B2 (en) * 2017-03-28 2020-03-17 Novatek Microelectronics Corp. Method and apparatus of handling signal transmission applicable to display system
KR102390476B1 (ko) * 2017-08-03 2022-04-25 엘지디스플레이 주식회사 유기발광 표시장치 및 유기발광 표시장치의 데이터 처리방법
CN107301841B (zh) * 2017-08-18 2019-05-24 深圳市华星光电半导体显示技术有限公司 一种oled显示面板及其驱动方法
KR102423987B1 (ko) 2017-09-21 2022-07-22 삼성전자주식회사 터미네이션 회로 및 인터페이스 장치
JP7369047B2 (ja) * 2020-01-30 2023-10-25 ＣＩＧ Ｐｈｏｔｏｎｉｃｓ Ｊａｐａｎ株式会社 光モジュール及び光伝送装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555898A (ja) * 1991-08-27 1993-03-05 Fujitsu Ltd データ転送方式
US6448813B2 (en) 1998-10-26 2002-09-10 Rambus Inc. Output driver circuit with well-controlled output impedance

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102763A (ja) 1995-10-05 1997-04-15 Sony Corp インピーダンス整合回路
JPH10290183A (ja) 1997-04-14 1998-10-27 Nec Eng Ltd インピーダンス整合装置
JP3828652B2 (ja) 1998-01-09 2006-10-04 株式会社アドバンテスト 差動信号伝送回路
KR20000074847A (ko) 1999-05-26 2000-12-15 윤종용 저전압 차동 신호 통신 시스템
KR100734927B1 (ko) * 1999-12-27 2007-07-03 엘지.필립스 엘시디 주식회사 액정표시장치
US6448815B1 (en) * 2000-10-30 2002-09-10 Api Networks, Inc. Low voltage differential receiver/transmitter and calibration method thereof
JP3854182B2 (ja) * 2002-03-28 2006-12-06 東北パイオニア株式会社 発光表示パネルの駆動方法および有機ｅｌ表示装置
US6836149B2 (en) * 2002-04-12 2004-12-28 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
KR100878274B1 (ko) * 2002-08-08 2009-01-13 삼성전자주식회사 표시 장치
JP2004112178A (ja) 2002-09-17 2004-04-08 Fujitsu Quantum Devices Ltd 伝送線路及びそれを有する装置
JP2004146403A (ja) * 2002-10-21 2004-05-20 Advantest Corp 伝送回路、ｃｍｏｓ半導体デバイス、及び設計方法
JP2004354625A (ja) * 2003-05-28 2004-12-16 Renesas Technology Corp 自発光表示装置及び自発光表示用駆動回路
US6980020B2 (en) * 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
JP4518321B2 (ja) * 2004-05-28 2010-08-04 ルネサスエレクトロニクス株式会社 データ伝送装置、及び受信装置
KR101052972B1 (ko) 2004-05-29 2011-07-29 엘지디스플레이 주식회사 평판 표시장치
US7236018B1 (en) * 2004-09-08 2007-06-26 Altera Corporation Programmable low-voltage differential signaling output driver
KR100652391B1 (ko) * 2004-12-17 2006-12-01 삼성전자주식회사 저전압 차동 신호 드라이버
US7598772B2 (en) 2006-12-29 2009-10-06 Texas Instruments Incorporated Signal driver having selectable aggregate slew rate to compensate for varying process, voltage or temperature conditions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0555898A (ja) * 1991-08-27 1993-03-05 Fujitsu Ltd データ転送方式
US6448813B2 (en) 1998-10-26 2002-09-10 Rambus Inc. Output driver circuit with well-controlled output impedance

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120065189A (ko) * 2010-12-10 2012-06-20 엘지디스플레이 주식회사 액정표시장치의 타이밍 콘트롤러
KR101715855B1 (ko) 2010-12-10 2017-03-13 엘지디스플레이 주식회사 액정표시장치의 타이밍 콘트롤러
KR20160070238A (ko) * 2014-12-09 2016-06-20 엘지디스플레이 주식회사 구동부 및 이를 포함하는 표시장치
KR102279372B1 (ko) * 2014-12-09 2021-07-20 엘지디스플레이 주식회사 구동부 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
US20080170063A1 (en) 2008-07-17
US8390604B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
KR100796135B1 (ko) 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
KR100805525B1 (ko) 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
KR100812073B1 (ko) 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
KR100805510B1 (ko) 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
CN101266762B (zh) 液晶显示器
US20080225036A1 (en) Liquid crystal display
KR100864926B1 (ko) 액정표시장치
KR100759967B1 (ko) 플랫 패널 표시 장치
KR20080089867A (ko) 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
KR101279351B1 (ko) 타이밍 컨트롤러 및 이를 이용한 액정표시장치
KR102576968B1 (ko) 표시장치
KR20050078981A (ko) 평판 패널 디스플레이 및 평판 패널 디스플레이의 소스드라이버
EP3040973B1 (en) Display device
KR20080089868A (ko) 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
US9747827B2 (en) Driving circuit of display device for compensating image data and method for driving the same
CN114283725B (zh) 信号处理方法、显示装置、时序控制器和源极驱动器
KR101052972B1 (ko) 평판 표시장치
US7724225B2 (en) Display panel for liquid crystal display
KR20220080843A (ko) 디스플레이 장치 및 구동 회로
KR20100070788A (ko) 액정표시장치
KR100870515B1 (ko) 액정표시장치
KR101771254B1 (ko) 액정표시장치
CN114677985A (zh) 基于显示面板的补偿调整方法、显示面板及显示装置
CN1725277A (zh) 显示面板
KR100357690B1 (ko) 차동 신호의 전압 값을 변조하는 디지털 데이터 전송 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070111

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20071221

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080111

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080111

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110103

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111216

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140102

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20151230

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20170102

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181022