Nothing Special   »   [go: up one dir, main page]

KR100742790B1 - 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치 - Google Patents

특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치 Download PDF

Info

Publication number
KR100742790B1
KR100742790B1 KR1020027013794A KR20027013794A KR100742790B1 KR 100742790 B1 KR100742790 B1 KR 100742790B1 KR 1020027013794 A KR1020027013794 A KR 1020027013794A KR 20027013794 A KR20027013794 A KR 20027013794A KR 100742790 B1 KR100742790 B1 KR 100742790B1
Authority
KR
South Korea
Prior art keywords
pulse
energy
layer
substrate
thickness
Prior art date
Application number
KR1020027013794A
Other languages
English (en)
Other versions
KR20030022108A (ko
Inventor
미셀 로쉬
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20030022108A publication Critical patent/KR20030022108A/ko
Application granted granted Critical
Publication of KR100742790B1 publication Critical patent/KR100742790B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 전자의 또는 광전자의 또는 광학 구성요소 또는 센서를 위한 기판 또는 잉곳을 형성하는 소자에 적어도 하나의 박층을 절단하는 방법에 관한 것이다. 본 발명은 절단될 층의 두께에 대응하는 두께를 가지는 약한 영역을 상기 소자에 형성하는 단계; 및 상기 약한 층에 쪼개짐을 유발하도록 선택된 에너지를 가지는 펄스 에너지를 흡수하는 영역의 두께를 통과하기 위하여 음파에 대하여 요구되는 기간 보다 크지 않은 에너지 펄스를 상기 소자에 주입하는 단계를 구비하는 것을 특징으로 한다.

Description

특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치{METHOD FOR CUTTING OUT AT LEAST A THIN LAYER IN A SUBSTRATE OR INGOT, IN PARTICULAR MADE OF SEMICONDUCTOR MATERIAL(S)}
발명의 분야 및 종래 기술의 상황
본 발명은, 전자의 또는 광전자의 또는 광학 소자 또는 센서를 제조하기 위하여 특히 반도체 재료(들)의 기판 또는 잉곳으로부터 적어도 하나의 박층을 절단하는 것에 관한 것이다.
마이크로 전자공학, 광전자공학 또는 센서의 분야에 관련된 다수의 응용에서, 하나의 기판층을 다른 기판층으로 전달하는 것으로 구성된 기술적 동작은, 다수의 재료 구조들 또는 특정 소자들이 제조되도록 하는 핵심이 되는 동작을 나타낸다. 전달을 위한 층은 완료되거나 부분적 완료 상태에 있는 구성요소들을 포함하거나 포함하지 않을 수도 있다.
이러한 응용의 일례는 절연체 상의 실리콘(SOI) 기판들을 제조하는 것으로 구성된다. 통상적으로, 사용된 절연체는 단결정 품질의 실리콘을 적층시킬 수 없는 비결정질 구조의 SiO2 이다. 이러한 구조들을 제조하는 한 기술 범주는 "웨이퍼 접합(wafer bonding)"이라고 칭하는 분자 부착 기술들에 의존한다. 이들 기술은 당업자에게 공지되어 있고, 특히 Q.Y Tong 및 U. Gosele, Wiley Interscience Publication, Johnson Wiley & Sons. Inc.에 의한 "Semiconductor wafer bonding Science and Technology" 문서에 설명되어 있다. 상기 문헌에 설명된 바와 같이, 이러한 기술을 사용하여, 2개의 기판들(일반적으로 실리콘 기판들)이 서로 어셈블되고, 하나의 기판은 절연체 상의 실리콘층("소스" 기판)을 형성하도록 되어 있으며, 상기 하나의 기판은 나머지 다른 기판 상으로 전달되어, 상기 SOI 층을 지지하는 새로운 "지지" 기판이 된다. 절연층, 통상적으로는 SiO2 층은 어셈블리 전에 기판들의 면들 중 적어도 하나의 면 상에 미리 형성되어, SOI 층 아래에 위치된 매입된 절연체를 획득한다.
특정 변형들은 "접합된 SOI"(BSOI) 또는 "접합된 에치 백 SOI"(BESOI)로서 공지되어 있다. 분자 부착에 부가하여, 이들 변형들은 연마 또는 기계적 래핑형의 기술에 의하여 및/또는 화학적 에칭형의 기술에 의하여 소스 기판을 물리적으로 제거하는 것에 의존한다. 다른 변형들은 분자 부착에 부가하여, US-A-5 374 564(또는 EP-A-0 533 551), US-A-6 020 252(또는 EP-A-0 807 970)(임플란트(implant) 영역을 따른 분리)의 문서들에서, 또는 EP 0 925 888(다공성으로 제조된 매입층을 따른 파괴에 의한 분리)의 문서들에서 설명된 방법들과 같은, 약한 영역을 따른 "절단"에 의한 분리에 의존한다.
이들 층 전달 기술들은 일반적인 성질을 나타내며, 이는 이들 기술들이 다양한 형태의 재료를 서로 조합하고, 그렇지 않으면, 제조될 수 없으며, 특히 적층에 의하여 구조들이 제조되도록 하기 때문이다. 석영 상의 단결정 실리콘 기판, 실리콘 상의 AsGa 기판들 등이 그 예들이다.
매입된 약한 층을 가지는 이러한 방법들의 이점은, 상당히 양호한 균일성을 가진, 수십 옴스트롱(Å) 내지 수 마이크로미터(㎛)의 두께 범위의 단결정 실리콘(또는 Sic, InP, AsGa, LinbO3, LiTaO3, ...)에 기초한 층들을 제조할 수 있다는 것이다. 더욱 두꺼운 두께도 또한 이용할 수 있다.
기판의 제조에 부가하여, 층 전달 기술들은 구성요소들 또한 층들을 제조하는 데 사전에(exante) 부적합한 지지부상에 상기 구성요소들 또는 상기 층들을 집적시키기 위하여 적합한 해법을 제공할 수 있는 다수의 다른 응용예들이 존재한다. 이들 층 전달 기술들은 또한, 예컨대 상기 기판을 분리하거나 제거함으로써 그 초기 기판으로부터, 구성요소가 있던지 또는 없던지 간에 미세한 층을 분리시키는 것이 요구될 때 상당히 유용하다.
예로써, 더욱 많은 구성요소들이 이들 요소들을 제조하도록 하는 것과는 다른 지지부들 상에 집적될 필요가 있을 수 있다. 예로써, 플라스틱으로 제조된 기판들 또는 가요성인 기판들 상의 구성요소들에 대하여 언급할 수도 있다. "구성요소들(component)"이란 용어는, 전체적으로 또는 부분적으로 "처리되는", 즉 전체로 또는 부분으로 제조되는 임의의 마이크로 전자공학 장치, 광 전자공학 장치, 또는 센서 장치(예컨대, 화학적, 기계적, 열적, 생물학적, 또는 생화학적 센서 장치)을 의미하는 것으로 사용된다. 이러한 구성요소들을 가요성 지지부(구성요소들의 제 조와 양립할 수 없는) 상에 집적시키기 위하여, 구성요소들이 이들을 제조하는 것과 양립할 수 있는 기판 상에 제조된 후 수행되는 층 전달 방법을 사용할 수 있다.
동일한 사상으로, 미세한 층을 다른 지지부로 전달하는 동안 상기 층을 넘겨주는 단계는, 기술자에게 그렇지 않으면 불가능할 것인 구조들을 설계하는데 중요한 자율성을 제공한다. 이러한 박막들을 취하여 전달하는 것은, 예컨대 통상의 경우와 대조적으로, 커패시터가 먼저 제조된 후 다른 실리콘 기판 상으로 전달되고, 그 후 남은 회로들이 새로운 기판 상에 제조되는 다이나믹 랜덤 억세스 메모리(DRAM)용 매입된 커패시터들과 같은 소위 "매입된" 구조들을 제조할 수 있게 한다. 다른 예는 이중 게이트 트랜지스터를 제조하는 것이다. CMOS 트랜지스터의 제 1 게이트는 하나의 기판 상에 종래의 기술을 사용하여 제조된 후, 트랜지스터의 제 2 게이트가 제조되고, 트랜지스터가 종료되는 제 2 기판 상으로 전달되어, 따라서 상기 제 1 게이트가 구조 내에 매입되게 된다(예컨대, K. Suzuki, T. Tanaka, Y.Tosaka, H. Horie, 및 T.Sugii, "High speed and low power n+-p+ double gate SOI CMOS", IEICE Trans. Electron., Vol. E78-C, 1995, pp.360-376 참조).
원격통신 및 마이크로파와 연관된 응용 분야의 예에 대하여 동일한 상황이 발견된다. 이러한 상황에서, 고 저항력, 통상적으로는 적어도 수 키로옴-센티미터(kΩ.cm)를 나타내는 지지부 상에 구성요소들이 최종적으로 집적되는 것이 바람직하다. 그러나, 고저항 기판은 일반적으로 사용되는 표준 기판들과 동일한 비용 및 품질로 필수적으로는 유용하지 않다. 실리콘으로서, 200mm의 직경을 가지는 실리콘 웨이퍼와 300mm의 직경을 가지는 웨이퍼가 표준 저항력에서 유용 한 반면, 1kΩ.cm 보다 큰 저항력에 대해서는 200mm 직경의 실리콘 웨이퍼에서는 상당히 부적절하고, 300mm 직경의 실리콘 웨이퍼에서는 존재하지 않는다. 하나의 해법은, 표준 기판들 상에 구성요소를 제조한 뒤, 최종 단계 동안 이들을 유리, 석영, 사파이어, 등의 형태의 절연 기판 상에 구성요소들을 포함하는 미세한 층으로 전달하는 것에 있다.
기술적인 관점에서, 이들 전달 동작들은, 구성요소들이 최종 지지층의 특성들로부터 제조되는 층의 특성들을 서로 관련시키지 않는 주요한 이점을 가져서, 결국 많은 다른 환경들에서 이점을 가진다.
보다 구체적으로, 약한 영역("약함"은 광범위에게 그리고 기계적 관점로부터 이해된다) 또는 선택적으로 분리를 발생시키도록 미리 정의되는 영역(예컨대, 화학적 에칭에 의한 분리)을 따른 파괴 또는 분리에 기초한 층 전달 기술들에 관하여, 절단을 행하는 단계 또는 조합에 관한 몇몇 기술들이 공지되어 있다.
예컨대, 특정 조합들은 보다 구체적으로는 기계적 분리(EP 0 925 888에서와 같은 고압수 분사)에 기초한다. 소위 "리프트-오프" 원리에 기초한 특정 기술들은 또한, 지지부를 필수적으로는 소비하지 않고, 초기 지지부의 잔존부로부터 박층이 분리되도록 한다. 이들 방법들은 일반적으로, 기계적 힘의 인가와 광학적으로 연관된, 매입된 중간층 상에 선택적으로 작용하는 화학적 에칭을 사용한다. 이러한 형태의 방법은, Ⅲ-Ⅴ 소자들을 다양한 형태의 지지부 상으로 전달시키기 위하여 광범위하게 사용된다(C. Camperi 등, IEEE Transactions and Photonics Technology, Vol. 3, 12 (1991) 1123 참조).
다른 예로서, EP 0 925 888은 절단될 영역의 근처에 인가된 압력하에 물의 분사에 의하여 나타내는 기계적 수단에 의하여 다공성으로 제조되는 매입된 층을 따른 분열에 의한 절단을 설명한다. 압축된 공기의 분출이 또한 FR 2 796 491에 설명된 바와 같이 사용될 수 있거나, 또한 WO 00/26000에서와 같이 마찰력을 발생시킬 수 있다. 상기 압축된 공기의 분사는 또한 블레이드를 삽입시키기 위하여 적절할 수 있다.
다른 예들은 임플란테이션(implantation)에 의하여 획득된 약한 영역에 의존한다. 절단은 선택적으로, 상술된 바와 같은 기계적 힘을 인가시키기 위한 특정 수단(또는 이러한 다른 수단)을 가지는 상기 임플란테이션 및/또는 화학적 에칭 및/또는 열처리 등을 조합함으로써 이 약한 영역을 따라 획득될 수 있다. 이러한 기술들의 몇몇 예들은 US-A-5 374 564(또는 EP-A-0 533 551), US-A-6 020 252(또는 EP-A-0 807 970) 및 WO 00/61841에서 찾을 수 있다.
다수의 수단들이 약한 영역을 따른 절단을 개시하거나 원조하기 위하여 채용될 수 있다. US 6 020 252, US 6 013 563, EP 0 961 312, 및 EP 1 014 452 의 4개의 문서는, 예컨대 장력, 전단기, 트위스팅의 기계적 힘, 다양한 범위의 열의 핫 또는 콜드 소스들을 사용하는 열 처리(종래의 오븐, 광 수단, 레이저들, 전자기장, 전자 빔, 극저온 플로이드, 등), 중간층의 레이저 절제 등의 보다 명확한 설명을 제공한다.
본 발명의 기술적 문제점 및 제시
서문에 언급된 층 전달 기술들은 그럼에도 불구하고 어떠한 특정 문제점들을 나타낸다.
박막화(thining down)(기계적으로, 화학적으로 등)에 기초한 기술들은 경제적으로 불리한 관점에서, 기판을 소비하고 희생시키는 단점들을 격는다. 이러한 박막 기술들은 또한 종종 실행하기가 상당히 어렵고 비용이 많이 든다.
외부 기계적 응력(전단기, 트위스팅, 구부림, 장력...)의 인가에 기초한 조합들은 약한 영역을 파괴시키기 위하여 필요한 응력 하에 파괴를 방지하는 데 충분히 강한 일반적으로 요구하는 부착력(분자의 또는 다른 것들의)의 문제점을 격는다. 이러한 부착력을 획득하는 방법은, 상당히 엄격한 특이사항들(예컨대, 가열 불능, 특정 용매 또는 다른 화학품들의 사용 불능, 민감한 구성요소들을 파괴시키는 위험으로 인한 구조로의 마찰력 인가의 불능, ...)의 영향을 받는 특정 제조 방법 또는 응용에서 항상 유용한 것은 아니다.
특정 응용에서, 어닐링 및 다른 열 처리들에 기초한 기술들이, 예컨대 층이 집적되어야 하는 최종 지지부의 온도의 상승과의 비양립성에 대항하여 나타났다. 예컨대, 새로운 지지부는 요구되는 온도를 견딜 수 없을 수도 있다(이것은 플라스틱 재료에 응용한다). 다른 예로써, 비양립성은 재료들의 조합으로부터 유발될 수 있고, 특히 이는 재료들이 충분히 균일하지 않은 어셈블리가 온도 상승동안 파괴되도록 할 것인 열팽창 계수에서 상당히 큰 차이를 가지기 때문이다(이는 예컨대 실리콘과 석영을 조합하는 구조에 응용된다).
화학적 에칭을 기초로 하는 기술들은 공격적(aggressive)여서, 이는 전달을 위한 층이 집적되어야 할 최종 지지부와, 또는 상기 층에 이미 존재할 수도 있는 구성요소들과 상기 기술들이 비양립적이도록 할 수 있다.
다른 조합들 중에서, US 6 013 563 과 EP 1 014 452는 광 및/또는 전자의 빔들의 인가에 기초한 기술들을 설명하거나 언급하고 있다.
US 6 013 563 은 구조를 가열시키기 위하여 광자 및/또는 전자의 빔을 인가하는 것에 관한 것이다.
EP 1 014 452 는 임의의 광자의 소스(X 레이, UV 광, 가시광선, 적외선, 마이크로파 등...)가 분리를 유발하기 위하여 적합한 방법을 설명한다. 예컨대, 레이저를 사용할 때를 설명한 실행은, 저자가 비교적 높은 파워(가장 바람직하게는 100mJ/cm3 내지 500mJ/cm3 의 범위에 있는 에너지 밀도에 대하여)의, 그리고 비교적 긴 기간(바람직하게는 1 ns(nanosecond) 내지 1000 ns 의 범위에 있는 기간동안, 그리고 가장 바람직하게는 10 ns 내지 100 ns 의 범위에 있는 기간동안)의 레이저 펄스들을 사용하는 것을 선호하도록 하는 상기 중간층의 레이저 제거에 관한 것이다. 저자는 또한, 실행 방법은 비교적 큰 에너지량이 전달되도록 요구하여, 전달되어야 할 층을 가능하게는 손상시키는 문제점을 가져온다는 것을 언급하고 있다.
본 발명의 목적은 온도 상승 또는 화학적 에칭 또는 상기 약한 층의 분해(제거에 의하여 또는 다른 것으로 인하여)에 의존하지 않는 약한 층을 따른 절단 방법을 제공하는 것이다.
본 발명에 따르면, 이것은 청구항 제 1 항에 따른 방법에 의하여 획득된다.
상기 방법에서, 약한 층은 에너지의 펄스를 기판으로 주입시킴으로써 쪼개져서, 상기 약한 층에서 쪼개짐이 발생되도록 하는 데 적합한 진폭의 음파를 생성시킨다.
이러한 방법은 또한 유리하게는 청구항 제 2 항 내지 제 25 항의 특성과 연관된다.
본 발명은 또한 청구항 제 26 항에 제안된 방법을 실행하기 위한 장치를 제공한다.
본 발명은 유리하게는 청구항 제 27 항 내지 제 29 항 중 어느 한 항에서 특정된 형태이다.
본 발명의 특성들 및 이점들은 첨부된 도면들을 참고하여 다음의 설명으로부터 보다 잘 나타날 것이다.
도 1은 임플란테이션과 접합후 반도체와 절연 기판들의 세트의 단면도이다.
도 2는 에너지가 레이저로 제공될 때, 재료에 제공된 에너지에 대한 관계를 도시한다.
도 3은 곡선 (Px)의 형태로의 주어진 상수에서의 음파를 도시한다.
도 4는 관계식 P(x)의 형태로의 파괴 후의 음파를 도시한다.
도 5는 레이저 펄스에 의하여 에너지를 제공시키는 장치를 도시한다.
도 6은 반도체 기판의 표면층을 가열하기 위하여 전자 빔을 사용할 때, 에너지를 제공시키는 장치를 도시한다.
하나 이상의 실행의 상세한 설명
본 발명의 바람직한 제 1 실행에서, 과정은 다음과 같다. 개시 재료는 그 면들 중 하나(1)가 연마된, 약 500㎛ 의 두께를 가지는, 예컨대 실리콘 반도체 웨이퍼(2)(도 1 참조)이고, 반도체로의 양자들의 투과 깊이가 제조되는 반도체의 박층의 두께 λ보다 약간 크도록 하는 에너지로 양자들이 상기 면에 임플란트되어 있다. 예컨대, 약 1㎛ 두께인 층을 제조하기 위하여, 양자들이 약 150 킬로일렉트론 볼트(keV)의 에너지에서 사용된다.
그 후, 절연 기판(4)이 설치되고, 도 1에 도시된 예에서, 마이크로미터의 십분의 소수인 통상적인 두께를 가지는 SiO2 층으로 덮인 실리콘 기판이 있다.
그 후, 기판들(2, 4)은 현재 공지된 방법(예컨대, Q.Y Tong 및 U. Gosele, Wiley Interscience Publication, Johnson Wiley & Sons. Inc.의 "Semiconductor wafer bonding Science and Technology" 참조)을 이용하여 분자 부착에 의하여 서로 접합된다.
이는 도 1b에 도시된 블록을 생성시킨다. 이 블록은 이후, 반도체 웨이퍼(2)의 자유 표면, 즉 도 1b에 도시된 표면(13)으로부터 가열된 임펄스이다. 가열의 목적은 가열에 의하여 영향을 받은 두께(ε0)에서의 압력을 상승시키는 것이고, 이는 임플란테이션의 의하여 또는 임의의 다른 수단에 의하여 약해진 임플란트된 층(7)을 파괴시키는 데 사용되는 음파를 생성시키기 위하여 필수적이다. 표면(13) 아래의 두께(ε0)의 층을 가열시키기 위하여, "일정 체적 가열" 조건을 실행하거나 거의 실행하는 것이 필수적이다. 가열은 팽창을 유발하나, 이는 소리의 속도에서 진행하는 음파의 형태로만 발생할 수 있다. 가열이 가열된 층의 두께(ε0 와 동일한 두께)의 절반을 통하여 통과하는 데 음파에 의하여 소요되는 시간보다 짧은 시간 t 동안 수행된다면, 이 층의 중심이 가열 기간 전체 동안 팽창할 수 없을 것이라고 쉽게 이해될 것이다. 따라서, 가열은 "일정 체적"에서 수행되고, 다음을 따르는 관계식이 제공되며, 여기서 C는 소리의 속도이다.
Figure 112002033679037-pct00001
이 관계식에 의하여 내포되는 크기순은 3차원 공간에서 상당히 짧은 음파를 실행하기 위한 요구에 의하여 지배된다.
구체적으로는, 이것은, 에너지 펄스의 기간이 상기 펄스의 에너지를 흡수하는 영역의 두께를 통하여 통과하는 음파에 의하여 요구되는 기간보다 작거나 동일한 정도일 때 만족되고, 상기 펄스는 상기 약한 영역에서 쪼개짐이 발생하도록 선택된 에너지라고 생각된다.
파괴 메카니즘이 효과적이라는 것을 보증하기 위하여, ε0 이, 분리되는, 마이크로미터 정도의 층의 두께 λ와 동일한 크기 정도인 것이 필수적이다. 또한, 예컨대 실리콘 반도체에서, 소리의 속도는 약 초당 2 x 103 미터(m.s-1)인 것이 공지되어 있다. 따라서, 상기 관계식은, 펄스의 기간이 1ns 와 같거나 짧고, 바람직하 게는 0.5nm 보다 작은 것이어야 하고, 상당히 단순하나, 특별한 레이저 또는 전자 빔들을 사용하여 달성될 수 있다는 것을 나타낸다.
상기 조건이 만족되면, 압축되거나 팽창된 음파의 진폭 ΔP는 그뤼나이젠 관계에 의하여 표현될 수 있다.
Figure 112002033679037-pct00002
여기서,
Figure 112002033679037-pct00003
는 실리콘에 대해여 약 1.5인 그뤼나이젠 상수이다.
Figure 112002033679037-pct00004
는 매체 밀도이고, 약 2.5 x 103(S.I.단위)이다.
Figure 112002033679037-pct00005
은 매체의 특정 내부 에너지의 변화이다. 이것은 단위 질량당 임펄스 가열과 동일하다.
예로써, 임펄스 가열은 그램당 0.75 줄의 특정 가열을 가지는 실리콘에서 온도 상승 ΔΘ= 75℃을 유발하는 것으로 추정되며, 다음을 제공한다.
Figure 112002033679037-pct00006
= 5.62 x 104(S.I 단위)
이들 값들을 상기 등식에 대입하여, 통상 압력이 105 메가파스칼(Mpa), 다시 말하면 1.05 킬로바(kbar)인 것을 발견하였다. 이 웨이브 진폭은, 팽창의 형태에서 실행될 때, 재료의 부착력과 동일한 크기 정도이고, 따라서 이온 임플란테이션에 의하여 약해진 층을 파손시킬 수도 있는 형태인 것이 관찰되어야 한다. 최종적으로, 이러한 고압력은 에너지가 제공되는 지점에서 75℃의 적당한 온도 상승에 의 해서만 획득되고, 이 에너지가 기판의 두께로 분산되자 마자, 온도 상승은 1℃ 미만이 되는 것이 관찰되어야 한다. 따라서, 탈적층(delamination)의 "콜드" 방법에 관하여 진정으로 언급할 수 있다.
소리 파형은 제공된 에너지가 재료에서 어떻게 분산되는 지에 의존한다. 제로 타임에서 에너지를 제공하는 것이 가능하다면, 그리고 반도체(2)에서의 깊이 x 의 함수로서의 그 분포 ε(x)가 도 2a에 개략적으로 도시된 지수함수적 표현이라면, 상기 예에서 압력은 도 2b에 도시된 곡선에 의하여 나타낸 바와 같은 P(x)일 것이다. 실제로, 분포 Po(x)는 제공 기간 전체에 걸쳐(절대 동시적이지 않은) 팽창 정회(prorogation)에 의하여 변형된다.
이 초기 압력은 2개의 웨이브로 분리되며, 하나는 후방으로 전진하고(증가하는 x 방향으로), 다른 하나는 그 반대 방향으로 전진하여 자유면에서 반사한 후, 또한 후방으로 진행하나, 이 때에는 확장파의 형태이다. 도 3은 매체(2)을 통하여 전진하는 동안 주어진 순간에서의 완전파를 도시한다. 전체 임펄스, 즉 곡선 아래의 영역이 영이고, 가열에 책임이 있는 레이저 또는 전자 빔이 의사 제로 펄스이므로, 필수적인 것이 관찰될 것이다. 확장파가 파괴 응력이 T인 것으로 추정되는 임플란트된 층에 도달할 때, 하부로 전달된 웨이브는 도 4에 도시된 바와 같이, 절단된다. 따라서, 층(5)에 의하여 그리고 그 지지부(4)에 의하여 수신된 임펄스는 영이 아니고, 상기 질량이 낮은 속도로 배출되도록 한다.
표면(13)이 어떻게 가열된 임펄스인 지에 대하여 설명한다. 가열된 두께는 제곱 센티미터당 약 2.5 x 10-4(g/cm2)의 재료의 질량에 대응하는 약 1㎛이어야 한다는 것이 상기에 나타나 있다. 따라서, 상술된 75℃의 임펄스 온도 상승을 달성하기 위하여, 빔의 에너지 밀도가 약 1.87 x 10-4 J/cm2인 것이 필수적이다. 이 이상적인 에너지는 상당히 약하다. ø300mm의 웨이퍼로부터 층을 분리하기 위하여, 레이저 펄스 또는 전자 빔이 0.13J의 에너지를 가지는 것이 충분할 것이다.
실제로, 에너지가 제공되는 동안 발생하는 팽창으로 인하여, 또한 흡수가 이상적인 방식으로 발생하지 않기 때문에, 즉 흡수는 압력 상승에 비효율적인 분포 꼬리를 포함하므로, 훨씬 높은 에너지를 사용하는 것이 필수적이다. 실행시, ø300mm 이상의 웨이퍼를 분리하는 데 필요한 에너지는 약 13 줄이다.
표면(13)에 요구되는 에너지를 제공하기 위하여, 0.1ns 내지 1ns 기간의 펄스를 달성하기 위하여, 예컨대 포화가능한 플레이트에 의하여 등상면(wavefront) 경사를 가지는 Q-스위칭 파이럿과 증폭 중 하나 또는 두 스테이지들을 이용하여, 이트륨 알루미늄 가닛(YAG) 레이저와 같은 상당히 짧은 펄스 레이저를 사용할 수도 있다. 펄스당 보다 높은 에너지를 위하여, 증폭의 최종 스테이지는 네오디뮴 유리로 제조될 수도 있다. 이후, 도 5에 도시된 형태의 셋업이 획득된다. 렌즈(L1, L2)의 시스템은 빔(9)을 아포다이징(apodizing)하도록 동작하여, 에너지 밀도가, 직경이 현재의 기술을 사용하여 300mm의 크기일 수 있는 전체 표면(13)에 걸쳐 완전히 균일하다. 장치가 셋업되면, 1.06㎛에 근접한 파장을 가지는 레이저 빔은 기판(2)을 구성하는 반도체와 연결되어야 한다. 이 반도체가 실리콘으로 제조될 때, 1.06㎛ 빔이 직접 사용된다면, 약 100㎛의 평균 두께에 걸쳐 흡수가 발생될 것이고, 이는 상당히 크다. 에너지 제공의 두께를 감소하기 위하여, 매체(2)의 흡수를 증가시키는 것이 필수적이다. 이것은:
1) 비선형 효과 플레이트를 기초로 한 현재 공지된 기술을 사용하여 레이저 빔의 주파수를 2배, 3배, 4배함으로써;
2) 표면 도핑, 예컨대 저항력을 감소시키기 위하여 인 또는 비소의 이온 임플란트에 의하여 1㎛ 파장에서 흡수를 증가시킴으로써;
3) 표면(13) 상에 박흡수층, 예컨대 1㎛의 두께를 가지는 금속층을 적층시킴으로써 행해질 수 있다.
에너지를 제공하기 위하여, 펄스 다이오드(12)를 사용하여 획득된 펄스 전자 빔(10, 도 6 참조)을 또한 사용할 수 있다. (2)에서의 투과가 1㎛ 정도인 것을 보증하기 위하여, 전자의 에너지는 약 30keV 로 제한될 필요가 있다. ø300mm의 표면에 대하여, 약 3줄의 에너지를 제공하기 위하여, 그리고 매체(2)에 의한 보다 양호한 흡수를 고려하여, 다이오드에 전달되는 전류는 달성할 수 있는 150 킬로암페어(kA)이어야 한다.
비제한적인 표시로 주어지는 본 발명의 다른 바람직한 실행에서, 에너지는 반도체(2)를 파괴시키도록 요구되는 임플란트층(7)으로 직접 상술된 바와 같은 1.06㎛ 레이저 빔에 의하여 제공된다. 본 설명은, 반도체(2)가 실리콘으로 구성되는 경우에 관한 것이다. 실리콘이 YAG 파장에서 오히려 투명하다고 주어지면, 표면(13) 또는 반대 표면을 조명함으로써 스택(2, 4)의 중심에서 층(7)에 도달할 수 있다. 임플란테이션이 양자를 이용하여 수행되어도, 초기 결정체보다 자연적으로 훨씬 상당히 높은 흡수성을 가진다는 임플란트층의 이점이 있다. 또한, 인 또는 비소 또는 임의의 다른 적합한 성분들의 이온을 임플란트함으로써 그 흡수성을 상당히 증가시킬 수 있다. 이러한 환경하에서, 생성된 확장파는 전례의 경우에서 획득된 것의 약 2배이고, 다른 파라미터들은 동일하게 남아있다는 것이 주목되어야 한다. 또한, 에너지가 제공되는 층이 임플란트층과 평행이라는 것은 더 이상 필수적이지 않고, 이는 이들이 동일층이기 때문이므로, 임플란테이션은 단순화된다. 이 배열은 또한 마찰력이 상당히 커야 하는 접합 동작을 요구하지 않는 이점을 나타낸다. 임플란트층(7)을 분리시킴으로써 발생하는 2개의 부분 각각은 순수한 임펄스를 수신한다. 다시 말하면, 접합된 인터페이스(3)는 단지 압축파의 영향을 받고, 상기 표면(13)에 대향하는 면은 압축 음파를 수신하도록 하는 기계적으로 일치시키는 매체를 그 위에 적층시켜, 상기 접합된 인터페이스는 상기 면으로부터의 팽창을 반영하지 않는다. 이 댐퍼는 상기 표면(13)에 대향하는 면에 영구적으로 또는 일시적으로 접합된 10mm 또는 20mm의 두께를 가지는 실리카의 플레이트에 의하여 구성될 수 있다.
본 발명은 SOI 형의 기판의 산업상 제조용으로 사용될 수 있다.

Claims (29)

  1. 전자공학 구성요소용 소자, 또는 광전자공학 구성요소용 소자, 또는 광학 구성요소용 소자, 또는 센서용 소자를 형성하는 기판 또는 잉곳으로부터 적어도 하나의 박층을 절단하는 방법으로서, 상기 방법은,
    절단될 상기 박층의 두께에 대응하는 두께를 가지는 약한 영역을 상기 소자에 형성하는 단계; 및
    상기 약한 영역에서 쪼개짐을 발생시키도록 선택된 에너지인 펄스의 에너지를 흡수하는 상기 영역의 두께를 통과하는 음파에 의해 요구되는 기간보다 짧거나 동일한 정도의 기간의 에너지의 펄스를 상기 소자에 주입시키는 단계를 실행하는, 박층 절단 방법.
  2. 제 1 항에 있어서,
    상기 약한 영역은 다공성 영역인 것을 특징으로 하는 박층 절단 방법.
  3. 제 1 항에 있어서,
    상기 약한 영역은 피착(deposition)에 의하여 형성되는 것을 특징으로 하는 박층 절단 방법.
  4. 제 1 항에 있어서,
    상기 약한 영역은 임플란테이션에 의하여 형성되는 것을 특징으로 하는 박층 절단 방법.
  5. 제 4 항에 있어서,
    상기 임플란테이션은 인 또는 비소 또는 양자 또는 희소 가스의 임플란테이션인 것을 특징으로 하는 박층 절단 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 소자를 형성하는 기판 또는 잉곳은 반도체 재료(들) 또는 LiNbO3 또는 LiTaO3, 또는 이들 재료들에 기초한 복합 재료로 형성되는 것을 특징으로 하는 박층 절단 방법.
  7. 제 6 항에 있어서,
    상기 소자를 형성하는 상기 기판 또는 잉곳은 실리콘 또는 SiC 또는 GaAs 또는 InP 또는 GaN 또는 SiGe 또는 Ge 또는 LiNbO3 또는 LiTaO3, 또는 이들 재료들에 기초한 복합 재료로 형성되는 것을 특징으로 하는 박층 절단 방법.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 약화시키는 단계 후, 상기 소자는 다른 지지부 상으로 접합되고, 상기 에너지 펄스는 결과적인 블록으로 주입되는 것을 특징으로 하는 박층 절단 방법.
  9. 제 7 항에 있어서,
    상기 접합은 분자 부착형 또는 부착 글루에 의한 접합인 것을 특징으로 하는 박층 절단 방법.
  10. 제 7 항에 있어서,
    상기 접합으로부터 발생된 상기 블록은 SiO2, Si3N4 또는 이들 두 재료들의 조합의 층을 포함하는 것을 특징으로 하는 박층 절단 방법.
  11. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 에너지 펄스는 레이저 빔에 의하여 제공되는 것을 특징으로 하는 박층 절단 방법.
  12. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 에너지 펄스는 전자들의 빔에 의하여 제공되는 것을 특징으로 하는 박층 절단 방법.
  13. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 펄스의 기간은 1ns 보다 적은 것을 특징으로 하는 박층 절단 방법.
  14. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 펄스는 단일 펄스인 것을 특징으로 하는 박층 절단 방법.
  15. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 펄스는 복수회 반복되는 것을 특징으로 하는 박층 절단 방법.
  16. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 에너지 펄스는 완벽하게 연마된 표면을 경유하여 제공되는 것을 특징으로 하는 박층 절단 방법.
  17. 제 4 항 또는 제 5 항 중 어느 한 항에 있어서,
    상기 에너지 펄스는 임플란테이션이 발생한 표면과 동일한 표면을 경유하여 제공되는 것을 특징으로 하는 박층 절단 방법.
  18. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 에너지 펄스는 임플란테이션이 수행되는 표면에 대향하는 표면으로부터 제공되는 것을 특징으로 하는 박층 절단 방법.
  19. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 에너지 펄스는 상기 약한 영역 상에 직접 또는 그 부근에서 선택적 흡수에 의하여 제공되는 것을 특징으로 하는 박층 절단 방법.
  20. 제 19 항에 있어서,
    상기 선택적 흡수성은 도핑에 의하여 획득되는 것을 특징으로 하는 박층 절단 방법.
  21. 제 19 항에 있어서, 상기 선택적 흡수는 금속층에서 수행되는 것을 특징으로 하는 박층 절단 방법.
  22. 제 21 항에 있어서,
    상기 선택적 흡수는 피착된 층 내에서 획득되는 것을 특징으로 하는 박층 절단 방법.
  23. 제 21 항에 있어서,
    상기 선택적 흡수는 그 특성이 임플란테이션에 의하여 변형되는 층 내에서 획득되는 것을 특징으로 하는 박층 절단 방법.
  24. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 에너지 펄스는 구성요소 모두 또는 그 일부가 제조된 후 제공되는 것을 특징으로 하는 박층 절단 방법.
  25. 전자공학 구성요소, 또는 광전자공학 구성요소, 또는 광학 구성요소, 또는 센서를 제조하는 방법으로서,
    상기 방법은 제 1 항 내지 제 5 항 중 어느 한 항에 따른 방법을 실행하는 것을 특징으로 하는 방법.
  26. 제 1 항 내지 제 5 항 중 어느 한 항에 따른 방법을 실행하기 위한 장치로서,
    상기 펄스의 에너지를 흡수하는 영역의 두께를 통과하는 데 요구되는 기간 보다 짧거나 동일한 정도의 기간의 에너지 펄스를 발생시키는 데 적합한 수단을 구비하는 것을 특징으로 하는 장치.
  27. 제 26 항에 있어서,
    상기 수단은 바람직하게는 1ns 보다 짧은 기간의 펄스를 전달하는 데 적합한 YAG 또는 네오듐 도핑된 유리 레이저를 구비하는 것을 특징으로 하는 장치.
  28. 제 26 항에 있어서,
    상기 수단은 레이저 또는 고체 레이저들의 시트를 구비하는 것을 특징으로 하는 장치.
  29. 제 26 항에 있어서,
    나노세컨드 정도의 기간을 가지는 전자 빔을 전달하는 펄스 다이오드형 펄스 엑셀레이터를 포함하는 것을 특징으로 하는 장치.
KR1020027013794A 2000-04-14 2001-04-17 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치 KR100742790B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR00/05549 2000-04-14
FR0005549 2000-04-14
PCT/FR2001/001179 WO2001080308A2 (fr) 2000-04-14 2001-04-17 Procede pour la decoupe d'au moins une couche mince dans un substrat ou lingot, notamment en materiau(x) semi-conducteur(s)

Publications (2)

Publication Number Publication Date
KR20030022108A KR20030022108A (ko) 2003-03-15
KR100742790B1 true KR100742790B1 (ko) 2007-07-25

Family

ID=8849773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013794A KR100742790B1 (ko) 2000-04-14 2001-04-17 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치

Country Status (7)

Country Link
US (2) US6951799B2 (ko)
EP (1) EP1273035B1 (ko)
JP (1) JP2003531492A (ko)
KR (1) KR100742790B1 (ko)
CN (1) CN100337319C (ko)
AU (1) AU2001254866A1 (ko)
WO (1) WO2001080308A2 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP4659300B2 (ja) 2000-09-13 2011-03-30 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップの製造方法
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
DE60335538D1 (de) 2002-03-12 2011-02-10 Hamamatsu Photonics Kk Verfahren zum schneiden eines bearbeiteten objekts
AU2003211763A1 (en) 2002-03-12 2003-09-22 Hamamatsu Photonics K.K. Method for dicing substrate
TWI326626B (en) 2002-03-12 2010-07-01 Hamamatsu Photonics Kk Laser processing method
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
TWI520269B (zh) 2002-12-03 2016-02-01 Hamamatsu Photonics Kk Cutting method of semiconductor substrate
TWI233154B (en) * 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
EP1427002B1 (en) * 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2852250B1 (fr) 2003-03-11 2009-07-24 Jean Luc Jouvin Fourreau de protection pour canule, un ensemble d'injection comportant un tel fourreau et aiguille equipee d'un tel fourreau
AU2003220847A1 (en) * 2003-03-12 2004-09-30 Hamamatsu Photonics K.K. Laser beam machining method
EP1482548B1 (en) 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
FR2858875B1 (fr) * 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) * 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
JP4694795B2 (ja) * 2004-05-18 2011-06-08 株式会社ディスコ ウエーハの分割方法
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
KR100858983B1 (ko) * 2005-11-16 2008-09-17 가부시키가이샤 덴소 반도체 장치 및 반도체 기판 다이싱 방법
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5839538B2 (ja) * 2011-03-17 2016-01-06 リンテック株式会社 薄型半導体装置の製造方法
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8673733B2 (en) * 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
US8841742B2 (en) 2011-09-27 2014-09-23 Soitec Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods
DE112012004373T5 (de) 2011-10-18 2014-07-10 Fuji Electric Co., Ltd Verfahren zur trennung eines trägersubstrats von einem festphasengebundenen wafer und verfahren zur herstellung einer halbleitervorrichtung
FR2993095B1 (fr) * 2012-07-03 2014-08-08 Commissariat Energie Atomique Detachement d’une couche autoportee de silicium <100>
US9499921B2 (en) * 2012-07-30 2016-11-22 Rayton Solar Inc. Float zone silicon wafer manufacturing system and related process
FR3002687B1 (fr) * 2013-02-26 2015-03-06 Soitec Silicon On Insulator Procede de traitement d une structure
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
WO2015119742A1 (en) * 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
JP5885768B2 (ja) * 2014-03-17 2016-03-15 キヤノン株式会社 生体検査装置
FR3020175B1 (fr) * 2014-04-16 2016-05-13 Soitec Silicon On Insulator Procede de transfert d'une couche utile
CN106548972B (zh) 2015-09-18 2019-02-26 胡兵 一种将半导体衬底主体与其上功能层进行分离的方法
JP6444462B2 (ja) * 2017-08-03 2018-12-26 キヤノン株式会社 生体検査装置
FR3076067B1 (fr) 2017-12-21 2020-01-10 Universite De Franche-Comte Procede de fabrication de composite a couche mince ultra-plane
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077700A (ko) * 1996-05-15 1997-12-12 삐에르 쇼위죠 박층의 반도체 재료를 제조하는 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1324525A1 (ru) * 1985-07-01 1992-05-30 Научно-исследовательский институт ядерной физики при Томском политехническом институте им.С.М.Кирова Способ обработки полупроводниковых материалов
FR2666759A1 (fr) * 1990-09-19 1992-03-20 Bourgogne Technologies Dispositif de decapage par transparence d'un film de plastique a l'aide d'un laser, et applications a la projection et au marquage.
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
IT1282722B1 (it) * 1996-03-01 1998-03-31 Pirelli Metodo ed apparato per la pulitura di stampi di vulcanizzazione di articoli in materiale elastomerico
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6418999B1 (en) 1997-12-26 2002-07-16 Cannon Kabushiki Kaisha Sample separating apparatus and method, and substrate manufacturing method
US6503321B2 (en) 1998-02-17 2003-01-07 The Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
FR2785217B1 (fr) 1998-10-30 2001-01-19 Soitec Silicon On Insulator Procede et dispositif pour separer en deux tranches une plaque de materiau notamment semi-conducteur

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077700A (ko) * 1996-05-15 1997-12-12 삐에르 쇼위죠 박층의 반도체 재료를 제조하는 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
한국공개 특1997-0077700

Also Published As

Publication number Publication date
AU2001254866A1 (en) 2001-10-30
US7169686B2 (en) 2007-01-30
WO2001080308A2 (fr) 2001-10-25
EP1273035B1 (fr) 2012-09-12
CN1428005A (zh) 2003-07-02
US6951799B2 (en) 2005-10-04
US20030162367A1 (en) 2003-08-28
JP2003531492A (ja) 2003-10-21
EP1273035A2 (fr) 2003-01-08
WO2001080308A3 (fr) 2002-02-07
US20050227456A1 (en) 2005-10-13
CN100337319C (zh) 2007-09-12
KR20030022108A (ko) 2003-03-15

Similar Documents

Publication Publication Date Title
KR100742790B1 (ko) 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
KR100452056B1 (ko) 이온주입을 수반하여, 이온으로부터 보호된 영역을 구비하는 박막, 특히 반도체막을 얻는 방법
US7498245B2 (en) Embrittled substrate and method for making same
KR100753741B1 (ko) 전자 회로용의 자립 반도체 박층을 얻는 방법
JP4222644B2 (ja) 特に電子構成品を含む半導体材料薄膜の製法
JP4220332B2 (ja) 半導体材料の薄層の製造方法
KR101174594B1 (ko) 공-이온주입에 의한 기판의 취약한 영역의 형성 방법
US5993677A (en) Process for transferring a thin film from an initial substrate onto a final substrate
KR100718783B1 (ko) 멤브레인 제조 방법 및 이를 이용한 멤브레인 구조물
US7351644B2 (en) Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
JP5111713B2 (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
KR102671192B1 (ko) 지지 기판 상에 압전 층을 전달하기 위한 방법
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
JP2004527915A (ja) 薄膜及びそのその製造方法
JPH09508493A (ja) ウェファ基板のキャビティを含む構造とその製造方法
US7067393B2 (en) Substrate assembly for stressed systems
US11195711B2 (en) Healing method before transfer of a semiconducting layer
KR20220156844A (ko) 적층 구조체를 생성하기 위한 프로세스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 11