Nothing Special   »   [go: up one dir, main page]

KR100720491B1 - Method for fabricating an cmos image sensor - Google Patents

Method for fabricating an cmos image sensor Download PDF

Info

Publication number
KR100720491B1
KR100720491B1 KR1020050131642A KR20050131642A KR100720491B1 KR 100720491 B1 KR100720491 B1 KR 100720491B1 KR 1020050131642 A KR1020050131642 A KR 1020050131642A KR 20050131642 A KR20050131642 A KR 20050131642A KR 100720491 B1 KR100720491 B1 KR 100720491B1
Authority
KR
South Korea
Prior art keywords
metal pad
forming
pad
image sensor
insulating film
Prior art date
Application number
KR1020050131642A
Other languages
Korean (ko)
Inventor
정성희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050131642A priority Critical patent/KR100720491B1/en
Application granted granted Critical
Publication of KR100720491B1 publication Critical patent/KR100720491B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32138—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only pre- or post-treatments, e.g. anti-corrosion processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 금속 패드 부분에 발생한 불소(F)기를 제거하여 진행성 부식을 방지함으로써 소자의 신뢰성 및 수율을 향상시키도록 한 씨모스 이미지 센서의 제조방법에 관한 것으로서, 액티브 영역과 패드 영역으로 구분되는 기판상의 패드 영역에 금속 패드를 형성하는 단계와, 상기 금속 패드를 포함한 기판 전면에 보호막을 형성하고 상기 금속 패드의 표면이 노출되도록 상기 보호막을 선택적으로 제거하여 패드 오픈부를 형성하는 단계와, 상기 금속 패드 오픈부에 의해 노출된 금속 패드에 잔류하는 불소 성분을 제거하기 위해 H2/N2 어닐 공정을 실시하는 단계와, 상기 금속 패드 오픈부를 포함하여 상기 기판의 전면에 절연막을 형성하는 단계와, 상기 액티브 영역의 상기 절연막 위에 칼라 필터층을 형성하는 단계와, 상기 칼라 필터층 상측에 평탄화층을 형성하는 단계와, 상기 평탄화층 상측에 마이크로렌즈를 형성하는 단계와, 상기 기판의 패드 영역에 형성된 절연막을 선택적으로 상기 금속 패드 오픈부를 노출시키는 단계를 포함하여 형성함을 특징으로 한다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a CMOS image sensor that removes fluorine (F) groups generated in a metal pad portion to prevent progressive corrosion, thereby improving reliability and yield of a device. Forming a pad on the pad region on the pad, forming a protective film on the entire surface of the substrate including the metal pad, and selectively removing the protective film to expose the surface of the metal pad to form a pad opening; Performing an H 2 / N 2 annealing process to remove fluorine components remaining in the metal pad exposed by the open portion, forming an insulating film on the front surface of the substrate including the metal pad open portion, Forming a color filter layer on the insulating film in an active region, and flattening the upper portion of the color filter layer Characterized in that the selectively formed by exposing the open part of the metal pad and forming a layer insulating film formed on the pad area of the substrate and forming a micro lens on the upper side of the planarization layer.

이미지 센서, 금속 패드, 마이크로렌즈, 불소, 어닐 Image Sensor, Metal Pad, Micro Lens, Fluorine, Anneal

Description

씨모스 이미지 센서의 제조방법{Method for fabricating an CMOS image sensor}Method for fabricating an CMOS image sensor

도 1은 일반적인 씨모스 이미지 센서의 1 화소의 등가회로도1 is an equivalent circuit diagram of one pixel of a general CMOS image sensor

도 2는 일반적인 씨모스 이미지 센서의 1 화소의 레이아웃도2 is a layout view of one pixel of a general CMOS image sensor

도 3a 내지 도 3e는 종래 기술에 의한 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도3A to 3E are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to the prior art.

도 4a 내지 도 4g는 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법을 나타낸 공정단면도4A through 4G are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention.

도면의 주요 부분에 대한 설명Description of the main parts of the drawing

200 : 반도체 기판 201 : 층간 절연막200 semiconductor substrate 201 interlayer insulating film

202 : 금속 패드 03 : 제 1 절연막202: metal pad 03: first insulating film

204 : 감광막 205 : 금속 패드 오픈부204: photosensitive film 205: metal pad opening

206 : 제 2 절연막 207 : 제 1 평탄화층206: second insulating film 207: first planarization layer

208, 209, 210 : R,G,B 칼라 필터층 212 : 제 2 평탄화층208, 209, 210: R, G, B color filter layer 212: Second planarization layer

213 : 마이크로렌즈213: Micro Lens

본 발명은 CMOS 이미지 센서의 제조방법에 관한 것으로서, 특히 소자 특성을 향상시킴과 동시에 수율을 향상시키도록 한 씨모스 이미지 센서의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a CMOS image sensor, and more particularly, to a method for manufacturing a CMOS image sensor which improves device characteristics and improves yield.

일반적으로, 이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게, 전하 결합 소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)로 구분된다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal, and is generally a charge coupled device (CCD) and CMOS metal (Complementary Metal Oxide Silicon) image. It is divided into Image Sensor.

상기 전하 결합 소자(charge coupled device: CCD)는 빛의 신호를 전기적 신호로 변환하는 복수개의 포토 다이오드(Photo diode; PD)가 매트릭스 형태로 배열되고, 상기 매트릭스 형태로 배열된 각 수직 방향의 포토 다이오드 사이에 형성되어 상기 각 포토 다이오드에서 생성된 전하를 수직방향으로 전송하는 복수개의 수직 방향 전하 전송 영역(Vertical charge coupled device; VCCD)과, 상기 각 수직 방향 전하 전송 영역에 의해 전송된 전하를 수평방향으로 전송하는 수평방향 전하전송영역(Horizontal charge coupled device; HCCD) 및 상기 수평방향으로 전송된 전하를 센싱하여 전기적인 신호를 출력하는 센스 증폭기(Sense Amplifier)를 구비하여 구성된 것이다. In the charge coupled device (CCD), a plurality of photo diodes (PDs) for converting a signal of light into an electrical signal are arranged in a matrix form, and the photo diodes in each vertical direction arranged in the matrix form. A plurality of vertical charge coupled device (VCCD) formed between the plurality of vertical charge coupled devices (VCCD) for vertically transferring charges generated in each photodiode, and horizontally transferring charges transferred by the respective vertical charge transfer regions; A horizontal charge coupled device (HCCD) for transmitting to the sensor and a sense amplifier (Sense Amplifier) for outputting an electrical signal by sensing the charge transmitted in the horizontal direction.

그러나, 이와 같은 CCD는 구동 방식이 복잡하고, 전력 소비가 클 뿐만 아니라, 다단계의 포토 공정이 요구되므로 제조 공정이 복잡한 단점을 갖고 있다. However, such a CCD has a disadvantage in that the manufacturing method is complicated because the driving method is complicated, the power consumption is large, and the multi-step photo process is required.

또한, 상기 전하 결합 소자는 제어회로, 신호처리회로, 아날로그/디지털 변 환회로(A/D converter) 등을 전하 결합 소자 칩에 집적시키기가 어려워 제품의 소형화가 곤란한 단점을 갖는다.In addition, the charge coupling device has a disadvantage in that it is difficult to integrate a control circuit, a signal processing circuit, an analog / digital conversion circuit (A / D converter), and the like into a charge coupling device chip, which makes it difficult to miniaturize a product.

최근에는 상기 전하 결합 소자의 단점을 극복하기 위한 차세대 이미지 센서로서 씨모스 이미지 센서가 주목을 받고 있다. Recently, CMOS image sensors have attracted attention as next generation image sensors for overcoming the disadvantages of the charge coupled device.

상기 씨모스 이미지 센서는 제어회로 및 신호처리회로 등을 주변회로로 사용하는 씨모스 기술을 이용하여 단위 화소의 수량에 해당하는 모스 트랜지스터들을 반도체 기판에 형성함으로써 상기 모스 트랜지스터들에 의해 각 단위 화소의 출력을 순차적으로 검출하는 스위칭 방식을 채용한 소자이다. The CMOS image sensor uses CMOS technology that uses a control circuit, a signal processing circuit, and the like as peripheral circuits to form MOS transistors corresponding to the number of unit pixels on a semiconductor substrate, thereby forming the MOS transistors of each unit pixel. The device adopts a switching method that sequentially detects output.

즉, 상기 씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.That is, the CMOS image sensor implements an image by sequentially detecting an electrical signal of each unit pixel by a switching method by forming a photodiode and a MOS transistor in the unit pixel.

상기 씨모스 이미지 센서는 씨모스 제조 기술을 이용하므로 적은 전력 소모, 적은 포토공정 스텝에 따른 단순한 제조공정 등과 같은 장점을 갖는다. The CMOS image sensor has advantages, such as a low power consumption, a simple manufacturing process according to a few photoprocess steps, by using CMOS manufacturing technology.

또한, 상기 씨모스 이미지 센서는 제어회로, 신호처리회로, 아날로그/디지털 변환회로 등을 씨모스 이미지 센서 칩에 집적시킬 수가 있으므로 제품의 소형화가 용이하다는 장점을 갖고 있다. In addition, since the CMOS image sensor can integrate a control circuit, a signal processing circuit, an analog / digital conversion circuit, and the like into the CMOS image sensor chip, the CMOS image sensor has an advantage of easy miniaturization.

따라서, 상기 씨모스 이미지 센서는 현재 디지털 정지 카메라(digital still camera), 디지털 비디오 카메라 등과 같은 다양한 응용 부분에 널리 사용되고 있다.Therefore, the CMOS image sensor is currently widely used in various application parts such as a digital still camera, a digital video camera, and the like.

한편, CMOS 이미지 센서는 트랜지스터의 개수에 따라 3T형, 4T형, 5T형 등으 로 구분된다. 3T형은 1개의 포토다이오드와 3개의 트랜지스터로 구성되며, 4T형은 1개의 포토다이오드와 4개의 트랜지스터로 구성된다. 상기 3T형 CMOS 이미지 센서의 단위화소에 대한 등가회로 및 레이아웃(lay-out)을 살펴보면 다음과 같다. CMOS image sensors are classified into 3T type, 4T type, and 5T type according to the number of transistors. The 3T type consists of one photodiode and three transistors, and the 4T type consists of one photodiode and four transistors. An equivalent circuit and layout of the unit pixels of the 3T-type CMOS image sensor will be described as follows.

도 1은 일반적인 3T형 CMOS 이미지 센서의 등가 회로도이고, 도 2는 일반적인 3T형 CMOS 이미지 센서의 단위화소를 나타낸 레이아웃도이다.FIG. 1 is an equivalent circuit diagram of a general 3T CMOS image sensor, and FIG. 2 is a layout diagram illustrating unit pixels of a general 3T CMOS image sensor.

일반적인 3T형 씨모스 이미지 센서의 단위 화소는, 도 1에 도시된 바와 같이, 1개의 포토다이오드(PD; Photo Diode)와 3개의 nMOS 트랜지스터(T1, T2, T3)로 구성된다. 상기 포토다이오드(PD)의 캐소드는 제 1 nMOS 트랜지스터(T1)의 드레인 및 제 2 nMOS 트랜지스터(T2)의 게이트에 접속되어 있다. As shown in FIG. 1, a unit pixel of a general 3T CMOS image sensor includes one photodiode (PD) and three nMOS transistors T1, T2, and T3. The cathode of the photodiode PD is connected to the drain of the first nMOS transistor T1 and the gate of the second nMOS transistor T2.

그리고, 상기 제 1, 제 2 nMOS 트랜지스터(T1, T2)의 소오스는 모두 기준 전압(VR)이 공급되는 전원선에 접속되어 있고, 제 1 nMOS 트랜지스터(T1)의 게이트는 리셋신호(RST)가 공급되는 리셋선에 접속되어 있다. The sources of the first and second nMOS transistors T1 and T2 are all connected to a power supply line supplied with a reference voltage VR, and the gate of the first nMOS transistor T1 has a reset signal RST. It is connected to the reset line supplied.

또한, 제 3 nMOS 트랜지스터(T3)의 소오스는 상기 제 2 nMOS 트랜지스터의 드레인에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 드레인은 신호선을 통하여 판독회로(도면에는 도시되지 않음)에 접속되고, 상기 제 3 nMOS 트랜지스터(T3)의 게이트는 선택 신호(SLCT)가 공급되는 열 선택선에 접속되어 있다. Further, the source of the third nMOS transistor T3 is connected to the drain of the second nMOS transistor, the drain of the third nMOS transistor T3 is connected to a read circuit (not shown in the drawing) via a signal line, The gate of the third nMOS transistor T3 is connected to a column select line to which a selection signal SLCT is supplied.

따라서, 상기 제 1 nMOS 트랜지스터(T1)는 리셋 트랜지스터(Rx)로 칭하고, 제 2 nMOS 트랜지스터(T2)는 드라이브 트랜지스터(Dx), 제 3 nMOS 트랜지스터(T3)는 선택 트랜지스터(Sx)로 칭한다.Accordingly, the first nMOS transistor T1 is referred to as a reset transistor Rx, the second nMOS transistor T2 is referred to as a drive transistor Dx, and the third nMOS transistor T3 is referred to as a selection transistor Sx.

일반적인 3T형 CMOS 이미지 센서의 단위 화소는, 도 2에 도시한 바와 같이, 액티브 영역(10)이 정의되어 액티브 영역(10) 중 폭이 넓은 부분에 1개의 포토다이오드(20)가 형성되고, 상기 나머지 부분의 액티브 영역(10)에 각각 오버랩되는 3개의 트랜지스터의 게이트 전극(120, 130, 140)이 형성된다. As shown in FIG. 2, in the unit pixel of a general 3T CMOS image sensor, an active region 10 is defined so that one photodiode 20 is formed in a wide portion of the active region 10. Gate electrodes 120, 130, and 140 of three transistors that overlap each other in the active region 10 of the remaining portion are formed.

즉, 상기 게이트 전극(120)에 의해 리셋 트랜지스터(Rx)가 형성되고, 상기 게이트 전극(130)에 의해 드라이브 트랜지스터(Dx)가 형성되며, 상기 게이트 전극(140)에 의해 선택 트랜지스터(Sx)가 형성된다. That is, the reset transistor Rx is formed by the gate electrode 120, the drive transistor Dx is formed by the gate electrode 130, and the selection transistor Sx is formed by the gate electrode 140. Is formed.

여기서, 상기 각 트랜지스터의 액티브 영역(10)에는 각 게이트 전극(120, 130, 140) 하측부를 제외한 부분에 불순물 이온이 주입되어 각 트랜지스터의 소오스/드레인 영역이 형성된다. Here, impurity ions are implanted into the active region 10 of each transistor except for lower portions of the gate electrodes 120, 130, and 140 to form source / drain regions of each transistor.

따라서, 상기 리셋 트랜지스터(Rx)와 상기 드라이브 트랜지스터(Dx) 사이의 소오스/드레인 영역에는 전원전압(Vdd)이 인가되고, 상기 셀렉트 트랜지스터(Sx) 일측의 소오스/드레인 영역은 판독회로(도면에는 도시되지 않음)에 접속된다.Therefore, a power supply voltage Vdd is applied to a source / drain region between the reset transistor Rx and the drive transistor Dx, and a source / drain region on one side of the select transistor Sx is shown in a read circuit (not shown). Not used).

상기에서 설명한 각 게이트 전극(120, 130, 140)들은, 도면에는 도시되지 않았지만, 각 신호 라인에 연결되고, 상기 각 신호 라인들은 일측 끝단에 패드를 구비하여 외부의 구동회로에 연결된다.Although not illustrated in the drawings, the gate electrodes 120, 130, and 140 described above are connected to respective signal lines, and each of the signal lines has a pad at one end thereof and is connected to an external driving circuit.

이와 같이 패드를 구비한 각 신호 라인과 이 후에 진행되는 공정들에 대하여 설명하면 다음과 같다.As described above, each signal line including the pad and the processes proceeding thereafter are described below.

도 3a 내지 도 3e는 종래의 CMOS 이미지 센서의 제조방법을 나타낸 공정 단면도이다.3A to 3E are cross-sectional views illustrating a method of manufacturing a conventional CMOS image sensor.

먼저, 도 3a에 도시한 바와 같이, 반도체 기판(100)에 게이트 절연막 또는 층간 절연막 등의 절연막(101)(예를 들면 산화막)을 형성하고, 상기 절연막(101)위에 각 신호 라인의 금속 패드(102)를 형성한다.First, as shown in FIG. 3A, an insulating film 101 (for example, an oxide film) such as a gate insulating film or an interlayer insulating film is formed on the semiconductor substrate 100, and the metal pads of the signal lines of the respective signal lines are formed on the insulating film 101. 102).

이 때, 상기 금속 패드(102)는 상기 도 2에서 설명한 바와 같은 각 게이트 전극(120, 130, 140)과 동일 물질로 동일 층에 형성될 수 있고, 별도의 콘택을 통해 다른 물질로 형성될 수 있으며, 대부분 알루미늄(Al)으로 형성된다.  In this case, the metal pad 102 may be formed on the same layer as the same material as each of the gate electrodes 120, 130, and 140 as described with reference to FIG. 2, and may be formed of a different material through separate contacts. It is mostly formed of aluminum (Al).

그리고, 상기 금속 패드(102)를 포함한 상기 절연막(101) 전면에 보호막(103)을 형성한다. 여기서 상기 보호막(103)은 산화막 또는 질화막 등으로 형성한다.A protective film 103 is formed on the entire surface of the insulating film 101 including the metal pad 102. The protective film 103 is formed of an oxide film or a nitride film.

도 3b에 도시한 바와 같이, 상기 보호막(103)위에 감광막(104)을 도포하고, 노광 및 현상하여 상기 금속 패드(102) 상측 부분이 노출되도록 패터닝한다. As shown in FIG. 3B, a photosensitive film 104 is coated on the protective film 103, exposed and developed to pattern the upper portion of the metal pad 102.

그리고, 상기 패터닝된 감광막(104)을 마스크로 이용하여 상기 보호막(103)을 선택적으로 식각하여 상기 금속 패드(102)에 오픈부(105)를 형성한다.The protective layer 103 is selectively etched using the patterned photoresist 104 as a mask to form an open portion 105 in the metal pad 102.

도 3c에 도시한 바와 같이, 상기 감광막(104)을 제거하고, 상기 보호막(103) 전면에 제 1 평탄화층(106)을 증착하고 마스크를 이용한 사진 식각 공정을 이용하여 상기 금속 패드 부분을 제외한 부분에만 남도록 한다. As shown in FIG. 3C, the photoresist layer 104 is removed, the first planarization layer 106 is deposited on the passivation layer 103, and the portion except for the metal pad portion is formed by using a photolithography process using a mask. Only remain.

그리고, 각 포토다이오드 영역(도면에는 도시되지 않음)에 상응하는 상기 제 1 평탄화층(106)위에 차례로 청색 칼라 필터층(107), 녹색 칼라 필터층(108) 및 적색 칼라 필터층(109)을 형성한다. A blue color filter layer 107, a green color filter layer 108, and a red color filter layer 109 are sequentially formed on the first planarization layer 106 corresponding to each photodiode region (not shown in the figure).

여기서, 상기 각 칼라 필터층 형성 방법은, 해당 칼라 레지스트를 도포하고 별도의 마스크를 이용한 사진 식각 공정으로 각 칼라 필터층을 형성한다.Here, each of the color filter layer forming methods may apply the color resist and form each color filter layer by a photolithography process using a separate mask.

도 3d에 도시한 바와 같이, 상기 각 칼라 필터층(107, 108, 109)을 포함한 기판 전면에 제 2 평탄화층(111)을 형성하고 마스크를 이용한 사진 식각 공정으로 상기 금속 패드 부분을 제외한 영역에만 남도록 한다.As shown in FIG. 3D, the second planarization layer 111 is formed on the entire surface of the substrate including the color filter layers 107, 108, and 109, and the photo-etching process using a mask remains only in an area except the metal pad portion. do.

도 3e에 도시한 바와 같이, 상기 제 2 평탄화층(111) 상의 각 칼라 필터층(107, 108, 109)에 대응하여 마이크로렌즈(112)를 형성한다. As shown in FIG. 3E, the microlenses 112 are formed corresponding to the color filter layers 107, 108, and 109 on the second planarization layer 111.

그리고, 이와 같이 제조된 CMOS 이미지 센서의 각 금속 패드(102)의 프로브 테스트(probe test)하여 접촉저항을 체크한 후, 이상이 없으면 외부 구동회로와 상기 금속 패드를 전기적으로 연결시킨다.Then, after the probe test of each metal pad 102 of the CMOS image sensor manufactured as described above to check the contact resistance, if there is no abnormality, the external driving circuit and the metal pad are electrically connected.

그러나, 상기와 같은 종래의 CMOS 이미지 센서의 제조방법에 있어서는 다음과 같은 문제점이 있었다.However, in the conventional method of manufacturing a CMOS image sensor as described above has the following problems.

즉, 상기 금속 패드에 오픈부를 형성한 후, 상기 제 1 평탄화층 형성, 각 칼라 필터층 형성, 제 2 평탄화층 형성 및 마이크로렌즈 형성 등의 공정이 진행된다. That is, after the open portion is formed in the metal pad, processes such as forming the first flattening layer, forming each color filter layer, forming the second flattening layer, and forming the microlens are performed.

따라서, 상기 금속 패드가 노출된 상태에서 상기 각 후속 공정이 진행되므로, 상기 후속 공정으로 인해 상기 금속 패드가 TMAH 계열의 알카리(alkali) 용액에 지속적으로 노출되어(칼라 필터 진행시 최소 3회 이상) 상기 금속 패드가 부식되어 피티(pit)가 발생하여 소자의 신뢰성이 악화되고 수율이 저하한다.Therefore, since each subsequent process is performed while the metal pad is exposed, the metal pad is continuously exposed to an alkali solution of TMAH series due to the subsequent process (at least 3 times during the color filter). Corrosion of the metal pads results in pits, resulting in deterioration of the reliability and yield of the device.

종래의 다른 실시예로서, 상기 마이크로렌즈까지 형성한 후, 상기 금속 패드 오픈부를 형성할 수 있다.In another conventional embodiment, the metal pad open part may be formed after the microlens is formed.

그러나 상기와 같이 마이크로렌즈를 형성한 후 각 평탄화층 및 보호막을 건 식 식각할 때 사용되는 불소(F)계 가스에 의하여 불소가 금속 패드 부분에 오염(contamination)되어 이후 진행성 부식을 야기시키는 원인으로 작용하여 소자의 신뢰성이 악화되고 수율이 저하한다.However, after forming the microlens as described above, fluorine is contaminated on the metal pad part by the fluorine (F) -based gas, which is used for dry etching the planarization layer and the protective layer. Acts, deteriorating the reliability of the device and lowering the yield.

즉, 잔류하는 F와 금속 패드의 Al이 반응하여 AlF3과 같이 부식이 발생한다.That is, the remaining F reacts with Al of the metal pad to cause corrosion like AlF 3 .

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 마이크로렌즈를 형성한 후 금속 패드 오픈부를 형성하고, 금속 패드 부분에 발생한 불소(F)를 제거하여 잔류하는 F와 금속 패드의 Al이 반응하여 AlF3과 같은 진행성 부식을 방지함으로써 소자의 신뢰성 및 수율을 향상시키도록 한 씨모스 이미지 센서의 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the above problems, after forming a microlens to form a metal pad open portion, remove the fluorine (F) generated in the metal pad portion of the remaining F and Al of the metal pad reacts AlF It is an object of the present invention to provide a method for manufacturing a CMOS image sensor to improve the reliability and yield of the device by preventing the progressive corrosion as shown in FIG.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 씨모스(CMOS) 이미지 센서의 제조방법은 액티브 영역과 패드 영역으로 구분되는 기판상의 패드 영역에 금속 패드를 형성하는 단계와, 상기 금속 패드를 포함한 기판 전면에 보호막을 형성하고 상기 금속 패드의 표면이 노출되도록 상기 보호막을 선택적으로 제거하여 패드 오픈부를 형성하는 단계와, 상기 금속 패드 오픈부에 의해 노출된 금속 패드에 잔류하는 불소 성분을 제거하기 위해 H2/N2 어닐 공정을 실시하는 단계와, 상기 금속 패드 오픈부를 포함하여 상기 기판의 전면에 절연막을 형성하는 단계와, 상기 액티브 영역의 상기 절연막 위에 칼라 필터층을 형성하는 단계와, 상기 칼라 필터층 상측에 평탄화층을 형성하는 단계와, 상기 평탄화층 상측에 마이크로렌즈를 형성하는 단계와, 상기 기판의 패드 영역에 형성된 절연막을 선택적으로 상기 금속 패드 오픈부를 노출시키는 단계를 포함하여 형성함을 특징으로 한다. According to an aspect of the present invention, there is provided a method of manufacturing a CMOS image sensor, the method including forming a metal pad in a pad area on a substrate divided into an active area and a pad area, and a substrate including the metal pad. Forming a pad opening by forming a protective film on the entire surface and selectively removing the protective film so that the surface of the metal pad is exposed, and removing fluorine component remaining on the metal pad exposed by the metal pad opening. Performing a 2 / N 2 annealing process, forming an insulating film on the front surface of the substrate including the metal pad opening, forming a color filter layer on the insulating film in the active region, and forming an upper side of the color filter layer. Forming a planarization layer on the substrate, forming a microlens on the planarization layer, An insulating film formed on the pad area Optionally, characterized in that it is formed by exposing the open part of the metal pad.

이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서의 제조방법을 보다 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing the CMOS image sensor according to the present invention will be described in detail with reference to the accompanying drawings.

도 4a 내지 도 4g는 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법을 나타낸 공정 단면도이다.4A to 4G are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention.

먼저, 도 4a에 도시한 바와 같이, 반도체 기판(200)상에 층간 절연막(201)을 형성하고, 상기 층간 절연막(201)위에 각 신호 라인의 금속 패드(202)를 형성한다. First, as shown in FIG. 4A, an interlayer insulating film 201 is formed on a semiconductor substrate 200, and metal pads 202 of respective signal lines are formed on the interlayer insulating film 201.

이 때, 상기 금속 패드(202)는 상기 도 2에서 설명한 바와 같은 각 게이트 전극(120, 130, 140)과 동일 물질로 동일 층에 형성될 수 있고, 별도의 콘택을 통해 다른 물질로 형성될 수 있으며, 대부분 알루미늄(Al)으로 형성된다. In this case, the metal pad 202 may be formed on the same layer as the same material as each of the gate electrodes 120, 130, and 140 as described with reference to FIG. 2, and may be formed of a different material through a separate contact. It is mostly formed of aluminum (Al).

그리고, 상기 금속 패드(202)를 포함한 상기 층간 절연막(201)의 전면에 제 1 절연막(203)을 형성한다. 여기서 상기 제 1 절연막(203)은 산화막 또는 질화막 등으로 형성한다.A first insulating film 203 is formed on the entire surface of the interlayer insulating film 201 including the metal pad 202. The first insulating film 203 is formed of an oxide film, a nitride film, or the like.

도 4b에 도시한 바와 같이, 상기 제 1 절연막(203)위에 감광막(204)을 도포한 후, 노광 및 현상 공정으로 상기 금속 패드(202) 상측 부분이 오픈되도록 상기 감광막(204)을 선택적으로 패터닝한다. As shown in FIG. 4B, after the photosensitive film 204 is coated on the first insulating film 203, the photosensitive film 204 is selectively patterned so that the upper portion of the metal pad 202 is opened by an exposure and development process. do.

그리고 상기 패터닝된 감광막(204)을 마스크로 이용하여 상기 제 1 절연막(203)을 선택적으로 식각하여 상기 금속 패드(202)에 패드 오픈부(205)를 형성한다.The pad opening 205 is formed in the metal pad 202 by selectively etching the first insulating layer 203 using the patterned photoresist 204 as a mask.

도 4c에 도시한 바와 같이, 상기 감광막(204)을 제거하고, 상기 금속 패드 오픈부(205)가 형성된 반도체 기판(200)에 H2/N2 어닐(anneal) 공정을 실시하여 상기 금속 패드(202)의 표면에 잔존하는 불소(Fluorine) 성분을 제거한다.As shown in FIG. 4C, the photosensitive film 204 is removed and an H 2 / N 2 annealing process is performed on the semiconductor substrate 200 on which the metal pad opening 205 is formed. The fluorine component remaining on the surface of 202 is removed.

여기서, 상기 H2/N2 어닐(anneal) 공정은 LAM사의 HPT를 사용하고, 200 ~ 300℃의 온도, 120 ~ 200mtorr의 압력, 150 ~ 250sccm의 H2 및 250 ~ 350sccm의 N2를 가스, 60 ~ 300초 시간동안 실시한다.Here, the H 2 / N 2 annealing (anneal) process using HPT of LAM company, the temperature of 200 ~ 300 ℃, the pressure of 120 ~ 200mtorr, H 2 of 150 ~ 250sccm and N 2 of 250 ~ 350sccm, Run for 60 to 300 seconds.

도 4d에 도시한 바와 같이, 상기 불소 성분이 제거된 반도체 기판(200)의 전면에 제 2 절연막(206)을 형성한다.As shown in FIG. 4D, a second insulating film 206 is formed on the entire surface of the semiconductor substrate 200 from which the fluorine component is removed.

여기서, 상기 제 2 절연막(206)은 PE(plasma emhancement) 산화막, PE TEOS 또는 PE 질화막으로 형성하며, 그 두께는 400Å 내지 1000Å정도로 한다.Here, the second insulating film 206 is formed of a PE (plasma emhancement) oxide film, PE TEOS or PE nitride film, and the thickness thereof is about 400 kPa to about 1000 kPa.

도 4e에 도시한 바와 같이, 상기 제 2 절연막(206) 전면에 제 1 평탄화층(207)을 증착하고 마스크를 이용한 사진 식각 공정을 이용하여 상기 금속 패드 부분을 제외한 부분에만 남도록 한다. As shown in FIG. 4E, the first planarization layer 207 is deposited on the entire surface of the second insulating layer 206, and the photo planar etching process using a mask is used to leave only portions except the metal pad portion.

그리고, 상기 제 1 평탄화층(207) 위에 각 포토다이오드 영역(도면에는 도시되지 않음)에 상응하는 청색 칼라 필터층(208), 녹색 칼라 필터층(209) 및 적색 칼라 필터층(210)을 차례로 형성한다. A blue color filter layer 208, a green color filter layer 209, and a red color filter layer 210 corresponding to each photodiode region (not shown) are sequentially formed on the first planarization layer 207.

여기서, 상기 각 칼라 필터층 형성 방법은, 해당 감광성 물질을 도포하고 별도의 마스크를 이용한 사진 식각 공정으로 각 칼라 필터층을 형성한다.Here, in each of the color filter layer forming methods, the color photosensitive material is coated and the color filter layers are formed by a photolithography process using a separate mask.

도 4f에 도시한 바와 같이, 상기 각 칼라 필터층(208, 209, 210)을 포함한 기판 전면에 제 2 평탄화층(212)을 형성하고 마스크를 이용한 사진 식각 공정으로 상기 금속 패드 부분을 제외한 영역에만 남도록 한다.As shown in FIG. 4F, the second planarization layer 212 is formed on the entire surface of the substrate including each of the color filter layers 208, 209, and 210, and remains only in a region except the metal pad part by a photolithography process using a mask. do.

도 4g에 도시한 바와 같이, 상기 제 2 평탄화층(212)상에 마이크로렌즈용 물질층을 증착한 후 선택적으로 패터닝하고, 리플로우 공정을 실시하여 상기 각 칼라 필터층(208, 209, 210)에 대응하는 반구형 형태의 마이크로렌즈(213)를 형성한다. As shown in FIG. 4G, a microlens material layer is deposited on the second planarization layer 212, and then selectively patterned, and a reflow process is performed on each of the color filter layers 208, 209, and 210. Corresponding hemispherical microlenses 213 are formed.

이어, 상기 마이크로렌즈(213)를 포함한 전면에 감광막(도시되지 않음)을 도포한 후, 노광 및 현상 공정을 통해 상기 금속 패드(202) 부분이 노출되도록 상기 감광막을 패터닝한다.Subsequently, after the photoresist film (not shown) is applied to the entire surface including the microlens 213, the photoresist film is patterned to expose the metal pad 202 through an exposure and development process.

그리고 상기 패터닝됨 감광막을 마스크로 이용하여 상기 금속 패드(202) 상측부의 상기 제 2 절연막(206)을 선택적으로 제거하여 상기 금속 패드 오픈부(205)를 노출시킨다. The second insulating layer 206 of the upper portion of the metal pad 202 may be selectively removed using the patterned photoresist as a mask to expose the metal pad opening 205.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

이상에서 설명한 바와 같은 본 발명에 따른 씨모스(CMOS) 이미지 센서의 제조방법에 있어서는 다음과 같은 효과가 있다.As described above, the method of manufacturing the CMOS image sensor according to the present invention has the following effects.

즉, 금속 패드 오픈부를 형성한 후에 상기 금속 패드 오픈부에 잔류하는 불소 성분을 H2/N2 어닐 공정을 통해 제거함으로써 잔류하는 F와 금속 패드의 Al이 반응하여 AlF3과 같은 금속 패드의 진행성 부식을 방지하여 소자의 신뢰성 및 수율을 향상시킬 수 있다.That is, after forming the metal pad open part, the fluorine component remaining in the metal pad open part is removed through an H 2 / N 2 annealing process, so that the remaining F reacts with Al of the metal pad to advance the metal pad such as AlF 3. Corrosion can be prevented to improve device reliability and yield.

Claims (5)

액티브 영역과 패드 영역으로 구분되는 기판상의 패드 영역에 금속 패드를 형성하는 단계;Forming a metal pad in a pad area on the substrate divided into an active area and a pad area; 상기 금속 패드를 포함한 기판 전면에 보호막을 형성하고 상기 금속 패드의 표면이 노출되도록 상기 보호막을 선택적으로 제거하여 금속 패드 오픈부를 형성하는 단계;Forming a protective film on the entire surface of the substrate including the metal pad and selectively removing the protective film to expose the surface of the metal pad to form a metal pad open portion; 상기 금속 패드 오픈부에 의해 노출된 금속 패드에 잔류하는 불소 성분을 제거하기 위해 H2/N2 어닐 공정을 실시하는 단계;Performing an H 2 / N 2 annealing process to remove fluorine components remaining in the metal pads exposed by the metal pad openings; 상기 금속 패드 오픈부를 포함하여 상기 기판의 전면에 절연막을 형성하는 단계;Forming an insulating film on an entire surface of the substrate, including the metal pad opening; 상기 액티브 영역의 상기 절연막 위에 칼라 필터층을 형성하는 단계;Forming a color filter layer on the insulating film in the active region; 상기 칼라 필터층 상측에 평탄화층을 형성하는 단계;Forming a planarization layer on the color filter layer; 상기 평탄화층 상측에 마이크로렌즈를 형성하는 단계;Forming a microlens on the planarization layer; 상기 기판의 패드 영역에 형성된 절연막을 선택적으로 상기 금속 패드 오픈부를 노출시키는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.And selectively exposing the metal pad open portion to an insulating film formed on the pad region of the substrate. 제 1 항에 있어서, 상기 절연막은 PE 산화막, PE TEOS 또는 PE 질화막으로 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.The method of claim 1, wherein the insulating layer is formed of a PE oxide film, PE TEOS, or PE nitride film. 제 1 항에 있어서, 상기 절연막은 400Å 내지 1000Å정도의 두께로 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.The method of claim 1, wherein the insulating layer has a thickness of about 400 μs to about 1000 μs. 제 1 항에 있어서, 상기 H2/N2 어닐 공정은 200 ~ 300℃의 온도 및 120 ~ 200mtorr의 압력 그리고 60 ~ 300초 시간동안 실시하는 것을 특징으로 하는 씨모스 이미지 세서의 제조방법.The method of claim 1, wherein the H 2 / N 2 annealing process is performed at a temperature of 200 to 300 ° C., a pressure of 120 to 200 mtorr, and a time of 60 to 300 seconds. 제 1 항에 있어서, 상기 H2/N2 어닐 공정은 150 ~ 250sccm의 H2 및 250 ~ 350sccm의 N2를 가스를 사용하여 진행하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.The method of claim 1, wherein the H 2 / N 2 annealing process is performed using H 2 of 150-250 sccm and N 2 of 250-350 sccm using a gas.
KR1020050131642A 2005-12-28 2005-12-28 Method for fabricating an cmos image sensor KR100720491B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131642A KR100720491B1 (en) 2005-12-28 2005-12-28 Method for fabricating an cmos image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131642A KR100720491B1 (en) 2005-12-28 2005-12-28 Method for fabricating an cmos image sensor

Publications (1)

Publication Number Publication Date
KR100720491B1 true KR100720491B1 (en) 2007-05-22

Family

ID=38277825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131642A KR100720491B1 (en) 2005-12-28 2005-12-28 Method for fabricating an cmos image sensor

Country Status (1)

Country Link
KR (1) KR100720491B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448645A (en) * 2014-07-07 2016-03-30 中芯国际集成电路制造(上海)有限公司 Bonding pad processing method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073985A (en) * 2002-03-14 2003-09-19 동부전자 주식회사 Method for fabricating semiconductor device for image sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030073985A (en) * 2002-03-14 2003-09-19 동부전자 주식회사 Method for fabricating semiconductor device for image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448645A (en) * 2014-07-07 2016-03-30 中芯国际集成电路制造(上海)有限公司 Bonding pad processing method

Similar Documents

Publication Publication Date Title
KR100504563B1 (en) Method for fabricating an image sensor
KR100649034B1 (en) Method for manufacturing of cmos image
KR100832721B1 (en) Method for fabricaing cmos image sensor
KR100698097B1 (en) CMOS image sensor and method for manufacturing the same
KR100698104B1 (en) CMOS image sensor and method for manufacturing the same
KR100595329B1 (en) A method for manufacturing a cmos image sensor
US20060138578A1 (en) CMOS image sensor and method for fabricating the same
KR100606902B1 (en) Method for fabricating an CMOS image sensor
KR100648994B1 (en) Method for fabricating an CMOS image sensor
KR100720491B1 (en) Method for fabricating an cmos image sensor
KR100595601B1 (en) Method for fabricating an CMOS image sensor
KR100685894B1 (en) method for manufacturing of CMOS image sensor
KR100752162B1 (en) Method for fabricating of COMS image sensor
KR100731137B1 (en) Method for fabricating a cmos image sensor
KR100720477B1 (en) Method for fabricating an CMOS image sensor
KR100672693B1 (en) Method for fabricating an COMS image sensor
KR100720469B1 (en) Method for manufacturing of cmos image sensor
KR20060136073A (en) method for manufacturing of CMOS image sensor
KR100720513B1 (en) Method for fabricating an cmos image sensor
KR100731127B1 (en) Method for manufacturing cmos image sensor
KR100672694B1 (en) Method for fabricating an CMOS image sensor
KR100648998B1 (en) CMOS image sensor and method for manufacturing the same
KR100720508B1 (en) Method for fabricating an CMOS image sensor
KR100606907B1 (en) Method For Fabricating CMOS Image Sensor
KR100648999B1 (en) method for manufacturing of CMOS image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110418

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee