KR100697829B1

KR100697829B1 - 발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자

Info

Publication number: KR100697829B1
Application number: KR1020050043202A
Authority: KR
Inventors: 이종희
Original assignee: (주)더리즈
Priority date: 2005-05-23
Filing date: 2005-05-23
Publication date: 2007-03-20
Also published as: KR20060120947A

Abstract

광의 적출 효율을 증가시키기 위한 구조를 갖는 발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자가 개시된다. 전면에 질화갈륨계 반도체 소자가 형성된 베이스 기판의 배면을 일정 두께로 연마한다. 이어, 반도체 소자의 활성화에 따라 발생되어 베이스 기판의 배면을 통해 적출되는 광의 적출 효율을 높이기 위해, 베이스 기판의 배면에 일정 거칠기를 부여한다. 이에 따라, 반도체 소자가 형성된 베이스 기판의 배면을 소정의 두께로 얇게 한 다음, 베이스 기판의 배면에 일정한 표면 거칠기를 부여하므로써, 광의 적출 효율을 높일 수 있다.

발광 소자, 질화갈륨, 광의 적출, 샌드 블라스터, 분사

Description

발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자{MANUFACTURING METHOD OF LIGHT EMITTING ELEMENT AND LIGHT EMITTING ELEMENT MANUFACTURED BY THIS METHOD}

도 1은 스넬의 법칙을 설명하는 개략도이다.

도 2는 일반적인 질화갈륨계 발광 다이오드의 구조를 개략적으로 나타내는 사시도이다.

도 3a 및 도 3b는 도 2에 도시된 발광 다이오드 칩의 본딩 방식을 설명하는 단면도들이다.

도 4는 본 발명의 실시예에 따른 발광 다이오드의 단면도이다. 특히, 샌드 블래스트 공정에 의해 제조된 발광 다이오드의 단면도이다.

도 5는 도 4에 도시된 발광 다이오드의 광의 적출 특성을 설명하는 개념도이다.

도 6a 내지 도 6h는 도 4에 도시된 발광 다이오드의 제조 방법을 설명하는 단면도들이다.

도 7은 분사 입자의 크기에 따른 거칠기의 변화를 설명하는 그래프이다.

도 8은 분사 입자의 분사 압력에 따른 거칠기의 변화를 설명하는 그래프이다.

도 9는 분사 입자의 분사 압력에 따른 사파이어 기판 두께 감소를 설명하는 그래프이다.

도 10은 본 발명의 발광 다이오드 구조에서 베이스 기판 배면의 거칠기에 따른 광의 적출 효율을 설명하는 그래프이다.

<도면의 주요부분에 대한 부호의 설명>

10, 110 : 베이스 기판 11, 120 : n형 질화갈륨층

12, 130 : 활성층 13, 140 : p형 질화갈륨층

22, 150 : p형 투명 전극 21, 160 : p-전극

20, 170 : n-전극

본 발명은 발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자에 관한 것으로, 보다 상세하게는 광의 적출 효율을 증가시키기 위한 구조를 갖는 발광 소자의 제조 방법 및 이에 의해 제조된 발광 소자에 관한 것이다.

일반적으로 발광 소자인 발광 다이오드는 백열 전구나 형광등을 대체하는 차세대 조명으로 각광받고 있다. 특히, 긴 수명을 가진 대면적 LCD의 조명에 활용되면서 수요가 더욱 크게 증가할 것으로 예상된다.

하지만, 발광 다이오드를 구성하는 물질(사파이어 기판, 에피, 에폭시 등) 간의 굴절률 차이에 기인하는 전반사(total reflection)로 인해 발생한 광의 대부 분이 밖으로 빠져 나오지 못하고 갇히게 된다. 상기 전반사는 굴절률이 다른 계면에서, 상대적으로 높은 굴절률을 가지는 물질에서 낮은 굴절률을 가지는 물질로 광이 진행할 때 발생된다. 상기 전반사는 스넬의 법칙(Snell'law)에 의해 결정된다.

도 1은 스넬의 법칙을 설명하는 개략도이다. 여기서, n1 및 n2는 각각 제1 및 제2 매질의 굴절률이며, θ1 및 θ2는 각각 입사각 및 출사각이다. 여기서 제2 매질의 굴절률이 제1 매질의 굴절률보다 크다.

도 1을 참조하면, 굴절률이 상대적으로 큰 제2 매질에서 굴절률이 상대적으로 작은 제1 매질로 광이 투과될 때, 투과되는 광의 출사각(θ2)은 입사각(θ1)보다 큰 각도를 갖는다.

특히, 블루 광원으로 널리 사용되는 질화갈륨계 발광 다이오드에 채용되는 사파이어 기판 및 질화갈륨(GaN)층은 굴절률이 각각 1.8 및 2.5이므로 굴절률이 1인 공기층과 심한 차이를 존재한다. 이처럼 큰 굴절률 차이는 발광 다이오드에서 발생된 광의 상당 부분이 내부에 갇히는 원인이 된다. 예를들면, 질화갈륨(GaN)층과 사파이어 기판간의 계면의 임계각은 46도 정도가 된다. 따라서, 46도 보다 큰 입사각을 갖는 광은 질화갈륨(GaN)층 내부에 갇힌다.

같은 방법으로 계산하면, 사파이어 기판과 공기 계면의 임계각은 33.5도, 질화갈륨(GaN)층과 공기층간의 계면의 임계각은 23.6도 정도이다. 따라서, 33.5도 보다 큰 입사각을 갖는 광은 사파이어 기판 내부에 갇히고, 23.6도보다 큰 입사각을 갖는 광은 갈륨(GaN)층 내부에 갇힌다.

이처럼, 발광 다이오드에서 발생된 많은 양의 광들이 계면의 전반사 때문에 적출되지 못함에 따라, 전체 발광 다이오드의 외부 양자 효율을 줄이는 원인이 되어 발광 다이오드의 광출력을 감소시키는 문제점이 있다.

이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 고휘도의 발광 다이오드를 구현하기 위해 샌드 블래스터에 의해 광의 적출 효율을 높일 수 있는 질화갈륨계 발광 소자의 제조방법을 제공하는 것이다.

본 발명의 다른 목적은 상기한 발광 소자의 제조방법에 의해 제조된 질화갈륨계 발광 소자를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위하여 일실시예에 따른 발광 소자의 제조방법은, (a) 전면(front surface)에 질화갈륨계 반도체 소자가 형성된 기판의 배면을 일정 두께로 연마하는 단계; 및 (b) 상기 반도체 소자의 활성화에 따라 발생되어 상기 기판의 배면(rear surface)을 통해 적출되는 광의 적출 효율을 높이기 위해, 상기 기판의 배면에 일정 거칠기를 부여하는 단계를 포함한다.

상기한 본 발명의 목적을 실현하기 위하여 다른 실시예에 따른 발광 소자의 제조방법은, (a) 기판의 전면(front surface)에 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 성장시키는 단계; (b) 상기 p형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 가지는 p-접촉층을 증착하는 단계; (c) n-컨택이 될 부분을 메사 에칭하는 단계; (d) 상대적으로 높은 p-접촉층의 가장자리 영역에 제1 금속층 을 증착하여 p-전극을 정의하고, 상대적으로 낮은 메사 에칭된 n형 질화갈륨층 위에 제2 금속층을 증착하여 n-전극을 정의하는 단계; 및 (e) 샌드 블래스터를 이용하여 상기 기판의 배면(rear surface)에 일정 거칠기를 부여하는 단계를 포함한다.

상기한 본 발명의 다른 목적을 실현하기 위하여 일 실시예에 따른 발광 소자는 기판과, 상기 기판의 전면(front surface)에 형성된 질화갈륨계 반도체 소자를 포함하고, 상기 기판의 배면(rear surface)에는 상기 반도체 소자의 활성화에 따라 발생된 광의 적출 효율을 높이기 위해, 일정 표면 거칠기가 부여된 것을 특징으로 한다.

상기한 본 발명의 다른 목적을 실현하기 위하여 다른 실시예에 따른 발광 소자는 기판과, 상기 기판의 전면(front surface)에 형성된 n형 질화갈륨층과, 상기 n형 질화갈륨층 위에 형성된 활성층과, 상기 활성층 위에 형성된 p형 질화갈륨층과, 상기 p형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 갖고서 증착된 p-접촉층과, 상대적으로 높은 p-접촉층의 가장자리 영역에 증착된 p-전극층과, 및 상대적으로 낮은 메사 에칭된 n형 질화갈륨층 위에 증착된 n-전극층을 포함하고, 상기 기판의 배면(rear surface)에는 발생된 광의 적출 효율을 높이기 위해, 일정 표면 거칠기가 부여된 것을 특징으로 한다.

이러한 발광 소자의 제조방법 및 이에 의해 제조된 발광 소자에 의하면, 반도체 소자가 형성된 기판의 배면을 소정의 두께로 얇게 한 다음, 기판의 배면에 일정한 표면 거칠기를 부여하므로써, 광의 적출 효율을 높일 수 있다.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한 다. 그러나 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면에서 여러 층(또는 막) 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 전체적으로 도면 설명시 관찰자 관점에서 설명하였고, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라, 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 의미한다.

도 2를 참조하면, 일반적인 질화갈륨계 발광 다이오드는 베이스 기판(10), n형 질화갈륨층(11), 활성층(active layer)(12), p형 질화갈륨층(13), n-전극(20), p-전극(21), p형 투명 전극(22)으로 이루어진다. 동작시, 상기 n-전극(20)과 p-전극(21)을 통해 전류를 흘리면 상기 활성층(12)에서 전자-홀 재결합이 일어나면서 광이 적출된다.

상기 베이스 기판(10) 위에 상기 질화갈륨층(11)을 성장시키기 위해 보통 MOCVD(Metal Organic Chemical Vapor Deposition) 장치를 이용한다. 상기 베이스 기판(10)은 사파이어 기판 또는 실리콘 카바이드 기판이다.

먼저, 상기 베이스 기판(10) 위에 질화갈륨층(11)의 성장을 돕기 위한 완충 층(buffer layer)(미도시)을 형성하고, 상기 n형 질화갈륨층(11), 활성층(active layer)(12) 및 p형 질화갈륨층(13)을 차례대로 성장시킨다.

일반적으로 다이오드는 p-n 접합으로 전류를 흘리기 위해 p형 질화갈륨층 상부와 n형 질화갈륨층과 연결된 베이스 기판 하부에 전극을 형성한다. 하지만, 질화갈륨계 발광 다이오드의 기판으로 사용되는 사파이어는 절연체이므로 사파이어 기판(10)에 전극을 형성할 수 없다. 따라서, 상기 n형 질화갈륨층(11)에 직접 전극을 형성해야 한다.

이를 위해 전극이 형성될 부분의 p형 질화갈륨층(13), 활성층(12) 및 n형 질화갈륨층(11)의 일부 영역을 제거하고, 노출된 n형 질화갈륨층(11) 위에 상기 n-전극(20)을 형성한다. p-n 접합면에서 광이 나오기 때문에 전극에 의해 광이 가려지지 않도록 상기 p-전극(21)은 상기 p형 투명 전극(22)의 모서리에 형성한다.

이처럼 상기 p-전극(21)과 n-전극(20)이 모두 상부에 위치한 경우, 상기 p-전극(21)과 n-전극(20)이 서로 다른 면에 평행하게 위치한 일반적인 다이오드 구조에 비해 전류 분포가 균일하지 못하다.

또한, 일반적으로 상기 p형 질화갈륨층(13)은 상기 n형 질화갈륨층(11)에 비해 저항이 커서 상기 p형 질화갈륨층(13) 전체로 전류가 균일하게 흐르기가 더욱 어렵다. 이를 막기 위해 상기 p형 질화갈륨층(13) 상부 전면에 얇은 투명 전극을 형성하여 상기 p형 질화갈륨층(13) 전면으로 전류가 전달될 수 있도록 한다.

하지만, 투명 전극은 광이 투과될 수 있도록 하기 위해 약 10 나노미터 두께의 매우 얇은 금속층으로 형성되므로 저항이 높다. 상기한 고저항의 투명 전극을 이용하여 p형 질화갈륨층 전면으로 균일하게 전류가 전달하는데 한계가 있다.

또한, 상기 p형 질화갈륨층(13)과의 접촉 저항도 높아 다이오드 특성이 저하되며 열을 발생시키는 요인이 되기도 한다. 상기 투명 전극의 두께를 두껍게 하여 저항을 낮출 수 있지만 이 경우 전극에 의한 광의 흡수와 반사율이 높아져 광이 외부로 적출되기 어려워진다.

이와 같은 단점을 줄이기 위해 플립-칩 본딩(flip chip bonding) 방식을 이용해 발광 다이오드의 발광 효율을 높이는 방법이 제안되었다. 즉, p형 질화갈륨층 전면에 두꺼운 전극을 형성하고, 발광 다이오드 칩을 뒤집어서 플립-칩 본딩(flip chip bonding) 방식으로 패키지에 실장할 수 있다.

도 3a 및 도 3b는 도 2에 도시된 발광 다이오드 칩의 본딩 방식을 설명하는 단면도들이다. 특히 도 3a는 와이어 본딩 방식으로 조립된 질화갈륨계 발광 다이오드 칩을 도시하는 단면도이고, 도 3b는 플립칩 본딩 방식으로 조립된 질화갈륨계 발광 다이오드 칩을 도시하는 단면도이다.

도 3a에 도시된 바와 같이, 발광 다이오드 칩을 담고 있는 패키지에는 전류를 공급하기 위한 리드 프레임이 마련되어 있다. 상기 리드 프레임 위에 발광 다이오드 칩을 부착하고, 상기 리드 프레임과 상기 발광 다이오드 칩의 n-전극(20) 및 p-전극(21)을 가느다란 금속 와이어(30a, 30b)로 전기적으로 연결한다. 이 경우 p형 질화갈륨층 상부를 통해 광이 나올 수 있도록 투명 전극을 얇게 형성한다.

한편, 도 3b에 도시된 바와 같이, 플립-칩 본딩 방식은 리드 프레임과 연결된 또 다른 기판(40)이 마련되고, 상기 기판(40) 상에 발광 다이오드의 전극과 대 응되는 위치에 솔더 범프(solder bump)(31b)가 형성된다. 상기 발광 다이오드를 뒤집어서 발광 다이오드의 전극과 상기 솔더 범프(31b)가 서로 연결되도록 발광 다이오드 칩을 부착한다.

한편, 질화갈륨계 발광 다이오드에서 발생되는 광의 전반사에 의한 광손실을 줄이기 위해 출사 표면에 텍스쳐링(texturing)하는 방법이 사용된다. 이는 발광 다이오드에서 발생된 광을 산란시키므로써, 광의 진행 경로를 여러 방향으로 바꾸어 발광 다이오드의 내부에서 광이 탈출할 확률을 높이는 방법이다.

상기 텍스쳐링 방법은 질화갈륨(GaN)층의 표면을 텍스쳐링하는 방법, 사파이어 기판의 표면을 텍스쳐링하는 방법, 그리고 전류확산층(또는 윈도우층)의 표면을 텍스쳐링하는 방법으로 구분된다.

하지만, 상기 질화갈륨(GaN)층의 표면을 텍스쳐링하는 방법은 질화갈륨(GaN)층의 표면이 거칠게 되어 p-전극 형성 공정에 나쁜 영향을 미치게 되어 전체적으로 발광 다이오드의 전기적 특성이 나빠질 수 있다.

또한, 상기 사파이어 기판의 표면을 텍스쳐링하는 방법은 사파이어 기판 자체가 쉽게 식각되지 않는 물질이어서 제작 공정이 용이하지 않다. 뿐만 아니라, 에칭된 사파이어 기판의 표면이 거칠기 때문에 에피텍셜(epitaxial) 성장시 문제의 소지가 크다.

또한, 상기 전류확산층의 표면을 텍스쳐링하는 방법에 이용되는 전류확산층은 주로 ITO(Indium Tin Oxide), ATO (Antimony Tin Oxide) 같은 투명 산화물 전극이다. p형 질화갈륨층과 ITO는 서로 오믹 접촉을 이루기 어려워 실제로는 p형 질화 갈륨층 위의 얇은 SLS(super lattice structure)를 도입하여 터널 접촉(tunnel junction)을 만든다. 하지만, 상기한 ITO 전극 물질은 식각이 쉽지 않을 뿐 아니라, 이 역시 전극 자체에 표면 거칠기를 주기 때문에 전류 주입시, 표면 산란(surface scattering)이 일어나 전기적 특성이 떨어지는 단점이 있다.

도 4는 본 발명의 실시예에 따른 발광 다이오드의 단면도이다. 특히, 샌드 블래스트 공정에 의해 제조된 발광 다이오드의 단면도이다. 도 5는 도 4에 도시된 발광 다이오드의 광의 적출 특성을 설명하는 개념도이다.

도 4 및 도 5를 참조하면, 본 발명의 실시예에 따른 질화갈륨계 발광 다이오드(100)는 베이스 기판(110), n형 질화갈륨층(120), 활성층(active layer)(130), p형 질화갈륨층(140), 전류확산층(current spreading layer)(150), p-전극(160) 및 n-전극(170)을 포함한다. 상기 베이스 기판(110)의 배면은 일정 거칠기의 거친 형상을 갖는다.

상기 p-전극(160)과 n-전극(170)간에 일정 전류를 흘리면, 상기 활성층(130)에서 전자-홀 재결합이 발생되고, 상기 베이스 기판(110)의 배면을 통해 광이 적출된다.

상기 베이스 기판(110) 위에 질화갈륨층을 성장시키기 위해 보통 MOCVD(Metal Organic Chemical Vapor Deposition) 장치를 이용한다. 상기 베이스 기판(110)은 사파이어 기판 또는 실리콘 카바이드 기판이다.

상기 베이스 기판(110) 위에는 상기 n형 질화갈륨층(120), 활성층(active layer)(130) 및 p형 질화갈륨층(140)이 차례대로 성장된다. 상기 베이스 기판(110) 위에는 상기 n형 질화갈륨층(120)의 성장을 돕기 위해 완충층(buffer layer)이 더 형성될 수 있다.

일반적인 다이오드에는 p-n 접합으로 전류를 흘리기 위해 p형 질화갈륨층 상부와 n형 질화갈륨층과 연결된 베이스 기판(110) 하부에 전극이 형성된다. 하지만, 질화갈륨계 발광 다이오드는 사파이어를 베이스 기판으로 이용하고, 상기 사파이어는 절연체이므로 베이스 기판(110)에 전극이 형성될 수 없다. 따라서, 상기 n형 질화갈륨층(120) 위에 전극이 형성된다.

이를 위해 전극이 형성될 부분의 p형 질화갈륨층(140), 활성층(130) 및 n형 질화갈륨층(120)의 일부 영역을 제거하고, 노출된 n형 질화갈륨층(120) 위에 상기 n-전극(170)을 형성한다. 이에 따라, 상기 n형 질화갈륨층(120)은 상기 베이스 기판(110)의 제1 영역에 제1 높이로 형성되고, 제2 영역에 상기 제1 높이보다는 작은 제2 높이로 형성된다. 도 4에서는 p-전극(160)이 상기 전류확산층(150)의 모서리에 형성된 것을 도시하였으나, p-전극(160)이 상기 전류확산층(150) 전면에 형성될 수도 있다.

상기 p-전극(160) 및 n-전극(170)이 상부에 모두 형성된다면, 상기 p-전극(160) 및 n-전극(170)이 서로 다른 면에 평행하게 위치되는 일반적인 다이오드 구조에 비해 전류 분포가 균일하지 못하다.

또한, 일반적으로 상기 p형 질화갈륨층(140)은 상기 n형 질화갈륨층(120)에 비해 저항이 커서 상기 p형 질화갈륨층(140) 전체로 전류가 균일하게 흐르기가 더욱 어렵다. 이를 막기 위해 상기 p형 질화갈륨층(140) 상부 전면에는 얇은 투명 전 극인 전류확산층(180)이 형성되어 상기 p형 질화갈륨층(140) 전면으로 전류를 전달시킨다.

한편, 발광 다이오드에서 발생되는 광의 효율은 내부 양자 효율과 외부 양자 효율로 나누어진다. 상기 내부 양자 효율은 활성층의 설계나 품질에 따라 결정되며, 상기 외부 양자 효율은 활성층에서 발생된 광이 발광 다이오드의 외부로 나오는 정도에 따라 결정되며, 특히 굴절률과 임계각에 따라 결정된다.

외부 양자 효율의 경우, 일정한 굴절률을 갖는 질화갈륨(GaN) 물질이나 사파이어의 경우 굴절률이 1인 공기 중으로 광이 나오기 위해서는 임계각을 넘어야한다.

만일, 출사면에 대해 임계각 이하의 각도로 발생되는 광은 발광 다이오드의 내부로 다시 돌아가서 발광 다이오드의 내부에 갇히는 결과를 초래하고, 에피(epi)층이나 사파이어 기판에서 광의 흡수가 이루어져 외부 양자 효율은 급격하게 떨어진다.

하지만, 도 5에 도시된 바와 같이, 본 발명에 따라 일정 거칠기가 부여된 출사면은 하부에서 발생된 광과 이루는 각도가 일정 임계각도 이상일 확률이 높다. 따라서, 발광 다이오드에서 출사될 광의 적출 효율이 증가되고, 발광 다이오드의 내부로 돌아갈 광량이 상대적으로 줄어들어 외부 양자 효율을 증가시킬 수 있다.

도 6a를 참조하면, 일정 두께의 베이스 기판(109)을 준비한다. 상기 베이스 기판(109)은 사파이어 기판 또는 실리콘 카바이드 기판이다. 상기 베이스 기판의 두께는 향후 래핑/폴리싱 공정을 통해 연마될 것을 감안하여 100㎛를 초과하는 값을 갖는다.

도 6b를 참조하면, MOCVD(Metal organic CVD) 방법을 이용하여 상기 사파이어 기판(109) 위에 n형 질화갈륨층(120), 활성층(active layer)(130)(예를들어, MQW; multi quantum well), 그리고 p형 질화갈륨층(140)을 순차적으로 성장시킨다. 상기 n형 질화갈륨층(120)을 성장시키기 이전에 질화갈륨 버퍼층을 더 형성할 수도 있다.

이어, p형 질화갈륨층(140)과 오믹(Ohmic) 접촉을 이루며 높은 반사층을 가지는 p-접촉층(150)을 증착한다. 상기 p-접촉층(150)은 Ni/Ag, Ni/Al, Pt/Ag 등으로 이루어지고, 증발 건조(evaporation) 또는 스퍼터링 방법을 통해 증착된다.

도 6c 및 도 6d를 참조하면, 마스크(MA)나 레티클 등을 이용하여 향후 n-컨택이 될 부분을 메사(mesa) 에칭한다. 이에 따라, 상기 베이스 기판(110)의 제1 영역에서 제1 높이로 형성된 n형 질화갈륨층(120)은 상기 베이스 기판(110)의 제2 영역에서 상기 제1 높이보다는 작은 제2 높이로 형성된다.

도 6e를 참조하면, 도 6d에 의한 결과물 위의 영역중 상대적으로 높은 영역, 즉, p-접촉층(150)의 가장자리 영역에 Cr/Ni/Au를 증착하여 p-전극(160)을 정의하고, 상대적으로 낮은 영역, 즉 메사 에칭된 n형 질화갈륨층(120) 위에 Ti/Al/Ti/Au, 또는 Cr/Ni/Au를 증착하여 n-전극(170)을 정의한다.

도 6f를 참조하면, 일정 두께를 갖는 베이스 기판(109)의 배면에 대해 연마 롤러(ROL)를 이용하여 래핑/폴리싱(lapping/polishing) 처리하여 베이스 기판(109)이 100㎛ 정도의 두께가 될 때까지 연마한다.

도 6g를 참조하면, 발광 다이오드의 광의 적출 효율을 높이기 위하여 래핑/폴리싱 처리가 완료된 베이스 기판(109)의 배면에 대해 일정 거칠기 처리 공정을 수행한다. 본 발명에서는 샌드 블래스터(sand blaster)를 이용하여 사파이어 배면에 일정 거칠기를 부여한다. 이처럼, 반도체 소자가 형성된 사파이어 기판의 배면을 소정의 두께로 얇게 한 다음, 샌드 블래스터(Sand Blaster) 공정을 이용하여 상기 사파이어 기판의 배면에 일정한 표면 거칠기(surface roughness)를 부여하므로써, 광의 적출 효율을 높일 수 있다.

일반적인 샌드 블래스터 공정에서 이용되는 분사 입자는 탄화규소(SiC)가 많이 사용된다. 본 발명에 따른 베이스 기판, 특히 사파이어 기판은 모오스 경도가 9인 고경도를 가지므로 탄화규소보다 높은 경도의 재질을 사용하는 것이 바람직하다. 예를들어, 분사 입자의 재질은 탄화붕소(B4C) 또는 산화알루미늄(Al2O3) 등이 바람직하다.

본 발명에 따른 분사 입자의 크기는 120 ~ 250㎛가 바람직하고, 분사 입자의 분사 시간은 5분 이하가 바람직하며, 상기 분사 입자의 분사 압력은 2kg/㎠ 에서 5kg/㎠ 인 것이 바람직하다.

상기 샌드 블래스터 가공 단계에서 사파이어 기판의 두께는 해당 기판이 받는 스트레스 및 과도하게 사파이어 기판 두께가 줄어드는 것을 감안하여 20㎛ 이내로 감소하게 하는 것이 바람직하며, 상기 기판 배면의 표면 거칠기는 균일도 (uniformity)를 감안하여 1000Å 이상이 되도록 가공됨이 바람직하다.

도 7을 참조하면, 분사 입자의 직경이 50㎛일 때, 표면 거칠기(Ra)는 0에 가까운 반면, 분사 입자의 직경이 150일 때, 표면 거칠기(Ra)는 1400Å에 근접하고, 분사 입자의 직경이 200일 때, 표면 거칠기(Ra)는 3000Å 내외이며, 분사 입자의 직경이 250일 때, 표면 거칠기(Ra)는 4000Å에 육박함을 알 수 있다. 여기서, 표면 거칠기는 중심선 평균 거칠기로서, 단면 곡선의 중심선 윗부분과 아랫부분의 면적을 더해서 측정 길이로 나누어준 값이다.

이처럼, 분사 입자의 직경이 클수록 표면이 거칠게 나타남을 알 수 있다.

도 8을 참조하면, 분사 입자의 분사 압력이 2Kg/㎠일 때, 표면 거칠기(surface roughness)(Ra)는 1000㎛에 근접하고, 분사 입자의 분사 압력이 3Kg/㎠일 때, 표면 거칠기는 2000㎛에 근접하며, 분사 입자의 분사 압력이 4Kg/㎠일 때, 표면 거칠기는 3300㎛에 근접한다. 또한, 분사 입자의 분사 압력이 5Kg/㎠일 때, 표면 거칠기는 4000㎛ 근방이고, 분사 입자의 분사 압력이 6Kg/㎠일 때, 표면 거칠기는 4500㎛에 근접한다.

이처럼, 분사 입자의 분사 압력이 높을수록 표면 거칠기는 증가함을 알 수 있다.

하지만, 분사 입자의 분사 압력이 5Kg/㎠를 초과하면, 상기 사파이어 기판의 두께가 과도하게 감소하므로, 분사 압력으로 인한 사파이어 기판의 스트레스가 증가하여 차후 공정에서 사파이어 기판의 파손의 우려가 있기 때문에 바람직하지 않다. 따라서, 분사 입자의 분사 압력은 5Kg/㎠ 이하가 바람직하다.

도 9는 분사 입자의 분사 압력에 따른 사파이어 기판의 두께 감소를 설명하는 그래프이다.

도 9를 참조하면, 직경이 250um인 분사 입자를 5분 동안 분사하되, 분사 압력을 각각 2Kg/㎠, 3,Kg/㎠, 4Kg/㎠, 5Kg/㎠, 6Kg/㎠ 및 7Kg/㎠로 증가시킴에 따라, 사파이어 기판은 5㎛, 9㎛, 15㎛, 20㎛, 33㎛ 및 43㎛로 깊이가 깊어지는 것을 알 수 있다.

하지만, 분사 입자의 분사 압력이 5Kg/㎠ 을 초과하면, 33㎛의 깊이로 파이므로 사파이어 기판의 두께가 과도하게 줄어드는 것을 알 수 있다. 분사 입자의 분사 압력은 5Kg/㎠ 이하가 바람직하다.

본 발명에 따른 발광 다이오드의 광의 적출 효율을 보기 위해 레이 트레이시(Ray Tracing) 시뮬레이터를 이용하여 칩 크기는 300 x 300 x 100㎛ 로 고정하였다.

또한, 비교예에서 사파이어 기판의 배면이 평면인 발광 다이오드를 플립 칩 구조로 배치하였고, 본 발명의 실시예에서 사파이어 기판의 배면이 일정 거칠기를 갖는 발광 다이오드를 플립 칩 구조로 배치하여 서로 비교하였다. 여기서, 일정 거칠기를 갖는 표면은 랜덤하고, 또한 거칠기가 서로 달라서 실제 상황을 시뮬레이션하는 것은 불가능하므로, 거친 면을 피라미드형으로 가정하고, RMS 거칠기 값을 피 라미드의 높이로 가정하여 시뮬레이션을 수행하였다.

도 10을 참조하면, 비교예에 따른 발광 다이오드의 광의 적출 효율은 34%로 관측되었다.

하지만, 사파이어 기판의 배면에 500Å의 평균 거칠기를 부여하면, 42%의 광의 적출 효율이 측정되었고, 1,000 내지 12,000Å의 평균 거칠기를 부여하면, 47 내지 49%의 광의 적출 효율이 측정되었다. 따라서, 사파이어 기판의 배면에 일정 거칠기를 부여함에 따라, 거칠기를 부여하지 않은 발광 다이오드에 비해 광의 적출 효율이 최대 14% 정도 개선된 것을 알 수 있다.

사파이어 기판의 평균 거칠기(Ra, average roughness)가 500Å 일 때, 광의 적출 효율이 1000Å 이상일 때 보다 떨어지는 이유는 Ra가 너무 작아서 표면 거칠기의 균일도(Uniformity)가 떨어지기 때문이다.

이상의 결과를 보면 플립칩(Flip Chip)의 경우 광의 적출 효율을 높이기 위해 사파이어 기판의 배면을 거칠게 하고, 상기 사파이어 기판의 배면의 거칠기는 1,000Å 이상이면 크게 영향을 받지 않고 거의 비슷한 광의 적출 효율을 얻을 수 있다.

이상에서 설명한 바와 같이, 활성층에서 발생한 광의 전반사를 줄일 수 있어 광의 적출 효율이 높은 발광 다이오드를 제조할 수 있다. 상기 사파이어 기판의 배 면을 거칠게 하는 제작 공정은 기존의 마스킹(Masking), 패터닝(Patterning)을 한 후, 건식식각 공정을 이용하여 텍스처링하는 공정과 달리, 샌드 블래스터 방법을 사용함으로써 공정 시간의 단축으로 양산성을 높일 수 있고, 공정 비용을 절감할 수 있는 장점이 있다.

그리고, 사파이어 기판의 배면에 거칠기 정도에 크게 상관없이 거의 일정한 광의 적출 효율을 보여 줌으로써, 공정의 안정성을 얻을 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

(a) 전면(front surface)에 질화갈륨계 반도체 소자가 형성된 기판의 배면을 일정 두께로 연마하는 단계; 및

(b) 상기 반도체 소자의 활성화에 따라 발생되어 상기 기판의 배면(rear surface)을 통해 적출되는 광의 적출 효율을 높이기 위해, 상기 기판의 배면에 일정 거칠기를 부여하는 단계를 포함하는 발광 소자의 제조 방법.
제1항에 있어서, 상기 단계(a)는,

(a-1) 상기 기판의 전면에 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 성장시키는 단계;

(a-2) 상기 p형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 가지는 p-접촉층을 증착하는 단계;

(a-3) n-컨택이 될 부분을 메사 에칭하는 단계; 및

(a-4) 상대적으로 높은 p-접촉층의 가장자리 영역에 제1 금속층을 증착하여 p-전극을 정의하고, 상대적으로 낮은 메사 에칭된 n형 질화갈륨층 위에 제2 금속층을 증착하여 n-전극을 정의하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
제1항에 있어서, 상기 단계(a)는,

(a-1) 상기 기판의 전면에 p형 질화갈륨층, 활성층 및 n형 질화갈륨층을 순차적으로 성장시키는 단계;

(a-2) 상기 n형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 가지는 n-접촉층을 증착하는 단계;

(a-3) p-컨택이 될 부분을 메사 에칭하는 단계; 및

(a-4) 상대적으로 높은 n-접촉층의 가장자리 영역에 제1 금속층을 증착하여 n-전극을 정의하고, 상대적으로 낮은 메사 에칭된 p형 질화갈륨층 위에 제2 금속층을 증착하여 p-전극을 정의하는 단계를 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
제1항에 있어서, 상기 일정 거칠기는 샌드 블래스터에 의해 이루어지는 것을 특징으로 하는 발광 소자의 제조 방법.
(a) 기판의 전면(front surface)에 n형 질화갈륨층, 활성층 및 p형 질화갈륨층을 순차적으로 성장시키는 단계;

(b) 상기 p형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 가지는 p-접촉층을 증착하는 단계;

(c) n-컨택이 될 부분을 메사 에칭하는 단계;

(d) 상대적으로 높은 p-접촉층의 가장자리 영역에 제1 금속층을 증착하여 p-전극을 정의하고, 상대적으로 낮은 메사 에칭된 n형 질화갈륨층 위에 제2 금속층을 증착하여 n-전극을 정의하는 단계; 및

(e) 샌드 블래스터를 이용하여 상기 기판의 배면(rear surface)에 일정 거칠기를 부여하는 단계를 포함하는 발광 소자의 제조 방법.
제5항에 있어서, 상기 단계(d)는 상기 p-전극 및 n-전극이 형성된 기판의 배면을 일정 두께로 연마하는 단계를 더 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
제6항에 있어서, 상기 연마 단계에 의한 상기 기판의 두께는 100㎛ 내외인 것을 특징으로 하는 발광 소자의 제조 방법.
제5항에 있어서, 상기 (e) 단계는 상기 기판의 배면에 20㎛ 이하의 깊이로 거칠기를 부여하는 것을 특징으로 하는 발광 소자의 제조 방법.
제5항에 있어서, 상기 (e) 단계는 상기 기판의 배면에 1000Å 이상으로 표면 거칠기를 부여하는 것을 특징으로 하는 발광 소자의 제조 방법.
삭제
제5항에 있어서, 상기 샌드 블래스터에서 분사되는 입자의 경도는 상기 기판의 경도보다 큰 것을 특징으로 하는 발광 소자의 제조 방법.
제5항에 있어서, 상기 샌드 블래스터에서 분사되는 입자는 탄화붕소(B4C) 또는 산화알루미늄(Al2O3)을 포함하는 것을 특징으로 하는 발광 소자의 제조 방법.
제5항에 있어서, 상기 샌드 블래스터에서 분사되는 입자의 크기는 120 ~ 250㎛인 것을 특징으로 하는 발광 소자의 제조 방법.
제5항에 있어서, 상기 샌드 블래스터에 의한 입자의 분사 시간은 1분 내지 5분인 것을 특징으로 하는 발광 소자의 제조 방법.
제5항에 있어서, 상기 샌드 블래스터에서 분사되는 입자의 분사 압력은 2kg/㎠ 에서 5kg/㎠ 인 것을 특징으로 하는 발광 소자의 제조 방법.
기판; 및

상기 기판의 전면(front surface)에 형성된 질화갈륨계 반도체 소자를 포함하고,

상기 기판의 배면(rear surface)에는 상기 반도체 소자의 활성화에 따라 발생된 광의 적출 효율을 높이기 위해, 일정 표면 거칠기가 부여된 것을 특징으로 하 는 발광 소자.
제16항에 있어서, 상기 기판의 배면은 1000Å 이상으로 표면 거칠기가 부여된 것을 특징으로 하는 발광 소자.
제16항에 있어서, 상기 기판의 배면은 20㎛ 이하의 깊이로 거칠기가 부여된 것을 특징으로 하는 발광 소자.
제16항에 있어서, 상기 반도체 소자는,

상기 기판의 전면에 형성된 n형 질화갈륨층;

상기 n형 질화갈륨층 위에 형성된 활성층;

상기 활성층 위에 형성된 p형 질화갈륨층;

상기 p형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 갖고서 증착된 p-접촉층;

상대적으로 높은 p-접촉층의 가장자리 영역에 증착된 p-전극층; 및

상대적으로 낮게 메사 에칭된 n형 질화갈륨층 위에 증착된 n-전극층을 포함하는 것을 특징으로 하는 발광 소자.
제16항에 있어서, 상기 반도체 소자는,

상기 기판의 전면에 형성된 p형 질화갈륨층;

상기 p형 질화갈륨층 위에 형성된 활성층;

상기 활성층 위에 형성된 n형 질화갈륨층;

상기 n형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 갖고서 증착된 n-접촉층;

상대적으로 높은 n-접촉층의 가장자리 영역에 증착된 n-전극층; 및

상대적으로 낮게 메사 에칭된 p형 질화갈륨층 위에 증착된 p-전극층을 포함하는 것을 특징으로 하는 발광 소자.
기판;

상기 기판의 전면(front surface)에 형성된 n형 질화갈륨층;

상기 n형 질화갈륨층 위에 형성된 활성층;

상기 활성층 위에 형성된 p형 질화갈륨층;

상기 p형 질화갈륨층과 오믹 접촉을 이루며 높은 반사층을 갖고서 증착된 p-접촉층;

상대적으로 높은 p-접촉층의 가장자리 영역에 증착된 p-전극층; 및

상대적으로 낮은 메사 에칭된 n형 질화갈륨층 위에 증착된 n-전극층을 포함하고,

상기 기판의 배면(rear surface)에는 발생된 광의 적출 효율을 높이기 위해, 일정 표면 거칠기가 부여된 것을 특징으로 하는 발광 소자.
제21항에 있어서, 상기 기판의 배면은 1000Å 이상으로 표면 거칠기가 부여된 것을 특징으로 하는 발광 소자.
제21항에 있어서, 상기 기판의 배면은 20㎛ 이하의 깊이로 거칠기가 부여된 것을 특징으로 하는 발광 소자.