KR100671212B1 - Method for forming poly silicon - Google Patents
Method for forming poly silicon Download PDFInfo
- Publication number
- KR100671212B1 KR100671212B1 KR1019990067846A KR19990067846A KR100671212B1 KR 100671212 B1 KR100671212 B1 KR 100671212B1 KR 1019990067846 A KR1019990067846 A KR 1019990067846A KR 19990067846 A KR19990067846 A KR 19990067846A KR 100671212 B1 KR100671212 B1 KR 100671212B1
- Authority
- KR
- South Korea
- Prior art keywords
- laser beam
- silicon
- polysilicon
- electrode
- excimer laser
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 65
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 230000008018 melting Effects 0.000 claims abstract description 43
- 238000002844 melting Methods 0.000 claims abstract description 43
- 238000002425 crystallisation Methods 0.000 claims abstract description 32
- 230000008025 crystallization Effects 0.000 claims abstract description 22
- 230000007547 defect Effects 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 238000002834 transmittance Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 abstract description 25
- 239000010410 layer Substances 0.000 description 48
- 239000013078 crystal Substances 0.000 description 17
- 239000010408 film Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000004781 supercooling Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
- H01L21/0268—Shape of mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액티브층을 포함하는 스윗칭 소자에 관한 것이며, 특히 그레인과 그레인바운더리로 구성되어 결정화되는 폴리실리콘으로 형성되는 액티브층 형성방법에 관한 것으로, 상기 실리콘박막을 엑시머레이저를 이용하여 완전한 멜팅방법으로 1 차 측면성장으로 결정화 한 후, 2차로 부분멜팅방법으로 상기 1차 멜팅방법에 의해 측면성장한 그레인과, 그레인바운더리의 돌출부를 녹여 재결정하는 방법으로, 상기 그레인 내의 디펙트를 제거하고, 상기 그레인바운더리의 돌출부를 거의 평탄하게 형성하여 전기적특성이 뛰어난 TFT 소자를 제작할 수 있다. The present invention relates to a switching device including an active layer, and more particularly, to an active layer forming method formed of polysilicon composed of grains and grain boundaries, wherein the silicon thin film is completely melted using an excimer laser. After crystallization by primary side growth, the grains grown by the primary melting method in the second partial melting method and the protrusions of the grain boundary are melted and recrystallized to remove defects in the grains. By forming the projections of the boundary almost flat, a TFT device having excellent electrical characteristics can be manufactured.
Description
도 1a 내지 도 1c는 일반적인 실리콘 결정화과정을 도시한 평면도이고, 1A to 1C are plan views illustrating a general silicon crystallization process,
도 2는 실리콘 결정화를 위한 구성을 도시한 사시도이고,2 is a perspective view showing a configuration for silicon crystallization,
도 3은 실리콘 결정화 공정을 도시한 평면도이고,3 is a plan view illustrating a silicon crystallization process;
도 4는 도 3의 D를 확대한 단면도이고,4 is an enlarged cross-sectional view of FIG. 3D,
도 5는 폴리실리콘으로 결정화된 반도체층의 일부평면을 도시한 평면도이고,5 is a plan view showing a partial plane of a semiconductor layer crystallized from polysilicon,
도 6은 유리기판 상에 노광되는 레이저빔 패턴을 도시한 평면도이고,6 is a plan view showing a laser beam pattern exposed on a glass substrate,
도 7은 본 발명에 따른 실리콘 결정화 공정을 도시한 평면도이고,7 is a plan view illustrating a silicon crystallization process according to the present invention;
도 8은 본 발명에 따라 결정화된 폴리실리콘의 개략적인 단면을 도시한 단면도이다.8 is a cross-sectional view showing a schematic cross-section of polysilicon crystallized according to the present invention.
<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
211 : 기판 211: substrate
본 발명은 반도체층(Semiconductor layer)을 갖는 스위칭소자에 관한 것으로서 특히, 미세표면이 평탄한 반도체층을 갖는 박막트랜지스터(Thin film transistor)에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching element having a semiconductor layer, and more particularly, to a thin film transistor having a semiconductor layer having a flat surface.
일반적으로, 박막트랜지스터는 다층으로 구성되고 반도체층, 절연층, 보호층, 전극층으로 나뉘어 진다.In general, a thin film transistor is composed of a multilayer and divided into a semiconductor layer, an insulating layer, a protective layer, and an electrode layer.
상기 박막트랜지스터의 각 요소에 대해 좀더 상세히 설명하면, 반도체층으로는 아몰퍼스 실리콘(Amorphous Silicon) 또는 폴리실리콘(Poly silicon)등이 사용되고, 절연층(Insulate layer)으로는 실리콘 질화막(SiNX), 실리콘 산화막(SiO2), 산화알루미늄(Al2O3), 탄탈옥사이드(TaOX)등이 사용되며, 보호층(Passivation layer)으로는 투명 유기절연물질 또는 절연물질이 사용되고, 전극층(Electrode layer)으로는 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo)등의 금속 도전성 물질이 일반적으로 사용된다.Each element of the thin film transistor will be described in more detail. Amorphous silicon or polysilicon may be used as a semiconductor layer, and a silicon nitride film (SiN X ) or silicon may be used as an insulating layer. An oxide film (SiO 2 ), aluminum oxide (Al 2 O 3 ), tantalum oxide (TaO X ), and the like are used, and a transparent organic insulating material or an insulating material is used as a passivation layer, and an electrode layer is used as an electrode layer. The metal conductive material, such as aluminum (Al), chromium (Cr), molybdenum (Mo), is generally used.
이들 각 요소에 따른 물질들은 증착장치(Deposition Apparatus) 즉, 스퍼터링(sputtering)장치, 화학기상증착(Chemical vapor deposition) : CVD)장치 등을 사용하여 성막한 후에 리소그라피(Lithography)기술을 구사하여 소자의 각 요소로 형성된다.The materials according to each of these elements are deposited using a deposition apparatus, i.e., a sputtering apparatus, a chemical vapor deposition (CVD) apparatus, and then subjected to lithography. Each element is formed.
이와 같이 구성된 각 구성층 중 반도체층은 전자가 흐르는 전도채널로서 역할을 하고 상기 전극층은 소스전극, 드레인전극, 게이트전극으로 구성되며 이 때, 소스전극은 상기 반도체층에 신호전압을 인가하는 수단이 된다.The semiconductor layer of each component layer configured as described above serves as a conducting channel through which electrons flow, and the electrode layer is composed of a source electrode, a drain electrode, and a gate electrode, wherein the source electrode is a means for applying a signal voltage to the semiconductor layer. do.
또한, 상기 소스전극은 상기 반도체층을 통해 신호전압을 상기 드레인전극으로 방출하는 수단이 된다.In addition, the source electrode is a means for emitting a signal voltage to the drain electrode through the semiconductor layer.
그리고 상기 게이트전극은 상기 소스전극에서 드레인전극으로 전류의 흐름을 스윗칭 하는 수단이 된다.The gate electrode is a means for switching the flow of current from the source electrode to the drain electrode.
따라서, 박막트랜지스터는 스윗칭 소자로 사용하게 되며, 액티브 매트릭스 액정표시소자(Active matrix liquid crystal display device : AMLCD)를 위한 스위칭요소로 응용된다.Therefore, the thin film transistor is used as a switching element and is applied as a switching element for an active matrix liquid crystal display device (AMLCD).
이러한 액티브매트릭스 액정표시소자는 카드뮴 세레나이드(CdSe), 수소화된 아몰퍼스 실리콘(a-Si:H), 폴리 크리스탈라인 실리콘(Pily crystalline silicon : poly-Si)이 반도체층으로 사용된 박막트랜지스터를 사용함으로써 성공적인 구성이 가능해졌다.The active matrix liquid crystal display device uses a thin film transistor in which cadmium serenide (CdSe), hydrogenated amorphous silicon (a-Si: H), and poly crystalline silicon (poly-Si) are used as a semiconductor layer. Successful configuration is possible.
이와 같이, 박막트랜지스터의 반도체층으로 사용되는 물질 중 아몰퍼스 실리콘은 공정이 간단하고 저온에서 처리될 수 있음으로, 이미 솔라셀(Solar cell)과 같은 대면적 소자제작에 사용되고 있다.As described above, amorphous silicon is a material used as the semiconductor layer of the thin film transistor, and thus, since the process is simple and can be processed at low temperature, it is already used for manufacturing a large area device such as a solar cell.
또한, 아몰퍼스 실리콘을 이용한 소자의 제작공정은 최대 온도가 350℃정도의 저온처리 시스템에서 단독으로 행해질 수 있기 때문에 제작이 편리하다.In addition, the manufacturing process of the device using amorphous silicon is convenient because the maximum temperature can be performed alone in a low temperature processing system of about 350 ℃.
그러나, 실제로 아몰퍼스 실리콘내에서의 낮은 전자 이동도(<2㎠/Vsec)는 박막트랜지스터의 스위칭의 동작특성에 방해의 요인으로 작용하고 또한, 고속으로 박막트랜지스터를 제어하는 구동회로소자(Drive circuitry)와 박막트랜지스터의 통합 을 어렵게 한다.However, in practice, low electron mobility (<2cm 2 / Vsec) in amorphous silicon acts as a disturbing factor in the switching characteristics of the thin film transistor and drives circuitry to control the thin film transistor at high speed. And the thin film transistor make integration difficult.
반면, 폴리실리콘을 반도체층으로 사용한 박막트랜지스터는 액티브매트릭스 액정표시소자에 적당하다.On the other hand, a thin film transistor using polysilicon as a semiconductor layer is suitable for an active matrix liquid crystal display device.
폴리실리콘으로 제조되는 박막트랜지스터는 새로운 처리단계가 필요하지만, 대신에 액티브매트릭스 액정표시소자내의 스위칭소자로서 아몰퍼스 실리콘보다 몇배 빠른 응답속도를 가지고 있다.Thin-film transistors made of polysilicon require a new processing step, but instead have a response speed several times faster than amorphous silicon as a switching element in an active matrix liquid crystal display.
또한, 폭넓게 사용되는 아몰퍼스 - 박막트랜지스터에 비교하여 폴리실리콘의 가장 큰 장점은 20∼550㎠/Vsec 정도의 높은 전계효과 이동도를 가지고 있다는 것이다.In addition, the biggest advantage of polysilicon over the widely used amorphous-thin film transistor is that it has a high field effect mobility of about 20 to 550 cm 2 / Vsec.
전계효과 이동도는 박막트랜지스터의 스위칭속도를 결정하며, 아몰퍼스 실리콘보다 수 100배 빠르다.Field effect mobility determines the switching speed of thin film transistors and is several times faster than amorphous silicon.
이러한 차이는 폴리실리콘이 여러 결정립(Grain)으로 구성되었고, 아몰퍼스실리콘 보다는 적은 디펙트(defect)를 가지고 있는 것에 기인한다.This difference is due to the fact that polysilicon is composed of several grains and has fewer defects than amorphous silicon.
따라서, 폴리실리콘은 대면적 스크린을 갖는 차세대 액정표시소자를 위한 스윗칭 뿐만 아니라, 구동회로 일체화가 가능한 소자로 기대된다.Accordingly, polysilicon is expected to be a device capable of integrating a driving circuit as well as switching for a next generation liquid crystal display device having a large area screen.
이러한 폴리실리콘을 결정화 하는 방법은 SPC법, MIC법, 엑시머레이저어닐링법 등이 있다.Crystallization of such polysilicon includes the SPC method, MIC method, excimer laser annealing method and the like.
상기 SPC(Solid phase crystallization)방법은 고상결정방법으로서, 고온(600℃)에서 아몰퍼스실리콘을 결정화하는 방법이다. 이 방법은 고상에서 결정화가 이루어지기 때문에 결정립 내에 결함(micro-twin, dislocation...)이 많아서 결정도가 떨어지며, 이를 보완하기 위하여 고온(~1000℃)의 열산화막을 게이트 절연막으로 사용한다. 따라서, 1000℃이상에서 결딜수 있는 수정과 같은 고 가격대의 소재를 사용해야만 하는 단점이 있다.The solid phase crystallization (SPC) method is a solid phase crystallization method and is a method of crystallizing amorphous silicon at a high temperature (600 ° C). In this method, since crystallization is performed in a solid phase, crystal grains are dropped due to many defects (micro-twins, dislocations) in the crystal grains, and a high temperature (˜1000 ° C.) thermal oxide film is used as a gate insulating film to compensate for this. Therefore, there is a disadvantage that must use a high-priced material such as crystals that can withstand above 1000 ℃.
상기 MIC(Metal induced crystallization)방법은 금속유도결정화 방법으로, 아몰퍼스실리콘 위에 금속을 증착하여 열을 가해줌으로서 결정화하는 방법이다. 이 때, 금속은 결정화 되는 아몰퍼스실리콘의 엔탈피를 낮추어 주는 역할을 한다.The metal induced crystallization (MIC) method is a metal-induced crystallization method, in which metal is deposited on amorphous silicon to be crystallized by applying heat. At this time, the metal serves to lower the enthalpy of amorphous silicon to be crystallized.
따라서, 500℃정도의 저온공정처리가 가능하나, 표면의 상태가 좋지않고 금속에 의한 전기적인 특성 저하를 보인다. 또한, 이 방법도 고상 결정화이므로 결정립내의 결함이 다수 존재한다.Therefore, it is possible to process at low temperatures of about 500 ° C., but the surface condition is not good and the electrical properties are degraded by the metal. In addition, since this method is also solid phase crystallization, there are many defects in the grains.
다른 방법으로는 레이저(laser)를 사용하는 방법이 있으며, 이 방법은 저온 공정처리가 가능하여 저가의 유리기판을 사용할 수 있기 때문에 가격 경쟁력면에서 우수하다.Another method is to use a laser, and this method is excellent in terms of price competitiveness because low-temperature processing can be used and low-cost glass substrates can be used.
특히 엑시머레이저 어닐링 방법(Excimer laser annealing method)으로 제조된 박막트랜지스터는 100㎠/Vsec 이상의 이동속도를 가질 수 있게 됨으로 소자의 동작특성이 좋다.In particular, the thin film transistor manufactured by the excimer laser annealing method (Excimer laser annealing method) is able to have a moving speed of 100 cm 2 / Vsec or more, the operation characteristics of the device is good.
전술한 방법들로 결정화되는 폴리실리콘은 결정화 초기에 실리콘 씨드(Silicon seed)로부터 액상의 실리콘이 냉각되면서 양질의 그레인(grain)을 얻을 수 있다.Polysilicon crystallized by the above-described methods can obtain a good grain (grain) as the liquid silicon is cooled from the silicon seed (Silicon seed) in the initial stage of crystallization.
이러한 실리콘 결정성장은 측면성장(lateral growth)을 할 경우에 큰 결정립을 얻을 수 있다.Such silicon crystal growth can obtain large grains in lateral growth.
만약 각 실리콘씨드의 간격이 실리콘 그레인의 최대 성장거리보다 크다면, 실리콘씨드를 중심으로 측면성장하게 되는 실리콘결정은 최대로 성장한 후 액상으로 남은 영역에서는 초냉각(Super-cooling)에 의해 핵 생성이 일어나서 작은 결정립이 생긴다. 그러나, 씨드 간격이 최대 성장거리 보다 적다면, 씨드를 중심으로 측면성장이 일어나서 각 결정립이 그레인바운더리를 형성하면서 큰 결정립의 폴리실리콘(poly-Si)박막을 형성한다.If the spacing of each silicon seed is larger than the maximum growth distance of silicon grain, the silicon crystal that grows laterally around the silicon seed grows to the maximum and the nucleation is generated by super-cooling in the remaining liquid phase. Rise up and small grains are formed. However, if the seed spacing is smaller than the maximum growth distance, lateral growth occurs around the seed, and each grain forms grain boundaries, thereby forming a large polysilicon (poly-Si) thin film.
전술한 바와 같이, 기판 위에서 큰 실리콘의 결정이 바운더리를 형성하면서 균일하게 배치되어야 우수한 성능의 박막트랜지스터(thin film transistor : TFT) 소자를 얻을 수 있다. As described above, the crystal of large silicon must be uniformly arranged on the substrate while forming a boundary to obtain a thin film transistor (TFT) device having excellent performance.
따라서, 도 1a 내지 도 1c에 도시한 바와 같이, 실리콘씨드의 분포는 최대 결정성장 거리 보다는 적지만, 최대한 큰 간격으로 균일하게 배치되어야 한다.Therefore, as shown in Figs. 1A to 1C, the silicon seed distribution is less than the maximum crystal growth distance, but should be uniformly arranged at the largest possible interval.
도시한 바와 같이, 실리콘씨드(11)를 중심으로 측면성장 하게되는 실리콘의 그레인(13)들은 액상의 실리콘으로 측면성장을 하게되고, 각 그레인(13)들은 그레인바운더리 (grain boundary)(15)를 형성하면서 결정성장이 종료된다.As shown, the
여기서, 상기 엑시머레이저를 이용한 종래의 폴리실리콘의 결정화 단계를 설명한다.Here, the crystallization step of the conventional polysilicon using the excimer laser will be described.
도 2는 엑시머레이저를 이용한 폴리실리콘 결정화를 위한 광학계의 구성을 도시한 사시도이다.2 is a perspective view showing the configuration of an optical system for polysilicon crystallization using an excimer laser.
도시한 바와 같이, 레이저 빔을 이용하여 기판(31) 상에 증착된 아몰퍼스실리콘을 결정화 하기 위해서는 간략하게 레이저빔 장치(미도시)와, 마스크(33)와, 투영렌즈(35)를 필요로 한다.As shown, in order to crystallize amorphous silicon deposited on the
기판(31) 상에 상기 투영렌즈(35)를 위치시키고, 상기 투영렌즈(35) 상에 마스크(33)를 위치시킨다. 이 때, 상기 마스크(33) 상에서 레이저빔(37)을 투사하게 되면 상기 레이저빔(37)은 상기 마스크 패턴에 따라 입사하게 되고, 상기 입사된 빛은 상기 투영렌즈(35)를 통해 패턴이 4~6배로 축소되면서 기판 상에 상기 미세 마스크 패턴대로 실리콘 결정화를 행하게 된다.The
이 때, 결정화되는 폴리실리콘의 그레인의 성장은 레이저빔의 모양과 에너지밀도와 기판(31)의 온도와 냉각속도에 의해 제어될 수 있다.At this time, the growth of grains of polysilicon to be crystallized can be controlled by the shape and energy density of the laser beam and the temperature and cooling rate of the
그레인 크기와 에너지 밀도의 관계를 더욱 상세히 설명하면, 실리콘 박막의 결정성장은 그레인의 크기는 에너지밀도에 따라 크게 세가지 영역으로 나누어 설명할 수 있다.When explaining the relationship between grain size and energy density in more detail, the crystal growth of the silicon thin film can be explained by dividing the grain size into three areas according to the energy density.
즉, 저 에너지밀도 영역으로 하부 실리콘박막이 녹지 않는 영역(Low energy density regime- Partial melting regime), 하부 실리콘의 일부 씨드만 남고 나머지 실리콘은 완전히 녹는 완전 멜팅에 가까운영역(Near complete melting regime), 고 에너지밀도 영역으로 실리콘 박막이 하부계면까지 완전히 녹는 영역(Higyh energy density regime - complete melting regime)으로 나눌 수 있으며, 상기 저 에너지 밀도 영역에서 실리콘 멜팅깊이가 실리콘 두께보다 적은 상태이며, 녹지 않은 하부 실리콘층의 씨드로부터 수직성장이 일어나서 그레인의 직경이 반도체층의 막두께보다도 적은 영역이다.In other words, the low energy density region is where the lower silicon thin film is not melted (low energy density regime-partial melting regime), the area close to complete melting where only some seeds of the lower silicon remain and the remaining silicon is completely melted, The energy density region can be divided into a region in which the silicon thin film is completely melted down to the lower interface (Higyh energy density regime-complete melting regime), and in the low energy density region, the silicon melting depth is less than the silicon thickness, and the lower silicon layer is not melted. Vertical growth occurs from the seed of the grain, and the grain diameter is a region smaller than the film thickness of the semiconductor layer.
그리고, 상기 완전 멜팅에 가까운영역(Near complete melting regime)은 반 도체층의 일부 하부 실리콘씨드만 남기고 모든 실리콘막이 녹은 상태이며, 이 씨드를 중심으로 측면성장을 할 수 있는 영역이다.The near complete melting regime is a region in which all silicon films are melted, leaving only a part of the lower silicon seeds of the semiconductor layer, and are capable of lateral growth around the seeds.
전술한 바와 같은 폴리실리콘의 결정화 기구를 통한 결정화방법을 상기 도 2를 참조하여 설명한다.The crystallization method through the crystallization mechanism of polysilicon as described above will be described with reference to FIG.
도시한 바와 같이, 기판(31) 상에 레이저빔 패턴을 형성하기 위한 마스크(33)와 상기 마스크(33)의 패턴을 축소하여 상기 기판(31)상에 노광하기 위한 투영렌즈(35)를 구성하여 레이저 어닐링을 시작하면 된다.As shown, a
이와 같은 구성을 이용한 폴리실리콘 결정화 과정을 설명하면, 먼저 상기 레이저빔(37)을 소정의 수단에 의해 균일화 시킨다.Referring to the polysilicon crystallization process using such a configuration, first, the
다음으로, 상기 마스크(33)를 통해서 상기 기판(31)위에 형성될 빔의 형태를 결정한다. 다음으로 축소배율의 투영렌즈(35)를 통해서 수 ㎛의 빔 너비를 가진 빔을 형성한다.Next, the shape of the beam to be formed on the
다음으로, X-Y스테이지 위에 놓인 기판(31)이 서브 ㎛/펄스로 이동하면서, 레이저빔에 의해 결정화가 이루어진다.Next, crystallization is performed by the laser beam while the
도 3은 상기 레이저빔을 이용하여 아몰퍼스 실리콘을 결정화하는 메커니즘을 도시한 평면도이다.3 is a plan view showing a mechanism for crystallizing amorphous silicon using the laser beam.
도시한 바와 같이, 분할된 각 슬릿(A,B,C)을 통해서 상기 레이저빔의 펄스에 노출하는 과정을 통해 아몰퍼스실리콘을 폴리실리콘으로 결정화 할 수 있으며, 이 때 일차노광(45)에서는 레이저빔의 양끝의 고상 실리콘 씨드로부터 레이저빔 내의 액상실리콘으로 측면성장이 일어나 가운데서 바운더리(41)가 형성된다. 이 때 에너 지 밀도는 실리콘 박막이 전술한 완전멜팅이 되는 영역을 사용하며, 빔폭도 (최대 측면 성장거리)x2배 보다 적게 만든다.As shown, amorphous silicon can be crystallized to polysilicon by exposing to the pulse of the laser beam through each of the divided slits A, B, and C, and at this time, the
2차 노광(47)에서는 상기 1 차 노광에서 형성된 결정이 연속해서 성장된다. In the
그리하여 N차 노광 후, 측면성장하여 결정화된 폴리실리콘은 슬릿(A,B,C)간의 거리 만큼 그레인(43)이 연속 성장하여 형성된다. 또한 상기 각 슬릿영역(A,B,C)이 만나는 부분은 폴리실리콘의 그레인바운더리(41a) 영역이다.Thus, after the N-th exposure, the polysilicon crystallized by lateral growth is formed by continuous growth of the
도 4는 도 3의 D를 확대한 확대도이다.FIG. 4 is an enlarged view enlarging D of FIG. 3.
도시한 바와 같이, 상기 D부분은 실리콘결정의 그레인바운더리 부분이 만나서 부딪히는 영역으로서, 상기 그레인의 측면성장에 대해 수직으로 돌출부(45)를 형성한다.As shown, the portion D is a region where the grain boundary portion of the silicon crystal meets and collides, and forms the
이 때, 상기 돌출부(45)의 높이는 대략 ~300Å이상 이며, 이러한 원인은 고체화된 실리콘의 부피가 고체화 되기전 액체상태의 부피보다 크기 때문이며, 멜팅된 실리콘 박막이 상기 그레인바운더리 영역에서 최종 냉각되어 이 부분에서 부피팽창이 일어나기 때문이다.At this time, the height of the
또 한, 전술한 바와 같이 종래의 결정화 방법으로 실리콘을 결정화하면 도 5에 도시한 바와 같이, 상기 그레인바운더리 내에 결함(low angle defect)(51)이 다수 존재한다.In addition, as described above, when silicon is crystallized by the conventional crystallization method, as shown in FIG. 5, a large number of
상기 결함이 형성되는 원인은 상기 실리콘을 녹인 후, 레이저빔을 차단하게 되면 상기 실리콘에 존재하는 열은 하부기판을 통해 빠져나가게 된다.The defect is formed by melting the silicon and then blocking the laser beam so that the heat present in the silicon is released through the lower substrate.
이와 같이, 냉각과정에 의해 실리콘이 결정화되기 시작하며, 특히 표면에 근 접한 결정들은 갑작스런 냉각에 의해 이상성장을 하게되면서 발생한다.As such, silicon starts to crystallize by the cooling process, and in particular, crystals close to the surface are caused by abnormal growth due to sudden cooling.
전술한 바와 같은 폴리실리콘은 추후에 패터닝되어 반도체층의 채널로서 사용하게 되며, 상기 폴리실리콘 상에는 절연층이 적층되는 과정을 거치게 된다.The polysilicon as described above is later patterned to be used as a channel of the semiconductor layer, and the polysilicon is subjected to a process of laminating an insulating layer.
이 때, 폴리실리콘의 그레인 내의 결함과 그레인바운더리에 의한 평탄하지않은 표면을 갖는 반도체층 위에 절연층을 증착함으로써, 상기 폴리실리콘 반도체층과 상기 절연층사이의 계면에서 발생하는 부정합에 의해 전자에 대한 트랩준위가 발생한다. 이와 같은 이유로, 폴리실리콘층의 표면을 흐르는 전자의 모빌리티(Mobility)가 현저히 저하되며, 소자의 신뢰성에 나쁜 영향을 미친다.At this time, by depositing an insulating layer on the semiconductor layer having a defect in the grain of the polysilicon and an uneven surface by the grain boundary, by mismatching at the interface between the polysilicon semiconductor layer and the insulating layer to electrons Trap level occurs. For this reason, the mobility of electrons flowing through the surface of the polysilicon layer is significantly lowered, which adversely affects the reliability of the device.
따라서, 본 발명은 미세표면이 평탄한 폴리실리콘막으로 형성된 반도체층을 갖는 TFT 소자의 제조방법을 제안하는데 그 목적이 있다.
Accordingly, an object of the present invention is to propose a method for manufacturing a TFT device having a semiconductor layer formed of a polysilicon film having a flat microsurface.
전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 폴리실리콘 결정화 방법은 기판을 구비하는 단계와; 기판 상에 아몰퍼스 실리콘을 증착하여 실리콘막을 형성하는 단계와; 상기 실리콘막 상에 1차로 완전멜팅 에너지 영역대의 엑시머레이저 빔을 주사하여 상기 실리콘을 완전히 녹여서 순차적 측면 결정화하는 방법으로, 한쪽 방향으로 연속 성장하는 그레인들로 구성되는 다결정 폴리실리콘을 형성하는 단계와; 상기 형성된 폴리실리콘층 상에 2 차로 부분멜팅 에너지 영역대의 엑시머레이저빔을 동시에 순차 주사하여 상기 폴리실리콘 하층부는 녹지 않도록 소정의 깊이로 부분멜팅하고 재결정하는 방법으로 그레인 내의 결함 제거와 그레인바운더리를 평탄화하는 단계를 포함한다.Polysilicon crystallization method according to the present invention for achieving the above object comprises the steps of having a substrate; Depositing amorphous silicon on the substrate to form a silicon film; Forming a polycrystalline polysilicon composed of grains continuously growing in one direction by sequentially scanning the excimer laser beam of the complete melting energy region on the silicon film to completely melt the silicon and sequentially sequential crystallization; Simultaneously sequentially scan the excimer laser beam of the partial melting energy region on the formed polysilicon layer at the same time to partially melt and recrystallize the polysilicon underlayer to a predetermined depth so as not to melt, thereby eliminating defects in grain and flattening grain boundaries. Steps.
상기 완전멜팅 에너지 영역대의 엑시머레이저 빔 폭는 2㎛의 미세 마스크 패턴형태로 하는 것을 특징으로 한다.The excimer laser beam width of the complete melting energy region is characterized in that the fine mask pattern of 2㎛.
본 발명의 특징에 따른 스위칭 소자 제조방법은 기판을 구비하는 단계와; 기판 상에 비정질 실리콘을 증착하여 실리콘막을 형성하는 단계와; 상기 실리콘막 상에 1차로 완전멜팅 에너지 영역대의 엑시머레이저 빔을 주사하여 상기 실리콘을 녹여서 순차 측면 결정화 하는 방법으로 연속 성장하는 그레인들로 구성되는 다결정 폴리실리콘을 형성하는 단계와; 상기 형성된 폴리실리콘 층 상에 2 차로 부분멜팅 에너지 영역대의 엑시머레이저빔을 주사하여 상기 폴리실리콘층을 소정의 깊이로 부분 멜팅 하고 재결정하는 방법으로 그레인 내의 결함 제거와 그레인바운더리를 평탄화하여 폴리실리콘층을 형성 한 후, 패터닝하여 아일랜드 형태의 반도체층을 형성하는 단계와; 제 1 전극을 형성하는 단계와; 제 2 전극과 제 3 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a switching device comprising: providing a substrate; Depositing amorphous silicon on the substrate to form a silicon film; Forming polycrystalline polysilicon composed of grains which are continuously grown by first scanning an excimer laser beam of a fully melting energy region on the silicon film by melting the silicon to sequentially lateral crystallization; The polysilicon layer is formed by removing defects in the grain and flattening the grain boundary by scanning the excimer laser beam of the partial melting energy region on the formed polysilicon layer in a second manner to partially melt the polysilicon layer to a predetermined depth and to recrystallize it. After forming, patterning the semiconductor layer to form an island; Forming a first electrode; Forming a second electrode and a third electrode.
상기 완전멜팅 에너지 영역대의 엑시머레이저 빔 폭은 ~2㎛인 것을 특징으로 한다.The excimer laser beam width of the complete melting energy region is characterized in that ~ 2㎛.
상기 제 1 전극은 상기 반도체층을 흐르는 전하의 흐름을 제어하는 게이트전 극인 것을 특징으로 한다.The first electrode may be a gate electrode that controls the flow of charge flowing through the semiconductor layer.
상기 제 2 전극과 제 3 전극은 상기 반도체층으로 전하를 방출하고, 상기 반 도체층으로부터 전하를 받아들이는 소스전극과 드레인전극인 것을 특징으로 한다.The second electrode and the third electrode are characterized in that the source electrode and the drain electrode that discharges charge to the semiconductor layer, and receives the charge from the semiconductor layer.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
본 발명에 따른 폴리실리콘 결정화 방법은 종래의 결정화 방법에 문제점이었던 그레인 내의 결함 (low angle defect)(도5의 51)와 그레인바운더리 영역의 수직 돌출부(도 4의 45)를 제거하기 위해, 1차로 순차 측면성장을 하도록 결정화된 폴리실리콘을 2차로 전술한 부분멜팅을 시행하여 상기 1차로 성장한 폴리실리콘 결정간의 돌출부인 그레인바운더리 부분과 그레인부분을 소정 깊이로 부분 멜팅하고 재 결정하는 방법을 사용하였으며, 상기와 같은 방법으로 전술한 종래의 폴리실리콘 내의 결함 제거와 그레인 바운더리 돌출부를 평탄화 시킬 수 있다.The polysilicon crystallization method according to the present invention is primarily used to remove low angle defects in the grain (51 in FIG. 5) and vertical protrusions in the grain boundary region (45 in FIG. 4), which were problems with the conventional crystallization method. The above-described partial melting of the polysilicon crystallized for sequential lateral growth was performed secondly to partially melt and recrystallize the grain boundary portion and the grain portion, which are protrusions between the first grown polysilicon crystals, to a predetermined depth. In this manner, the above-described defect removal and grain boundary protrusions in the conventional polysilicon can be flattened.
자세히 설명하면, 도 6은 본 발명에 따라 제작된 유리기판 상에 노광되는 레이저빔 패턴을 도시한 평면도이다.In detail, FIG. 6 is a plan view illustrating a laser beam pattern exposed on a glass substrate manufactured according to the present invention.
먼저, 기판(미도시)상에 도전성 금속을 증착하고 패터닝하여 게이트전극(미도시)과 게이트배선(미도시)을 형성한 후, 상기 게이트전극이 형성된 기판의 전면에 실리콘 질화막(SiNX) 실리콘 산화막(SiO2) 등의 절연물질을 증착하여 절연층을 형성한 후, 상기 절연층 상에 아몰퍼스실리콘을 증착한다.First, a conductive metal is deposited and patterned on a substrate (not shown) to form a gate electrode (not shown) and a gate wiring (not shown), and then a silicon nitride film (SiN X ) silicon is formed on the entire surface of the substrate on which the gate electrode is formed. After depositing an insulating material such as an oxide film (SiO 2 ) to form an insulating layer, amorphous silicon is deposited on the insulating layer.
상기 아몰퍼스 실리콘이 수소화 된 것이라면, 상기 실리콘을 결정화 하기전 소정의 온도에서 어닐링을 통해 상기 실리콘과 결합된 수소를 제거하는 탈수소화 공정을 거쳐야 한다. If the amorphous silicon is hydrogenated, it must undergo a dehydrogenation process to remove hydrogen bound to the silicon through annealing at a predetermined temperature before crystallizing the silicon.
왜냐하면, 상기 아몰퍼스 실리콘을 결정화 하는 동안 상기 실리콘과 결합되 어 있던 수소가 날아가면서 그 자리에 미세한 기공(pore)를 형성하게 된다.This is because, while crystallizing the amorphous silicon, the hydrogen bonded to the silicon flies to form fine pores in place.
이러한 미세한 기공은 폴리실리콘의 전기적 특성을 저하하는 원인이 되기 때문이다.This is because these fine pores cause a decrease in the electrical properties of the polysilicon.
다음으로, 도 6에 도시한 바와 같이, 본 발명에 따른 마스크패턴(109)을 사용하여 상기 유리기판 상에 형성된 아몰퍼스실리콘을 노광시켜 측면성장을 통해 결정화된 폴리실리콘을 형성한다.Next, as shown in FIG. 6, amorphous silicon formed on the glass substrate is exposed using the
상기 마스크 패턴(109)에는 부분 멜팅영역패턴(111)과 완전멜팅영역패턴(113)으로 분할하여 구성된다. 여기서, 상기 부분멜팅영역(111)패턴은 빛의 투과도가 낮은 코팅막을 형성하고, 상기 완전 멜팅영역패턴(113)은 빛이 그냥투과하도록 한다.The
즉, 상기 부분멜팅 영역패턴(111) 및 완전 멜팅영역패턴(113)을 통해 투과되는 레이저빔의 세기는 다르게 되는 것이다.That is, the intensity of the laser beam transmitted through the partial
이 때, 전술한 완전 멜팅영역패턴(113)을 투과한 레이저빔은 완전 멜팅 에너지 영역에 해당하는 것으로서, 상기 레이저빔의 폭이 ~2㎛정도이며, 이러한 에너지대는 상기 실리콘박막이 완전히 녹는 상태가 되도록 하여 순차 측면성장이 가능하다.At this time, the laser beam transmitted through the above-described complete
그리고, 상기 부분 멜팅패턴영역(111)은, 저 에너지밀도 영역으로 실리콘 멜팅 깊이가 실리콘 두께보다 적은 상태이다 따라서, 상기 측면성장된 폴리실리콘의 상층부만을 녹일 수 있다.The partial
이하 도 7을 참조하여 실리콘박막을 미세표면을 갖는 다결정인 폴리실리콘 결정화하는 방법을 설명한다.Hereinafter, a method of crystallizing polysilicon polysilicon having a microsurface with a silicon thin film will be described with reference to FIG. 7.
도시한 바와 같이, 1차 노광에 의해 상기 기판(211) 상에 증착된 실리콘에 본 발명에 따른 마스크패턴을 사용하여 두 영역대의 레이저빔을 주사하게 되는데, 먼저 완전멜팅 영역 패턴에 의해 상기 실리콘을 완전히 녹여서, 순차 측면 결정화 하는 방법으로 연속 성장된 그레인를 갖는 폴리실리콘결정을 형성한다.As shown, the laser beam of two regions is scanned using the mask pattern according to the present invention to the silicon deposited on the
다음으로, 2 차 부분멜팅 영역패턴에 의해 상기 완전멜팅방법에 의해 형성된 폴리실리콘영역을 부분멜팅영역대의 레이저빔을 조사하여 상기 폴리실리콘의 상층부가 소정깊이로 부분 멜팅되고 다시 재결정화 함으로써 상기 그레인내의 결함을 없애는 동시에, 상기 돌출부분이 거의 없는 평탄화된 실리콘표면을 얻을 수 있다. Next, the polysilicon region formed by the full melting method by the secondary partial melting region pattern is irradiated with a laser beam of the partial melting region to partially melt the upper layer of the polysilicon to a predetermined depth, and recrystallize the crystals again in the grain. While at the same time eliminating defects, it is possible to obtain a flattened silicon surface with few protrusions.
이 때, 상기 완전멜팅과 부분멜팅은 동시에 순차적으로 이루어지며, n차 노광상태에서 완료된다. At this time, the complete melting and partial melting is carried out sequentially at the same time, it is completed in the n-th exposure state.
도 8은 본 발명에 따라 형성된 폴리실리콘 결정의 부분단면을 도시한 단면도이다.8 is a cross-sectional view showing a partial cross section of a polysilicon crystal formed in accordance with the present invention.
도시한 바와 같이, 1 차로 완전멜팅 방법에 의해 완전히 측면성장한 폴리실리콘결정의 그레인바운더리가 만나는 부분에 돌출부(B)가 형성된다.As shown in the figure, a protrusion B is formed at a portion where the grain boundaries of the polysilicon crystals which are completely laterally grown by the complete melting method meet.
다음으로, 2차로 부분멜팅방법을 사용하여 상기 돌출부(B)를 녹이고 재결정화 시키면, 상기 돌출부는 평탄화되어, 미세표면이 평탄한 폴리실리콘 반도체층을 형성할 수 있다.Next, when the protrusion B is melted and recrystallized by using a partial melting method, the protrusion may be flattened to form a polysilicon semiconductor layer having a flat microsurface.
전술한 바와 같은 방법으로 형성된 폴리실리콘 층을 소정의 방법으로 패터닝하여, 상기 게이트전극(미도시)상에 아일랜드 형태로 액티브층을 형성한다.The polysilicon layer formed by the method as described above is patterned by a predetermined method to form an active layer in an island form on the gate electrode (not shown).
다음으로, 상기 액티브층 상에 도전성 금속물질을 증착하고 패터닝하여 상기 반도체층 상에 소정간격 이격되어 형성되는 제 2 전극과 제 3 전극을 형성하는 방식으로 스위칭소자를 제작할 수 있다.Next, a switching device may be manufactured by depositing and patterning a conductive metal material on the active layer to form second and third electrodes formed on the semiconductor layer at predetermined intervals.
전술한 실시예는 인버티드스테거드형(inverted staggered) 박막트랜지스터를 예로 들었지만, 탑 게이트 형(Top Gate type)에도 상기 폴리실리콘 결정화 방법으로 반도체층을 채널로 사용하는 다수의 TFT 소자에 실시할 수 있다.The above-described embodiment uses an inverted staggered thin film transistor as an example, but the top gate type can also be implemented in a plurality of TFT devices using a semiconductor layer as a channel by the polysilicon crystallization method. have.
따라서, 본 발명에 따른 실리콘결정화 방법은 완전멜팅 영역대의 엑시머레이저빔으로 먼저 실리콘을 순차 측면 결정화 한 후, 부분 멜팅영역대의 엑시머레이저빔으로 상기 결정화된 실리콘을 녹여 재결정화 하는 방법으로 그레인 내의 결함 제거와 그레인바운더리 부분의 돌출부를 평탄화하여 전기적 특성이 뛰어난 TFT 소자를 제작할 수 있는 효과가 있다.Therefore, the silicon crystallization method according to the present invention removes defects in grain by a method of first side-side crystallization of silicon with an excimer laser beam in a complete melting region, and then recrystallizing the crystallized silicon with an excimer laser beam in a partial melting region. By flattening the protrusions of the grain boundary and the grain boundary, the TFT device having excellent electrical characteristics can be manufactured.
또한, 상기 폴리실리콘을 평탄화 하기위해 기존의 장비를 그대로 사용함으로서 투자비용의 증가가 필요하지 않아서 가격경쟁력의 효과가 있다.
In addition, by using existing equipment as it is to planarize the polysilicon as it is not necessary to increase the investment cost has the effect of price competitiveness.
Claims (8)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990067846A KR100671212B1 (en) | 1999-12-31 | 1999-12-31 | Method for forming poly silicon |
US09/748,871 US6852609B2 (en) | 1999-12-31 | 2000-12-28 | Method of forming a polycrystalline silicon layer |
US11/002,416 US7091112B2 (en) | 1999-12-31 | 2004-12-03 | Method of forming a polycrystalline silicon layer |
US11/002,274 US7208696B2 (en) | 1999-12-31 | 2004-12-03 | Method of forming a polycrystalline silicon layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990067846A KR100671212B1 (en) | 1999-12-31 | 1999-12-31 | Method for forming poly silicon |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010066251A KR20010066251A (en) | 2001-07-11 |
KR100671212B1 true KR100671212B1 (en) | 2007-01-18 |
Family
ID=19634937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990067846A KR100671212B1 (en) | 1999-12-31 | 1999-12-31 | Method for forming poly silicon |
Country Status (2)
Country | Link |
---|---|
US (3) | US6852609B2 (en) |
KR (1) | KR100671212B1 (en) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7723303B2 (en) * | 2000-08-24 | 2010-05-25 | The Regents Of The University Of California | Peptides and peptide mimetics to treat pathologies characterized by an inflammatory response |
KR100400510B1 (en) * | 2000-12-28 | 2003-10-08 | 엘지.필립스 엘시디 주식회사 | A machine for Si crystallization and method of crystallizing Si |
SG143981A1 (en) * | 2001-08-31 | 2008-07-29 | Semiconductor Energy Lab | Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device |
KR100796758B1 (en) * | 2001-11-14 | 2008-01-22 | 삼성전자주식회사 | A mask for crystallizing polysilicon and a method for forming thin film transistor using the mask |
KR100493156B1 (en) * | 2002-06-05 | 2005-06-03 | 삼성전자주식회사 | Crystallization of amorphous silicon by using nanoparticles |
KR100916656B1 (en) * | 2002-10-22 | 2009-09-08 | 삼성전자주식회사 | laser irradiation apparatus and manufacturing method for polysilicon thin film transistor using the apparatus |
KR100496251B1 (en) * | 2002-11-25 | 2005-06-17 | 엘지.필립스 엘시디 주식회사 | Method of Solidification for Amorphous Silicon layer using a Sequential Lateral Solidification Crystallization Technology |
KR100508001B1 (en) | 2002-12-30 | 2005-08-17 | 엘지.필립스 엘시디 주식회사 | Method of fabrication the array substrate for liquid crystall display device with driving circuit |
US7387922B2 (en) * | 2003-01-21 | 2008-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system |
KR100492352B1 (en) * | 2003-06-12 | 2005-05-30 | 엘지.필립스 엘시디 주식회사 | A method of crystallizing silicon |
KR100720452B1 (en) * | 2003-06-30 | 2007-05-22 | 엘지.필립스 엘시디 주식회사 | Device of Annealing Laser Beam and Method for Sequential Lateral Solidification Silicon Using the same |
KR100997971B1 (en) | 2003-11-19 | 2010-12-02 | 삼성전자주식회사 | Mask for solidification, method for solidify and method for manufacturing a thin film transistor array panel including the method |
WO2005093801A1 (en) | 2004-03-26 | 2005-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation method and laser irradiation apparatus |
KR101052982B1 (en) * | 2004-04-30 | 2011-07-29 | 엘지디스플레이 주식회사 | Silicon Crystallization Method to Improve Flatness |
US8525075B2 (en) | 2004-05-06 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus |
CN101667538B (en) * | 2004-08-23 | 2012-10-10 | 株式会社半导体能源研究所 | Semiconductor device and its manufacturing method |
CN100394548C (en) * | 2004-11-25 | 2008-06-11 | 友达光电股份有限公司 | Method for preparing polycrystalline silicon layer and light shield |
KR101137734B1 (en) * | 2005-04-06 | 2012-04-25 | 삼성전자주식회사 | Method for making a poly crystalline silicon thin film and thin film transistor making method for having the same |
WO2007022302A2 (en) * | 2005-08-16 | 2007-02-22 | The Trustees Of Columbia University In The City Of New York | High throughput crystallization of thin films |
JP4476202B2 (en) * | 2005-09-20 | 2010-06-09 | 山洋電気株式会社 | Permanent magnet type rotary motor |
KR100810643B1 (en) | 2007-03-13 | 2008-03-06 | 삼성에스디아이 주식회사 | Organic light emitting diode display device and manufacturing of the same |
KR100860007B1 (en) * | 2007-03-16 | 2008-09-25 | 삼성에스디아이 주식회사 | Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device |
JP2008270540A (en) * | 2007-04-20 | 2008-11-06 | Sony Corp | Manufacturing method of semiconductor device and display unit |
US8445364B2 (en) * | 2008-06-02 | 2013-05-21 | Corning Incorporated | Methods of treating semiconducting materials including melting and cooling |
JP5398667B2 (en) * | 2010-08-23 | 2014-01-29 | 株式会社東芝 | Image processing device |
CN103762313A (en) * | 2011-12-31 | 2014-04-30 | 广东中显科技有限公司 | Manufacturing method of top gate thin film transistor |
CN107046064B (en) * | 2017-02-22 | 2020-01-03 | 武汉华星光电技术有限公司 | Thin film transistor |
CN108198861A (en) * | 2017-12-28 | 2018-06-22 | 武汉华星光电技术有限公司 | Thin film transistor (TFT) |
KR20210070417A (en) | 2019-12-04 | 2021-06-15 | 삼성디스플레이 주식회사 | Display device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10106951A (en) * | 1996-09-27 | 1998-04-24 | Sharp Corp | Semiconductor thin film, semiconductor device and manufacture of semiconductor thin film |
JPH10261799A (en) * | 1997-03-18 | 1998-09-29 | Sony Corp | Manufacture of semiconductor substrate and manufacture of semiconductor device |
JPH10312962A (en) * | 1997-05-13 | 1998-11-24 | Nec Corp | Formation of polycrystalline silicon thin film and polycrystalline silicon thin-film transistor |
JPH10313121A (en) * | 1998-05-18 | 1998-11-24 | Seiko Epson Corp | Manufacture of semiconductor device |
JPH1168109A (en) * | 1997-08-26 | 1999-03-09 | Matsushita Electric Ind Co Ltd | Production of polycrystalline thin film and production of thin-film transistor |
JPH11186552A (en) * | 1997-12-17 | 1999-07-09 | Matsushita Electric Ind Co Ltd | Manufacture of thin-film transistor |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4059461A (en) * | 1975-12-10 | 1977-11-22 | Massachusetts Institute Of Technology | Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof |
US4267011A (en) * | 1978-09-29 | 1981-05-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing a semiconductor device |
US4409724A (en) * | 1980-11-03 | 1983-10-18 | Texas Instruments Incorporated | Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby |
JPH09207343A (en) * | 1995-11-29 | 1997-08-12 | Matsushita Electric Ind Co Ltd | Laser machining method |
JPH09283441A (en) * | 1996-04-12 | 1997-10-31 | Sanyo Electric Co Ltd | Manufacture of semiconductor element |
JPH1065205A (en) * | 1996-08-21 | 1998-03-06 | Fuji Xerox Co Ltd | Fabrication of semiconductor light-receiving element |
JP4112655B2 (en) * | 1997-09-25 | 2008-07-02 | 東芝松下ディスプレイテクノロジー株式会社 | Method for producing polycrystalline thin film |
JPH11102907A (en) * | 1997-09-26 | 1999-04-13 | Sharp Corp | Semiconductor device manufacture and insulating film forming equipment |
JPH11320896A (en) * | 1998-05-19 | 1999-11-24 | Canon Inc | Production of ink jet recording head and produced ink jet recording head |
GB9819338D0 (en) * | 1998-09-04 | 1998-10-28 | Philips Electronics Nv | Laser crystallisation of thin films |
WO2001037042A2 (en) * | 1999-11-19 | 2001-05-25 | Lasers Are Us Limited | Exposure masks |
-
1999
- 1999-12-31 KR KR1019990067846A patent/KR100671212B1/en active IP Right Grant
-
2000
- 2000-12-28 US US09/748,871 patent/US6852609B2/en not_active Expired - Lifetime
-
2004
- 2004-12-03 US US11/002,416 patent/US7091112B2/en not_active Expired - Lifetime
- 2004-12-03 US US11/002,274 patent/US7208696B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10106951A (en) * | 1996-09-27 | 1998-04-24 | Sharp Corp | Semiconductor thin film, semiconductor device and manufacture of semiconductor thin film |
JPH10261799A (en) * | 1997-03-18 | 1998-09-29 | Sony Corp | Manufacture of semiconductor substrate and manufacture of semiconductor device |
JPH10312962A (en) * | 1997-05-13 | 1998-11-24 | Nec Corp | Formation of polycrystalline silicon thin film and polycrystalline silicon thin-film transistor |
JPH1168109A (en) * | 1997-08-26 | 1999-03-09 | Matsushita Electric Ind Co Ltd | Production of polycrystalline thin film and production of thin-film transistor |
JPH11186552A (en) * | 1997-12-17 | 1999-07-09 | Matsushita Electric Ind Co Ltd | Manufacture of thin-film transistor |
JPH10313121A (en) * | 1998-05-18 | 1998-11-24 | Seiko Epson Corp | Manufacture of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20010066251A (en) | 2001-07-11 |
US7091112B2 (en) | 2006-08-15 |
US20010019863A1 (en) | 2001-09-06 |
US6852609B2 (en) | 2005-02-08 |
US7208696B2 (en) | 2007-04-24 |
US20050095821A1 (en) | 2005-05-05 |
US20050095823A1 (en) | 2005-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100671212B1 (en) | Method for forming poly silicon | |
US6235614B1 (en) | Methods of crystallizing amorphous silicon layer and fabricating thin film transistor using the same | |
US7635640B2 (en) | Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same | |
US20050059222A1 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
JP2003022969A (en) | Silicon crystallization method utilizing mask | |
KR100492152B1 (en) | A method for crystallizing of an amorphous Si | |
KR100333275B1 (en) | TFT of LCD device and the same methode | |
JP2004335839A (en) | Semiconductor thin film, thin-film transistor, method for manufacturing them, and apparatus for manufacturing semiconductor thin film | |
KR100660814B1 (en) | method for fabricating semiconductor layer for thin film transistor | |
JP4784955B2 (en) | Method for manufacturing thin film semiconductor device | |
US7205184B2 (en) | Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display | |
KR100710621B1 (en) | Method for fabricating active layer for TFT type array substrate | |
US7033915B2 (en) | Method for crystallizing amorphous silicon film | |
US7541615B2 (en) | Display device including thin film transistors | |
KR101338104B1 (en) | Method of fabricating tft array substrate | |
TWI464880B (en) | Thin film transistor array substrate and the method for fabricating the same | |
KR20030015617A (en) | Method of manufacturing a crystalloid silicone | |
KR100860007B1 (en) | Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device | |
JPH09260286A (en) | Manufacture of semiconductor device | |
KR100496138B1 (en) | A method for crystallizing of an amorphous Si | |
JPH09237767A (en) | Manufacture of semiconductor device | |
JPH0566422A (en) | Production of liquid crystal display device and production of sensor | |
KR20050003280A (en) | Method of fabricating liquid crystal display device for improving crystallization characteristics | |
JPH07283415A (en) | Thin-film transistor and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151228 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20161214 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 13 |