JPH1065205A - Fabrication of semiconductor light-receiving element - Google Patents
Fabrication of semiconductor light-receiving elementInfo
- Publication number
- JPH1065205A JPH1065205A JP8220191A JP22019196A JPH1065205A JP H1065205 A JPH1065205 A JP H1065205A JP 8220191 A JP8220191 A JP 8220191A JP 22019196 A JP22019196 A JP 22019196A JP H1065205 A JPH1065205 A JP H1065205A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- semiconductor thin
- amorphous
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体受光素子の
製造方法にかかり、特に複写機、ファクシミリなどの画
像読取り用のラインイメージセンサ、ビデオカメラなど
の画像入力用の二次元イメージセンサなどに用いられる
半導体受光素子、特に光によって生成されたキャリアを
衝突電離により増倍するアバランシェ効果を利用した半
導体受光素子の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor light receiving element, and particularly to a line image sensor for reading an image such as a copying machine and a facsimile, and a two-dimensional image sensor for inputting an image such as a video camera. More particularly, the present invention relates to a method for manufacturing a semiconductor light receiving element utilizing the avalanche effect of multiplying carriers generated by light by impact ionization.
【0002】[0002]
【従来の技術】従来、可視光領域の光を読取るための素
子としては広くCCDが用いられており、また、半導体
薄膜を用いた薄膜型イメージセンサも一部で実用化され
るようになってきている。これらの受光素子は何れも光
センシング部にはフォトダイオードを用いており、原理
的に光子1個に対して生成される電子は1個以下であり
増幅作用のないものである。一般的には受光素子外部に
増幅回路を持ち、これにより電子の増幅を行って感度を
向上させることが広く行われているが、この方法では受
光素子部分におけるノイズ成分も同時に増幅してしまう
ため、S/N比の低下を伴ってしまうという問題があっ
た。従ってこれらの素子を用いて鮮明な画像を得るため
には、読取り対象に強い光をあてて十分な反射光を得ら
れる状態にして撮像を行わなければならないという欠点
がある。2. Description of the Related Art Heretofore, CCDs have been widely used as elements for reading light in the visible light region, and thin-film type image sensors using semiconductor thin films have been partly put into practical use. ing. In each of these light receiving elements, a photodiode is used for a light sensing portion, and in principle, one or less electrons are generated for one photon, and there is no amplification effect. Generally, an amplifier circuit is provided outside the light receiving element to thereby amplify electrons to improve sensitivity, but this method also amplifies noise components in the light receiving element at the same time. , There is a problem that the S / N ratio is lowered. Therefore, in order to obtain a clear image using these elements, there is a drawback that the image must be taken in a state where a strong light is applied to the object to be read and sufficient reflected light can be obtained.
【0003】この欠点を補うことを目的とし、本発明者
らは、レーザアニール法を用いて形成した多結晶シリコ
ン薄膜/炭化シリコン薄膜超格子において障壁層を鋸刃
状のポテンシャル構造とした傾斜超格子構造のアバラン
シェフォトダイオード(APD)を提案している。In order to make up for this drawback, the present inventors have proposed a gradient superlattice having a sawtooth potential structure as a barrier layer in a polycrystalline silicon thin film / silicon carbide thin film superlattice formed by laser annealing. An avalanche photodiode (APD) having a lattice structure has been proposed.
【0004】このアバランシェフォトダイオードは、図
16〜19にその製造工程図を示すように基板1上にス
パッタリング法により、下部電極2としてタンタル(T
a)薄膜を形成した後、プラズマCVD法により正孔注
入阻止層3としてn型水素化アモルファスシリコン(a
−Si:H)層を形成する。ついでLPCVD法により
アモルファスシリコン(a−Si)層9を形成し、エキ
シマレーザを用いてレーザエネルギー10を照射し結晶
化する(図16)。This avalanche photodiode has a lower electrode 2 formed on a substrate 1 by sputtering as shown in FIGS.
a) After forming a thin film, n-type hydrogenated amorphous silicon (a
-Si: H) layer is formed. Next, an amorphous silicon (a-Si) layer 9 is formed by an LPCVD method, and is irradiated with laser energy 10 using an excimer laser to be crystallized (FIG. 16).
【0005】これにより、図17に示すように、アモル
ファスシリコン層9は井戸層4としての多結晶シリコン
層となる。As a result, as shown in FIG. 17, the amorphous silicon layer 9 becomes a polycrystalline silicon layer as the well layer 4.
【0006】この後プラズマCVD法により、障壁層5
としての炭化シリコン層、光吸収層6としての水素化ア
モルファスシリコン層、電子注入層7としてのp型水素
化アモルファスシリコン層を連続的に堆積し、さらに図
18に示すように、この上層にスパッタリング法により
酸化インジウム錫(ITO)層からなる上部電極8を形
成する。Thereafter, the barrier layer 5 is formed by a plasma CVD method.
A silicon carbide layer as a light absorbing layer, a hydrogenated amorphous silicon layer as a light absorbing layer 6, and a p-type hydrogenated amorphous silicon layer as an electron injection layer 7 are successively deposited, and further, as shown in FIG. An upper electrode 8 made of an indium tin oxide (ITO) layer is formed by a method.
【0007】そしてパターニングし、図19に示すよう
に、多結晶シリコン層と炭化シリコン層とが積層された
超格子構造のアバランシェフォトダイオードを形成する
ことができる。By patterning, an avalanche photodiode having a superlattice structure in which a polycrystalline silicon layer and a silicon carbide layer are stacked as shown in FIG. 19 can be formed.
【0008】このようにして形成されたアバランシェフ
ォトダイオードにおいては、光吸収層で生成されたフォ
トキャリアを、この増倍層で増幅し、上部および下部電
極を介して電流として取り出すことにより、増幅作用を
もつものとなる。In the avalanche photodiode thus formed, the photocarriers generated in the light absorption layer are amplified by the multiplication layer and taken out as a current through the upper and lower electrodes, thereby providing an amplification function. It becomes what has.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、この方
法では、増倍層としての多結晶シリコン/炭化シリコン
超格子を形成するに際し、アモルファスシリコン層の成
膜、その結晶化、そして炭化シリコン層の成膜というよ
うに、成膜工程の間に結晶化を行わなければならない。
従って、障壁層となる炭化シリコン層と井戸層となる多
結晶シリコン層との界面は、成膜装置とアニール装置と
の間を搬送する際に、不純物の付着などにより、界面の
欠陥準位を増加させ、結果としてアバランシェフォトダ
イオードの暗電流を増大し、増倍率、S/N比を低下さ
せてしまっていた。また、不純物の付着を改善するため
に洗浄工程が必要となり、スループットがさらに悪化す
るという問題があった。However, in this method, when forming a polycrystalline silicon / silicon carbide superlattice as a multiplication layer, formation of an amorphous silicon layer, crystallization thereof, and formation of a silicon carbide layer are performed. Like a film, crystallization must be performed during the film formation process.
Therefore, the interface between the silicon carbide layer serving as the barrier layer and the polycrystalline silicon layer serving as the well layer has a defect level at the interface due to the adhesion of impurities when transporting between the film forming apparatus and the annealing apparatus. As a result, the dark current of the avalanche photodiode is increased, and the multiplication factor and the S / N ratio are reduced. Further, a cleaning step is required to improve the adhesion of impurities, and there is a problem that the throughput is further deteriorated.
【0010】そこでまた、アモルファスシリコンと炭化
シリコンとを連続的に堆積した後レーザアニールにより
結晶化を行うという方法も提案されているが、その場合
にはアモルファスシリコンが溶融した際に炭化シリコン
からの炭素の拡散が膜全体に起こり、アモルファスシリ
コンと炭化シリコンとの界面でのバンドギャップの急峻
性が失われてしまい、これが増倍率の向上を阻む原因と
なっていた。Therefore, a method has been proposed in which amorphous silicon and silicon carbide are successively deposited and then crystallization is performed by laser annealing. In this case, when the amorphous silicon is melted, the crystallization from the silicon carbide occurs. Diffusion of carbon occurs throughout the film, and the sharpness of the band gap at the interface between amorphous silicon and silicon carbide is lost, which has been a factor preventing improvement in the multiplication factor.
【0011】本発明は前記実情に鑑みてなされたもの
で、良好な界面特性をもつ傾斜超格子型アバランシェフ
ォトダイオードを提供することを目的とする。The present invention has been made in view of the above circumstances, and has as its object to provide a tilted superlattice type avalanche photodiode having good interface characteristics.
【0012】[0012]
【課題を解決するための手段】そこで本発明では、結晶
半導体薄膜からなる井戸層と結晶半導体薄膜からなる障
壁層とを順次積層してなる半導体受光素子の製造に際
し、十分な膜厚の第1のアモルファス半導体薄膜を成膜
し、アニールにより前記第1のアモルファス半導体薄膜
とを結晶し、第1の結晶半導体薄膜を形成する工程と、
前記第1のアモルファス半導体薄膜と同一材料からなり
前記第1のアモルファス半導体薄膜よりも薄い第2のア
モルファス半導体薄膜を成膜する工程と、この上層に前
記結晶半導体薄膜からなる障壁層を成膜する工程と、前
記第2のアモルファス半導体薄膜に、前記第1の結晶半
導体薄膜を種として再結晶化する程度のエネルギーを付
与して結晶化し第2の結晶半導体薄膜を形成する工程と
を含むことを特徴とする。SUMMARY OF THE INVENTION Accordingly, the present invention provides a method for manufacturing a semiconductor light receiving element in which a well layer made of a crystalline semiconductor thin film and a barrier layer made of a crystalline semiconductor thin film are sequentially laminated. Forming an amorphous semiconductor thin film, crystallizing the first amorphous semiconductor thin film by annealing, and forming a first crystalline semiconductor thin film;
Forming a second amorphous semiconductor thin film made of the same material as the first amorphous semiconductor thin film and thinner than the first amorphous semiconductor thin film, and forming a barrier layer made of the crystalline semiconductor thin film thereon And a step of providing the second amorphous semiconductor thin film with energy sufficient to recrystallize the first crystalline semiconductor thin film as a seed to crystallize to form a second crystalline semiconductor thin film. Features.
【0013】望ましくは、前記第1および第2のアモル
ファス半導体薄膜はアモルファスシリコンであり、前記
1および第2の結晶半導体薄膜は多結晶シリコンであ
り、前記障壁層は炭化シリコンであることを特徴とす
る。Preferably, the first and second amorphous semiconductor thin films are made of amorphous silicon, the first and second crystalline semiconductor thin films are made of polycrystalline silicon, and the barrier layer is made of silicon carbide. I do.
【0014】望ましくは、前記第2のアモルファス半導
体薄膜と障壁層とは真空を破ることなく連続的に成膜さ
れることを特徴とする。Preferably, the second amorphous semiconductor thin film and the barrier layer are continuously formed without breaking vacuum.
【0015】前記第2のアモルファス半導体薄膜をアニ
ールする工程はレーザ光を用いたアニール工程であるこ
とを特徴とする。The step of annealing the second amorphous semiconductor thin film is an annealing step using laser light.
【0016】すなわち、本発明の方法では、あらかじめ
第1のアモルファス半導体薄膜の結晶化に十分なエネル
ギーを付与し結晶化し、十分に粒径の大きな多結晶半導
体薄膜を得たのち、薄い第2のアモルファス半導体薄膜
を形成し、さらに障壁層を形成した後、第2のアモルフ
ァス半導体薄膜が既に結晶化されている多結晶半導体薄
膜と融合する程度のエネルギーを付与することにより、
多結晶半導体薄膜の結晶性を維持しつつ第2の結晶半導
体薄膜を形成する。従って、障壁層の形成後のアニール
工程で溶融するのは薄い第2のアモルファス半導体薄膜
だけであり、従って炭化シリコンから炭素が拡散するの
は最大第2のアモルファス半導体薄膜の厚さ分だけであ
り、従来のように結晶半導体薄膜全体にわたって炭素が
拡散した場合に比べ、バンドギャップの急峻性を大幅に
改善することができる。That is, according to the method of the present invention, sufficient energy is applied in advance to crystallize the first amorphous semiconductor thin film and the first amorphous semiconductor thin film is crystallized to obtain a polycrystalline semiconductor thin film having a sufficiently large grain size. After forming the amorphous semiconductor thin film and further forming the barrier layer, by applying energy enough to fuse the second amorphous semiconductor thin film with the already crystallized polycrystalline semiconductor thin film,
A second crystalline semiconductor thin film is formed while maintaining the crystallinity of the polycrystalline semiconductor thin film. Therefore, only the thin second amorphous semiconductor thin film is melted in the annealing step after the formation of the barrier layer, and therefore carbon diffuses from silicon carbide only up to the thickness of the second amorphous semiconductor thin film. The sharpness of the band gap can be greatly improved as compared with the case where carbon diffuses throughout the entire crystalline semiconductor thin film as in the related art.
【0017】また、第2のアモルファス半導体薄膜と障
壁層とを真空を破ることなく連続的に成膜しているた
め、膜の表面が汚染されることもなく、欠陥準位の少な
いアバランシェフォトダイオードを形成することが可能
となる。また、同一チャンバー内で成膜するようにすれ
ば、装置間での搬送に際して汚染されることなくより良
好な薄膜形成が可能となる。Further, since the second amorphous semiconductor thin film and the barrier layer are formed continuously without breaking vacuum, the surface of the film is not contaminated and the avalanche photodiode having few defect levels is formed. Can be formed. In addition, if the film is formed in the same chamber, it is possible to form a better thin film without being contaminated during transportation between the apparatuses.
【0018】また、アモルファスシリコンを結晶化する
場合、レーザ光を用いて波長を適切に選択すれば、表面
層のみを選択的に結晶化することができる。In the case of crystallizing amorphous silicon, only the surface layer can be selectively crystallized by appropriately selecting the wavelength using laser light.
【0019】なお、第1および第2のアモルファス半導
体薄膜の膜厚の比は2〜10:1、エネルギーについて
は、500mJ/cm2以下とするのが望ましい。It is desirable that the thickness ratio between the first and second amorphous semiconductor thin films is 2 to 10: 1, and the energy is 500 mJ / cm 2 or less.
【0020】また、ここで第1および第2の結晶半導体
薄膜とは、通常多結晶を示すが、単結晶であってもよ
い。Here, the first and second crystalline semiconductor thin films usually indicate polycrystals, but may be single crystals.
【0021】[0021]
【発明の実施の形態】以下、本発明について、図面を参
照しつつ説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings.
【0022】図1乃至図4は本発明の半導体受光素子の
製造方法を原理的に説明する図である。すなわち、本発
明の方法では、第1のアモルファス半導体薄膜の結晶化
に十分なエネルギーを付与し結晶化し、十分に粒径の大
きな多結晶半導体薄膜を得たのち、薄い第2のアモルフ
ァス半導体薄膜を形成し、さらに障壁層を形成した後、
第2のアモルファス半導体薄膜が既に結晶化されている
多結晶半導体薄膜と融合する程度のエネルギーを付与す
ることにより、多結晶半導体薄膜の結晶性を維持しつつ
第2の結晶半導体薄膜を形成することにより、アモルフ
ァスシリコン薄膜と炭化シリコン薄膜との傾斜超格子構
造の光電変換層を形成することを特徴とする。FIGS. 1 to 4 are views for explaining the principle of the method for manufacturing a semiconductor light receiving element according to the present invention. That is, in the method of the present invention, a sufficient energy is applied to the crystallization of the first amorphous semiconductor thin film to crystallize it, and a polycrystalline semiconductor thin film having a sufficiently large grain size is obtained. After forming and further forming a barrier layer,
Forming the second crystalline semiconductor thin film while maintaining the crystallinity of the polycrystalline semiconductor thin film by applying energy enough to fuse the second amorphous semiconductor thin film with the already crystallized polycrystalline semiconductor thin film. Thereby, a photoelectric conversion layer having an inclined superlattice structure of an amorphous silicon thin film and a silicon carbide thin film is formed.
【0023】まず、図1に示すように基板1上に第1の
アモルファスシリコン(a−Si)層9を形成し、エキ
シマレーザを用いてレーザエネルギー10を照射し結晶
化する。First, as shown in FIG. 1, a first amorphous silicon (a-Si) layer 9 is formed on a substrate 1 and crystallized by irradiating a laser energy 10 using an excimer laser.
【0024】これにより、図2に示すように、粒径の大
きな多結晶シリコン層4が形成される。Thus, as shown in FIG. 2, a polycrystalline silicon layer 4 having a large grain size is formed.
【0025】この後、図3に示すように、薄い第2のア
モルファスシリコン薄膜9、炭化シリコン層5を形成
し、これにエキシマレーザを用いて前記工程よりもエネ
ルギー密度の低いレーザエネルギー10を照射し結晶化
する。Thereafter, as shown in FIG. 3, a thin second amorphous silicon thin film 9 and a silicon carbide layer 5 are formed, and a laser energy 10 having an energy density lower than that of the above-described process is irradiated on the thin second amorphous silicon thin film 9 and the silicon carbide layer 5 using an excimer laser. And crystallize.
【0026】このとき最上層の炭化シリコン層5の透過
率は100%程度であるため、この光は良好に薄いアモ
ルファスシリコン層9に到達し、結晶化に作用し、下地
の多結晶シリコン層4の結晶性を引き継ぎながらこれを
核として連続して第2のアモルファスシリコン層9は結
晶化され図4に示すように、既に形成された多結晶シリ
コン層と共に極めて結晶性の高い井戸層としての多結晶
シリコン層4を構成する。At this time, since the transmittance of the uppermost silicon carbide layer 5 is about 100%, this light satisfactorily reaches the thin amorphous silicon layer 9, acts on crystallization, and acts as an underlying polycrystalline silicon layer 4. The second amorphous silicon layer 9 is crystallized continuously with this as a nucleus while inheriting the crystallinity of the polycrystalline silicon layer, as shown in FIG. The crystalline silicon layer 4 is formed.
【0027】このようにエキシマレーザにより再結晶化
をおこなった場合には、膜厚と同程度の粒径をもつ柱状
結晶からなる多結晶シリコンが形成される。粒径が大き
くなるにつれて膜中の結晶粒界の占める体積が相対的に
低くなり、その結果粒界に存在する欠陥準位の膜中の総
量が低減される。When the recrystallization is performed by the excimer laser as described above, polycrystalline silicon composed of columnar crystals having a grain size substantially equal to the film thickness is formed. As the grain size increases, the volume occupied by the crystal grain boundaries in the film becomes relatively low, and as a result, the total amount of defect levels existing in the grain boundaries in the film is reduced.
【0028】そしてこのようにして十分に粒径が大きく
なるように結晶化した多結晶シリコン層を核として、上
層の薄いアモルファスシリコン層の結晶化が起こり、最
終的に粒径が大きい多結晶シリコンが形成される。With the polycrystalline silicon layer crystallized so as to have a sufficiently large grain size as a nucleus, the upper thin amorphous silicon layer is crystallized, and finally the polycrystalline silicon having a large grain size is obtained. Is formed.
【0029】そしてまた、障壁層の形成後のアニール工
程で溶融するのは薄いアモルファスシリコンであり、従
って炭化シリコンから炭素が拡散するのは最大第2のア
モルファスシリコン薄膜の厚さ分だけであり、従来のよ
うに結晶半導体薄膜全体にわたって炭素が拡散した場合
に比べ、バンドギャップの急峻性を大幅に改善すること
ができる。Further, in the annealing step after the formation of the barrier layer, the thin amorphous silicon is melted. Therefore, carbon diffuses from silicon carbide only up to the thickness of the second amorphous silicon thin film. The sharpness of the band gap can be greatly improved as compared with the case where carbon is diffused over the entire crystalline semiconductor thin film as in the related art.
【0030】また、第2のアモルファスシリコン薄膜と
障壁層とを連続的に成膜しているため、装置間での搬送
に際して膜の表面が汚染されることもなく、欠陥準位の
少ない光電変換層を形成することが可能となる。Further, since the second amorphous silicon thin film and the barrier layer are continuously formed, the surface of the film is not contaminated when transported between apparatuses, and the photoelectric conversion with few defect levels is performed. A layer can be formed.
【0031】さらにまた、炉アニールを用いることによ
りさらに粒径の大きな多結晶シリコンを得ることができ
る。但し、炉アニールは低温で行う程長時間のアニール
が必要であり、スループットに大きく影響する。Furthermore, polycrystalline silicon having a larger grain size can be obtained by using furnace annealing. However, furnace annealing requires a longer time as it is performed at a lower temperature, which greatly affects throughput.
【0032】次に本発明第1の実施例のアバランシェフ
ォトダイオードの製造工程について説明する。まず図5
に示すようにガラス基板1上にスパッタリング法によ
り、下部電極2としてタンタル(Ta)薄膜を500n
m程度の膜厚となるように形成した後、プラズマCVD
法により正孔注入阻止層3として膜厚50nm程度のn
型水素化アモルファスシリコン(a−Si:H)層を形
成する。ついで、LPCVD法により膜厚100nm程
度の第1のアモルファスシリコン(a−Si)層9を形
成し、発振波長351nmのXeFエキシマレーザを用
いて 300mJ/cm2程度のレーザ光10を照射し結
晶化する。Next, the manufacturing process of the avalanche photodiode according to the first embodiment of the present invention will be described. First, FIG.
As shown in FIG. 5, a 500 nm tantalum (Ta) thin film is formed as a lower electrode 2 on a glass substrate 1 by a sputtering method.
After forming to a film thickness of about m, plasma CVD
The hole injection blocking layer 3 is formed by the
A hydrogenated amorphous silicon (a-Si: H) layer is formed. Next, a first amorphous silicon (a-Si) layer 9 having a thickness of about 100 nm is formed by LPCVD, and is irradiated with a laser beam 10 of about 300 mJ / cm 2 using a XeF excimer laser having an oscillation wavelength of 351 nm to crystallize. I do.
【0033】これにより第1のアモルファスシリコン層
9は溶融再結晶化し、第1の多結晶シリコン層となる。
そしてこの上層に膜厚20nmの第2のアモルファスシ
リコン層9をLPCVD法により形成し、さらにプラズ
マCVD法により膜厚50nm程度の炭化シリコン(S
iC)層5を形成し、同様に図6に示すようにXeFエ
キシマレーザを用いて100mJ/cm2程度のレーザ
エネルギー10を照射し結晶化する。As a result, the first amorphous silicon layer 9 is melted and recrystallized to form a first polycrystalline silicon layer.
Then, a second amorphous silicon layer 9 having a thickness of 20 nm is formed on this upper layer by LPCVD, and then silicon carbide (S) having a thickness of about 50 nm is formed by plasma CVD.
iC) A layer 5 is formed and similarly irradiated with a laser energy 10 of about 100 mJ / cm 2 using a XeF excimer laser as shown in FIG.
【0034】これにより、最上層の炭化シリコン層5の
透過率は100%程度であるため、この光は良好にアモ
ルファスシリコン層9に到達し、この層は透過率が極め
て低いためこの層で良好に吸収され、照射エネルギーの
大半がこの層の結晶化に作用し図8に示すように、アモ
ルファスシリコン層9は下層の多結晶シリコン層4を核
として結晶性の高い柱状の多結晶を形成し井戸層として
膜厚120nm程度の多結晶シリコン層4を構成する。
この多結晶シリコン層は粒径100nmであった。As a result, the transmittance of the uppermost silicon carbide layer 5 is about 100%, so that this light reaches the amorphous silicon layer 9 satisfactorily. Most of the irradiation energy acts on the crystallization of this layer, and as shown in FIG. 8, the amorphous silicon layer 9 forms columnar polycrystal with high crystallinity using the lower polycrystalline silicon layer 4 as a nucleus. A polycrystalline silicon layer 4 having a thickness of about 120 nm is formed as a well layer.
This polycrystalline silicon layer had a particle size of 100 nm.
【0035】この後プラズマCVD法により、光吸収層
6として膜厚1μmの水素化アモルファスシリコン層、
電子注入阻止層7としてのp型水素化アモルファスシリ
コン層を連続的に堆積し、さらに図8に示すように、こ
の上層にスパッタリング法により酸化インジウム錫(I
TO)層からなる膜厚60nmの上部電極8を形成す
る。Thereafter, a 1 μm-thick hydrogenated amorphous silicon layer is formed as a light absorbing layer 6 by a plasma CVD method.
A p-type hydrogenated amorphous silicon layer as an electron injection blocking layer 7 is continuously deposited, and as shown in FIG. 8, an indium tin oxide (I
An upper electrode 8 made of a (TO) layer and having a thickness of 60 nm is formed.
【0036】そしてパターニングし図9に示すように、
多結晶シリコン層と炭化シリコン層とからなる超格子構
造のアバランシェフォトダイオードが形成される。Then, patterning is performed as shown in FIG.
An avalanche photodiode having a superlattice structure composed of a polycrystalline silicon layer and a silicon carbide layer is formed.
【0037】このようにして形成されたアバランシェフ
ォトダイオードの、多結晶シリコン/炭化シリコン界面
での欠陥準位を調べたところ、従来に比べて大幅に改善
されていることがわかった。また炭素の拡散も多結晶シ
リコン層の上層部の薄い領域のみにしか起こっていない
ことが確認された。When the avalanche photodiode thus formed was examined for defect levels at the polycrystalline silicon / silicon carbide interface, it was found that the defect level was significantly improved as compared with the prior art. It was also confirmed that carbon diffusion occurred only in a thin region in the upper layer of the polycrystalline silicon layer.
【0038】このアバランシェフォトダイオードに光を
照射し、特性を測定した結果を図10および図11に示
す。図10は、印加電圧と増倍率との関係を示し、図1
1は印加電圧と暗電流との関係を示す。いずれにおいて
も、実線は本発明実施例の方法で形成したアバランシェ
フォトダイオードについての測定結果であり、点線は従
来例の方法で形成したアバランシェフォトダイオードの
測定結果を示す図である。 この結果からも本発明の方
法によれば、暗電流が低減され、S/N比も大幅に向上
していることがわかる。The results of irradiating the avalanche photodiode with light and measuring the characteristics are shown in FIGS. FIG. 10 shows the relationship between the applied voltage and the multiplication factor.
1 indicates the relationship between the applied voltage and the dark current. In each case, the solid line shows the measurement result of the avalanche photodiode formed by the method of the present invention, and the dotted line shows the measurement result of the avalanche photodiode formed by the conventional method. From these results, it is understood that the dark current is reduced and the S / N ratio is greatly improved according to the method of the present invention.
【0039】これは次のような理由によるものと考えら
れる。この方法では、井戸層と障壁層の界面に不純物の
混入もなく、また、結晶性のよい多結晶シリコンが形成
される。従って、このアバランシェフォトダイオードに
逆バイアスを印加する場合、井戸層に対して障壁層が高
抵抗となっているため、井戸層には電解が殆どかから
ず、不要な電子/正孔対の生成が皆無となって暗電流の
発生が抑制され得、また、この多結晶シリコンは高移動
度をもつため、高感度となる。This is considered to be due to the following reasons. In this method, no impurities are mixed into the interface between the well layer and the barrier layer, and polycrystalline silicon having good crystallinity is formed. Therefore, when a reverse bias is applied to the avalanche photodiode, since the barrier layer has a high resistance to the well layer, the well layer is hardly electrolyzed, and unnecessary electron / hole pairs are generated. And the generation of dark current can be suppressed, and the polycrystalline silicon has a high mobility, so that high sensitivity is obtained.
【0040】次に本発明の第2の実施例について説明す
る。ここでは、第1のアモルファスシリコン層を形成し
アニールして第1の多結晶シリコン層4を形成する工程
までは、前記第1の実施例と同様の方法を用いて行い、
この後第2のアモルファスシリコン層9から上部電極8
まで順次積層し、この後基板面側からレーザ光を照射す
る様にしたことを特徴とする。Next, a second embodiment of the present invention will be described. Here, the steps up to the step of forming the first amorphous silicon layer and annealing to form the first polycrystalline silicon layer 4 are performed using the same method as in the first embodiment.
Thereafter, the upper electrode 8 is removed from the second amorphous silicon layer 9.
, And thereafter, laser light is irradiated from the substrate surface side.
【0041】まず、前記第1の実施例と同様にして、図
12に示すようにガラス基板1上にスパッタリング法に
より、下部電極2として透光性のITO薄膜を100n
m程度の膜厚となるように形成した後、プラズマCVD
法により正孔注入阻止層3として膜厚50nm程度のn
型水素化アモルファスシリコン(a−Si:H)層を形
成する。ついでLPCVD法により膜厚100nm程度
の第1のアモルファスシリコン(a−Si)層9を形成
し、発振波長351nmのXeFエキシマレーザを用い
て300mJ/cm2程度のレーザ光10を照射し結晶
化する。First, in the same manner as in the first embodiment, as shown in FIG. 12, a light-transmissive ITO thin film was formed on a glass substrate 1 by sputtering as a lower electrode 2 for 100 nm.
After forming to a film thickness of about m, plasma CVD
The hole injection blocking layer 3 is formed by the
A hydrogenated amorphous silicon (a-Si: H) layer is formed. Next, a first amorphous silicon (a-Si) layer 9 having a thickness of about 100 nm is formed by LPCVD, and is crystallized by irradiating a laser beam 10 of about 300 mJ / cm 2 using a XeF excimer laser having an oscillation wavelength of 351 nm. .
【0042】これにより第1のアモルファスシリコン層
9は溶融再結晶化し、第1の多結晶シリコン層となる。
そしてこの上層に膜厚20nmの第2のアモルファスシ
リコン層9をLPCVD法により形成し、さらにプラズ
マCVD法により膜厚50nm程度の炭化シリコン(S
iC)層5を形成し、さらに光吸収層6として膜厚1μ
mの水素化アモルファスシリコン層、電子注入阻止層7
としての膜厚50nm程度のp型水素化アモルファスシ
リコン層を連続的に堆積し、さらにこの上層にスパッタ
リング法により酸化インジウム錫(ITO)層からなる
膜厚60nmの上部電極8を形成する。ここで酸化イン
ジウム錫層以外はすべて連続工程で形成することができ
る。そして、ガラス基板側から、発振波長620nmの
パルス色素レーザを用いて100mJ/cm2のレーザ
光10を照射し第2のアモルファスシリコン層を再結晶
化する(図13)。As a result, the first amorphous silicon layer 9 is melted and recrystallized to form a first polycrystalline silicon layer.
Then, a second amorphous silicon layer 9 having a thickness of 20 nm is formed on this upper layer by LPCVD, and then silicon carbide (S) having a thickness of about 50 nm is formed by plasma CVD.
iC) forming a layer 5 and further forming a light absorbing layer 6 having a thickness of 1 μm
m hydrogenated amorphous silicon layer, electron injection blocking layer 7
A p-type hydrogenated amorphous silicon layer having a thickness of about 50 nm is continuously deposited, and a 60 nm-thick upper electrode 8 made of an indium tin oxide (ITO) layer is formed thereon by a sputtering method. Here, all layers other than the indium tin oxide layer can be formed in a continuous process. Then, the laser beam 10 of 100 mJ / cm 2 is irradiated from the glass substrate side using a pulsed dye laser having an oscillation wavelength of 620 nm to recrystallize the second amorphous silicon layer (FIG. 13).
【0043】これにより、下部電極2としてのITO
層、正孔注入阻止層3としてのn型水素化アモルファス
シリコン層、炭化シリコン層5の透過率は100%程度
であリ、また、結晶化された第1の多結晶シリコン層4
の透過率もほぼ80%であるため、この光は良好にアモ
ルファスシリコン層9に到達し、この層は透過率が極め
て低いためこの層で良好に吸収され、照射エネルギーの
大半がこの層の結晶化に作用し図14に示すように、第
2のアモルファスシリコン層9は溶融再結晶化され極め
て結晶性の高い井戸層としての多結晶シリコン層4を構
成する。Thus, the ITO as the lower electrode 2
The layer, the n-type hydrogenated amorphous silicon layer as the hole injection blocking layer 3 and the silicon carbide layer 5 have a transmittance of about 100%, and the crystallized first polycrystalline silicon layer 4
Has a transmittance of about 80%, this light reaches the amorphous silicon layer 9 well, and this layer has a very low transmittance, is well absorbed by this layer, and most of the irradiation energy is crystallized in this layer. As shown in FIG. 14, the second amorphous silicon layer 9 is melt-recrystallized to form the polycrystalline silicon layer 4 as a well layer having extremely high crystallinity.
【0044】この後パターニングし図15に示すよう
に、多結晶シリコン層と炭化シリコン層とが積層された
超格子構造のアバランシェフォトダイオードが形成され
る。Thereafter, patterning is performed to form an avalanche photodiode having a super lattice structure in which a polycrystalline silicon layer and a silicon carbide layer are laminated as shown in FIG.
【0045】このようにして形成されたアバランシェフ
ォトダイオードも、前記第1の実施例の方法で形成した
アバランシェフォトダイオードと同様暗電流が大幅に低
減された。The avalanche photodiode thus formed also has a significantly reduced dark current, similarly to the avalanche photodiode formed by the method of the first embodiment.
【0046】なお、前記実施例では、基板としてガラス
基板を用いたが、セラミック、石英、ポリイミドなど他
の絶縁性材料を用いても良く、また金属板などの導電性
材料も、アバランシェフォトダイオードの用途によって
は使用可能である。ただし基板側からレーザ光を照射す
る場合には、レーザ光を透過する材質を選択する必要が
ある。また下部電極としてはタンタルの他、モリブデ
ン、チタン、タングステンなどの金属材料、タンタルシ
リサイド、モリブデンシリサイド、チタンシリサイド、
タングステンシリサイドなどの金属シリサイドを用いて
もよい。さらに正孔注入阻止層としてもn型水素化アモ
ルファスシリコンに限定されることなく結晶シリコン、
多結晶シリコンなどでもよい。セレン、ゲルマニウムな
ども適用可能である。また電子注入阻止層としてもp型
水素化アモルファスシリコンに限定されることなく結晶
シリコン、多結晶シリコンなどでもよい。障壁層として
も炭化シリコンに限定されることなく窒化シリコンなど
も適用可能である。光吸収層としても水素化アモルファ
スシリコンに限定されることなくセレン、ゲルマニウム
なども適用可能である。上部電極としても酸化インジウ
ム錫に限定されることなく酸化錫など適宜変更可能であ
る。In the above embodiment, a glass substrate is used as the substrate. However, other insulating materials such as ceramic, quartz and polyimide may be used, and a conductive material such as a metal plate may be used for the avalanche photodiode. It can be used depending on the application. However, when irradiating laser light from the substrate side, it is necessary to select a material that transmits laser light. As the lower electrode, in addition to tantalum, metal materials such as molybdenum, titanium, and tungsten, tantalum silicide, molybdenum silicide, titanium silicide,
Metal silicide such as tungsten silicide may be used. In addition, the hole injection blocking layer is not limited to n-type hydrogenated amorphous silicon, but may be crystalline silicon,
Polycrystalline silicon may be used. Selenium, germanium, and the like are also applicable. The electron injection blocking layer is not limited to p-type hydrogenated amorphous silicon, but may be crystalline silicon, polycrystalline silicon, or the like. The barrier layer is not limited to silicon carbide, but may be silicon nitride or the like. The light absorbing layer is not limited to hydrogenated amorphous silicon, and selenium, germanium, and the like can be used. The upper electrode is not limited to indium tin oxide, but can be changed as appropriate, such as tin oxide.
【0047】そして叉、アモルファス半導体層、結晶半
導体層の形成方法としてはLPCVD、プラズマCVD
法に限定されることなく,ECRCVD,光CVD、ス
パッタリング、蒸着など他の方法を用いてもよいことは
いうまでもない。As a method for forming the amorphous semiconductor layer and the crystalline semiconductor layer, LPCVD and plasma CVD are used.
It goes without saying that other methods such as ECRCVD, optical CVD, sputtering, and vapor deposition may be used without being limited to the method.
【0048】また、前記実施例では、アニール工程で
は、レーザとして、エキシマレーザ、色素レーザなどを
を用いたが、クリプトンレーザ,ルビーレーザ,Arレ
ーザ、CW色素レーザ、Qスィッチレーザなどを用いて
も良くまた、ランプアニール、熱アニールも適用可能で
ある。In the above embodiment, an excimer laser, a dye laser, or the like is used as a laser in the annealing step. However, a krypton laser, a ruby laser, an Ar laser, a CW dye laser, a Q switch laser, or the like may be used. Also, lamp annealing and thermal annealing can be applied.
【0049】さらにまた、前記実施例ではアバランシェ
フォトダイオードとして基板に対して素子側から光を検
知するようにしたが、基板側からの光を検知するように
構成してもよい。また増倍層としては井戸層と障壁層を
1周期ではなく多層構造にしてもよい。また電極につい
ても上部と下部とで挟むようにしたが、うにしてもよ
い。Further, in the above-described embodiment, the avalanche photodiode detects light from the element side with respect to the substrate, but may be configured to detect light from the substrate side. As the multiplication layer, the well layer and the barrier layer may have a multilayer structure instead of one period. Also, the electrodes are sandwiched between the upper and lower portions, but may be replaced.
【0050】[0050]
【発明の効果】以上説明してきたように、本発明によれ
ば、多結晶シリコン層と炭化シリコン層界面の欠陥準位
を低減することができ、またバンドギャップ差の急峻性
を維持することができ、暗電流の少ない高品質のアバラ
ンシェフォトダイオードを得ることが可能となる。As described above, according to the present invention, the defect level at the interface between the polycrystalline silicon layer and the silicon carbide layer can be reduced, and the steepness of the band gap difference can be maintained. It is possible to obtain a high-quality avalanche photodiode with low dark current.
【図1】本発明の方法の原理説明図FIG. 1 illustrates the principle of the method of the present invention.
【図2】本発明の方法の原理説明図FIG. 2 is a diagram illustrating the principle of the method of the present invention.
【図3】本発明の方法の原理説明図FIG. 3 is a diagram illustrating the principle of the method of the present invention.
【図4】本発明の方法の原理説明図FIG. 4 is a diagram illustrating the principle of the method of the present invention.
【図5】本発明の第1の実施例のアバランシェフォトダ
イオードの製造工程図FIG. 5 is a manufacturing process diagram of the avalanche photodiode according to the first embodiment of the present invention.
【図6】本発明の第1の実施例のアバランシェフォトダ
イオードの製造工程図FIG. 6 is a manufacturing process diagram of the avalanche photodiode according to the first embodiment of the present invention.
【図7】本発明の第1の実施例のアバランシェフォトダ
イオードの製造工程図FIG. 7 is a manufacturing process diagram of the avalanche photodiode according to the first embodiment of the present invention.
【図8】本発明の第1の実施例のアバランシェフォトダ
イオードの製造工程図FIG. 8 is a manufacturing process diagram of the avalanche photodiode according to the first embodiment of the present invention.
【図9】本発明の第1の実施例のアバランシェフォトダ
イオードの製造工程図FIG. 9 is a manufacturing process diagram of the avalanche photodiode according to the first embodiment of the present invention.
【図10】本発明の第1の実施例のアバランシェフォト
ダイオードの印加電圧と増倍率との関係を示す図FIG. 10 is a diagram showing the relationship between the applied voltage and the multiplication factor of the avalanche photodiode according to the first embodiment of the present invention.
【図11】本発明の第1の実施例のアバランシェフォト
ダイオードの印加電圧と暗電流との関係を示す図FIG. 11 is a diagram illustrating a relationship between an applied voltage and a dark current of the avalanche photodiode according to the first embodiment of the present invention.
【図12】本発明の第2の実施例のアバランシェフォト
ダイオードの製造工程図FIG. 12 is a manufacturing process diagram of the avalanche photodiode according to the second embodiment of the present invention.
【図13】本発明の第2の実施例のアバランシェフォト
ダイオードの製造工程図FIG. 13 is a manufacturing process diagram of the avalanche photodiode according to the second embodiment of the present invention.
【図14】本発明の第2の実施例のアバランシェフォト
ダイオードの製造工程図FIG. 14 is a manufacturing process diagram of the avalanche photodiode according to the second embodiment of the present invention.
【図15】本発明の第2の実施例のアバランシェフォト
ダイオードの製造工程図FIG. 15 is a manufacturing process diagram of the avalanche photodiode according to the second embodiment of the present invention.
【図16】従来例のアバランシェフォトダイオードの製
造工程図FIG. 16 is a manufacturing process diagram of a conventional avalanche photodiode.
【図17】従来例のアバランシェフォトダイオードの製
造工程図FIG. 17 is a manufacturing process diagram of a conventional avalanche photodiode.
【図18】従来例のアバランシェフォトダイオードの製
造工程図FIG. 18 is a manufacturing process diagram of a conventional avalanche photodiode.
【図19】従来例のアバランシェフォトダイオードの製
造工程図FIG. 19 is a manufacturing process diagram of a conventional avalanche photodiode.
1 ガラス基板 2 下部電極 3 正孔注入阻止層 4 井戸層 5 障壁層 6 光吸収層 7 電子注入阻止層 8 上部電極 9 アモルファスシリコン層 10 レーザ光 REFERENCE SIGNS LIST 1 glass substrate 2 lower electrode 3 hole injection blocking layer 4 well layer 5 barrier layer 6 light absorbing layer 7 electron injection blocking layer 8 upper electrode 9 amorphous silicon layer 10 laser light
───────────────────────────────────────────────────── フロントページの続き (72)発明者 経塚 信也 神奈川県足柄上郡中井町境430 グリーン テクなかい 富士ゼロックス株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shinya Kyozuka 430 Sakai Nakai-cho, Ashigara-gun, Kanagawa Green Tech Nakai Inside Fuji Xerox Co., Ltd.
Claims (4)
る井戸層と結晶半導体薄膜からなる障壁層とを積層して
なる増倍層を具備してなる半導体受光素子の製造方法に
おいて、 前記増倍層の形成工程が、 十分な膜厚の第1のアモルファス半導体薄膜を成膜し、
アニールにより前記第1のアモルファス半導体薄膜を結
晶化し、第1の結晶半導体薄膜を形成する工程と、 前記第1のアモルファス半導体薄膜と同一材料からなり
前記第1のアモルファス半導体薄膜よりも薄い第2のア
モルファス半導体薄膜を成膜する工程と、 この上層に
前記結晶半導体薄膜からなる障壁層を成膜する工程と、
前記第2のアモルファス半導体薄膜に、前記第1の結晶
半導体薄膜を核として再結晶化する程度のエネルギーを
付与して結晶化し第2の結晶半導体薄膜を形成する工程
とを含むことを特徴とする半導体受光素子の製造方法。1. A method for manufacturing a semiconductor light receiving element comprising a multiplication layer formed by laminating a well layer made of a crystalline semiconductor thin film and a barrier layer made of a crystalline semiconductor thin film between a pair of electrodes, The step of forming the multiplication layer forms a first amorphous semiconductor thin film having a sufficient thickness,
Crystallizing the first amorphous semiconductor thin film by annealing to form a first crystalline semiconductor thin film; and a second thin film made of the same material as the first amorphous semiconductor thin film and thinner than the first amorphous semiconductor thin film. A step of forming an amorphous semiconductor thin film, and a step of forming a barrier layer made of the crystalline semiconductor thin film thereon.
Applying a degree of energy to the second amorphous semiconductor thin film for recrystallization with the first crystalline semiconductor thin film as a nucleus to form a second crystalline semiconductor thin film. A method for manufacturing a semiconductor light receiving element.
薄膜はアモルファスシリコンであり、 前記1および第2の結晶半導体薄膜は多結晶シリコンで
あり、 前記障壁層は炭化シリコンであることを特徴とする請求
項1記載の半導体受光素子の製造方法。2. The semiconductor device according to claim 1, wherein said first and second amorphous semiconductor thin films are amorphous silicon, said first and second crystalline semiconductor thin films are polycrystalline silicon, and said barrier layer is silicon carbide. Item 2. A method for manufacturing a semiconductor light receiving element according to Item 1.
壁層とは、真空を破ることなく、連続的に成膜されるこ
とを特徴とする請求項1記載の半導体受光素子の製造方
法。3. The method according to claim 1, wherein the second amorphous semiconductor thin film and the barrier layer are continuously formed without breaking vacuum.
ニールする工程はレーザ光を用いたアニール工程である
ことを特徴とする請求項1記載の半導体受光素子の製造
方法。4. The method according to claim 1, wherein the step of annealing the second amorphous semiconductor thin film is an annealing step using a laser beam.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8220191A JPH1065205A (en) | 1996-08-21 | 1996-08-21 | Fabrication of semiconductor light-receiving element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8220191A JPH1065205A (en) | 1996-08-21 | 1996-08-21 | Fabrication of semiconductor light-receiving element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1065205A true JPH1065205A (en) | 1998-03-06 |
Family
ID=16747317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8220191A Pending JPH1065205A (en) | 1996-08-21 | 1996-08-21 | Fabrication of semiconductor light-receiving element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1065205A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004006487A (en) * | 2002-05-31 | 2004-01-08 | Sharp Corp | Method of forming crystalline thin film, device for manufacturing crystalline thin film, thin film transistor, and photoelectric conversion element |
US6852609B2 (en) * | 1999-12-31 | 2005-02-08 | Lg.Philips Lcd Co., Ltd. | Method of forming a polycrystalline silicon layer |
CN100375231C (en) * | 2003-12-25 | 2008-03-12 | 株式会社日立显示器 | Display device and method for manufacturing the same |
JP2011504661A (en) * | 2007-11-21 | 2011-02-10 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | Preparation system and method for preparing epitaxially oriented thick films |
CN110199376A (en) * | 2016-12-06 | 2019-09-03 | 澳大利亚国立大学 | Solar battery manufacture |
CN111979524A (en) * | 2020-08-19 | 2020-11-24 | 福建省晋华集成电路有限公司 | Polycrystalline silicon layer forming method, polycrystalline silicon layer and semiconductor structure |
-
1996
- 1996-08-21 JP JP8220191A patent/JPH1065205A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6852609B2 (en) * | 1999-12-31 | 2005-02-08 | Lg.Philips Lcd Co., Ltd. | Method of forming a polycrystalline silicon layer |
US7091112B2 (en) * | 1999-12-31 | 2006-08-15 | Lg.Philips Lcd Co., Ltd. | Method of forming a polycrystalline silicon layer |
US7208696B2 (en) | 1999-12-31 | 2007-04-24 | Lg.Philips Lcd Co., Ltd | Method of forming a polycrystalline silicon layer |
JP2004006487A (en) * | 2002-05-31 | 2004-01-08 | Sharp Corp | Method of forming crystalline thin film, device for manufacturing crystalline thin film, thin film transistor, and photoelectric conversion element |
CN100375231C (en) * | 2003-12-25 | 2008-03-12 | 株式会社日立显示器 | Display device and method for manufacturing the same |
JP2011504661A (en) * | 2007-11-21 | 2011-02-10 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | Preparation system and method for preparing epitaxially oriented thick films |
CN110199376A (en) * | 2016-12-06 | 2019-09-03 | 澳大利亚国立大学 | Solar battery manufacture |
CN111979524A (en) * | 2020-08-19 | 2020-11-24 | 福建省晋华集成电路有限公司 | Polycrystalline silicon layer forming method, polycrystalline silicon layer and semiconductor structure |
CN111979524B (en) * | 2020-08-19 | 2021-12-14 | 福建省晋华集成电路有限公司 | Polycrystalline silicon layer forming method, polycrystalline silicon layer and semiconductor structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4106397B2 (en) | Method for manufacturing light or radiation detector | |
JP3589954B2 (en) | Electromagnetic wave detector, image detector, and method of manufacturing electromagnetic wave detector | |
US5235195A (en) | Solid state electromagnetic radiation detector with planarization layer | |
US6262421B1 (en) | Solid state radiation detector for x-ray imaging | |
USRE39393E1 (en) | Device for reading an image having a common semiconductor layer | |
US5847418A (en) | Semiconductor photo detector containing crystalline amplification layer | |
FR2488013A1 (en) | ACTIVE MATRIX MATRIX DEVICE | |
JP4269653B2 (en) | Manufacturing method of radiation detector | |
CN104637962A (en) | Image sensor and manufacturing method thereof | |
WO2009101670A1 (en) | Method for manufacturing radiation detector, radiation detector, and radiation image pickup device | |
US10483417B2 (en) | Capacitive infrared photodetector comprising a quantum dot layer | |
WO2006076788A1 (en) | Dark current reduction in metal/a-se/metal structures for application as an x-ray photoconductor layer in digital image detectors | |
EP2162924B1 (en) | Semiconductor device structure and method of manufacture thereof | |
JP2005101193A (en) | Radiation detector | |
JPH1065205A (en) | Fabrication of semiconductor light-receiving element | |
JP2006186118A (en) | Solid-state imaging element, manufacturing method thereof, and imaging device | |
JP5567671B2 (en) | Manufacturing method of radiation detector | |
JPH1065204A (en) | Manufacture of semiconductor photodetector | |
JPH1065206A (en) | Manufacture of semiconductor light receiving element | |
JP3267375B2 (en) | Solid-state imaging device | |
JP2013178098A (en) | Radiation detector and method for manufacturing the same | |
WO2010103802A1 (en) | Semiconductor device and method for manufacturing same | |
JPH1070303A (en) | Semiconductor photodetector | |
JPH1041538A (en) | Semiconductor light receiving device and method for driving the semiconductor light receiving element | |
JP5621919B2 (en) | Radiation detector manufacturing method and radiation detector |