Nothing Special   »   [go: up one dir, main page]

KR100617470B1 - 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및그 제조방법 - Google Patents

탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및그 제조방법 Download PDF

Info

Publication number
KR100617470B1
KR100617470B1 KR1020040045211A KR20040045211A KR100617470B1 KR 100617470 B1 KR100617470 B1 KR 100617470B1 KR 1020040045211 A KR1020040045211 A KR 1020040045211A KR 20040045211 A KR20040045211 A KR 20040045211A KR 100617470 B1 KR100617470 B1 KR 100617470B1
Authority
KR
South Korea
Prior art keywords
cantilever
probe
carbon nanotube
atomic force
force microscope
Prior art date
Application number
KR1020040045211A
Other languages
English (en)
Other versions
KR20050120024A (ko
Inventor
서문석
신진국
이철승
김성현
최영진
이경일
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020040045211A priority Critical patent/KR100617470B1/ko
Publication of KR20050120024A publication Critical patent/KR20050120024A/ko
Application granted granted Critical
Publication of KR100617470B1 publication Critical patent/KR100617470B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01QSCANNING-PROBE TECHNIQUES OR APPARATUS; APPLICATIONS OF SCANNING-PROBE TECHNIQUES, e.g. SCANNING PROBE MICROSCOPY [SPM]
    • G01Q60/00Particular types of SPM [Scanning Probe Microscopy] or microscopes; Essential components thereof
    • G01Q60/24AFM [Atomic Force Microscopy] or apparatus therefor, e.g. AFM probes
    • G01Q60/38Probes, their manufacture, or their related instrumentation, e.g. holders
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Radiology & Medical Imaging (AREA)
  • Ceramic Engineering (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

본 발명은 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및 그 제조방법에 관한 것으로, 보다 자세하게는 배치 프로세스를 통해 전계효과 트랜지스터의 채널 영역에 정확히 수직 배양된 탄소 나노튜브가 형성된 탐침을 포함하는 캔틸레버를 제공함으로써 테라 비트급 탐침형 정보 저장 장치에 사용할 수 있고 정보의 센싱 능력을 향상시키면서 생산 제조원가를 낮추는 탄소나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및 그 제조방법에 관한 것이다.
본 발명의 상기 목적은 (a) 캔틸레버 지지대의 상부에 탐침을 형성하는 단계; (b) 상기 캔틸레버 지지대의 상부에 다층막 형성후, 2회에 걸친 패턴 형성 및 불순물 주입으로 전계효과 트랜지스터의 채널 영역에 탐침이 위치하며 탐침의 양측 경사면에 소스 및 드레인 영역이 형성되도록 캔틸레버 아암을 형성하는 단계; (c) 상기 기판 상부에 포토레지스트를 도포하고 애싱하여 탐침의 첨두부를 노출시키는 단계; (d) 상기 포토레지스트의 상부에 금속막을 형성하고 상기 포토레지스트를 제거하여 탐침의 첨두부에만 금속막을 남기는 단계; (e) 상기 금속막을 열처리한 후에 구형으로 변형하여 금속구를 형성하는 단계; (f) 상기 탐침의 첨두부에 탄소 나노튜브를 수직으로 배양시키는 단계; 및 (g) 상기 캔틸레버 아암의 일부를 제거하여 캔틸레버 아암을 부상시키는 단계를 포함하는 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 제조방법에 의해 달성된다.
따라서, 본 발명의 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및 그 제조방법은 배치 프로세스를 통해 전계효과 트랜지스터의 채널 영역에 정확히 수직 배양된 탄소 나노튜브가 형성된 탐침을 포함하는 캔틸레버를 제공함으로써 테라 비트급 탐침형 정보 저장 장치에 사용할 수 있고 정보의 센싱 능력을 향상시키면서 생산 제조원가를 낮추는 효과가 있다.
탄소 나노튜브, 원자간력, 현미경, 캔틸레버, 수직, 배양

Description

탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및 그 제조방법{AFM cantilever having a carbon nanotube transistor and method for manufacturing the same}
도 1a 내지 1h는 본 발명에 따른 수직 종횡비가 큰 원자력 현미경용 캔틸레버의 제조방법의 일부 공정도.
도 2는 도 1h의 평면도.
도 3a 내지 3d는 도 2의 A-A'선 단면으로, 도 1h 이후의 극소 채널을 형성하기 위한 일부 공정도를 도시한 도면.
도 4는 도 3e 공정이 완료된 상태의 평면도.
도 5a와 5b는 도 3e의 이후 공정을 평면도로 도시한 도면.
도 6은 도 5b의 'K'의 확대도.
도 7a 내지 도 7f는 탄소 나노튜브 탐침을 형성하기 위한 공정 단면도.
도 8a 내지 도 7d는 본 발명에 의한 캔틸레버 모양 형성 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
110,130 : 실리콘층 120,141,142,151,152 : 절연막
131a,204,300 : 탐침 153 : 폴리실리콘층
154 : 포토레지스트막 157,161 : 마스크 패턴
171 : 채널영역 191 : 불순물 도핑영역
203 : 채널 210 : 소스
220 : 드레인 330 : 카본팁
본 발명은 탄소 나노튜브(Carbon nanotube) 트랜지스터 원자간력 현미경 캔틸레버 및 그 제조방법에 관한 것으로, 보다 자세하게는 배치 프로세스를 통해 전계효과 트랜지스터(FET)의 채널 영역에 정확히 수직 배양된 탄소 나노튜브가 형성된 탐침을 포함하는 캔틸레버를 제공함으로써 테라 비트급 탐침형 정보 저장 장치에 사용할 수 있고 정보의 센싱 능력을 향상시키면서 생산 제조원가를 낮추는 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및 그 제조방법에 관한 것이다.
현대의 전자 산업은 점점 더 고밀도화, 고집적화되어 가고 있다. 따라서, 이러한 고밀도화, 고집적화에 대응하기 위한 소자 크기가 갈수록 미세해져 이를 측정 분석할 수 있는 기기의 개발이 더욱 증대되어 왔다. 표면구조 파악에 널리 이용되고 있는 기존의 주사 전자 현미경(SEM : Scanning Electron Microscope)은 최적의 조건일 경우 약 수십 nm 정도의 해상도를 얻을 수 있으나, 보다 미세한 영역에서의 정보는 제공할 수 없는 단점이 있다. 한편, 얇은 시료를 투과하는 전자선을 측정하여 상(Image)을 얻는 투과 전자 현미경(TEM : Transmission Electron Microscope)은 수 Å 정도의 해상도를 얻을 수 있으나, 시편을 준비하는 과정이 까다로우며, 응용범위도 극히 제한되어 있다는 단점이 있다.
따라서, 물질표면의 구조에 대한 입체적인 정보뿐만 아니라 Å 단위까지의 표면의 원자배치까지도 파악할 수 있는 방법이 개발되고 있으며 그 대표적인 것으로 주사 터널링 현미경(STM : Scanning Tunneling Microscope)과 원자간력 현미경(AFM : Atomic Force Microscope)으로 대표되는 스캐닝 프로브 마이크로스코프(Scanning Probe Microscope, 이하 SPM)가 있다. 일반적으로, 탐침(Probe)을 스캐닝하는 방식으로 여러 종류의 물리량을 측정할 수 있는 다양한 형태의 현미경을 SPM이라 한다.
탄소 나노튜브는 길이가 수십 ~ 수백 ㎛, 직경이 수 nm 정도 밖에 되지 않아 SPM의 탐침으로 사용되기에 적당한 구조를 가지고 있으며 그 어느 탐침보다도 높은 해상도를 얻을 수 있으며 테라 비트급 탐침형 정보 저장 장치에 적용하기가 용이하다. 1996년 Stanford 대학의 Dai 그룹이 기존의 SPM 탐침에 탄소 나노튜브를 기계적으로 연결시켜 탄소 나노튜브 원자간력 현미경 탐침을 만드는데 성공한(H. Dai et al. Nature 384, 147(1996)) 이래 탄소 나노튜브를 원자간력 현미경 캔틸레버에 올리는 다양한 방법이 시도되고 있다.
그 대표적인 방법은 탄소 나노튜브를 형성하고 원자간력 현미경을 이용하여 탄소 나노튜브와 캔틸레버 사이에 일정 전압을 인가하여 붙이는 방식과 전자 현미 경 장치 안에서 탐침부에 붙이는 방식이 대표적이다. 또한, 공정상에 배치(Batch) 프로세스를 이용하여 한꺼번에 다수의 캔틸레버에 탄소 나노튜브를 성장하는 기술도 개발이 되었다.
대한민국 등록특허 제10-0366701호는 마이크로머시닝 기술을 이용하여 단결정 실리콘 기판을 양쪽 경사면을 식각하여 막대모양의 탐침을 형성하고, 탐침 끝부분의 V자형 탐침의 중앙 첨두부를 포함한 경사면에 제 1 불순물을 도핑하여 채널영역을 형성한 후, 탐침 끝부분의 V자형 탐침의 양쪽 경사면에 제 2 불순물을 도핑하여 소스 및 드레인을 형성하여, 캔틸레버의 선단부에 전계 효과 트랜지스터 채널이 형성된 디바이스를 측정헤드에 올린 형태의 캔틸레버 탐침을 개시하고 있다.
기본적인 동작 원리는 소스와 드레인이 형성된 캔틸레버를 절연체가 형성된 시료에 수직으로 부착시킨 후 소스에 전압을 가하면 시료 표면의 전하 분포에 따라 드레인에 흐르는 전류의 양이 변한다는 것이다. 제작된 소자의 특성을 측정한 결과 일반적인 MOSFET(Metal Oxide Semiconductor Field Effect Transistor) 디바이스 특성을 보여주었으나, 이를 이용하여 실제로 표면 전하 분포를 읽은 예는 없었다.
대한민국 공개특허 제2003-0041725호는 일반적인 원자간력 현미경 캔틸레버로 작동할 수 있는 형태로 개량하고 마이크로머시닝 기술에 반도체 소자 제작 공정을 응용하여 소스와 드레인 사이의 유효 채널 길이를 줄임으로써 감도를 높일 수 있는 원자간력 현미경용 캔틸레버 탐침을 개시하고 있다. 또한, 한 몸체에 여러 개의 캔틸레버가 존재할 수 있는 어레이 타입으로 구성이 가능하게 되었다. 제작된 소자의 특성 곡선은 상기 특허 제10-0366701호의 경우보다 개선됨을 보여주었다.
대한민국 공개특허 제2003-0041726호는 대한민국 공개특허 제2003-0041725호와 대한민국 등록특허 제10-0366701호에서는 만들 수 없었던 뾰족한 팁을 형성하여 보다 국부적인 영역에서도 시료 표면의 전하 분포를 읽을 수 있는 원자간력 현미경용 고해상도 캔틸레버 탐침을 개시하고 있다.
종래의 캔틸레버에 탄소 나노튜브를 형성하는 방법 중에 개별 캔틸레버와 기판에 있는 탄소 나노튜브와의 전압차이를 이용한 방법은 단일 탐침만을 위한 경우는 별 문제는 없지만, 한꺼번에 많은 수의 작업을 할 수 없는 문제점을 가지고 있어서 생산성이 매우 떨어진다. 또한 전자 현미경 안에서 캔틸레버에 붙이는 방식 역시 고가의 장비를 사용하여 이러한 작업을 수행하기 때문에 생산비도 많이 들고, 표면에 형성된 탄소 나노튜브와 캔틸레버 사이의 전압에 의해 붙이는 방식과 마찬가지로 생산성이 매우 떨어지는 문제를 갖게 된다. 반면 공정상에 배치 프로세스를 이용한 방법의 경우 캔틸레버의 뾰족한 탐침 부분에 정확히 수직으로 탄소 나노튜브가 수직 배양되지 못하는 문제를 가지고 있다.
대한민국 공개특허 제2003-0041726호에 제시된 캔틸레버 탐침은 대한민국 등록특허 제10-0366701호의 경우와 대한민국 공개특허 제2003-0041725호의 경우와 다르게 뾰족한 팁이 존재하며, 병렬 방식의 캔틸레버 제작도 용이함을 보였다. 이를 이용하여 시료 표면의 전하 분포를 측정한 결과 200 ~ 300 nm의 해상도가 가능하였으나 아직 테라비트급 탐침형 정보저장장치에 사용하기에는 미흡한 수준이다.
테라비트급 탐침형 정보저장장치에 사용하기 위해서는 반드시 테라비트급에 대응할 수 있도록 팁의 끝이 날카로워야할 뿐 아니라 소자의 감도 및 안정성을 높 이기 위해서 소스 영역과 드레인 영역 사이의 유효 채널 길이를 정확하게 100 nm 이하로 줄여야 한다. 또한 기본적으로 병렬 구조를 만들 수 있어야 한다.
대한민국 공개특허 제2003-0041726호에 제안된 기술은 유효 채널 길이를 줄이기 위하여 전자빔 리소그래피 기술을 적용할 수 있다. 소스와 드레인 부분을 전자빔 리소그래피 방법으로 먼저 형성하고 팁을 형성한 후 캔틸레버 모양으로 식각하는 공정을 거쳐 전계 효과 트랜지스터 구조를 만들 수 있다. 하지만, 이러한 공정 방법을 실시하면 먼저 형성된 소스와 드레인 영역의 불순물 도핑 부분이 후속 공정을 진행하면서 식각되어 없어지는 문제와 팁 모양을 형성하기 위해 식각 후 산화막 공정을 거치는 동안 처음 전자빔 리소그래피 방법으로 형성된 채널의 길이가 아주 좁아지거나 소스와 드레인 영역이 붙는 문제를 가진다.
이러한 문제를 해결하기 위해 대한민국 공개특허 제2003-0041726호는 마이크로머시닝 공정을 실시하고 전자빔 리소그래피를 실시하는 방법을 제시하였다. 하지만 전자빔 리소그래피 방법은 평면상이나 단차가 아주 작은 수십 nm의 단차에서만 정확한 패턴을 형성할 수 있어서 전계 효과 트랜지스터가 내장된 캔틸레버 탐침의 공정처럼 단차가 수 마이크로미터 정도인 곳에서는 현재의 기술로는 불가능하다. 수 마이크로미터의 단차를 완전히 메우고 CMP 방법을 사용하여 평탄화 작업을 거친 후 전자빔 리소그래피 방법을 사용할 수 있다. 하지만 이 경우에는 전자빔 리소그래피는 할 수 있어도 그 후 소스와 드레인 영역을 오픈하기 위한 후속 공정에서 실제 채널이 되는 부분에서의 절연체 막의 두께와 열린 영역의 절연체 막 두께가 아주 심하게 다르기 때문에 후속 공정에서 유효 채널 길이를 얻는 것은 사실상 불가 능하다.
상기와 같은 종래기술에서 제시된 트랜지스터의 경우 드레인에서 검출되는 전류신호의 양이 나노 암페어 이하이므로, 증폭을 하는 경우일지라도 신호대 잡음비가 불량하여 극미세 표면 전하 분포를 측정하기 어려우므로 적용 분야에 한계를 가지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 배치 프로세스를 통해 전계효과 트랜지스터의 채널 영역에 정확히 수직 배양된 탄소 나노튜브가 형성된 탐침을 포함하는 캔틸레버를 제공함으로써 테라 비트급 탐침형 정보 저장 장치에 사용할 수 있고 정보의 센싱 능력을 향상시키면서 생산 제조원가를 낮추는 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및 그 제조방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 캔틸레버 지지대; 상기 캔틸레버 지지대상에 위치하며 일측이 부상된 캔틸레버 아암; 상기 캔틸레버 아암 선단에 위치한 탐침; 상기 탐침 하부의 캔틸레버 아암에 형성된 채널; 상기 채널의 양측면에 각각 형성된 소스 및 드레인; 상기 탐침의 첨두부에 수직 배양된 탄소 나노튜브; 및 상기 탄소 나노튜브의 끝단에 위치한 금속구를 포함하여 이루어지는 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버에 의해 달성된다.
본 발명의 상기 다른 목적은 (a) 캔틸레버 지지대의 상부에 탐침을 형성하는 단계; (b) 상기 캔틸레버 지지대의 상부에 다층막 형성후, 2회에 걸친 패턴 형성 및 불순물 주입으로 전계효과 트랜지스터의 채널 영역에 탐침이 위치하며 탐침의 양측 경사면에 소스 및 드레인 영역이 형성되도록 캔틸레버 아암을 형성하는 단계; (c) 상기 탐침이 형성된 상기 캔틸레버 전면에 포토레지스트를 도포하고 애싱하여 탐침의 첨두부를 노출시키는 단계; (d) 상기 포토레지스트의 상부에 금속막을 형성하고 상기 포토레지스트를 제거하여 탐침의 첨두부에만 금속막을 남기는 단계; (e) 상기 금속막을 열처리한 후에 구형으로 변형하여 금속구를 형성하는 단계; (f) 상기 탐침의 첨두부에 탄소 나노튜브를 수직으로 배양시키는 단계; 및 (g) 상기 캔틸레버 아암의 일부를 제거하여 캔틸레버 아암을 부상시키는 단계를 포함하는 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 제조방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1a 내지 1h는 본 발명에 따른 탄소 나노튜브 트랜지스터 원자간력 현미경 탐침 제조방법의 일부 공정도이다.
먼저, 도 1a에 도시된 바와 같이, 제 1 실리콘층(110), 제 1 절연막(120)과 제 2 실리콘층(130)이 순차적으로 적층된 실리콘-온-절연체(SOI : Silicon on Insulator) 기판의 상, 하부 각각에 제 1 상, 하부 절연막(141,142)을 형성한다. 상기 절연막(141, 142)은, 예를 들어 실리콘 산화막으로서 물을 이용한 습식산화 공정을 통해 약 1 ㎛의 두께로 형성한다.
다음, 도 1b에 도시된 바와 같이, 상기 제 1 상부 절연막(141)의 상부에 포토레지스트를 도포한 후 노광, 현상 공정을 거쳐 탐침을 형성하기 위한 포토레지스트 도트(Dot) 패턴(145)을 형성한다.
다음, 도 1c에 도시된 바와 같이, 상기 포토레지스트 도트 패턴(145)으로 마스킹되지 않은 부분의 제 1 상부 절연막(141)을 제거하여 탐침을 형성하기 위한 제 1 상부 절연막 도트 패턴(142)을 형성하고 상기 포토레지스트 도트 패턴(145)을 제거한다. 이후, 상기 탐침을 형성하기 위한 제 1 상부 절연막 도트 패턴(142)으로 마스킹하여 제 2 실리콘층(130)의 일부를 식각하여 실리콘층으로 이루어진 제 1 실리콘 도트 패턴(131)을 형성한다.
다음, 도 1d에 도시된 바와 같이, 상기 탐침을 형성하기 위한 제 1 상부 절연막 도트 패턴(142)을 제거하고 상기 제 2 실리콘층(130) 상부에 열산화막을 형성한 후 습식 식각 공정으로 상기 열산화막을 제거하여 남아있는 제 2 실리콘층(130) 상부에 뾰족한 형상의 탐침(131a)을 형성한다. 여기서 상기 탐침(131a)은 습식 식각을 사용할 경우 피라미드 형태로 이루어지며, 플라즈마 식각 방법을 사용할 경우 콘(Cone) 형태가 바람직하다.
다음, 도 1e에 도시된 바와 같이, 상기 탐침(131a)과 상기 남아있는 제 2 실리콘층(130)의 상부에 제 2 절연막(151), 제 3 절연막(152), 폴리실리콘층(153)과 포토레지스트(154)를 순차적으로 적층하고, 사진식각공정을 수행하여 상기 포토레 지스트(154)를 제거하여 원자간력 현미경용 캔틸레버의 제 1 마스크 패턴(157)을 상기 폴리실리콘층(153) 상부에 형성한다.
여기서, 상기 제 2 절연막과 제 3 절연막(151,152)은 상호 이종물질로 이루어지며, 상기 제 2 절연막과 제 3 절연막(151,152) 각각은 실리콘 질화막(SiN막)과 TEOS(Tetraethoxysilane) 산화막 중 어느 하나로 형성하는 것이 바람직하다. 본 발명의 실시예 에서는, 상기 제 2 절연막(151)은 저 스트레스(Low stress)를 갖는 실리콘 질화막으로 형성하였고, 상기 제 3 절연막(152)은 TEOS 산화막으로 형성하였다. 이때, 상기 실리콘 질화막은 사일렌(SiH4)과 암모니아를 적절히 조합하여 형성함으로써 저 스트레스를 갖는 막이 되도록 한다.
다음, 도 1f에 도시된 바와 같이, 상기 포토레지스트(154)로 이루어진 원자간력 현미경용 캔틸레버 제 1 마스크 패턴(157)으로 마스킹하여, 폴리실리콘층(153)에서 제 2 절연막(151)까지 식각하여 상기 제 2 실리콘층(130) 상부에 원자간력 현미경용 캔틸레버 아암 마스크 패턴(161)을 형성한다.
다음, 도 1g에 도시된 바와 같이, 상기 제 2 실리콘층(130)에 불순물을 주입한다. 상기 캔틸레버 아암 마스크 패턴(161)으로 마스킹하여 불순물을 주입함으로써 본 발명에 따른 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버의 소스와 드레인을 형성한다.
이때, 불순물 농도가 대략 2×1014cm-2가 되도록, 180 keV 에너지로 이온 주입(Ion implantation) 공정을 수행하여 불순물을 주입한 후, 열처리를 실시한다. 즉, 상기 원자간력 현미경 캔틸레버 아암 마스크 패턴(161) 하부는 불순물 주입이 되지 않고, 노출된 제 2 실리콘층(130)에만 불순물이 주입되어, n+ 또는 p+의 소스 및 드레인 영역을 구현한다. 여기서, 전술된 SOI 기판의 제 2 실리콘층에 P형 불순물이 도핑되어 있으면, N형 불순물을 주입하고, 제 2 실리콘층에 N형 불순물이 도핑되어 있으면, P형 불순물을 주입한다.
도 2는 도 1g의 평면도로서, 상기 제 2 실리콘층(130) 상부에는 원자간력 현미경용 캔틸레버 아암 마스크 패턴(161)이 형성되어 있고, 노출된 제 2 실리콘층은 불순물이 도핑된 영역(191)으로 존재하게 된다.
도 3a 내지 3d는 도 2의 A-A'선 단면으로, 도 1g 이후의 트랜지스터의 극소 채널을 형성하기 위한 일부 공정도를 도시한 도면으로서, 도 3a는 도 1g의 단면도이며, 도 2의 a영역의 단면을 도시한 것이다.
먼저, 도 3b에 도시된 바와 같이, TEOS 산화막으로 이루어진 제 3 절연막(152)의 측면 일부를 습식식각으로 제거한다. 이때, 습식식각 용액은 희석된 HF 용액을 사용한다.
다음, 도 3c에 도시된 바와 같이, 상기 폴리실리콘층(153)을 제거한다.
다음, 도 3d와 같이, 저 스트레스 질화막으로 이루어진 제 2 절연막(151)의 측면 일부를 습식식각으로 제거한다. 여기서는, 상기 저 스트레스 질화막만 선택적으로 습식식각하기 위해 H3PO4 용액을 식각 용액으로 사용한다.
TEOS 산화막으로 이루어진 제 2 절연막(151)의 측면 일부를 습식식각으로 제거한다. 여기서는, 상기 TEOS 산화막만 선택적으로 습식식각하기 위해 희석된 HF 용액을 식각 용액으로 사용한다.
다음, 상기 제 3 절연막(152)을 제거하면, 도 3e와 같이, 상기 제 2 실리콘층(130) 상부에 채널을 형성하기 위한 채널 마스크 패턴으로 사용될 제 2 절연막만 남게 된다.
도 4는 도 3e 공정이 완료된 상태의 평면도로서, 점선 M은 전술된 도 1f의 설명에서, 제 2 실리콘층의 상부에 형성된 원자간력 현미경용 캔틸레버 아암 마스크 패턴(161)의 윤곽선이고, 실선 m은 도 3b에서 도 3e까지 공정을 수행했을 때의 채널을 형성하기 위한 마스크 패턴으로 사용될 제 2 절연막의 윤곽선을 도시한 것이다. 즉, 도 4에 도시된 바와 같이, 채널이 형성되는 영역에서 캔틸레버 아암 마스크 패턴의 폭(d1)보다 채널 마스크 패턴의 폭(d)은 상대적으로 대단히 작아진다.
이와 같이, 본 발명에서는 채널영역을 형성할 때, SOI 기판의 제 2 실리콘층 상부에 상호 이종물질로 이루어진 적어도 둘 이상의 절연막들을 적층하고, 이 적층된 절연막들의 상부에 폴리실리콘층을 형성한 다음, 상기 폴리실리콘층을 제외하고 순차적으로 절연막들의 측면 식각을 수행한 다음, 최종 남은 제 2 실리콘층 상부의 절연막의 폭을 줄여, 결국, 절연막을 마스킹으로 불순물을 주입하면, 소스와 드레인 사이에 100㎚ 이하의 극소채널을 형성할 수 있는 것이다.
도 5a와 5b는 도 3e의 이후 공정을 평면도로 도시한 도면으로서, 도 3e의 공정 다음에, 불순물을 주입한다. 여기서, 상기 불순물의 주입은, 불순물 농도가 대략 1×1016cm-2가 되도록, 70 keV 에너지로 이온 주입 공정을 수행하여 불순물을 주 입하고, 열처리를 실시한다.
이때, 채널 영역(171)에는 제 2 절연막이 형성되어 있어, 제 2 절연막 하부에 불순물 주입이 되지 않아 채널영역을 형성할 수 있고, 노출된 제 2 실리콘층(130)에만 불순물이 주입되며, 도 2의 불순물 도핑 영역(191)은 n+ 또는 p+가 되고, 원자간력 현미경용 캔틸레버 아암 마스크 패턴(161)의 윤곽선인 점선 'M'과 도 3e까지 공정을 수행했을 때의 채널을 형성하기 위한 마스크로 사용될 제 2 절연막의 윤곽선인 실선 'm' 사이의 영역(192)은 n++ 또는 p++가 된다.
이때, 전술된 SOI 기판의 제 2 실리콘층에 P형 불순물이 도핑되어 있으면, N형 불순물을 주입하고, 제 2 실리콘층에 N형 불순물이 도핑되어 있으면, P형 불순물을 주입한다.
그 후, 도 5b와 같이, 제 2 절연막(151)을 제거하고, 포토레지스트를 상기 제 2 실리콘층의 상부에 형성하고, 사진식각공정으로 포토레지스트로 이루어진 캔틸레버 패턴을 형성하고, 이 포토레지스트로 이루어진 캔틸레버 패턴을 마스크로 이용하여 제 2 실리콘층을 제거함으로써, 제 2 실리콘층의 캔틸레버 아암을 형성한다. 여기서, 상기 캔틸레버 아암은 전술된 소스(210), 드레인(220), 채널(203)과 탐침(204)이 포함되어 있어야 한다.
도 6은 도 5b의 'K'의 확대도로서, 캔틸레버의 선단에는 탐침(204)이 형성되어 있고, 이 탐침(204)의 하부에는 채널(203)이 형성되어 있고, 이 채널(203)을 기준으로 좌, 우측부에는 소스(210)와 드레인(220)이 형성되어 있다.
상기 소스(210)와 드레인(220)은 각각 채널(203)에 접하여 n++ 또는 p++ 불 순물이 도핑된 영역(212, 222)이 각각 형성되어 있고, 상기 n++ 또는 p++ 불순물이 도핑된 영역(212, 222)의 각각에 인접하여 n+ 또는 p+ 불순물이 도핑된 영역(211, 221)이 형성되어 있다.
불순물 도핑 후 다른 마스크를 사용하여 포토 공정을 실시한다. 이 공정은 나중에 부상될 캔틸레버 영역에 도 6에서 남아있던 제 2 절연막(151)인 저 스트레스 질화막을 제거하기 위한 것이다. 이때, 캔틸레버가 부착되는 몸체의 일부분에도 질화막이 제거가 됨으로서 이 영역에 금속이 옴 접촉(Ohmic contact)이 되어 신호를 전달 할 수 있게 된다.
도 7a 내지 도 7f는 탄소 나노튜브 탐침을 형성하기 위한 공정 단면도이다.
먼저, 도 7a에 도시된 바와 같이, 탐침이 형성된 기판의 상부면에 포토레지스트(140)를 도포한다. 상기 포토레지스트(140)는 탐침을 모두 덮을 수 있도록 두껍게 도포한다.
다음, 도 7b에 도시된 바와 같이, 상기 포토레지스트를 산소 플라즈마 애싱하여 탐침의 첨두부를 노출시킨다. 상기 애싱은, 예를 들어 PE(Plasma Enhanced) 타입의 애셔를 사용하는 것이 바람직하다.
다음, 도 7c에 도시된 바와 같이, 상기 포토레지스트 상에 금속막(150)을 형성한다. 상기 금속막은 탄소 나노튜브 성장을 용이하게 하는 촉매로서의 역할을 하며 스퍼터링, 진공증착, 졸-겔 등의 방법을 사용한다. 상기 금속막(150)은 철(Fe), 니켈(Ni), 크롬(Cr) 중 어느 하나로 형성하는 것이 바람직하다.
다음, 도 7d에 도시된 바와 같이, 상기 포토레지스트를 제거하여 탐침의 첨 두부에만 금속막(160)이 남도록 한다. 상기 포토레지스트의 제거는, 예를 들어 아세톤 용액을 사용한 리프트 오프 공정을 통해 수행하는 것이 바람직하다.
다음, 도 7e에 도시된 바와 같이, 탐침의 첨두부에 남은 금속막(160)을 구형으로 변형시키기 위한 열처리 공정을 수행한다. 상기 열처리 공정은, 예를 들어 급속열처리(RTP : Rapid Thermal Process)로 수행한다.
다음, 도 7f에 도시된 바와 같이, 탄소 나노튜브(170)를 수직으로 성장시킨다. 상기 탄소 나노튜브의 성장은 열 CVD(Thermal Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition), APCVD(Atmospheric Pressure Chemical Vapor Deposition) 등의 CVD 방법을 사용하는 것이 바람직하다.
그 다음, AZ 4620 포토레지스트막을 적층한 후, 도 1(b)에서 사용한 마스크로 패터닝을 실시한다. 이는 탄소 나노튜브가 후속 공정에서 어떠한 영향을 받지 않도록 하기 위함이다. 탄소 나노튜브의 길에에 따라 포토레지스트막의 두께는 달리 될 수 있다. 탄소 나노튜브가 보호된 후 네거티브 포토레지스트를 이용하여 메탈 패터닝 공정을 실시한다. 이때 메탈 라인등은 캔틸레버의 고유진동수에 영향이 되지 않도록 되도록이면 캔틸레버 몸체에 형성되도록 설계하였다. 패터닝이 완료된 후 금속을 코팅하고 리프트 오프 방법을 사용하여 포토레지스트를 제거하면, 탄소 나노튜브에 있던 AZ 4620도 같이 제거 되면서 캔틸레버 몸체에 전극 라인이 형성되게 된다.
그 다음, 상기 캔틸레버의 형상을 갖는 제 1 실리콘층(110)의 하부면을 제거하여, 상기 제 2 실리콘층(130)을 부상시켜 캔틸레버를 만든다.
도 8a 내지 도 8d는 본 발명에 의한 캔틸레버 모양 형성 공정 단면도이다.
도 8a는 상기 메탈라인과 팁을 포함하는 제 2 실리콘층이 제거된 SOI 기판 상부에 AZ 4620 포토레지스트막(900)을 적층한 것이다. 상기 포토레지스트막(900)은 상기 제 1 실리콘층(110)을 식각할 때 상부에 형성된 디바이스를 충분히 보호하기 위한 보호막의 역할을 하게 되며, 전기로를 이용하여 110℃에서 20분, 130℃에서 10분간 열처리를 실시한다.
도 8b는 상기 제 1 실리콘층(110)을 건식 식각한 것이다. 상기 제 1 실리콘층(110) 하부면에 보호막의 역할을 하기 위해 포토레지스트막(910)을 형성한 후 상기 제 1 실리콘층(110)을 건식 식각한다. 만약, 상기 제 1 실리콘층(110)을 습식 식각을 하게 되면 습식 식각에 사용되는 용액에서 충분히 버틸 수 있도록 포토레지스트막을 형성해야 하는데, 후에 이 막을 제거하는 데 문제점이 있다. 또한 습식 식각을 할 경우에는 캔틸레버 칩의 취급시 몸체에 약하게 붙어 있는 캔틸레버 아암이 쉽게 부러질 수 있기 때문에 건식 식각 방법을 이용한다.
도 8c는 상기 도 8b의 공정이 완료된 후의 상태를 측면에서 본 모습이다.
도 8d는 상기 도 8b의 공정이 완료된 후 제 1 절연막을 식각하고 포토레지스트막을 제거하는 것이다. 상기 제 1 절연막(120)을 BHF(Buffered HF)와 초순수가 7:1의 부피비로 혼합된 용액을 이용하여 습식 식각한 후 산소 플라즈마 방법을 이용하여 상기 포토레지스트막(900)을 태워버린다.
이와 같이, 본 발명에서는 100㎚ 이하의 극소 채널이 형성되므로, LDD 구조와 같은 채널과 접한 소스와 드레인 영역에 n++ 또는 p++ 영역을 구비함으로써, 채 널 폭이 좁아짐에 따라 쇼트 채널(Short channel) 효과를 방지할 수 있는 것이다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및 그 제조방법은 배치 프로세스를 통해 전계효과 트랜지스터의 채널 영역에 정확히 수직 배양된 탄소 나노튜브가 형성된 탐침을 포함하는 캔틸레버를 제공함으로써 테라 비트급 탐침형 정보 저장 장치에 사용할 수 있고 정보의 센싱 능력을 향상시키면서 생산 제조원가를 낮추는 효과가 있다.

Claims (13)

  1. 캔틸레버 지지대;
    상기 캔틸레버 지지대상에 위치하며 일측이 부상된 캔틸레버 아암;
    상기 캔틸레버 아암 선단에 위치한 탐침;
    상기 탐침 하부의 캔틸레버 아암에 형성된 채널;
    상기 채널의 양측면에 각각 형성된 소스 및 드레인;
    상기 탐침의 첨두부에 수직 배양된 탄소 나노튜브; 및
    상기 탄소 나노튜브의 끝단에 위치한 금속구
    를 포함하여 구성됨을 특징으로 하는 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버.
  2. 제 1항에 있어서,
    상기 캔틸레버 지지대는 제 1 실리콘층 및 상기 제 1 실리콘층 상부의 제 1 절연막을 포함하여 구성됨을 특징으로 하는 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버.
  3. 삭제
  4. 제 1항에 있어서,
    상기 탐침은 콘형 또는 피라미드 형상을 갖는 것을 특징으로 하는 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버.
  5. 제 1항에 있어서,
    상기 금속구는 철, 니켈, 크롬 중 어느 하나로 구성되는 것을 특징으로 하는 탄소 나노튜브 원자간력 현미경 캔틸레버.
  6. 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 제조방법에 있어서,
    (a) 캔틸레버 지지대의 상부에 탐침을 형성하는 단계;
    (b) 상기 캔틸레버 지지대의 상부에 다층막 형성후, 2회에 걸친 패턴 형성 및 불순물 주입으로 전계효과 트랜지스터의 채널 영역에 탐침이 위치하며 탐침의 양측 경사면에 소스 및 드레인 영역이 형성되도록 캔틸레버 아암을 형성하는 단계;
    (c) 상기 탐침이 형성된 상기 캔틸레버 전면에 포토레지스트를 도포하고 애싱하여 탐침의 첨두부를 노출시키는 단계;
    (d) 상기 포토레지스트의 상부에 금속막을 형성하고 상기 포토레지스트를 제거하여 탐침의 첨두부에만 금속막을 남기는 단계;
    (e) 상기 금속막을 열처리한 후에 구형으로 변형하여 금속구를 형성하는 단계;
    (f) 상기 탐침의 첨두부에 탄소 나노튜브를 수직으로 배양시키는 단계; 및
    (g) 상기 캔틸레버 아암의 일부를 제거하여 캔틸레버 아암을 부상시키는 단계
    를 포함하여 이루어짐을 특징으로 하는 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 제조방법.
  7. 제 6항에 있어서,
    상기 (a) 단계는
    제 1 실리콘층, 제 1 절연막과 제 2 실리콘층이 순차적으로 적층된 SOI 기판의 제 2 실리콘층 상부에 탐침을 형성하기 위한 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴으로 마스킹하여 상기 제 2 실리콘층의 일부를 식각하여 실리콘층으로 이루어진 탐침 형상을 형성하는 단계;
    상기 마스크 패턴을 제거하는 단계; 및
    상기 제 2 실리콘층 상부에 열산화막을 형성하고 습식식각공정으로 상기 열산화막을 제거하여 제 2 실리콘층 상부에 뾰족한 형상의 탐침을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 제조방법.
  8. 제 6항에 있어서,
    상기 (b) 단계는
    상기 탐침을 포함하여 상기 캔틸레버 지지대의 상부에 제 2 절연막, 제 3 절연막, 폴리실리콘층과 포토레지스트를 순차적으로 적층한 후 폴리실리콘층에서 제 2 절연막까지 식각하여 캔틸레버 아암 마스크 패턴을 형성하는 단계;
    상기 캔틸레버 아암 마스크 패턴으로 마스킹하여 상기 캔틸레버 지지대에 제 1 불순물을 주입하고, 열처리하는 단계;
    상기 캔틸레버 아암 마스크 패턴의 일부를 식각하여 채널 마스크 패턴을 형성하는 단계;
    상기 채널 마스크 패턴으로 마스킹하여 제 2 불순물을 주입하고, 열처리하는 단계; 및
    상기 탐침, 제 1과 제 2 불순물이 주입된 영역들을 포함하는 형상을 갖는 캔틸레버 아암을 형성하는 단계
    를 포함하여 이루어짐을 특징으로 하는 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 제조방법.
  9. 제 6항에 있어서,
    상기 (c) 단계의 애싱은 PE 타입의 애셔를 사용하여 수행하는 것을 특징으로 하는 탄소 나노튜브 원자간력 현미경 캔틸레버 제조방법.
  10. 제 6항에 있어서,
    상기 (d) 및 (e) 단계의 금속막은 철, 니켈, 크롬 중 어느 하나로 구성되는 것을 특징으로 하는 탄소 나노튜브 원자간력 현미경 캔틸레버 제조방법.
  11. 제 6항에 있어서,
    상기 (d) 단계의 포토레지스트 제거는 리프트-오프 공정을 통해 수행함을 특징으로 하는 탄소 나노튜브 원자간력 현미경 캔틸레버 제조방법.
  12. 제 6항에 있어서,
    상기 (e) 단계의 열처리는 급속 열공정으로 수행함을 특징으로 하는 탄소 나노튜브 원자간력 현미경 캔틸레버 제조방법.
  13. 제 6항에 있어서,
    상기 (f) 단계의 상기 탄소 나노튜브 성장은 열 CVD, PECVD, APCVD 중 어느 하나로 수행됨을 특징으로 하는 탄소 나노튜브 원자간력 현미경 캔틸레버 제조방법.
KR1020040045211A 2004-06-18 2004-06-18 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및그 제조방법 KR100617470B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040045211A KR100617470B1 (ko) 2004-06-18 2004-06-18 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040045211A KR100617470B1 (ko) 2004-06-18 2004-06-18 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및그 제조방법

Publications (2)

Publication Number Publication Date
KR20050120024A KR20050120024A (ko) 2005-12-22
KR100617470B1 true KR100617470B1 (ko) 2006-08-29

Family

ID=37292606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040045211A KR100617470B1 (ko) 2004-06-18 2004-06-18 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및그 제조방법

Country Status (1)

Country Link
KR (1) KR100617470B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745755B1 (ko) * 2006-01-04 2007-08-02 삼성전자주식회사 탄소나노튜브 프로브팁의 제조방법
JP4660726B2 (ja) * 2006-03-16 2011-03-30 セイコーインスツル株式会社 カンチレバー及びカンチレバーの製造方法
CN112147373A (zh) * 2020-10-30 2020-12-29 上海华力微电子有限公司 透射电子显微镜样品及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146016A (ja) * 1994-11-18 1996-06-07 Olympus Optical Co Ltd 集積型spmセンサ
JP2001281124A (ja) 2000-03-30 2001-10-10 Seiko Instruments Inc 走査型プローブ顕微鏡用のプローブ
US6346189B1 (en) 1998-08-14 2002-02-12 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotube structures made using catalyst islands
KR100466157B1 (ko) 2001-11-21 2005-01-14 재단법인서울대학교산학협력재단 원자간력 현미경용 단일/멀티 캔틸레버 탐침 및 그의제조방법
KR100466158B1 (ko) 2001-11-21 2005-01-14 재단법인서울대학교산학협력재단 원자간력 현미경용 고해상도 단일/멀티 캔틸레버 탐침 및그의 제조방법
KR20050020050A (ko) * 2003-08-20 2005-03-04 전자부품연구원 원자력 현미경용 전계 효과 트랜지스터 캔틸레버의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08146016A (ja) * 1994-11-18 1996-06-07 Olympus Optical Co Ltd 集積型spmセンサ
US6346189B1 (en) 1998-08-14 2002-02-12 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotube structures made using catalyst islands
JP2001281124A (ja) 2000-03-30 2001-10-10 Seiko Instruments Inc 走査型プローブ顕微鏡用のプローブ
KR100466157B1 (ko) 2001-11-21 2005-01-14 재단법인서울대학교산학협력재단 원자간력 현미경용 단일/멀티 캔틸레버 탐침 및 그의제조방법
KR100466158B1 (ko) 2001-11-21 2005-01-14 재단법인서울대학교산학협력재단 원자간력 현미경용 고해상도 단일/멀티 캔틸레버 탐침 및그의 제조방법
KR20050020050A (ko) * 2003-08-20 2005-03-04 전자부품연구원 원자력 현미경용 전계 효과 트랜지스터 캔틸레버의 제조방법

Also Published As

Publication number Publication date
KR20050120024A (ko) 2005-12-22

Similar Documents

Publication Publication Date Title
JP4526626B2 (ja) 電気特性評価装置
TW471004B (en) High resolution dopant/impurity incorporation in semiconductors via a scanned atomic force probe
KR100771851B1 (ko) 전계 효과 트랜지스터가 내장된 원자간력 현미경 캔틸레버및 그의 제조방법
US6703258B2 (en) Enhanced probe for gathering data from semiconductor devices
US7402736B2 (en) Method of fabricating a probe having a field effect transistor channel structure
JP2011512652A (ja) 原子スケール規模の装置の製造
US7008811B2 (en) Method of fabricating probe for SPM having FET channel structure utilizing self-aligned fabrication
KR100617470B1 (ko) 탄소 나노튜브 트랜지스터 원자간력 현미경 캔틸레버 및그 제조방법
JP4050291B2 (ja) 抵抗性チップを備える半導体探針の製造方法
JP4855255B2 (ja) ナノスケール及び原子スケール装置の製造
KR100696870B1 (ko) 양자점 트랜지스터 원자간력 현미경 캔틸레버 및 그 제조방법
KR100785036B1 (ko) 전기장 쉴드를 구비한 전기장 센서의 제조방법
EP2801831A1 (en) Vertical embedded sensor and process of manufacturing thereof
JP2005308715A (ja) 近接場光プローブの製作方法
KR100695623B1 (ko) 액체에서 사용가능한 고 종횡비 단전자 트랜지스터 구조를갖는 원자간력 현미경 캔틸레버 및 그 제조방법
KR20070012803A (ko) 주사형 프로브 현미경 탐침 및 그 제조 방법 및 주사형프로브 현미경 및 그 사용 방법 및 침상체 및 그 제조 방법및 전자 소자 및 그 제조 방법 및 전하 밀도파 양자 위상현미경 및 전하 밀도파 양자 간섭계
KR100515735B1 (ko) 수직 종횡비가 큰 원자력 현미경용 전계 효과 트랜지스터캔틸레버의 제조 방법
KR100555048B1 (ko) 원자력 현미경용 전계 효과 트랜지스터 캔틸레버의 제조방법
RU2240623C2 (ru) Острийные структуры, приборы на их основе и методы их изготовления
KR100653198B1 (ko) 고주파 소자 검사용 기능성 원자간력 현미경 캔틸레버 및그 제조 방법
KR100515734B1 (ko) 전계 효과 트랜지스터가 내장된 원자력 현미경용캔틸레버의 채널 형성 방법
EP1973179A1 (en) Guiding nanowire growth
Harjee et al. Coaxial tip piezoresistive scanning probes for high-resolution electrical imaging
JP2007052911A (ja) 自己整列されたメタルシールドを備えた抵抗性探針の製造方法
KR100617471B1 (ko) 고종횡비 탐침을 가지는 압전 액츄에이터 캔틸레버 및 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee