CN107123636B - 集成电路装置 - Google Patents
集成电路装置 Download PDFInfo
- Publication number
- CN107123636B CN107123636B CN201610104420.3A CN201610104420A CN107123636B CN 107123636 B CN107123636 B CN 107123636B CN 201610104420 A CN201610104420 A CN 201610104420A CN 107123636 B CN107123636 B CN 107123636B
- Authority
- CN
- China
- Prior art keywords
- pad
- line
- integrated circuit
- wire
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种集成电路装置，包括一传输线，传输线包括一第一接地线和一第一信号线。第一接地线包括一第一垫、一第二垫及一第一接合线，第一接合线为一种打线结构，连接第一垫与第二垫。第一信号线包括一第三垫、一第四垫及一第二接合线，第二接合线为一种打线结构，连接第三垫与第四垫。因此，传输线仅占用少量的集成电路面积，且可提供足够低的特征阻抗。
Description
技术领域
本发明有关于一种集成电路装置，且特别涉及一种集成电路装置中的传输线。
背景技术
普通电缆足以携带低频交流电和声音信号，传输线使用了特殊的结构和阻抗匹配的方法，承载电磁信号以最小的反射和最小的功率损耗到达接收端。大多数传输线的显著特点是它们具有沿其长度方向均匀的横截面尺寸，使得传输线有着一致的阻抗，被称为特征阻抗，从而防止了反射的发生。传输线有多种形态，例如平行线(梯线、双绞线)、同轴电缆、带状线以及微带线。电磁波的频率与波长成反比。当线缆的长度与传输信号的波长相当时，就必须要使用传输线。
集成电路装置中也需使用到传输线，其一般被制作为信号线与接地线平行的共平面波导结构，或信号线被接地线包围的带状线结构。然而，为维持传输线有足够低的特征阻抗，传输线须占据足够大的区域。随着集成电路尺寸制作的越来越小，因越先进工艺，其寄生电容越来越大，于集成电路中设计传输线变得越来越困难。
发明内容
鉴于以上的问题，本发明的一目的在于制作一种集成电路装置的传输线，其不会占用或仅占用少量的集成电路面积，且可提供足够低的特征阻抗。
本发明一实施例提供一种集成电路装置，包括一传输线，传输线包括一第一接地线和一第一信号线。第一接地线包括一第一垫、一第二垫及一第一接合线，其为一种打线结构，连接第一垫与第二垫。第一信号线包括一第三垫、一第四垫及一第二接合线，其为一种打线结构，连接第三垫与第四垫。
本发明一实施例提供一种集成电路装置，包括一传输线，包括一信号线和一接地线，其中信号线与接地线的一者包括一第一垫、一第二垫及一第一接合线，其为一种打线结构，连接第一垫与第二垫，其中信号线与接地线的一另一者包括一顶部金属层，设置在一介电层上。
本发明的有益效果可以在于，本发明实施例传输线的部分或是全部的接地线及/或信号线接采用打线方式的接合线结构，此结构可节省集成电路的传输线所占用的空间，且可实现够低的特征阻抗和与传统芯片传输线较大的Q值。在集成电路尺寸制作用来越小条件下，可增加集成电路设计的变化，使得集成电路装置的特性不因尺寸变小而降低，可减低集成电路设计的困难度，且增加集成电路设计的弹性。此外，本发明采用打线方式的传输线与芯片金属线间具有较少的耦合(coupling)效应。
附图说明
图1显示本发明一实施例集成电路装置的传输线的立体示意图。
图2显示本发明一实施例集成电路装置的传输线的立体示意图。
图3显示本发明一实施例集成电路装置的传输线的立体示意图。
图4显示本发明一实施例集成电路装置的传输线的立体示意图。
图5显示本发明一实施例集成电路装置的传输线的立体示意图。
图6显示本发明一实施例集成电路装置的传输线的立体示意图。
图7显示本发明一实施例集成电路装置的传输线的立体示意图。
图8显示测量得到的电感量和频率的关系图。
图9A显示本发明一实施例集成电路装置的传输线的平面示意图。
图9B显示本发明一实施例集成电路装置的传输线的剖面示意图。
图10A显示本发明一实施例集成电路装置的传输线的平面示意图。
图10B显示本发明一实施例集成电路装置的传输线的剖面示意图。
其中，附图标记说明如下：
102：传输线
104：接地线
106：信号线
108：第一垫
110：第二垫
112：第一接合线
114：第三垫
116：第四垫
118：第二接合线
202：第一接地线
204：第二接地线
206：信号线
208：第一垫
210：第二垫
212：第一接合线
214：第三垫
216：第四垫
218：第二接合线
219：第五垫
220：第六垫
222：第三接合线
302：第一接地线
304：第一信号线
306：第二信号线
308：第二接地线
310：第一垫
312：第二垫
314：第一接合线
316：第三垫
318：第四垫
320：第二接合线
322：第五垫
324：第六垫
326：第三接合线
328：第七垫
330：第八垫
332：第四接合线
402：接地线
404：信号线
406：第一垫
408：第二垫
410：第一接合线
412：第二接合线
414：第四垫
416：第二接合线
502：第一接地线
504：信号线
506：第二接地线
508：第一垫
510：第二垫
512：第一结合线
514：第三垫
516：第四垫
518：第二接合线
520：第五垫
522：第六垫
524：第三接合线
602：接地线
604：信号线
606：第一外部部分
608：第一内部部分
610：第一垫
612：第二垫
614：第一接合线
616：介电层
618：第一导线
620：第二外部部分
622：第二内部部分
624：第三垫
626：第四垫
628：第二接合线
630：第二导线
702：接地线
704：信号线
706：第一外部部分
708：第一内部部分
710：第一垫
712：第一接合线
714：第二垫
716：介电层
718：第一导线
720：第二外部部分
722：第二内部部分
724：第三垫
726：第四垫
728：第二接合线
730：第二导线
902：第一接地线
904：信号线
906：第二接地线
908：第一垫
910：第二垫
912：第一接合线
914：第三垫
916：第四垫
918：第二接合线
920：介电层
922：第一金属层
924：第二金属层
926：第三金属层
928：第四金属层
930：第五金属层
932：第六金属层
1002：信号线
1004：接地线
1006：第一垫
1008：第二垫
1010：第一接合线
1012：第一开口
1013：介电层
1014：第二开口
1016：第一金属层
1018：第二金属层
1020：第三金属层
1022：第四金属层
1024：第五金属层
1026：第六金属层
1028：第一导电连结
1030：第二导电连结
1032：第三导电连结
1034：第四导电连结
1036：第五导电连结
1038：第六导电连结
具体实施方式
以下是通过特定的具体实例来说明本发明所公开有关“集成电路装置的传输线”的实施方式，以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的技术范畴。
本发明公开一种集成电路芯片内部的传输线，鉴于传统集成电路内部的传输线由一层金属层的信号线和数层金属层和导电连结的接地线构成，但为了维持足够低的特征阻抗，且随着集成电路尺寸的微缩，上述型态的传输线会占据集成电路内部相当大的面积，使得集成电路设计上变得相当困难。据此，本发明将集成电路传输线的接地线和信号线两者，或接地线和信号线的其中一者制作成打线结构，其不需占据集成电路的内部区域的面积，使得集成电路设计变的更容易。
(第一实施例)
图1显示本实施例集成电路装置的传输线的立体示意图，如图1所示，传输线包括一接地线104和一信号线106，接地线104包括一第一垫108、一第二垫110和一第一接合线(bonding wire)112，其中第一接合线112为一打线结构，且连接第一垫108与第二垫110。信号线106包括一第三垫114、一第四垫116及一第二接合线118，第二接合线118为一种打线结构，且连接第三垫114与第四垫116。
虽然图1仅显示一包括接地线104和信号线106的GS型态的传输线102，但实际上，集成电路内可包括数个此种传输线102，其是依设计的需求，本发明不特别限定传输线的数量、长度以及大小。比较常使用的最佳长度为500-1500μm，线直径18-25μm以及间距5-15μm。此外，本发明不特别限定于图1的GS型态的传输线。如图2所示，本发明另一实施例亦可以为GSG型态的传输线100，亦即，本实施例的传输线包括两条接地线202、204和一条位于两条接地线202、204间的信号线206。更详细来说，本实施例传输线包括一第一接地线202、一信号线206和一第二接地线204，其中信号线206位于第一接地线202和第二接地线204间。第一接地线202包括一第一垫208、一第二垫210和一第一接合线212，其中第一接合线212为一打线结构，且连接第一垫208与第二垫210。信号线206包括一第三垫214、一第四垫216及一第二接合线218，第二接合线218为一种打线结构，且连接第三垫214与第四垫216。第二接地线204包括一第五垫219、一第六垫220及一第三接合线222，第三接合线222为一种打线结构，且连接第五垫219与第六垫220。
如图3所示，本发明另一实施例亦可以为GSSG型态的传输线，亦即，本实施例的传输线包括两条接地线和两条信号线，信号线位于两条接地线之间。更详细来说，本实施例传输线包括一第一接地线302、一第一信号线304、一第二信号线306和第二接地线308，沿一方向依顺序排列。第一接地线302包括一第一垫310、一第二垫312和一第一接合线314，其中第一接合线314为一打线结构，且连接第一垫310与第二垫312。第一信号线306包括一第三垫316、一第四垫318及一第二接合线320，第二接合线320为一种打线结构，且连接第三垫316与第四垫318。第二接地线308包括一第五垫322、一第六垫324及一第三接合线326，第三接合线326为一种打线结构，且连接第五垫322与第六垫324。第二信号线306包括一第七垫328、一第八垫330及一第四接合线332，第四接合线332为一种打线结构，连接第七垫328与第八垫330。
图1、图2和图3传输线的接地线和信号线平行排列，但本发明不限定于此样态。图4显示本发明另一实施例传输线的立体示意图，如图4所示，本实施例传输线包括一接地线402和一信号线404，其中本实施例的接地线402和信号线404呈纵向排列，使得接地线402的第一垫406和第二垫408，与信号线404的第三垫412和第四垫414位于同一直线上，且第一结合线410和第二接合线412也呈现纵向排列。更详细来说，第一接合线410和第二接合线412并非平行，而呈现上下位的关系。如图4所示，在此信号线404位于接地线402内侧的样态下，第一接合线410大体上位于第二接合线416上方。
图5显示本发明另一实施例传输线的立体示意图，如图5所示，本实施例为GSG型态的传输线，传输线包括一第一接地线502、一信号线504和一第二接地线506，本实施例第一接地线502和信号线504呈纵向排列，第二接地线506与信号线504呈水平排列。更详细来说，第一接地线502的第一垫508和第二垫510，与信号线504的第三垫514和第四垫516位于同一直线上，且第一结合线512和第二接合线518也呈现纵向排列，使得部分的第一接合线512和第二接合线518呈现上下位的关系。第二接地线506的第五垫520与信号线504的第三垫514呈现水平方向设置，第二接地线506的第六垫522与信号线504的第四垫516呈现水平方向设置，第二接地线506的524第三接合线与信号线504的第二接合线518则平行设置。
(第二实施例)
图6显示本实施例传输线的立体示意图，与图1的实施例差异点为，图1实施例传输线的接地线和信号线整体皆采用位于集成电路上的接合线的型态，相较之下，本实施例传输线部分的接地线和部分的信号线采用集成电路位于介电层上的导线的型态，部分采用位于集成电路上方的接合线的型态。
请参照图6，本实施例传输线包括一接地线602和一信号线604，接地线602包括一第一外部部分606和一第一内部部分608，其中第一外部部分606包括一第一垫610、一第二垫612和一第一接合线614，第一接合线614为一种打线结构且连接第一垫610和第二垫612，第一内部部分608为设置在介电层616上的第一导线618。信号线604包括一第二外部部分620和一第二内部部分622，其中第二外部部分620包括一第三垫624、一第四垫626和一第二接合线628，第二接合线628为一种打线结构且连接第三垫624和第四垫626，第二内部部分622为设置在介电层616上的第二导线630。
通过部分的接地线602和部分的信号线604采用集成电路位于介电层616上的导线618、630的型态，部分采用位于集成电路上的接合线614、628的型态，本实施例在集成电路的设计上更具弹性。
图7显示另一实施例传输线的立体示意图，与图6的实施例差异点为，图6的实施例接地线602的第一接合线614与信号线604的第二接合线628平行设置，本实施例接地线的第一接合线与信号线的第二接合线交错设置。更详细来说，如图7所示，本实施例传输线包括一接地线702和一信号线704，接地线702包括一第一外部部分706和一第一内部部分708，其中第一外部部分706包括一第一垫710、一第二垫714和一第一接合线712，第一接合线712为一种打线结构且连接第一垫710和第二垫714，第一内部部分708为设置在介电层716上的第一导线718。信号线704包括一第二外部部分720和一第二内部部分722，其中第二外部部分720包括一第三垫724、一第四垫726和一第二接合线728，第二接合线728为一种打线结构且连接第三垫724和第四垫726，第二内部部分722为设置在介电层716上的第二导线730。在本实施例中，接地线702的第一接合线712与信号线704的第二接合线728交错设置。
针对本发明的传输线是否会产生辐射，于图1实施例的传输线下方放置电杆，其所测量得到的电感量和频率的关系图及Q值显示于图8，如图8所示，图1的实施例的传输线下方所摆设的电杆所测到的电感量并没有衰减，且仅影响约3％的Q值。
(第三实施例)
不同于上述实施例接地线和信号线皆采用接合线的型态，本实施例仅针对接地线采用接合线的型态，而信号线则采用集成电路导线的型态。图9A显示本实施例传输线的平面图，图9B显示沿图9A的IXB-IXB剖面线的剖面示意图。请参照图9A和图9B，本实施例采用GSG传输线的范例做说明，本实施例的传输线包括一第一接地线902、一信号线904和一第二接地线906，第一接地线902包括一第一垫908、一第二垫910和一第一接合线912，第一接合线912为打线结构且连接第一垫908和第二垫910。第二接地线906包括一第三垫914、一第四垫916和一第二接合线918，第二接合线918为打线结构且连接第三垫914和第四垫916。信号线904则是位于集成电路的介电层920上的顶部金属层。如图9A和图9B所示，在本实施例中，第一垫908、第二垫910、第三垫914和第四垫916可与顶部金属层904位于同一层，但本发明不限于此，第一垫908、第二垫910、第三垫914和第四垫916可与顶部金属层904位于不同层。如图9B所示，信号线904下包括位于介电层920中的数个金属层，例如图9B，由下而上依序包括一第一金属层922、一第二金属层924、一第三金属层926、一第四金属层928、一第五金属层930和第六金属层932。然而，以上仅是一范例说明，且图9B仅是一示意图，实际上，集成电路装置的信号线904下可包括更多或更少的金属层，且金属层下可设置有例如晶体管的逻辑单元，且可包括例如电容器的记忆单元，本发明可适用于各种的集成电路装置，且可另外包括各种的主动元件或被动元件，为简洁，其在此不详细说明。
值得注意的是，本发明传输线的接合线的打线结构是属于芯片中的内部线路，其尺寸与用途与用于连接金属垫与导线架的接合线并不相同，并且在本实施例的一范例中，传输线是用来传输射频(radio frequency，简称RF)信号。
(第四实施例)
图10A显示本实施例传输线的平面图，图10B显示沿图10A的XB-XB剖面线的剖面示意图。请参照图10A和图10B，本实施例采用GS传输线的范例做说明，本实施例的传输线包括一信号线1002和一接地线1004，信号线1002包括一第一垫1006、一第二垫1008和一第一接合线1010，第一接合线1010为打线结构，且连接第一垫1006和第二垫1008。接地线1004则是位于集10A所示，接地线1004(顶部金属层)包围第一垫1006，且包围第二垫1008。更详细来说，接地线1004(顶部金属层)中形成有第一开口1012和第二开口1014，且信号线1002的第一垫1006位于第一开口1012中，信号线1002的第二垫1008位于第二开口1014中。如图10B所示，顶部金属层1004下形成有位于介电层1013中的数个金属层，例如第一金属层1016、第二金属层1018、第三金属层1020、第四金属层1022、第五金属层1024和第六金属层1026，并且第一导电连结1028、第二导电连结1030、第三导电连结1032、第四导电连结1034、第五导电连结1036和第六导电连结1038位于介电层1013中，用以连接上下两侧的金属层。
(实施例的可能技术效果)
综上所述，本发明的有益效果可以在于，本发明实施例传输线的部分或是全部的接地线及/或信号线接采用打线方式的接合线结构，此结构可节省集成电路的传输线所占用的空间，且可实现够低的特征阻抗和与传统芯片传输线较大的Q值。在集成电路尺寸制作用来越小条件下，可增加集成电路设计的变化，使得集成电路装置的特性不因尺寸变小而降低，可减低集成电路设计的困难度，且增加集成电路设计的弹性。此外，本发明采用打线方式的传输线与芯片金属线间具有较少的耦合(coupling)效应。
以上所述仅为本发明的较佳可行实施例，非因此局限本发明的专利范围，故举凡运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的保护范围内。
Claims (9)
1.一种集成电路装置，包括：
一传输线，包括：
一第一接地线，包括：
一第一垫；
一第二垫；及
一第一接合线，其为一种打线结构，连接该第一垫与该第二垫；
一第一信号线，包括：
一第三垫；
一第四垫；及
一第二接合线，其为一种打线结构，连接该第三垫与该第四垫；其中该集成电路装置包括一芯片，且该传输线位于该芯片的内部，该传输线的长度为500-1500μm。
2.如权利要求1的集成电路装置，该传输线还包括一第二接地线，包括：
一第五垫；
一第六垫；及
一第三接合线，其为一种打线结构，连接该第五垫与该第六垫。
3.如权利要求2的集成电路装置，该传输线还包括一第二信号线，包括：
一第七垫；
一第八垫；及
一第四接合线，其为一种打线结构，连接该第七垫与该第八垫。
4.如权利要求1的集成电路装置，其中该第一接地线与该第一信号线平行排列。
5.如权利要求1的集成电路装置，其中该第一接地线与该第一信号线纵向排列。
6.如权利要求2的集成电路装置，其中该第一接地线与该第一信号线纵向排列，且该第二接地线与该第一信号线平行排列。
7.如权利要求1的集成电路装置，其中该第一接地线还包括一第一内部部分，其为形成在一介电层上的一第一导线，且该第一信号线还包括一第二内部部分，其为形成在该介电层上的一第二导线。
8.如权利要求1的集成电路装置，其中该第一接地线与该第一信号线交错设置。
9.如权利要求1的集成电路装置，还包括一第三接合线，连接一导线架。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610104420.3A CN107123636B (zh) | 2016-02-25 | 2016-02-25 | 集成电路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610104420.3A CN107123636B (zh) | 2016-02-25 | 2016-02-25 | 集成电路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107123636A CN107123636A (zh) | 2017-09-01 |
| CN107123636B true CN107123636B (zh) | 2020-01-10 |
Family
ID=59717703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610104420.3A Active CN107123636B (zh) | 2016-02-25 | 2016-02-25 | 集成电路装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107123636B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812580B1 (en) * | 2003-06-09 | 2004-11-02 | Freescale Semiconductor, Inc. | Semiconductor package having optimized wire bond positioning |
| CN104143541A (zh) * | 2013-05-09 | 2014-11-12 | 矽品精密工业股份有限公司 | 打线结构 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1290185C (zh) * | 2001-12-21 | 2006-12-13 | 矽统科技股份有限公司 | 集成电路封装装置及其制造方法 |
| TWM242851U (en) * | 2002-10-11 | 2004-09-01 | Siliconware Precision Industries Co Ltd | Electrically and thermally enhanced semiconductor device |
| JP4533173B2 (ja) * | 2004-02-24 | 2010-09-01 | キヤノン株式会社 | 半導体集積回路装置 |
| KR100586278B1 (ko) * | 2004-12-07 | 2006-06-08 | 삼성전자주식회사 | 본딩 와이어 차폐 구조를 가지는 고속 반도체 패키지용인쇄 회로 기판 |
| TW201032486A (en) * | 2009-02-23 | 2010-09-01 | Ralink Technology Corp | Chip and transmitter for wireless communication system |
-
2016
- 2016-02-25 CN CN201610104420.3A patent/CN107123636B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812580B1 (en) * | 2003-06-09 | 2004-11-02 | Freescale Semiconductor, Inc. | Semiconductor package having optimized wire bond positioning |
| CN104143541A (zh) * | 2013-05-09 | 2014-11-12 | 矽品精密工业股份有限公司 | 打线结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107123636A (zh) | 2017-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4142992B2 (ja) | ＧＨｚ帯伝送の伝送線路構造およびＧＨｚ帯伝送に用いるコネクタ | |
| CN101677487B (zh) | 印刷布线基板及其制造方法 | |
| CN101292393B (zh) | 垂直信号路径、印刷电路板、半导体封装以及半导体芯片 | |
| KR100562966B1 (ko) | 집적된 브로드사이드 결합 전송 라인 소자 | |
| US8008991B2 (en) | Electrical filter having a dielectric substrate with wide and narrow regions for supporting capacitors and conductive windings | |
| US10178762B2 (en) | Device and method for transmitting differential data signals | |
| JP6013298B2 (ja) | 高周波伝送線路 | |
| US9843085B2 (en) | Directional coupler | |
| US20140306776A1 (en) | Planar rf crossover structure with broadband characteristic | |
| CN104412448B (zh) | 高频传输线路及电子设备 | |
| US20130286620A1 (en) | Package with Integrated Pre-Match Circuit and Harmonic Suppression | |
| US9313890B2 (en) | Attenuation reduction structure for high frequency signal contact pads of circuit board | |
| TWI690043B (zh) | 積體電路裝置 | |
| CN100511640C (zh) | 具有多重导线结构的螺旋电感元件 | |
| CN107123636B (zh) | 集成电路装置 | |
| US8829659B2 (en) | Integrated circuit | |
| CN111129681B (zh) | 一种平衡-不平衡变换装置、通信器件及通信系统 | |
| EP2387295A1 (en) | IC-Package with integrated impedance matching and harmonic suppression | |
| US8975737B2 (en) | Transmission line for electronic circuits | |
| TWI695391B (zh) | 濾波變壓裝置 | |
| CN105789177B (zh) | 半导体装置 | |
| CN203707302U (zh) | 一种小型化多层陶瓷电桥 | |
| TWI254347B (en) | A miniature inductor suitable for integrated circuits | |
| CN103840786A (zh) | 带有作为接地屏蔽的集成去耦的平衡-非平衡转换器 | |
| JP6841034B2 (ja) | 電子部品及びパルストランス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |