Nothing Special   »   [go: up one dir, main page]

KR100524314B1 - Method of Driving Plasma Display Panel - Google Patents

Method of Driving Plasma Display Panel Download PDF

Info

Publication number
KR100524314B1
KR100524314B1 KR10-2003-0094970A KR20030094970A KR100524314B1 KR 100524314 B1 KR100524314 B1 KR 100524314B1 KR 20030094970 A KR20030094970 A KR 20030094970A KR 100524314 B1 KR100524314 B1 KR 100524314B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
discharge
sustain
scan
Prior art date
Application number
KR10-2003-0094970A
Other languages
Korean (ko)
Other versions
KR20050063559A (en
Inventor
강성호
김민수
조기덕
김원재
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0094970A priority Critical patent/KR100524314B1/en
Publication of KR20050063559A publication Critical patent/KR20050063559A/en
Application granted granted Critical
Publication of KR100524314B1 publication Critical patent/KR100524314B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/025Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 콘트라스트를 향상시킴과 아울러 소비전력을 저감할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다. The present invention relates to a method of driving a plasma display panel that can improve contrast and reduce power consumption.

본 발명의 플라즈마 디스플레이 패널의 구동방법은 주사전극들에 상승 램프파형을 공급하여 전압곡선의 1사분면 내부에 벽전하들을 위치시키는 단계와, 주사전극들에 기저전위를 인가하는 단계와, 주사전극들에 기저전위가 인가될 때 유지전극들에 정극성의 직류전압을 인가하는 단계와, 주사전극들에 기저전위부터 하강되는 하강 램프파형을 공급하여 전압곡선의 중심부에 벽전하들을 위치시키는 단계를 포함한다. 상기 상승 램프파형은 제 1전압까지 급격히 상승하고, 피크전압까지 기울기를 가지고 서서히 상승한다. 상기 피크전압은 유지전극에 전압이 인가되었을 때 유지전극과 주사전극간에 방전이 개시되는 전압 및 주사전극에 전압이 인가되었을 때 주사전극과 유지전극간에 방전이 개시되는 전압의 합전압인 제 2전압과, 어드레스전극에 전압이 인가되었을 때 어드레스전극과 주사전극간에 방전이 개시되는 전압 및 주사전극에 전압이 인가되었을 때 주사전극과 어드레스전극간에 방전이 개시되는 전압의 합전압인 제 3전압 중 낮은 전압 이하의 전압값으로 설정된다.The driving method of the plasma display panel according to the present invention includes supplying a rising ramp waveform to the scan electrodes to position wall charges within a quadrant of the voltage curve, applying a base potential to the scan electrodes, and scanning electrodes. Applying a positive DC voltage to the sustain electrodes when the ground potential is applied to the sustain electrodes; and supplying a falling ramp waveform descending from the ground potential to the scan electrodes to position the wall charges in the center of the voltage curve. . The rising ramp waveform rises rapidly up to the first voltage and gradually rises with a slope up to the peak voltage. The peak voltage is a second voltage which is a sum of a voltage at which discharge is started between the sustain electrode and the scan electrode when a voltage is applied to the sustain electrode and a voltage at which discharge is initiated between the scan electrode and the sustain electrode when a voltage is applied to the scan electrode. And a third voltage which is the sum of the voltage at which the discharge is started between the address electrode and the scan electrode when the voltage is applied to the address electrode and the voltage at which the discharge is initiated between the scan electrode and the address electrode when the voltage is applied to the scan electrode. It is set to a voltage value below the voltage.

Description

플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel} Driving Method of Plasma Display Panel {Method of Driving Plasma Display Panel}

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 콘트라스트를 향상시킴과 아울러 소비전력을 저감할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a plasma display panel, and more particularly, to a method for driving a plasma display panel that can improve contrast and reduce power consumption.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 또는 He+Xe+Ne 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.Plasma Display Panels (hereinafter referred to as "PDPs") are characterized by emitting phosphors by 147 nm ultraviolet rays generated during discharge of an inert mixed gas such as He + Xe, Ne + Xe or He + Xe + Ne. An image containing graphics is displayed. Such a PDP is not only thin and easy to enlarge, but also greatly improved in quality due to recent technology development. In particular, the three-electrode AC surface discharge type PDP has advantages of low voltage driving and long life because wall charges are accumulated on the surface during discharge and protect the electrodes from sputtering caused by the discharge.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(Y) 및 유지전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 주사전극(Y)과 유지전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.Referring to FIG. 1, a discharge cell of a three-electrode AC surface discharge type PDP includes a scan electrode Y and a sustain electrode Z formed on the upper substrate 10, and an address electrode formed on the lower substrate 18. X). Each of the scan electrode Y and the sustain electrode Z has a line width smaller than the line widths of the transparent electrodes 12Y and 12Z and the transparent electrodes 12Y and 12Z and is formed at one edge of the transparent electrode 13Y, 13Z).

투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(Y)과 유지전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.The transparent electrodes 12Y and 12Z are usually formed on the upper substrate 10 by indium tin oxide (ITO). The metal bus electrodes 13Y and 13Z are usually formed of metals such as chromium (Cr) and formed on the transparent electrodes 12Y and 12Z to reduce voltage drop caused by the transparent electrodes 12Y and 12Z having high resistance. The upper dielectric layer 14 and the passivation layer 16 are stacked on the upper substrate 10 having the scan electrode Y and the sustain electrode Z side by side. In the upper dielectric layer 14, wall charges generated during plasma discharge are accumulated. The protective layer 16 prevents damage to the upper dielectric layer 14 due to sputtering generated during plasma discharge and increases emission efficiency of secondary electrons. As the protective film 16, magnesium oxide (MgO) is usually used.

어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 주사전극(Y) 및 유지전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.The lower dielectric layer 22 and the partition wall 24 are formed on the lower substrate 18 on which the address electrode X is formed, and the phosphor layer 26 is coated on the surfaces of the lower dielectric layer 22 and the partition wall 24. The address electrode X is formed in the direction crossing the scan electrode Y and the sustain electrode Z. The partition wall 24 is formed in parallel with the address electrode X to prevent ultraviolet rays and visible light generated by the discharge from leaking to the adjacent discharge cells. The phosphor layer 26 is excited by ultraviolet rays generated during plasma discharge to generate visible light of any one of red, green, and blue. Inert mixed gas is injected into the discharge space provided between the upper and lower substrates 10 and 18 and the partition wall 24.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.The PDP is time-divisionally driven by dividing one frame into several subfields having different number of emission times in order to implement grayscale of an image. Each subfield is divided into an initialization period for initializing the full screen, an address period for selecting a scan line and selecting a cell in the selected scan line, and a sustain period for implementing gray levels according to the number of discharges.

여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.Here, the initialization period is divided into a setup period in which the rising ramp waveform is supplied and a set down period in which the falling lamp waveform is supplied. For example, when the image is to be displayed with 256 gray levels, as shown in FIG. 2, the frame period (16.67 ms) corresponding to 1/60 second is divided into eight subfields SF1 to SF8. As described above, each of the eight subfields SF1 to SF8 is divided into an initialization period, an address period, and a sustain period. The initialization period and the address period of each subfield are the same for each subfield, while the sustain period is increased at a rate of 2 n (n = 0,1,2,3,4,5,6,7) in each subfield. .

도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.3 shows driving waveforms of a PDP supplied to two subfields.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.Referring to FIG. 3, the PDP is driven by being divided into an initialization period for initializing the full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.In the initialization period, the rising ramp waveform Ramp-up is applied to all the scan electrodes Y simultaneously. This rising ramp waveform (Ramp-up) causes a slight discharge in the cells of the full screen to generate wall charges in the cells. During the set down period, after the rising ramp waveform Ramp-up is supplied, the falling ramp waveform Ramp-down falling at the positive voltage lower than the peak voltage of the rising ramp waveform Ramp-up is applied to the scan electrodes Y. It is applied at the same time. Ramp-down generates weak erase discharges in the cells, thereby eliminating unnecessary charges during wall charges and space charges generated by setup discharges, and uniformly distributing the wall charges required for address discharges in the cells of the full screen. Will remain.

어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.In the address period, a negative scan pulse scan is sequentially applied to the scan electrodes Y and a positive data pulse data is applied to the address electrodes X. As the voltage difference between the scan pulse and the data pulse and the wall voltage generated in the initialization period are added, an address discharge is generated in the cell to which the data pulse is applied. Wall charges are generated in the cells selected by the address discharge.

한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.On the other hand, the positive electrode DC voltage of the sustain voltage level Vs is supplied to the sustain electrodes Z during the set down period and the address period.

서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.In the sustain period, sustain pulses sus are alternately applied to the scan electrodes Y and the sustain electrodes Z. FIG. Then, the cell selected by the address discharge is sustained in the form of surface discharge between the scan electrode Y and the sustain electrode Z each time the sustain pulse sus is applied while the wall voltage and the sustain pulse sus in the cell are added. Discharge occurs. Finally, after the sustain discharge is completed, an erase ramp waveform (erase) having a small pulse width is supplied to the sustain electrode Z to erase wall charges in the cell.

여기서, 서스테인 기간의 방전 발생원리 및 초기화기간의 벽전하 초기화원리를 도 4와 같은 육각형 형태의 전압곡선(Vt close curve)을 이용하여 상세히 설명하기로 한다. 여기서, 전압곡선(Vt close curve)은 PDP의 방전발생원리 및 전압마진을 측정하기 위한 방법으로 이용되고 있다.Here, the discharge generation principle of the sustain period and the wall charge initialization principle of the initialization period will be described in detail using a hexagonal voltage curve as shown in FIG. 4. Here, the Vt close curve is used as a method for measuring the discharge generation principle and the voltage margin of the PDP.

도 4에서 전압곡선 내부의 육각형 영역은 방전셀 내부의 셀전압이 이동되는 지역으로 셀 전압이 육각형 내부 영역에 위치될 때 방전이 발생되지 않는다.(즉, 셀전압이 육각형 외부영역에 위치될 때 방전이 발생된다) 그리고, Y(-)는 주사전극(Y)에 부극성의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다. 마찬가지로, Y(+), X(+), X(-), Z(+), Z(-) 각각은 주사전극(Y), 어드레스전극(X) 및 유지전극(Z)에 부극성 또는 정극성의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다.In FIG. 4, the hexagonal region inside the voltage curve is a region in which the cell voltage inside the discharge cell is shifted, and no discharge occurs when the cell voltage is located in the hexagonal inner region (ie, when the cell voltage is located in the hexagonal outer region). And (Y) indicates the direction in which the cell voltage moves when a negative voltage is applied to the scan electrode (Y). Similarly, each of Y (+), X (+), X (-), Z (+), and Z (-) is a negative electrode or a positive electrode for the scan electrode Y, the address electrode X, and the sustain electrode Z. It indicates the direction in which the cell voltage moves when the voltage of the castle is applied.

그리고, 전압곡선 그래프의 1사분면 대향방전영역에 표시되는 Vtxy는 어드레스전극(X)에 전압이 인가되는 경우 어드레스전극(X)과 주사전극(Y)간에 방전이 개시되는 전압을 나타낸다. 따라서, 전압곡선 그래프의 1사분면 대향방전영역을 나타내는 직선은 어드레스전극(X)과 주사전극(Y)간의 방전이 개시되는 전압만큼의 길이로 설정된다. 그리고, 전압곡선 그래프의 1사분면 면방전영역에 표시되는 Vtzy는 유지전극(Z)에 전압이 인가되는 경우 유지전극(Z)과 주사전극(Y)간에 방전이 개시되는 전압을 나타낸다. 마찬가지로, Vtxz, Vtzx, Vtyz, Vtyx 각각도 전극들간의 방전개시전압을 나타낸다. 한편, Vtxy, Vtzy, Vtxz, Vtzx, Vtyz 및 Vtyx 등의 전압들은 패널마다 약간씩 달라지게 되고,(셀크기 및 공정편차 등에 의하여) 이에 따라 전압곡선의 형태도 약간씩 달라지게 된다. The Vtxy displayed in the first quadrant opposite discharge region of the voltage curve graph represents a voltage at which discharge starts between the address electrode X and the scan electrode Y when a voltage is applied to the address electrode X. FIG. Therefore, the straight line representing the first quadrant opposite discharge region of the voltage curve graph is set to a length equal to the voltage at which the discharge between the address electrode X and the scan electrode Y is started. Vtzy, which is displayed in the quadrant surface discharge region of the voltage curve graph, indicates a voltage at which discharge starts between the sustain electrode Z and the scan electrode Y when a voltage is applied to the sustain electrode Z. FIG. Similarly, Vtxz, Vtzx, Vtyz, and Vtyx each represent a discharge start voltage between the electrodes. On the other hand, the voltages of Vtxy, Vtzy, Vtxz, Vtzx, Vtyz, and Vtyx vary slightly from panel to panel (by cell size and process deviation), and accordingly, the shape of the voltage curve varies slightly.

서스테인 기간의 동작과정을 설명하면, 어드레스 방전이 발생된 방전셀들에서 벽전하들은 도 4와 같이 그래프의 3사분면에 위치된다. 이후, 도 3과 같이 주사전극(Y)에 정극성의 서스테인 펄스가 인가되면 3사분면에 위치된 벽전하들의 전압값과 정극성의 서스테인 펄스의 전압값이 합쳐져 셀전압은 도 5와 같이 그래프의 3사분면에 위치된 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z)간에 서스테인 방전이 발생된다. Referring to the operation of the sustain period, the wall charges in the discharge cells in which the address discharge is generated are located in the third quadrant of the graph as shown in FIG. Subsequently, when the positive sustain pulse is applied to the scan electrode Y as shown in FIG. 3, the voltage values of the wall charges positioned in the third quadrant and the voltage values of the positive sustain pulse are added to the cell voltage. It moves by passing through the surface discharge area located in (that is, moving to the Y (+) side). In this case, sustain discharge is generated between the scan electrode Y and the sustain electrode Z in the discharge cells.

서스테인 방전이 발생된 후 벽전하들은 도 6과 같이 그래프의 1사분면에 위치된다. 여기서, 서스테인 방전은 강하게 발생되기 때문에 벽전하들은 전압곡선의 중심영역에서 대략 서스테인전압(Vs)만큼 이격된 그래프의 1사분면에 위치된다. 이후, 유지전극(Z)에 정극성의 서스테인 펄스가 인가되면 1사분면에 위치된 벽전하들의 전압값과 정극성의 서스테인 펄스의 전압값이 합쳐져 셀전압은 도 6과 같이 그래프의 1사분면에 위치된 면방전영역을 경유(즉, Z(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 유지전극(Z)과 주사전극(Y)간에 서스테인 방전이 발생된다. After the sustain discharge is generated, the wall charges are located in the first quadrant of the graph as shown in FIG. Here, since the sustain discharge is generated strongly, the wall charges are located in the first quadrant of the graph spaced apart by approximately the sustain voltage Vs in the center region of the voltage curve. Subsequently, when the positive sustain pulse is applied to the sustain electrode Z, the voltage values of the wall charges positioned in the first quadrant and the voltage values of the positive sustain pulse are added together, so that the cell voltage is located in the first quadrant of the graph as shown in FIG. 6. It is moved via the discharge area (i.e., moved to the Z (+) side). At this time, sustain discharge is generated between the sustain electrode Z and the scan electrode Y in the discharge cells.

한편, 서스테인 방전이 발생된 후 벽전하들은 도 5와 같이 그래프의 3사분면에 위치된다. 여기서, 서스테인 방전은 강하게 발생되기 때문에 벽전하들은 전압곡선의 중심영역에서 -X축으로 서스테인전압(Vs)만큼 이격된 곳에서 약간 아래쪽, 즉 그래프의 3사분면에 위치된다. 실제로, 서스테인 기간에는 도 5 및 도 6과 같은 과정을 소정횟수 반복하면서 서스테인 방전을 일으킨다. On the other hand, after the sustain discharge is generated, the wall charges are located in the third quadrant of the graph as shown in FIG. Here, since the sustain discharge is strongly generated, the wall charges are located slightly lower, that is, in the third quadrant of the graph, at a distance separated by the sustain voltage (Vs) from the center region of the voltage curve to the -X axis. In fact, in the sustain period, the sustain discharge is generated by repeating the processes as shown in FIGS. 5 and 6 a predetermined number of times.

서스테인방전이 완료된 후에 벽전하들은 도 7과 같이 그래프의 1사분면에 위치된다.(즉, 주사전극(Y)에 마지막 서스테인 펄스가 인가된다) 이후, 유지전극들(Z)에 소거램프파형(erase)이 공급된다. 유지전극(Z)에 소거램프파형(erase)이 공급되면 셀전압은 도 7과 같이 그래프의 1사분면의 면방전 영역을 경유(즉, Z(+)측으로 이동)하여 이동된다. 여기서, 셀 내에서는 약방전(즉, 램프파형에 의하여)이 발생되고, 셀전압은 그래프의 1사분면 면방전영역을 경유하여 이동된다. 그러면, 벽전하들은 1/2의 기울기로 움직이면서 A1의 위치로 이동된다.After the sustain discharge is completed, the wall charges are positioned in the first quadrant of the graph as shown in FIG. 7 (that is, the last sustain pulse is applied to the scan electrode Y). After the sustain discharge, the erase ramp waveform (erase) is applied to the sustain electrodes Z. ) Is supplied. When the erase lamp waveform (erase) is supplied to the sustain electrode (Z), the cell voltage is moved via the surface discharge region of the first quadrant of the graph (that is, moved to the Z (+) side) as shown in FIG. Here, a weak discharge (i.e., a ramp waveform) is generated in the cell, and the cell voltage is moved through the quadrant surface discharge area of the graph. Then, the wall charges are moved to the position of A1 by moving at a slope of 1/2.

즉, 소거방전이 완료된 후에 벽전하들은 도 8과 같이 A1의 위치로 이동된다. 그리고, 서스테인 기간에 서스테인 방전이 발생되지 않은 셀들(즉, 이전 서브필드에서 어드레스 방전이 발생되지 않은 셀들)의 벽전하들은 도 8의 A2의 위치를 유지한다.(즉, 어드레스 방전이 발생되지 않은 셀들의 벽전하들은 이전 서브필들의 초기화기간으로부터 다음 서브필드의 초기화기간까지 A2의 위치를 유지한다) That is, after the erase discharge is completed, the wall charges are moved to the position of A1 as shown in FIG. 8. Then, the wall charges of the cells in which the sustain discharge has not occurred in the sustain period (that is, the cells in which the address discharge has not occurred in the previous subfield) maintain the position of A2 in FIG. 8 (that is, the address discharge has not occurred). The wall charges of the cells maintain the position of A2 from the initialization period of the previous subfills to the initialization period of the next subfield).

이후, 주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급된다. 주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급되면 이전 서브필드의 서스테인 기간에 방전이 발생된 방전셀들의 셀전압은 A1으로부터 3사분면의 면방전 영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 여기서, 셀전압이 그래프의 3사분면의 면방전영역을 경유하게 되면(램프펄스에 의한 약방전 발생) 벽전하들이 1/2의 기울기로 움직인다. 따라서, A1의 지점에 위치된 벽전하들은 A3의 위치로 이동된다.(셀전압이 C점으로 이동되는 시간) 그리고, 셀전압은 전압곡선 내에 위치되어야 하기 때문에 그래프의 C점으로 하강된다. 여기서, 셀전압이 3사분면의 꼭지점(즉, C지점)에 위치되면 벽전하들은 1의 기울기로 움직인다. 따라서, A3의 지점에 위치된 벽전하들은 1의 기울기로 B지점까지 이동된다. Thereafter, the rising ramp waveform Ramp-up is supplied to the scan electrodes Y. When the rising ramp waveform Ramp-up is supplied to the scan electrodes Y, the cell voltages of the discharge cells that are discharged in the sustain period of the previous subfield are passed through the surface discharge region of three quadrants from A1 (i.e., Move to +) side to move. Here, when the cell voltage passes through the surface discharge region of the three quadrants of the graph (weak weak discharge due to the lamp pulse), the wall charges move at a slope of 1/2. Thus, the wall charges located at the point of A1 are moved to the position of A3 (the time at which the cell voltage is moved to point C). The cell voltage is lowered to point C of the graph because it must be located in the voltage curve. Here, when the cell voltage is located at the vertex of the third quadrant (ie, point C), the wall charges move with a slope of one. Thus, the wall charges located at the point of A3 are moved to the point B with a slope of one.

한편, 주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급되면 이전 서브필드에서 서스테인 방전이 발생되지 않은 방전셀들의 셀전압은 A2의 지점으로부터 3사분면의 면방전 영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 여기서, 셀전압이 그래프의 3사분면의 면방전영역을 경유하게 되면(램프펄스에 의한 약방전 발생) 벽전하들은 1/2의 기울기로 움직인다. 따라서, A2의 지점에 위치된 벽전하들은 A4의 위치로 이동된다.(셀전압이 C점으로 이동되는 시간) 그리고, 셀전압은 전압곡선 내에 위치되어야 하기 때문에 그래프의 C점으로 하강된다. 여기서, 셀전압이 3사분면의 꼭지점(즉, C지점)에 위치되면 벽전하들은 1의 기울기로 움직인다. 따라서, A4의 지점에 위치된 벽전하들은 1의 기울기로 B지점까지 이동된다. On the other hand, when the rising ramp waveform Ramp-up is supplied to the scan electrodes Y, the cell voltages of the discharge cells in which the sustain discharge is not generated in the previous subfield are passed through the surface discharge region of the third quadrant from the point of A2 (that is, , Move to the Y (+) side). Here, when the cell voltage passes through the surface discharge region of the third quadrant of the graph (weak weak discharge due to the lamp pulse), the wall charges are moved at a slope of 1/2. Thus, the wall charges located at the point of A2 are moved to the position of A4 (the time at which the cell voltage is moved to point C). The cell voltage is lowered to point C of the graph because it must be located in the voltage curve. Here, when the cell voltage is located at the vertex of the third quadrant (ie, point C), the wall charges move with a slope of one. Thus, the wall charges located at the point of A4 are moved to the point B with a slope of one.

즉, 초기화기간에 상승 램프파형(Ramp-up)이 공급되면 모든 방전셀들의 벽전하들이 B지점으로 이동되게 된다. 이후, 상승 램프파형(Ramp-up)으로부터 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)로 공급된다.That is, when the rising ramp waveform (Ramp-up) is supplied in the initialization period, the wall charges of all the discharge cells are moved to the point B. Thereafter, a falling ramp waveform Ramp-down falling from the rising ramp waveform Ramp-up is supplied to the scan electrodes Y.

주사전극들(Y)로 하강 램프파형(Ramp-down)이 공급되면 도 9와 같이 C점에 위치된 셀전압이 C1 지점으로 이동된다. 그리고, 하강 램프파형(Ramp-down)이 기울기를 가지고 하강되는 시점에 유지전극(Z)에 정극성의 전압이 인가된다. 그러면, C1지점에 위치된 셀전압은 C2의 지점으로 이동된다. 이후, 하강 램프파형(Ramp-down)이 지속적으로 하강되기 때문에 셀전압은 C2의 지점으로부터 1사분면의 면방전영역을 경유하여 이동된다. 여기서, 셀전압이 1사분면의 면방전영역을 경유하게 되면 벽전하들이 1/2의 기울기로 움직인다. 따라서, B점에 위치되었던 벽전하들은 A2의 위치로 이동된다. 즉, 초기화기간에 하강 램프파형(Ramp-down)이 공급되면 B점에 위치된 벽전하들이 A2의 지점으로 이동되어 방전셀들이 초기화된다.  When the falling ramp waveform Ramp-down is supplied to the scan electrodes Y, the cell voltage located at the point C is moved to the point C1 as shown in FIG. 9. Then, a positive voltage is applied to the sustain electrode Z when the falling ramp waveform Ramp-down falls with a slope. Then, the cell voltage located at the point C1 is moved to the point of C2. Then, since the ramp ramp down continues, the cell voltage is moved from the point of C2 through the surface discharge region of the first quadrant. Here, when the cell voltage passes through the surface discharge region of the first quadrant, the wall charges move at a slope of 1/2. Thus, the wall charges that were located at point B are moved to the position of A2. That is, when the ramp ramp down is supplied in the initialization period, the wall charges located at the point B are moved to the point A2 to initialize the discharge cells.

즉, 종래의 PDP에서는 초기화기간동안 상승 램프파형(Ramp-up) 및 하강 램프파형(Ramp-down)을 연속적으로 공급함으로써 모든 방전셀들의 벽전하를 A2의 지점으로 초기화한다. 이를 위하여, 종래의 PDP에서는 많은 시간동안 높은 전압값을 가지는 상승 램프파형(Ramp-up)을 공급해야 한다. 이와 같이 높은 전압값을 가지는 상승 램프파형(Ramp-up)이 인가되면 초기화기간동안 발생되는 방전에 의하여 많은 빛이 생성되고, 이에 따라 콘트라스트가 저하되는 문제점이 발생된다. 아울러, 초기화기간동안 높은 전압이 인가되면 많은 소비전력이 소모되게 된다. 또한, 많은 시간동안 상승 램프파형(Ramp-up)을 인가해야 하기 때문에 실제로 구동에 필요한 서스테인 기간에 충분한 시간을 할당할 수 없는 문제점이 발생된다. That is, in the conventional PDP, the wall charges of all the discharge cells are initialized to the point of A2 by continuously supplying the rising ramp waveform and the falling ramp waveform during the initialization period. To this end, the conventional PDP needs to supply a ramp-up ramp having a high voltage value for many hours. When a ramp-up having a high voltage value is applied as described above, a lot of light is generated by the discharge generated during the initialization period, thereby causing a problem of lowering the contrast. In addition, when a high voltage is applied during the initialization period, a lot of power consumption is consumed. In addition, since a ramp-up has to be applied for many hours, a problem arises in that it is not possible to allocate sufficient time to the sustain period actually required for driving.

따라서, 본 발명의 목적은 콘트라스트를 향상시킴과 아울러 소비전력을 저감할 수 있도록 한 PDP의 구동방법을 제공하는 것이다. Accordingly, it is an object of the present invention to provide a method of driving a PDP that can improve contrast and reduce power consumption.

상기 목적을 달성하기 위하여, 본 발명에 따른 PDP의 구동방법은 주사전극들에 상승 램프파형을 공급하여 전압곡선의 1사분면 내부에 벽전하들을 위치시키는 단계와, 주사전극들에 기저전위를 인가하는 단계와, 주사전극들에 기저전위가 인가될 때 유지전극들에 정극성의 직류전압을 인가하는 단계와, 주사전극들에 기저전위부터 하강되는 하강 램프파형을 공급하여 전압곡선의 중심부에 벽전하들을 위치시키는 단계를 포함한다.In order to achieve the above object, the driving method of the PDP according to the present invention is to supply rising ramp waveforms to the scan electrodes to position wall charges within a quadrant of the voltage curve, and to apply a ground potential to the scan electrodes. Applying a positive DC voltage to the sustain electrodes when the ground potential is applied to the scan electrodes, and supplying the wall electrodes to the center of the voltage curve by supplying the scan electrodes with a falling ramp waveform that descends from the ground potential. Positioning.

상기 상승 램프파형은 제 1전압까지 급격히 상승하고, 피크전압까지 기울기를 가지고 서서히 상승한다.The rising ramp waveform rises rapidly up to the first voltage and gradually rises with a slope up to the peak voltage.

상기 제 1전압의 전압값은 유지전극에 전압이 인가되었을 때 유지전극과 주사전극간에 방전이 개시되는 전압값 이하로 설정된다.The voltage value of the first voltage is set below the voltage value at which discharge starts between the sustain electrode and the scan electrode when a voltage is applied to the sustain electrode.

상기 피크전압은 유지전극에 전압이 인가되었을 때 유지전극과 주사전극간에 방전이 개시되는 전압 및 주사전극에 전압이 인가되었을 때 주사전극과 유지전극간에 방전이 개시되는 전압의 합전압인 제 2전압과, 어드레스전극에 전압이 인가되었을 때 어드레스전극과 주사전극간에 방전이 개시되는 전압 및 주사전극에 전압이 인가되었을 때 주사전극과 어드레스전극간에 방전이 개시되는 전압의 합전압인 제 3전압 중 낮은 전압 이하의 전압값으로 설정된다.The peak voltage is a second voltage which is a sum of a voltage at which discharge is started between the sustain electrode and the scan electrode when a voltage is applied to the sustain electrode and a voltage at which discharge is initiated between the scan electrode and the sustain electrode when a voltage is applied to the scan electrode. And a third voltage which is the sum of the voltage at which the discharge is started between the address electrode and the scan electrode when the voltage is applied to the address electrode and the voltage at which the discharge is initiated between the scan electrode and the address electrode when the voltage is applied to the scan electrode. It is set to a voltage value below the voltage.

상기 유지전극들에 인가되는 정극성의 직류전압의 전압값은 100V이하로 설정된다.The voltage value of the positive DC voltage applied to the sustain electrodes is set to 100V or less.

상기 하강램프파형은 기울기를 가지고 부극성의 제 2전압까지 서서히 하강한다.The falling ramp waveform gradually falls to the second negative voltage having a slope.

상기 부극성의 제 2전압의 절대치 전압값과 정극성의 직류전압과의 합전압은 어드레스전극에 전압이 인가되었을 때 어드레스전극과 주사전극간에 방전이 개시되는 전압 내지 유지전극에 전압이 인가되었을 때 유지전극과 주사전극간에 방전이 개시되는 전압 사이에서 설정된다.The sum voltage of the absolute voltage value of the second negative voltage and the positive DC voltage is maintained when the voltage is applied to the address electrode and the scan electrode or when the voltage is applied to the sustain electrode when the voltage is applied to the address electrode. It is set between the voltage at which discharge is started between the electrode and the scan electrode.

상기 초기화기간에 이은 어드레스기간동안 주사전극들에 부극성의 제 1전압으로부터 부극성의 제 2전압으로 하강하는 스캔펄스가 공급된다.Scan pulses that fall from the first negative voltage to the second negative voltage are supplied to the scan electrodes during the address period subsequent to the initialization period.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and features of the present invention in addition to the above objects will become apparent from the description of the embodiments with reference to the accompanying drawings.

이하 도 10 내지 도 12를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 10 to 12.

도 10은 본 발명의 실시예에 의한 PDP의 구동방법을 나타내는 파형도이다.10 is a waveform diagram illustrating a method of driving a PDP according to an embodiment of the present invention.

도 10을 참조하면, 본 발명의 실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.Referring to FIG. 10, a PDP according to an embodiment of the present invention is driven by being divided into an initialization period for initializing a full screen, an address period for selecting a cell, and a sustain period for maintaining discharge of the selected cell.

초기화 기간중 셋업기간에는 주사전극들(Y)에 정극성의 상승 램프파형(Ramp-up)이 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 형성된다. 여기서, 상승 램프파형(Ramp-up)은 제 1전압(V1)까지 급격히 상승된 후 제 1전압(V1)으로부터 피크전압인 제 2전압(V2)까지 기울기를 가지고 상승한다. In the setup period during the initialization period, a positive rising ramp waveform Ramp-up is applied to the scan electrodes Y. This rising ramp waveform (Ramp-up) causes a weak discharge in the cells of the full screen to form wall charges in the cells. Here, the rising ramp waveform Ramp-up rapidly rises to the first voltage V1 and then rises with a slope from the first voltage V1 to the second voltage V2 which is the peak voltage.

셋업기간에 방전이 발생되는 과정을 전압곡선(Vt close curve)을 이용하여 상세히 설명하면, 먼저 이전 서브필드의 서스테인 기간동안 방전이 발생된 온셀들의 벽전하는 도 11과 같이 A1의 지점에 위치된다. 그리고, 이전 서브필드의 서스테인 기간동안 방전이 발생되지 않은 오프셀들의 벽전하는 전압곡선의 중심부인 D1의 지점에 위치된다.(오프셀들의 벽전하는 이전 서브필드의 초기화기간으로부터 다음 서브필드의 초기화기간까지 D1의 위치를 유지한다) 여기서, 방전셀의 공정편차 및 셀의 크기등 다양한 요건에 의하여 오프셀들의 벽전하는 D1의 지점으로부터 약간 유동될 수 있다. When the discharge is generated in the setup period in detail using the voltage curve Vt close curve, first, the wall charges of the on-cells in which the discharge is generated during the sustain period of the previous subfield are located at the point A1 as shown in FIG. Then, the wall charges of the off-cells in which the discharge has not occurred during the sustain period of the previous subfield are located at a point D1 which is the center of the voltage curve. (The wall charges of the off-cells are initialized in the next subfield from the initialization period of the previous subfield. Here, the wall charges of the offcells may flow slightly from the point of D1 due to various requirements such as the process deviation of the discharge cell and the size of the cell.

주사전극들(Y)의 전압이 제 1전압(V1)으로 상승되면 온셀들의 셀전압은 도 11과 같이 A1의 지점으로부터 3사분면의 면방전영역(즉, Y(+)측으로 이동)으로 이동된다. 여기서, 제 1전압(V1)의 전압값은 온셀들의 셀전압이 전압곡선 내에 위치되는 전압값으로 설정된다. 예를 들어, 제 1전압(V1)의 전압값은 Vtyz(주사전극(Y)에 전압이 인가되었을 때 주사전극(Y)과 유지전극(Z)간에 방전이 개시되는 전압)와 같거나 낮게 설정된다.(V1≤Vtyz) When the voltages of the scan electrodes Y are raised to the first voltage V1, the cell voltages of the on cells are moved from the point A1 to the surface discharge region (that is, moved to the Y (+) side) as shown in FIG. 11. . Here, the voltage value of the first voltage V1 is set to a voltage value at which the cell voltages of the on cells are located in the voltage curve. For example, the voltage value of the first voltage V1 is set equal to or lower than Vtyz (the voltage at which discharge starts between the scan electrode Y and the sustain electrode Z when a voltage is applied to the scan electrode Y). (V1≤Vtyz)

이후, 주사전극들(Y)의 전압은 제 1전압(V1)으로부터 제 2전압(V2)으로 서서히 상승된다. 그러면, 온셀들의 셀전압은 3사분면의 면방전영역(즉, Y(+)측으로 이동)을 경유하여 이동된다. 온셀들의 셀전압이 3사분면이 면방전영역을 경유하여 이동되면 A1이 지점에 위치된 벽전하들은 1/2의 기울기로 이동된다. 따라서, A1의 지점에 위치된 벽전하들은 D3의 위치로 이동된다.(셀전압이 C점으로 이동되는 시간) 그리고, 셀전압은 전압곡선 내에 위치되어야 하기 때문에 그래프의 C점으로 하강된다. 여기서, 셀전압이 3사분면의 꼭지점(즉, C지점)에 위치되면 벽전하들은 1의 기울기로 움직인다. 따라서, D3의 지점에 위치된 벽전하들은 1의 기울기로 전압곡선 내부에 위치된 D4의 지점까지 이동된다. Thereafter, the voltages of the scan electrodes Y gradually rise from the first voltage V1 to the second voltage V2. Then, the cell voltages of the on cells are moved via the surface discharge region (that is, moved to the Y (+) side) of the three quadrants. When the cell voltages of the on-cells are moved through the three-quadrant area, the wall charges located at the point A1 are shifted by one half of the inclination. Thus, the wall charges located at the point of A1 are moved to the position of D3 (the time at which the cell voltage is moved to point C). And, the cell voltage is lowered to point C of the graph because it must be located in the voltage curve. Here, when the cell voltage is located at the vertex of the third quadrant (ie, point C), the wall charges move with a slope of one. Thus, the wall charges located at the point of D3 are moved to the point of D4 located inside the voltage curve at a slope of one.

한편, 제 2전압(V2)의 전압값은 온셀들의 셀전압이 D4의 지점으로 이동될 수 있도록 Vtzy+Vtyz의 제 1합전압과, Vtxy+Vtyx의 제 2합전압 중 낮은 전압과 같거나 또는 낮게 설정된다.(V2 ≤ min{(Vtzy+Vtyz),(Vtxy+Vtyx)}) 다시 말하여, 제 2전압(V2)은 제 1합전압과 제 2합전압 중 낮은 전압과 같거나 낮게 설정되어 온셀들의 셀전압이 D4의 지점으로 이동되도록 한다. 한편, Vtzy는 유지전극(Z)에 전압이 인가되었을 때 유지전극(Z)과 주사전극(Y)간에 방전이 개시되는 전압, Vtyz는 주사전극(Y)에 전압이 인가되었을 때 주사전극(Y)과 유지전극(Z)간에 방전이 개시되는 전압, Vtxy는 어드레스전극(X)에 전압이 인가되었을 때 어드레스전극(X)과 주사전극(Y)간에 방전이 개시되는 전압, Vtyx는 주사전극(Y)에 전압이 인가되었을 때 주사전극(Y)과 어드레스전극(X)간에 방전이 개시되는 전압을 나타낸다. On the other hand, the voltage value of the second voltage (V2) is equal to the lower voltage of the first sum voltage of Vtzy + Vtyz and the second sum voltage of Vtxy + Vtyx so that the cell voltage of the on cells can be moved to the point of D4 or (V2 ≤ min {(Vtzy + Vtyz), (Vtxy + Vtyx)}) In other words, the second voltage V2 is set equal to or lower than the lower one of the first and second sum voltages. The cell voltage of the on cells is moved to the point of D4. On the other hand, Vtzy is a voltage at which discharge is initiated between sustain electrode Z and scan electrode Y when voltage is applied to sustain electrode Z, and Vtyz is scan electrode Y when voltage is applied to scan electrode Y. ) Is a voltage at which discharge is initiated between the sustain electrode Z, Vtxy is a voltage at which discharge is initiated between the address electrode X and the scan electrode Y when a voltage is applied to the address electrode X, and Vtyx is a scan electrode ( The voltage at which discharge starts between the scan electrode Y and the address electrode X when a voltage is applied to Y).

한편, 주사전극들(Y)의 전압이 제 1전압(V1)으로 상승되면 오프셀들의 셀전압은 도 11과 같이 D1의 지점으로부터 3사분면의 면방전영역(즉, Y(+)측으로 이동)으로 이동된다.(여기서, 오프셀들의 셀전압은 대략 C지점과 인접된 지점으로 이동된다) 여기서, 제 1전압(V1)의 전압값은 오프셀들의 셀전압이 전압곡선 내에 위치되는 전압값으로 설정된다. 예를 들어, 제 1전압(V1)의 전압값은 Vtyz(주사전극(Y)에 전압이 인가되었을 때 주사전극(Y)과 유지전극(Z)간에 방전이 개시되는 전압)과 같거나 낮게 설정된다.(V1≤Vtyz) On the other hand, when the voltages of the scan electrodes Y rise to the first voltage V1, the cell voltages of the off-cells are in three surface quadrants (i.e., move toward the Y (+) side) from the point D1 as shown in FIG. (In this case, the cell voltages of the offcells are moved to a point approximately adjacent to the point C). Here, the voltage value of the first voltage V1 is a voltage value at which the cell voltages of the offcells are located in the voltage curve. Is set. For example, the voltage value of the first voltage V1 is set equal to or lower than Vtyz (the voltage at which discharge starts between the scan electrode Y and the sustain electrode Z when a voltage is applied to the scan electrode Y). (V1≤Vtyz)

이후, 주사전극들(Y)의 전압은 제 1전압(V1)으로부터 제 2전압(V2)으로 서서히 상승된다. 그러면, 오프셀들의 셀전압은 3사분면의 면방전영역(즉, Y(+)측으로 이동)을 경유하여 이동된다. 오프셀들의 셀전압이 3사분면이 면방전영역을 경유하여 이동되면 D1의 지점에 위치된 벽전하들은 1/2의 기울기로 이동된다. 따라서, D1의 지점에 위치된 벽전하들은 D2의 위치로 이동된다.(셀전압이 C점으로 이동되는 시간) 그리고, 셀전압은 전압곡선 내에 위치되어야 하기 때문에 그래프의 C점으로 하강된다. 여기서, 셀전압이 3사분면의 꼭지점(즉, C지점)에 위치되면 벽전하들은 1의 기울기로 움직인다. 따라서, D2의 지점에 위치된 벽전하들은 1의 기울기로 전압곡선 내부에 위치된 D4의 지점까지 이동된다. 즉, 셋업기간에 상승 램프파형(Ramp-up)이 공급되면 모든 방전셀들의 벽전하들이 D4지점으로 이동되게 된다. Thereafter, the voltages of the scan electrodes Y gradually rise from the first voltage V1 to the second voltage V2. Then, the cell voltages of the off-cells are moved via the surface discharge region (that is, moved to the Y (+) side) of the three quadrants. When the cell voltages of the offcells are moved through the surface discharge area, the three quadrants move the wall charges located at the point of D1 with a slope of 1/2. Therefore, the wall charges located at the point of D1 are moved to the position of D2 (the time at which the cell voltage is moved to point C). Then, the cell voltage is lowered to point C of the graph because it must be located in the voltage curve. Here, when the cell voltage is located at the vertex of the third quadrant (ie, point C), the wall charges move with a slope of one. Thus, the wall charges located at the point of D2 are moved to the point of D4 located inside the voltage curve at a slope of one. That is, when the ramp ramp is supplied during the setup period, the wall charges of all the discharge cells are moved to the point D4.

한편, 제 2전압(V2)의 전압값은 오프셀들의 셀전압이 D4의 지점으로 이동될 수 있도록 Vtzy+Vtyz의 제 1합전압과, Vtxy+Vtyx의 제 2합전압 중 낮은 전압과 같거나 또는 낮게 설정된다.(V2 ≤ min{(Vtzy+Vtyz),(Vtxy+Vtyx)}) 다시 말하여, 제 2전압(V2)은 제 1합전압과 제 2합전압 중 낮은 전압 이하의 전압으로 설정되어 온셀들의 셀전압이 D4의 지점으로 이동되도록 한다. 한편, Vtzy는 유지전극(Z)에 전압이 인가되었을 때 유지전극(Z)과 주사전극(Y)간에 방전이 개시되는 전압, Vtyz는 주사전극(Y)에 전압이 인가되었을 때 주사전극(Y)과 유지전극(Z)간에 방전이 개시되는 전압, Vtxy는 어드레스전극(X)에 전압이 인가되었을 때 어드레스전극(X)과 주사전극(Y)간에 방전이 개시되는 전압, Vtyx는 주사전극(Y)에 전압이 인가되었을 때 주사전극(Y)과 어드레스전극(X)간에 방전이 개시되는 전압을 나타낸다. On the other hand, the voltage value of the second voltage (V2) is equal to or lower than the first voltage of Vtzy + Vtyz and the second voltage of Vtxy + Vtyx so that the cell voltage of the off-cells can be moved to the point of D4 Or is set low. (V2? Min {(Vtzy + Vtyz), (Vtxy + Vtyx)}) In other words, the second voltage V2 is equal to or lower than the lower one of the first and second sum voltages. The cell voltage of the on cells is set to move to the point of D4. On the other hand, Vtzy is a voltage at which discharge is initiated between sustain electrode Z and scan electrode Y when voltage is applied to sustain electrode Z, and Vtyz is scan electrode Y when voltage is applied to scan electrode Y. ) Is a voltage at which discharge is initiated between the sustain electrode Z, Vtxy is a voltage at which discharge is initiated between the address electrode X and the scan electrode Y when a voltage is applied to the address electrode X, and Vtyx is a scan electrode ( The voltage at which discharge starts between the scan electrode Y and the address electrode X when a voltage is applied to Y).

온셀 및 오프셀들의 벽전하들이 D4의 지점으로 수렴된 후 셋다운기간에 주사전극들(Y)의 전압값은 제 3전압(V3)까지 급격히 하강한다. 여기서, 제 3전압(V3)의 전압값은 기저전위(GND)로 설정된다. 실제로, 주사전극들(Y)의 전압값이 제 3전압(V3)까지 급격히 하강되면 셀전압은 도 12와 같이 C의 지점으로부터 E1의 지점까지 급격히 이동된다. 한편, 벽전하들이 전압곡선 내부인 D4의 지점으로 수렴되었기 때문에 셀전압이 제 3전압(V3)까지 급격히 하강하더라도 셀들 내에서 셀프-이레이징(self-erasing) 방전이 발생되지 않는다.(종래에는 주사전극들(Y)의 전압을 기저전위(GND)까지 급격히 하강시키면 셀프 이레이징 방전이 발생된다) After the wall charges of the on-cell and off-cells converge to the point of D4, the voltage value of the scan electrodes Y drops rapidly to the third voltage V3 in the setdown period. Here, the voltage value of the third voltage V3 is set to the ground potential GND. In fact, when the voltage values of the scan electrodes Y are rapidly lowered to the third voltage V3, the cell voltage is rapidly moved from the point C to the point E1 as shown in FIG. On the other hand, since the wall charges converge to the point of D4 inside the voltage curve, even if the cell voltage drops rapidly to the third voltage V3, self-erasing discharge does not occur in the cells. If the voltages of the scan electrodes Y are lowered to the ground potential GND, self erasing discharge occurs.)

주사전극들(Y)의 전압값이 제 3전압(V3)으로 급격히 하강할 때 유지전극들(Z)에는 제 5전압(V5)을 가지는 정극성의 직류전압이 인가된다.(셋다운기간) 유지전극들(Z)에 제 5전압(V5)을 가지는 정극성의 직류전압이 인가되면 E1의 지점에 위치된 셀전압이 E2의 지점으로 이동된다. 여기서, 제 5전압(V5)은 셀전압이 전압곡선 내부에 위치되는 전압값으로 설정된다. 이를 위해, 제 5전압(V5)의 전압값은 100V 이하의 전압값(서스테인 전압보다 낮은 전압)으로 설정된다.When the voltage values of the scan electrodes Y rapidly fall to the third voltage V3, a positive DC voltage having the fifth voltage V5 is applied to the sustain electrodes Z. (Set-down period) When the positive DC voltage having the fifth voltage V5 is applied to the field Z, the cell voltage located at the point of E1 is moved to the point of E2. Here, the fifth voltage V5 is set to a voltage value at which the cell voltage is located inside the voltage curve. To this end, the voltage value of the fifth voltage V5 is set to a voltage value of less than 100V (voltage lower than the sustain voltage).

주사전극들(Y)에 전압값이 제 3전압(V3)까지 급격히 하강된 후 주사전극들(Y)에는 부극성의 제 4전압(-V4)으로 기울기를 가지고 하강되는 하강 램프파형(Ramp-down)이 인가된다. 그러면, 셀전압은 1사분면의 면방전영역(즉, Y(-)측으로 이동)을 경유하여 이동된다. 셀전압이 1사분면의 면방전영역을 경유하여 이동되면 D4의 지점에 위치된 벽전하들은 1/2의 기울기로 이동된다. 따라서, D4의 지점에 위치된 벽전하들은 D5의 위치로 이동된다.(셀전압이 1사분면의 꼭지점으로 이동되는 시간) 그리고, 셀전압은 전압곡선 내에 위치되어야 하기 때문에 그래프의 꼭지점으로 이동된다. 여기서, 셀전압이 1사분면의 꼭지점에 위치되면 벽전하들은 1의 기울기로 움직인다. 따라서, D5의 지점에 위치된 벽전하들은 1의 기울기로 D1의 지점까지 이동된다. 즉, 초기화기간 이후 모든 방전셀들의 벽전하들은 D1의 지점으로 수렴되게 된다. 한편, 제 4전압(-V4)의 절대치 전압값은 벽전하들이 D1의 지점으로 이동될 수 설정된다. 이를 위해, 절대치 제 4전압(V4)이 절대치 제 5전압(V5) 보다 크게 설정된다. After the voltage value drops rapidly to the third voltage V3 at the scan electrodes Y, the falling ramp waveform Ramp- is lowered to the scan electrodes Y with a slope to the fourth voltage V−4 of the negative polarity. down) is applied. Then, the cell voltage is moved via the surface discharge region (that is, moved to the Y (-) side) in one quadrant. When the cell voltage is moved through the surface discharge area of the first quadrant, the wall charges located at the point of D4 are shifted by 1/2 the slope. Therefore, the wall charges located at the point of D4 are moved to the position of D5 (the time when the cell voltage is moved to the vertex of the first quadrant). And, since the cell voltage has to be located within the voltage curve, it is moved to the vertex of the graph. Here, when the cell voltage is located at the vertex of the first quadrant, the wall charges move with a slope of one. Thus, the wall charges located at the point of D5 are moved to the point of D1 with a slope of one. That is, after the initialization period, the wall charges of all the discharge cells converge to the point of D1. On the other hand, the absolute voltage value of the fourth voltage (-V4) is set so that the wall charges can be moved to the point of D1. To this end, the absolute fourth voltage V4 is set larger than the absolute fifth voltage V5.

이와 같은 본 발명에서는 제 2전압(V2)의 전압값이 종래보다 낮게 설정되기 때문에 셋업기간동안 종래보다 약한 방전이 발생되고, 이에 따라 콘트라스트를 향상시킬 수 있다. 그리고, 본 발명에서는 제 2전압(V2)으로부터 기저전위(GND)로 전압을 급격히 하강시킬 수 있기 때문에 종래보다 초기화기간을 단축시킬 수 있고, 이에 따라 휘도에 기여하는 서스테인기간에 충분한 시간을 할당할 수 있다. In the present invention as described above, since the voltage value of the second voltage V2 is set lower than that of the related art, a weaker discharge is generated during the set-up period, thereby improving the contrast. In the present invention, since the voltage can be drastically lowered from the second voltage V2 to the ground potential GND, the initializing period can be shortened compared to the conventional one, and thus sufficient time is allocated to the sustain period which contributes to luminance. Can be.

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법에 의하면 상승 램프파형의 피크치 전압값을 종래보다 낮게 설정하여 상승 램프파형이 공급되었을 때 벽전하들을 전압곡선의 1사분면 내부에 위치시킬 수 있고, 이에 따라 콘트라스트를 향상시킬 수 있다. 그리고, 본 발명에서는 피크치전압으로부터 기저전위로 전압을 급격히 하강시킬 수 있기 때문에 종래보다 초기화기간을 단축시킬 수 있고, 이에 따라 휘도에 기여하는 서스테인기간에 충분한 시간을 할당할 수 있다. As described above, according to the driving method of the PDP according to the present invention, when the rising ramp waveform is supplied by setting the peak voltage value of the rising ramp waveform to be lower than the conventional one, the wall charges can be located inside one quadrant of the voltage curve. Thereby, contrast can be improved. In the present invention, since the voltage can be drastically lowered from the peak value voltage to the ground potential, the initialization period can be shortened compared with the conventional one, and thus sufficient time can be allocated to the sustain period which contributes to the luminance.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도. 1 is a perspective view showing a discharge cell structure of a conventional three-electrode AC surface discharge type plasma display panel.

도 2는 한 프레임에 포함된 서브필드의 휘도가중치의 일례를 나타내는 도면. 2 is a diagram showing an example of a luminance weight value of a subfield included in one frame.

도 3은 서브필드의 기간동안 전극들에 인가되는 구동파형을 나타내는 파형도. 3 is a waveform diagram showing driving waveforms applied to electrodes during a period of a subfield;

도 4는 어드레스 방전이 발생된 방전셀에서 벽전하의 위치를 나타내는 도면. 4 is a diagram showing positions of wall charges in discharge cells in which address discharge has occurred.

도 5는 도 4에 도시된 벽전하에 서스테인 펄스가 공급되었을 때 서스테인 방전이 발생되는 과정을 나타내는 도면. 5 is a view illustrating a process in which a sustain discharge is generated when a sustain pulse is supplied to the wall charge shown in FIG. 4.

도 6은 도 5의 서스테인 방전에 의하여 형성된 벽전하의 위치를 나타내는 도면. FIG. 6 is a view showing positions of wall charges formed by the sustain discharge of FIG. 5; FIG.

도 7은 소거펄스의 의하여 벽전하가 이동되는 과정을 나타내는 도면.7 is a view showing a process of moving the wall charge by the erase pulse.

도 8은 도 3에 도시된 상승 램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면.FIG. 8 is a view illustrating a process in which wall charges are moved by the rising ramp waveform shown in FIG. 3.

도 9는 도 3에 도시된 하강 램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면.9 is a view showing a process of moving the wall charge by the falling ramp waveform shown in FIG.

도 10은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.10 is a waveform diagram illustrating a method of driving a plasma display panel according to an embodiment of the present invention.

도 11은 도 10에 도시된 상승 램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면.FIG. 11 is a view illustrating a process in which wall charges are moved by the rising ramp waveform shown in FIG. 10.

도 12는 도 10에 도시된 하강 램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면. FIG. 12 is a view illustrating a process of moving wall charges by the falling ramp waveform shown in FIG. 10.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 상부기판 12Y,12Z : 투명전극10: upper substrate 12Y, 12Z: transparent electrode

13Y,13Z : 버스전극 14,22 : 유전체층13Y, 13Z: bus electrode 14, 22: dielectric layer

16 : 보호막 18 : 하부기판16: protective film 18: lower substrate

24 : 격벽 26 : 형광체층24: partition 26: phosphor layer

Claims (7)

방전셀들을 초기화시키기 위한 초기화기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,A driving method of a plasma display panel including an initialization period for initializing discharge cells, the method comprising: 제 1전압까지 급격히 상승하고, 피크전압까지 기울기를 가지고 서서히 상승하는 상승 램프파형을 주사전극들에 공급하여 전압곡선의 1사분면 내부에 벽전하들을 위치시키는 단계와,Supplying a rising ramp waveform to the scan electrodes that rises rapidly up to a first voltage and gradually rises up to a peak voltage to position the wall charges within a quadrant of the voltage curve; 상기 주사전극들에 기저전위를 인가하는 단계와,Applying a ground potential to the scan electrodes; 상기 주사전극들에 기저전위가 인가될 때 유지전극들에 정극성의 직류전압을 인가하는 단계와,Applying a positive DC voltage to sustain electrodes when a ground potential is applied to the scan electrodes; 상기 주사전극들에 상기 기저전위부터 하강되는 하강 램프파형을 공급하여 전압곡선의 중심부에 벽전하들을 위치시키는 단계를 포함하고,Supplying the falling ramp waveform descending from the base potential to the scan electrodes to position wall charges in the center of the voltage curve; 상기 피크전압은 상기 유지전극에 전압이 인가되었을 때 상기 유지전극과 상기 주사전극 간에 방전이 개시되는 전압 및 상기 주사전극에 전압이 인가되었을 때 상기 주사전극과 상기 유지전극간에 방전이 개시되는 전압의 합전압인 제 2전압과, 어드레스전극에 전압이 인가되었을 때 상기 어드레스전극과 상기 주사전극간에 방전이 개시되는 전압 및 상기 주사전극에 전압이 인가되었을 때 상기 주사전극과 상기 어드레스전극간에 방전이 개시되는 전압의 합전압인 제 3전압 중 낮은 전압 이하의 전압값으로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.The peak voltage is a voltage at which discharge is initiated between the sustain electrode and the scan electrode when a voltage is applied to the sustain electrode and a voltage at which discharge is initiated between the scan electrode and the sustain electrode when a voltage is applied to the scan electrode. A discharge voltage is started between the address electrode and the scan electrode when a voltage is applied to the address voltage and the address electrode, and a discharge is started between the scan electrode and the address electrode when a voltage is applied to the scan electrode. And a voltage value equal to or lower than a lower voltage among the third voltages which are the sum voltages of the voltages. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 제 1전압의 전압값은 상기 주사전극에 전압이 인가되었을 때 상기 주사전극과 상기 유지전극간에 방전이 개시되는 전압값 이하로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the voltage value of the first voltage is set to be equal to or less than a voltage value at which discharge starts between the scan electrode and the sustain electrode when a voltage is applied to the scan electrode. 삭제delete 제 1항에 있어서,The method of claim 1, 상기 유지전극들에 인가되는 정극성의 직류전압의 전압값은 100V이하로 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And a voltage value of the positive DC voltage applied to the sustain electrodes is set to 100 V or less. 제 5항에 있어서,The method of claim 5, 상기 하강램프파형은 기울기를 가지고 부극성의 제 2전압까지 서서히 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And said falling ramp waveform gradually falls to a second negative voltage having a slope. 제 6항에 있어서,The method of claim 6, 상기 부극성의 제 2전압의 절대치 전압값은 상기 정극성의 직류전압보다 크게 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법. And the absolute voltage value of the second negative voltage is greater than the positive DC voltage.
KR10-2003-0094970A 2003-12-22 2003-12-22 Method of Driving Plasma Display Panel KR100524314B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0094970A KR100524314B1 (en) 2003-12-22 2003-12-22 Method of Driving Plasma Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0094970A KR100524314B1 (en) 2003-12-22 2003-12-22 Method of Driving Plasma Display Panel

Publications (2)

Publication Number Publication Date
KR20050063559A KR20050063559A (en) 2005-06-28
KR100524314B1 true KR100524314B1 (en) 2005-11-01

Family

ID=37255397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0094970A KR100524314B1 (en) 2003-12-22 2003-12-22 Method of Driving Plasma Display Panel

Country Status (1)

Country Link
KR (1) KR100524314B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560481B1 (en) * 2004-04-29 2006-03-13 삼성에스디아이 주식회사 Driving method of plasma display panel and plasma display device
KR100551013B1 (en) * 2004-05-21 2006-02-13 삼성에스디아이 주식회사 Drving method of plasma display panel and plasma display device
KR100578848B1 (en) * 2004-05-21 2006-05-11 삼성에스디아이 주식회사 Drving method of plasma display panel and plasma display device
KR100590070B1 (en) * 2004-09-23 2006-06-14 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100730158B1 (en) 2005-11-08 2007-06-19 삼성에스디아이 주식회사 Method of driving discharge display panel for low rated voltage of driving apparatus
KR100943958B1 (en) * 2008-08-21 2010-02-26 삼성에스디아이 주식회사 Plasma display and driving method thereof

Also Published As

Publication number Publication date
KR20050063559A (en) 2005-06-28

Similar Documents

Publication Publication Date Title
KR100508250B1 (en) Driving method of plasma display panel
KR100524309B1 (en) Driving method of plasma display panel
KR100524314B1 (en) Method of Driving Plasma Display Panel
KR100551126B1 (en) Method of Driving Plasma Display Panel
KR100489276B1 (en) Driving method of plasma display panel
KR100570971B1 (en) Method of driving plasma display panel
KR20050034767A (en) Method of driving plasma display panel
KR100517472B1 (en) Method of Driving Plasma Display Panel
KR100549669B1 (en) Method of Driving Plasma Display Panel
KR20040094493A (en) Method and Apparatus of Driving Plasma Display Panel
KR100647776B1 (en) Driving method of plasma display panel
KR100551123B1 (en) Method of Driving Plasma Display Panel
KR100488457B1 (en) Method for Driving Plasma Display Panel
KR100482344B1 (en) Method for driving plasma display panel
KR100640053B1 (en) Method of driving plasma display panel
KR100493614B1 (en) Driving method of plasma display panel
KR100533728B1 (en) Method of Driving Plasma Display Panel
KR100525738B1 (en) Method of Driving Plasma Display Panel
KR100504574B1 (en) Method of Driving Plasma Display Panel
KR100533729B1 (en) Method of Driving Plasma Display Panel
KR100475158B1 (en) Driving method of plasma display panel
KR100508237B1 (en) Method for driving plasma display panel
KR100480158B1 (en) Driving method of plasma display panel
KR100480169B1 (en) METHOD Of DRIVING PLASMA DISPLAY PANEL
KR20030054954A (en) Method of driving plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090929

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee