KR100516748B1 - 반도체소자의 미세패턴 형성방법 - Google Patents
반도체소자의 미세패턴 형성방법 Download PDFInfo
- Publication number
- KR100516748B1 KR100516748B1 KR10-1998-0058639A KR19980058639A KR100516748B1 KR 100516748 B1 KR100516748 B1 KR 100516748B1 KR 19980058639 A KR19980058639 A KR 19980058639A KR 100516748 B1 KR100516748 B1 KR 100516748B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- pattern
- forming
- semiconductor device
- metal layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000007261 regionalization Effects 0.000 title description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 38
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 239000006117 anti-reflective coating Substances 0.000 abstract 1
- 238000002310 reflectometry Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 120
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로서, 고집적 소자의 금속배선 형성공정에서 원자외선(deep ultra violet, DUV)을 광원으로 이용한 노광공정시 TiN/W막 적층구조를 반사방지막(Antireflective Coating layer, ARC)으로 사용함으로써 감광막 패턴을 형성하기 위한 노광공정시 상기 감광막 패턴의 전 지역에 동일한 에너지량을 흡수하도록하여 금속층의 고반사율에 의한 나칭(noching) 등으로 패턴이 훼손되는 것을 방지하여 프로파일이 우수한 감광막 패턴을 형성할 수 있게 하여 미세패턴의 형성을 가능하게 하고, 상기 금속층과의 식각선택비 차이를 이용하여 하드마스크로서의 역할을 행함으로써 소자의 단차를 감소시켜 후속 사진식각공정을 용이하게 하고 그로 인한 반도체소자의 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 미세패턴 형성방법에 관한 것으로, 특히 금속배선 형성공정시 TiN/W막의 적층구조를 반사방지막으로 형성하여 안정적이고 재현성있는 미세패턴을 형성하는 방법에 관한 것이다.
최근의 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 장치의 제조 공정 중에서 식각 또는 이온주입 공정 등의 마스크로 매우 폭 넓게 사용되는 감광막 패턴의 미세화가 필수 요건이다.
상기 감광막 패턴의 분해능(R)은 축소노광장치의 광원의 파장(λ) 및 공정 변수(k)에 비례하고, 노광 장치의 렌즈 구경(numerical aperture:NA, 개구수)에 반비례한다.
[R=k*λ/NA, R=해상도, λ=광원의 파장, NA=개구수]
여기서, 상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를 들어 파장이 436 및 365㎚인 G-라인 및 i-라인 축소노광장치는 공정 분해능이 각각 약 0.7, 0.5㎛ 정도가 한계이고, 0.5㎛ 이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultra violet, 이하 DUV 라 함), 예를 들어 파장이 248㎚인 KrF 레이저나 193㎚인 ArF 레이저를 광원으로 사용하는 노광 장치를 이용하거나, 공정 상의 방법으로는 노광마스크를 위상 반전 마스크를 사용하는 방법과, 이미지 콘트라스트를 향상시킬 수 있는 별도의 박막을 웨이퍼 상에 형성하는 씨.이.엘.(contrast enhancement layer: 이하 CEL이라 함) 방법이나 두층의 감광막 사이에 에스.오.지.(spin on glass: SOG) 등의 중간층을 개재시킨 삼층레지스트(Tri layer resist: 이하 TLR 라 함) 방법 또는 감광막의 상측에 선택적으로 실리콘을 주입시키는 실리레이션 방법 등이 개발되어 분해능 한계치를 낮추고 있다.
일반적으로 반도체제조 공정의 리소그래피 공정은 노광마스크의 광차단막 패턴 밀도에 따라 이를 통과하는 빛의 회절 정도 및 근접 패턴을 통과한 빛과의 간섭 등에 의해 동일한 크기의 패턴에서도 실제 웨이퍼에 형성되는 패턴의 크기가 달라지는 현상이 발생한다. 상기와 같은 문제점을 개선하기 위하여 반사방지막을 사용하고 있으며, 상기 반사방지막은 증착 조건 등의 방법에 의하여 굴절율(refractive index)의 실수(n) 및 허수(k), 반사율(reflectance, R) 등과 같은 광학 상수값을 얻을 수 있는 실리콘 옥시나이트라이드(silicon oxynitride, SiOxNy) 막이 사용되고 있으며, 주로 플라즈마 화학기상증착(plasma enhanced chemical vapor deposition, 이하 PE-CVD 라 함)방법으로 형성한다.
또한, 소자가 고집적화 되어감에 따라 도전배선들의 직경은 작아지고, 높이가 증가하여 에스펙트비(aspect ratio)가 증가한다. 따라서, 식각마스크로 감광막만을 사용하여 도전배선들을 식각하기 위하여 상기 감광막을 점점 더 두껍게 형성해야 되기 때문에 하드마스크를 이용하여 식각공정을 실시하기도 한다.
이하, 첨부된 도면을 참고로 하여 종래기술에 대하여 설명한다.
도 1 은 종래기술에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도이고, 도 2 는 종래기술에 의해 SiON막을 금속배선의 하드마스크로 사용하는 경우 감광막에 흡수되는 에너지량을 도시한 그래프도이다.
먼저, 워드라인, 비트라인 및 캐패시터와 같은 소정의 하부구조물이 형성되어 있는 반도체기판(11) 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 금속배선 콘택홀이 구비된 층간절연막(12)을 형성한다.
다음, 층간절연막 상부에 Ti막(13)과 제1TiN막(14)을 순차적으로 형성한다. 이때, 상기 Ti막(13)과 제1TiN막(14)은 확산방지막으로 사용된다.
그 다음,상기 제1TiN막(14) 상부에 금속층으로 Al막(15)을 형성한다.
다음, 상기 Al막(15) 상부에 제2TiN막(16), 플라즈마-산화막(plasma enhanced -oxide, 17) 및 SiON막(18)을 순차적으로 형성한다. 이때, 상기 제2TiN막(16) 및 SiON막(18)은 반사방지막으로 사용되고, 상기 플라즈마-산화막(17)은 하드마스크로 사용된다.
그 다음, 상기 SiON막(18) 상부에 DUV용 감광막(19)을 형성하고, 금속배선 마스크를 이용한 사진식각공정으로 금속배선으로 예정되는 부분을 보호하는 감광막 패턴을 형성한다.
다음, 상기 감광막 패턴을 식각마스크로 사용하여 상기 SiON막(18) 및 플라즈마-산화막(17)을 패터닝하고, 상기 감광막 패턴을 제거한다.
그 다음, 상기 SiON막(18) 패턴 및 플라즈마-산화막(17) 패턴을 식각마스크로 사용하여 상기 제2TiN막(16), Al막(15), 제1TiN막(14) 및 Ti막(13)을 식각한다.
상기와 같은 종래기술에 따른 반도체소자의 미세패턴 형성방법은, 금속배선형성공정에서 반도체소자가 고집적화되어 감에 따라 애스팩트비가 증가하여 감광막 및 절연막을 이용한 하드마스크를 식각마스크로 사용하여 금속배선을 형성하기 위해서는 상기 감광막과 절연막의 두께를 높게 형성해야 한다. 또한, 도 2 에 도시된 바와 같이 DUV를 광원으로 사용하는 감광막을 사용하는 경우 TiN막은 반사방지막으로서의 역할을 충분히 하지 못하기 때문에 SiON막을 사용하여 상기 TiN막을 보완하였으나 상기 SiON막이 약 300Å 두께일때 반사방지막으로서 역할을 하고, 제거공정시 별도의 식각장비를 필요로 하여 공정이 복잡해지는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여, DUV를 광원으로 사용하는 감광막을 이용하여 금속배선을 형성하는 경우에 금속층 상부에 W막을 형성하고, 반사방지막인 TiN막을 형성한 다음, 감광막 패턴을 형성함으로써 상기 TiN막의 역할을 보완하고, 금속층과의 식각선택비를 증가시켜 원하는 형태의 감광막 패턴을 얻을 수 있고, 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명에 따른 반도체소자의 미세패턴 형성방법은,
소정의 하부구조물이 형성되어 있는 반도체기판 상부에 금속배선 콘택으로 예정되는 금속배선 콘택홀이 구비된 층간절연막을 형성하는 공정과,
상기 층간절연막 상부에 확산방지막과 금속층을 형성하는 공정과,
상기 금속층 상부에 상기 금속층과 식각선택비 차이를 갖고 반사방지막 기능을 하는 W막을 형성하는 공정과,
상기 W막 상부에 반사방지막인 TiN막을 형성하는 공정과,
상기 TiN막 상부에 금속배선으로 예정되는 부분을 보호하는 감광막 패턴을 형성하는 공정과,
상기 감광막 패턴을 식각마스크로 사용하여 상기 W막과 TiN막을 패터닝하는 공정과,
상기 감광막 패턴을 제거하는 공정과,
상기 W막과 TiN막 패턴을 식각마스크로 사용하여 상기 금속층 및 확산방지막을 식각하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명한다.
도 3 은 본 발명에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도이다.
먼저, 워드라인, 비트라인 및 캐패시터와 같은 소정의 하부구조물이 형성되어 있는 반도체기판(21) 상부에 금속배선 콘택으로 예정되는 부분을 노출시키는 금속배선 콘택홀이 구비된 층간절연막(22)을 형성한다.
다음, 층간절연막 상부에 Ti막(23)과 제1TiN막(24)을 순차적으로 형성한다. 이때, 상기 Ti막(23)은 200 ∼ 500Å 두께로 형성하고, 상기 제1TiN막(24)은 200 ∼ 700Å 두께로 형성되며, 확산방지막으로 사용된다.
그 다음,상기 제1TiN막(24) 상부에 금속층으로 Al막(25)을 3500 ∼ 4500 Å두께 형성한다.
다음, 상기 Al막(25) 상부에 W막(26)과 제2TiN막(27)을 순차적으로 형성한다. 이때, 상기 W막(26)은 100 ∼ 1000Å 두께로 형성되고, 반사방지막인 상기 제2TiN막(27)의 기능을 보완하는 동시에 상기 Al막(25)의 식각공정시 하드마스크로도 사용된다. 상기 W막(26)은 100Å 정도의 두께로 상기 Al막(25)을 4000Å 까지 식각하는데 하드마스크로서 역할이 가능하다.
그 다음, 상기 제2TiN막(27) 상부에 감광막(28)을 900 ∼1100Å 두께로 형성하고, 금속배선 마스크를 이용한 사진식각공정으로 금속배선으로 예정되는 부분을 보호하는 감광막(28) 패턴을 형성한다.
다음, 상기 감광막(28) 패턴을 식각마스크로 사용하여 상기 제2TiN막(27)과 W막(26)을 식각한 후, 상기 감광막(28) 패턴을 제거한다. 이때, 상기 제2TiN막(27)은 염소가스 분위기에서 식각하고, 상기W막(26)은 불소가스 분위기에서 식각한다.
그 다음, 상기 제2TiN막(27)과 W막(26)을 식각마스크로 사용하고, 염소가스 분위기에서 상기 Al막(25), 제1TiN막(24) 및 Ti막(23)을 식각하여 금속배선을 형성한다. 이때, 상기 W막(26)과 Al막(25)이 1 : 30 ∼ 1 : 100 정도의 식각선택비를 갖도록 한다.
도 4 는 본 발명에 의해 W을 금속배선을 반사방지막 및 하드마스크로 사용하는 경우 감광막에 흡수되는 에너지량을 도시한 그래프도로서, 상기 Al막(24) 상부에 W막(26)을 형성한 경우 상기 감광막(28) 패턴에 흡수되는 에너지량을 나타낸다.
상기 W막(26)의 두께가 약 180Å 이상인 경우 상기 감광막(28) 패턴에 흡수되는 에너지량이 전 지역에서 동일한 것을 알 수 있다. 이는 상기 W막(26)이 상기 제2TiN막(27)의 반사방지막 기능을 보완하여 상기 Al막(25)이 안정한 형태로 패터닝되도록 한다.
상기한 바와같이 본 발명에 따른 반도체소자의 미세패턴 형성방법은, 고집적 소자의 금속배선 형성공정에서 DUV를 광원으로 이용한 노광공정시 TiN/W막 적층구조를 반사방지막으로 사용함으로써 감광막 패턴을 형성하기 위한 노광공정시 상기 감광막 패턴의 전 지역에 동일한 에너지량을 흡수하도록하여 금속층의 고반사율에 의한 나칭 등으로 패턴이 훼손되는 것을 방지하여 프로파일이 우수한 감광막 패턴을 형성할 수 있게 하여 미세패턴의 형성을 가능하게 하고, 상기 금속층과의 식각선택비 차이를 이용하여 하드마스크로서의 역할을 행함으로써 소자의 단차를 감소시켜 후속 사진식각공정을 용이하게 하고 그로 인한 반도체소자의 고집적화를 가능하게 하는 이점이 있다.
도 1 은 종래기술에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도.
도 2 는 종래기술에 의해 PE-SiON막을 금속배선의 하드마스크로 사용하는 경우 감광막에 흡수되는 에너지량을 도시한 그래프도.
도 3 은 본 발명에 따른 반도체소자의 미세패턴 형성방법을 도시한 단면도.
도 4 는 본 발명에 의해 W을 금속배선을 반사방지막 및 하드마스크로 사용하는 경우 감광막에 흡수되는 에너지량을 도시한 그래프도.
<도면의 주요부분에 대한 부호의 설명>
11, 21 : 반도체기판 12, 22 : 층간절연막
13, 23 : Ti막 14 : 제1TiN막
15, 25 : Al막 16, 27 : 제2TiN막
17 : PE-산화막 18 : SiON막
19, 28 : 감광막 26 : 텅스텐막
Claims (6)
- 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 금속배선 콘택으로 예정되는 금속배선 콘택홀이 구비된 층간절연막을 형성하는 공정과,상기 층간절연막 상부에 확산방지막과 금속층을 형성하는 공정과,상기 금속층 상부에 상기 금속층과 식각선택비 차이를 갖고 반사방지막 기능을 하는 W막을 형성하는 공정과,상기 W막 상부에 반사방지막인 TiN막을 형성하는 공정과,상기 TiN막 상부에 금속배선으로 예정되는 부분을 보호하는 감광막 패턴을 형성하는 공정과,상기 감광막 패턴을 식각마스크로 사용하여 상기 W막과 TiN막을 패터닝하는 공정과,상기 감광막 패턴을 제거하는 공정과,상기 W막과 TiN막 패턴을 식각마스크로 사용하여 상기 금속층 및 확산방지막을 식각하는 공정을 포함하는 반도체소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 확산방지막은 Ti/TiN막의 적층구조인 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 금속층은 Al막인 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 W막은 100 ∼ 1000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 감광막 패턴은 DUV를 광원으로 사용하여 노광하여 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
- 제 1 항에 있어서,상기 금속층 및 확산방지막은 염소가스 분위기에서 식각하는 것을 특징으로 하는 반도체소자의 미세패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0058639A KR100516748B1 (ko) | 1998-12-24 | 1998-12-24 | 반도체소자의 미세패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0058639A KR100516748B1 (ko) | 1998-12-24 | 1998-12-24 | 반도체소자의 미세패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000042472A KR20000042472A (ko) | 2000-07-15 |
| KR100516748B1 true KR100516748B1 (ko) | 2005-10-26 |
Family
ID=19565719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0058639A KR100516748B1 (ko) | 1998-12-24 | 1998-12-24 | 반도체소자의 미세패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100516748B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727439B1 (ko) | 2005-03-22 | 2007-06-13 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529476A (ja) * | 1991-04-26 | 1993-02-05 | Mitsubishi Electric Corp | 半導体装置の配線接続構造 |
| JPH0669122A (ja) * | 1992-05-28 | 1994-03-11 | Nec Corp | 半導体装置の製造方法 |
| KR980005523A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| KR19980060584A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 금속배선 형성 방법 |
-
1998
- 1998-12-24 KR KR10-1998-0058639A patent/KR100516748B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529476A (ja) * | 1991-04-26 | 1993-02-05 | Mitsubishi Electric Corp | 半導体装置の配線接続構造 |
| JPH0669122A (ja) * | 1992-05-28 | 1994-03-11 | Nec Corp | 半導体装置の製造方法 |
| KR980005523A (ko) * | 1996-06-27 | 1998-03-30 | 김주용 | 반도체 소자의 금속배선 형성방법 |
| KR19980060584A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 금속배선 형성 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100727439B1 (ko) | 2005-03-22 | 2007-06-13 | 주식회사 하이닉스반도체 | 금속 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000042472A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3315345B2 (ja) | 半導体装置の製造方法 | |
| KR100479600B1 (ko) | 콘택 형성 방법 | |
| JP4420592B2 (ja) | 半導体素子の微細パターン形成方法 | |
| US6218292B1 (en) | Dual layer bottom anti-reflective coating | |
| KR100696760B1 (ko) | 반도체소자의 제조방법 | |
| JPH06302539A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US6448179B2 (en) | Method for fabricating semiconductor device | |
| KR100551071B1 (ko) | 반도체소자 제조방법 | |
| KR100516748B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| US7087533B2 (en) | Method for fabricating semiconductor device | |
| US6709986B2 (en) | Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam | |
| KR100685595B1 (ko) | 반도체소자의 제조방법 | |
| KR20010063763A (ko) | 반도체 소자의 제조 방법 | |
| KR100546158B1 (ko) | 반도체소자의 제조방법 | |
| KR20020052463A (ko) | 반도체소자의 제조방법 | |
| KR20030001134A (ko) | 자기 정렬 콘택 형성 방법 | |
| KR100347246B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100454626B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR19990057333A (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100333537B1 (ko) | 반도체소자의콘택제조방법 | |
| KR100861188B1 (ko) | 반도체소자의 제조방법 | |
| KR100369867B1 (ko) | 반도체소자의제조방법 | |
| KR19980030049A (ko) | 반도체소자의 금속배선 제조방법 | |
| KR20000045368A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20000003569A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |