Nothing Special   »   [go: up one dir, main page]

KR100499814B1 - GaN 나노막대를 이용하는 단결정 GaN 기판 제조방법 - Google Patents

GaN 나노막대를 이용하는 단결정 GaN 기판 제조방법 Download PDF

Info

Publication number
KR100499814B1
KR100499814B1 KR10-2002-0087990A KR20020087990A KR100499814B1 KR 100499814 B1 KR100499814 B1 KR 100499814B1 KR 20020087990 A KR20020087990 A KR 20020087990A KR 100499814 B1 KR100499814 B1 KR 100499814B1
Authority
KR
South Korea
Prior art keywords
gan
thick film
substrate
nanorods
grown
Prior art date
Application number
KR10-2002-0087990A
Other languages
English (en)
Other versions
KR20040061703A (ko
Inventor
김화목
강태원
Original Assignee
강태원
김화목
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강태원, 김화목 filed Critical 강태원
Priority to KR10-2002-0087990A priority Critical patent/KR100499814B1/ko
Publication of KR20040061703A publication Critical patent/KR20040061703A/ko
Application granted granted Critical
Publication of KR100499814B1 publication Critical patent/KR100499814B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

먼저 GaN 나노막대(120)를 에피텍셜 성장시키고 그 다음에 GaN 나노막대(120)를 씨앗층으로 하여 GaN 나노막대(120) 상에 두께 200 μm 이상의 GaN 후막(30)을 성장시키면 GaN 후막(30)도 GaN 나노막대(120)와 동일한 방향으로 우선 배향된 에피텍셜층이 된다. 그 다음에 GaN 후막(30)을 조심스럽게 분리해 내면 이를 차후에 GaN층을 에피텍셜 성장시키기 위한 기판으로 사용할 수 있다.

Description

GaN 나노막대를 이용하는 단결정 GaN 기판 제조방법 {Method for fabricating single crystal GaN substrate using GaN nanorods}
본 발명은 GaN 기판 제조방법에 관한 것으로서, 특히 GaN 나노막대를 이용하여 단결정 GaN 기판을 제조하는 방법에 관한 것이다.
GaN은 부르자이트(Wurzite) 구조를 가지는 질화물 반도체로서 상온에서 가시광선의 청색 파장대에 해당하는 3.4 eV의 직접천이형 밴드갭을 가질 뿐만 아니라 InN 및 AlN와 전율고용체를 이루어 금지대폭의 조정이 가능하며 전율고용체의 전 조성 범위 내에서 직접천이형 반도체의 특성을 나타내기 때문에 청색표시 및 발광소자재료로서 가장 각광 받고 있다. 또한, 에너지 밴드 갭이 크기 때문에 다른 반도체를 이용한 소자보다 고온에서 안정한 동작을 기대할 수 있어 FET 등 트랜지스터로의 응용도 활발히 되고 있다. 또 GaAs와 달리 비소(As)를 주성분으로 함유하지 않기 때문에 환경친화적이다.
GaN을 에피텍셜 성장시키기 위해서는 단결정 GaN을 기판으로 사용하는 것이 가장 바람직하다. 그러나, 단결정 GaN 기판을 만드는 것은 쉬운 일이 아니다. 그래서, 통상 사파이어를 기판으로 사용하고, 사파이어와 GaN 사이의 격자부정합(lattice mismatch)을 최소화하기 위하여 사파이어 기판 상에 질화알루미늄이나 질화갈륨과 같은 질화물계 화합물반도체 등으로 이루어진 완충층(buffer layer)을 미리 형성한 다음에 상기 완충층 상에 GaN을 에피텍셜 성장시키는 방법이 제안되었다. 그러나, 완충층에 의한 이러한 완화는 GaN의 에피텍셜 성장을 가능하게는 하지만 격자부정합에 의한 전위의 생성은 여전히 막을 수가 없어 전위밀도가 109 내지 1010 /cm2 정도 된다.
이렇게 전위가 원하지 않게 생성되면 소자의 문턱전압(threshold voltage) 제어가 어렵고, 캐리어의 이동도(mobility)가 떨어지는 등 소자특성에 나쁜 영향을 미치게 된다. 이러한 문제는 사파이어 기판을 사용할 때 뿐만 아니라 다른 기판을 사용하는 경우에도 마찬가지로 나타난다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 상술한 종래의 문제점을 극복하기 위하여 GaN을 에피텍셜 성장시키기 위한 GaN 기판을 GaN 나노막대를 이용하여 제조하는 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 GaN 기판 제조방법은, GaClx 기체와 NH3 기체를 400 내지 600 ℃의 온도범위에서 반응시켜 주기판 상에 GaN 나노막대를 성장시키는 단계; 상기 GaN 나노막대가 성장된 주기판 상에 GaN 후막을 성장시키는 단계; 및 상기 GaN 후막을 상기 주기판으로부터 분리시켜서 상기 GaN 후막으로 된 기판을 얻는 단계; 를 포함하는 것을 특징으로 한다.
상기 GaN 후막은 GaClx 기체와 NH3 기체를 1000 내지 1150 ℃의 온도범위에서 반응시켜서 성장시키는 것이 바람직하다. 그리고, 상기 GaN 나노막대와 상기 GaN 후막은 동일한 반응기에서 성장되는 것이 바람직하다. 상기 GaN 후막으로 된 기판은, 상기 주기판을 상온까지 냉각시키는 과정에서 상기 GaN 후막이 상기 주기판으로부터 저절로 분리되도록 하여 얻을 수 있다.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다.
도 1a 내지 도 1e는 본 발명에 따른 GaN 기판 제조방법을 설명하기 위한 단면도들이다.
에피층 (epilayer)을 성장시키는 방법으로는 크게 VPE (Vapor Phase Epitaxial growth), LPE (Liquid Phase Epitaxial growth), 및 SPE (Solid Phase Epitaxial growth)를 들 수 있다. 여기서, VPE는 반응가스를 기판 위로 흘리면서 열에 의한 분해와 반응을 통해 기판위에 결정을 성장시키는 것으로서 반응가스의 원료형태에 따라 수소화물 VPE (hydride VPE, HVPE), 할로겐화물 VPE (halide VPE), 유기금속 VPE (metal organic VPE, MOVPE) 등으로 분류할 수 있다. 본 발명은 이 중에서 HVPE (hydride VPE)방법을 사용한다.
구체적으로, 주기판 (main substrate, 10)을 HVPE 반응기 안으로 장입 시킨 후에 상기 반응기 안으로 GaClx 기체와 NH3 기체를 흘려보내고 주기판(10)의 온도를 400 내지 600 ℃ 로 유지한다. 그러면, GaClx 기체와 NH3 기체가 서로 반응하여 GaN 씨앗층(120a)이 형성된 다음에 참조번호 120b 및 120c의 형태를 거쳐 이들이 주로 위로 성장하여 GaN 나노막대(120)가 주기판(10) 상에 저절로 형성된다(도 1a 내지 도 1d).
주기판(10)으로는 사파이어(sapphire)나 실리콘 기판 등을 사용할 수 있으며 그 종류에 의해 GaN 나노막대(120)의 형성이 특별히 제약을 받는 것은 아니다. 그리고, 주기판(10) 표면에 촉매(catalyst)나 템플릿(templete) 층의 존재여부에도 GaN 나노막대(120)의 형성에 상관없다.
GaN 나노막대(120)의 성장시간은 30분 내지 10 시간 정도가 좋다. 상기 GaClx 기체는 예컨대 Ga 금속과 HCl 기체를 600 내지 900 ℃의 온도범위에서 서로 반응시킴으로서 얻을 수 있다.
만약, 600 내지 1100 ℃ 정도의 고온에서 GaN을 증착하면 도 2에 도시된 바와 같이 GaN 씨앗층(20a)이 형성된 다음에 이들이 어느 정도 위로 자라기 전에 참조번호 20b, 20c로 표시한 바와 같이 순식간에 옆으로도 성장하여 GaN박막(20)이 형성되어 버린다. 이러한 과정은 매우 순식간에 이루어지기 때문에 GaN가 나노막대 형태가 되도록 시간으로 제어하는 것은 사실상 불가능하다.
GaN 나노막대(120)가 형성된 다음에는 GaClx 기체와 NH3 기체가 상기 반응기 안으로 흘러 들어가는 상황에서 주기판(10)의 온도를 1000 내지 1150 ℃ 로 상승시킨다. 그러면 도 2에서 설명한 바와 같이 두께 200 μm 이상의 GaN 후막(30)을 GaN 나노막대(120) 상에 성장시킬 수 있다(도 1e).
GaN 나노막대(120)와 GaN 후막(30)을 서로 다른 반응기에서 형성시킬 수도 있지만, 어차피 사용되는 기체가 동일하므로 이렇게 동일한 반응기에서 연속적으로 공정을 진행하는 것이 바람직하다. 그리고, 다른 방법에 비하여 HVPE 방법이 상대적으로 증착속도가 빠르기 때문에 후막(thick film)을 형성시키는데는 HVPE 방법이 가장 적합하다.
GaN 후막(30)이 형성된 다음에는 GaN 후막(30)을 주기판(10)에서 분리시킨다. 분리된 GaN 후막(30)은 차후에 GaN 에피텍셜층을 성장시키기 위한 기판으로 사용된다. 주기판(10)을 상온까지 냉각시키면 GaN 후막(30)이 저절로 주기판(10)에서 떨어져 나온다.
도 3은 GaN 나노막대의 성장메카니즘을 실제로 보여주는 SEM 사진으로서, GaN 나노막대가 480℃에서 시간의 경과에 따라 사파이어 기판 상에 형성되는 과정을 보여준다. 도면에 있어서, 10분인 경우의 스케일 바(scale bar) 크기는 100 nm이고, 20분의 경우는 200 nm이며, 1시간의 경우는 500 nm이다. 1시간 성장 시켰을 때, 나노막대는 직경이 80~120 nm 정도되며 매우 균일하게 분포하고 있음을 알 수 있다.
도 4는 도 3c에 대한 XRD 그래프이다. (0002) 및 (0004) 피크는 부르자이트(Wurzite) 구조의 GaN 피크이며, 이 피크로 인해 GaN 나노막대가 c-축방향으로 제대로 우선배향(preferentially oriented) 되었음을 알 수 있다. c-축방향으로 우선배향된 GaN 나노막대 상에 GaN 후막을 성장시키면 성장된 GaN 후막도 c-축방향으로 우선배향된 에피텍셜층이 된다.
상술한 바와 같이 본 발명에 의하면, 먼저 GaN 나노막대(120)를 에피텍셜 성장시키고 그 다음에 GaN 나노막대(120)를 씨앗층으로 하여 GaN 나노막대(120) 상에 GaN 후막(30)을 성장시키면 GaN 후막(30)도 GaN 나노막대(120)와 동일한 방향으로 우선배향된 에피텍셜층이 된다. 따라서 GaN 후막(30)을 조심스럽게 분리해 내면 이를 차후에 GaN층을 에피텍셜 성장시키기 위한 기판으로 사용할 수 있다.
본 발명은 상기 실시예에만 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 명백하다.
도 1a 내지 도 1e는 본 발명에 따른 GaN 기판 제조방법을 설명하기 위한 단면도들;
도 2는 GaN 박막이 형성되는 과정을 설명하기 위한 단면도;
도 3은 GaN 나노막대의 성장메카니즘을 실제로 보여주는 SEM 사진;
도 4는 도 3c에 대한 XRD 그래프이다.
< 도면의 주요 부분에 대한 참조번호의 설명 >
10: 주기판 20: GaN 박막
120: GaN 나노막대 20a, 120a: GaN 씨앗층
30: GaN 후막

Claims (6)

  1. GaClx 기체와 NH3 기체를 400 내지 600 ℃의 온도범위에서 반응시켜 주기판 상에 GaN 나노막대를 성장시키는 단계;
    상기 GaN 나노막대가 성장된 주기판 상에 GaN 후막을 성장시키는 단계; 및
    상기 GaN 후막을 상기 주기판으로부터 분리시켜서 상기 GaN 후막으로 된 기판을 얻는 단계; 를 포함하는 것을 특징으로 하는 GaN 기판 제조방법.
  2. 제1항에 있어서, 상기 GaN 나노막대의 성장시간이 30분 내지 10 시간인 것을 특징으로 하는 GaN 기판 제조방법.
  3. 제1항에 있어서, 상기 GaN 후막은 GaClx 기체와 NH3 기체를 1000 내지 1150 ℃의 온도범위에서 반응시켜서 성장시키는 것을 특징으로 하는 GaN 기판 제조방법.
  4. 제1항에 있어서, 상기 GaN 나노막대와 상기 GaN 후막은 동일한 반응기에서 성장되는 것을 특징으로 하는 GaN 기판 제조방법.
  5. 제1항에 있어서, 상기 GaN 후막으로 된 기판은, 상기 주기판을 상온까지 냉각시키는 과정에서 상기 GaN 후막이 상기 주기판으로부터 저절로 분리되어 얻어 지는 것을 특징으로 하는 GaN 기판 제조방법.
  6. 제1항에 있어서, 상기 GaN 후막의 두께가 200 μm 이상인 것을 특징으로 하는 GaN 기판 제조방법.
KR10-2002-0087990A 2002-12-31 2002-12-31 GaN 나노막대를 이용하는 단결정 GaN 기판 제조방법 KR100499814B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0087990A KR100499814B1 (ko) 2002-12-31 2002-12-31 GaN 나노막대를 이용하는 단결정 GaN 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0087990A KR100499814B1 (ko) 2002-12-31 2002-12-31 GaN 나노막대를 이용하는 단결정 GaN 기판 제조방법

Publications (2)

Publication Number Publication Date
KR20040061703A KR20040061703A (ko) 2004-07-07
KR100499814B1 true KR100499814B1 (ko) 2005-07-07

Family

ID=37353212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0087990A KR100499814B1 (ko) 2002-12-31 2002-12-31 GaN 나노막대를 이용하는 단결정 GaN 기판 제조방법

Country Status (1)

Country Link
KR (1) KR100499814B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809033B1 (ko) * 2006-05-19 2008-03-03 경희대학교 산학협력단 질화갈륨 자기 직립 기판의 제조방법
KR100839224B1 (ko) * 2007-03-26 2008-06-19 동국대학교 산학협력단 GaN 후막의 제조방법
KR100956402B1 (ko) * 2008-02-15 2010-05-06 한양대학교 산학협력단 질화갈륨 패턴 형성방법 및 이를 이용한 플래시 기억소자제조방법과 플래시 기억소자
KR100925764B1 (ko) * 2008-04-29 2009-11-11 삼성전기주식회사 질화갈륨 어레이 제조방법
CN102618922A (zh) * 2012-04-06 2012-08-01 中国科学院合肥物质科学研究院 一种在Si基片上外延生长GaAs薄膜的方法

Also Published As

Publication number Publication date
KR20040061703A (ko) 2004-07-07

Similar Documents

Publication Publication Date Title
KR101416838B1 (ko) (Al,In,Ga,B)N의 전도도 제어 방법
TWI489668B (zh) 利用金屬有機化學汽相沉積之高品質氮面GaN、InN及AlN及其合金之異質磊晶生長的方法
CA2747574A1 (en) Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
EP1298709B1 (en) Method for producing a iii nitride element comprising a iii nitride epitaxial substrate
US7361522B2 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
US7371282B2 (en) Solid solution wide bandgap semiconductor materials
WO2017168012A1 (en) Forming a planar surface of a iii-nitride material
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
US9318660B2 (en) Methods of growing nitride semiconductors and methods of manufacturing nitride semiconductor substrates
US20140353685A1 (en) Semi-Polar III-Nitride Films and Materials and Method for Making the Same
JP2002249400A (ja) 化合物半導体単結晶の製造方法およびその利用
KR100499814B1 (ko) GaN 나노막대를 이용하는 단결정 GaN 기판 제조방법
JP2011216549A (ja) GaN系半導体エピタキシャル基板の製造方法
US20100264424A1 (en) GaN LAYER CONTAINING MULTILAYER SUBSTRATE, PROCESS FOR PRODUCING SAME, AND DEVICE
KR101006480B1 (ko) 반도체 박막 구조 및 그 형성 방법
EP1841902B1 (de) VERFAHREN ZUR HERSTELLUNG VON C-PLANE ORIENTIERTEN GaN- ODER AlxGa1-xN-SUBSTRATEN
KR100450784B1 (ko) Gan단결정제조방법
Zhang et al. GaN Substrate Material for III–V Semiconductor Epitaxy Growth
RU2750295C1 (ru) Способ изготовления гетероэпитаксиальных слоев III-N соединений на монокристаллическом кремнии со слоем 3C-SiC
KR100525723B1 (ko) HVPE법에 의한 GaN 나노막대 형성방법
JPH1179898A (ja) 窒化物単結晶薄膜の形成方法
KR20040061696A (ko) GaN 나노막대의 팁 형상 제어방법
EP3783639A1 (en) Ingan epitaxial layer and manufacturing method thereof
KR100839224B1 (ko) GaN 후막의 제조방법
KR100590444B1 (ko) 고온 완충층을 이용한 질화물 반도체 에피층 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130625

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140619

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150622

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160603

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180601

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 15