Nothing Special   »   [go: up one dir, main page]

KR101416838B1 - (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법 - Google Patents

(Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법 Download PDF

Info

Publication number
KR101416838B1
KR101416838B1 KR1020087021910A KR20087021910A KR101416838B1 KR 101416838 B1 KR101416838 B1 KR 101416838B1 KR 1020087021910 A KR1020087021910 A KR 1020087021910A KR 20087021910 A KR20087021910 A KR 20087021910A KR 101416838 B1 KR101416838 B1 KR 101416838B1
Authority
KR
South Korea
Prior art keywords
polar
nitride semiconductor
semi
iii
nitride
Prior art date
Application number
KR1020087021910A
Other languages
English (en)
Other versions
KR20080108985A (ko
Inventor
존 에프. 케딩
히토시 사토
마이클 이자
히로쿠니 아사미즈
홍 종
스티븐 피. 덴바스
슈지 나카무라
Original Assignee
더 리전츠 오브 더 유니버시티 오브 캘리포니아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 리전츠 오브 더 유니버시티 오브 캘리포니아 filed Critical 더 리전츠 오브 더 유니버시티 오브 캘리포니아
Publication of KR20080108985A publication Critical patent/KR20080108985A/ko
Application granted granted Critical
Publication of KR101416838B1 publication Critical patent/KR101416838B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(Al,In,Ga,B)N 반도체 결정들 내에 p-형 전도도를 제어하는 방법이 개시된다. 실시예들은 <011> 방향으로 미스컷된 {100} MgAl2O4 스피넬 기판 상에 증착된
Figure 112008063556388-pct00025
갈륨 질화물 막들을 포함한다. Mg 원자들은 반도체 결정의 밴드 구조 내에 가능한 전자 상태들을 도입하기 위하여 반극성 질화물 박막 내에 의도적으로 결합될 수 있고, 이에 따라 p-형 전도도를 가진다. 적절한 전자 상태를 유사하게 도입할 수 있는 아연 또는 탄소와 같은 다른 불순물 원자들이 또한 사용될 수 있다.
질화물 반도체, 반극성, 미스컷, 성장, 핵생성층

Description

(Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법{Method for conductivity control of (Al,In,Ga,B)N}
본 발명은 (Al,In,Ga,B)N의 전도도 제어 방법에 관한 것이다.
(관계 출원들과의 상호참조)
본 출원은 이하의 동시 계류중(co-pending)이고 공동 양도된(commonly-assigned) 미국특허출원의 미국법 제35호(특허법)제119조(e)에 의거한 이익을 주장한다. (John F. Kaeding)
존 카에딩(John F. Kaeding), 히토시 사토(Hitoshi Sato), 마이클 이자(Michael Iza), 히로쿠니 아사미쯔(Hirokuni Asamizu), 홍 종(Hong Zhong), 스티븐 덴바스(Steven P. DenBaars) 및 슈지 나카무라(Shuji Nakamura)에 의하여 2006년 2월 10일 출원된 미국임시특허출원 제60/772,184호의 "반극성 (Al,In,Ga,B)N의 전도도 제어 방법(METHOD FOR CONDUCTIVITY CONTROL OF SEMIPOLAR (Al,In,Ga,B)N),"(대리인 관리(DOCKET)번호 제30794.166-US-P1 (2006-285)호); 상기 출원은 본 명세서의 참조로서 결합된다.
본 출원은 하기의 동시 계류중이고 공동 양도된 미국특허출원들과 관련이 있다:
트로이 베이커(Troy J. Baker), 벤자민 하스켈(Benjamin A. Haskell), 폴 피니(Paul T. Fini), 스티븐 덴바스(Steven P. DenBaars), 제임스 스펙(James S. Speck), 및 슈지 나카무라(Shuji Nakamura)에 의하여 2005년 3월 10일에 출원된 미국임시특허출원 제60/660,283호의 "평면 반극성 갈륨 질화물의 성장 기술(TECHNIQUE FOR THE GROWTH OF PLANAR SEMI-POLAR GALLIUM NITRIDE),"(대리인 관리번호 제30794.128-US-P1 (2005-471)호)의 미국특허출원의 미국법 제35호(특허법)제119조(e)에 의거한 이익을 주장하는, 트로이 베이커(Troy J. Baker), 벤자민 하스켈(Benjamin A. Haskell), 폴 피니(Paul T. Fini), 스티븐 덴바스(Steven P. DenBaars), 제임스 스펙(James S. Speck), 및 슈지 나카무라(Shuji Nakamura)에 의하여 2006년 3월 10일에 출원된 미국특허출원 제11/372,914호의 "평면 반극성 갈륨 질화물의 성장 기술(TECHNIQUE FOR THE GROWTH OF PLANAR SEMI-POLAR GALLIUM NITRIDE),"(대리인 관리번호 제30794.128-US-U1 (2005-471)호);
로버트 파렐 2세(Robert M. Farrell, Jr.), 트로이 베이커(Troy J. Baker), 아르펜 차크라보르티(Arpan Chakraborty), 벤자민 하스켈(Benjamin A. Haskell), 모건 패티슨(P. Morgan Pattison), 라자트 샤마(Rajat Sharma), 우메쉬 미쉬라(Umesh K. Mishra), 스티븐 덴바스(Steven P. DenBaars), 제임스 스펙(James S. Speck), 및 슈지 나카무라(Shuji Nakamura)에 의하여 2005년 6월 1일 출원된 미국임시특허출원 제60/686,244호의 "반극성 (Ga,Al,In,B)N 박막들, 이종구조들, 및 소자들의 성장 및 제조 기술(TECHNIQUE FOR THE GROWTH AND FABRICATION OF SEMIPOLAR (Ga,Al,In,B)N THIN FILMS, HETEROSTRUCTURES, AND DEVICES),"(대리인 관리번호 제30794.140-US-P1 (2005-668)호)의 미국특허출원의 미국법 제35호(특허법)제119조(e)에 의거한 이익을 주장하는, 로버트 파렐 2세(Robert M. Farrell, Jr.), 트로이 베이커(Troy J. Baker), 아르펜 차크라보르티(Arpan Chakraborty), 벤자민 하스켈(Benjamin A. Haskell), 모건 패티슨(P. Morgan Pattison), 라자트 샤마(Rajat Sharma), 우메쉬 미쉬라(Umesh K. Mishra), 스티븐 덴바스(Steven P. DenBaars), 제임스 스펙(James S. Speck), 및 슈지 나카무라(Shuji Nakamura)에 의하여 2006년 6월 1일 출원된 미국특허출원 제11/444,946호의 "반극성 (Ga,Al,In,B)N 박막들, 이종구조들, 및 소자들의 성장 및 제조 기술(TECHNIQUE FOR THE GROWTH AND FABRICATION OF SEMIPOLAR (Ga,Al,In,B)N THIN FILMS, HETEROSTRUCTURES, AND DEVICES),"(대리인 관리번호 제30794.140-US-U1 (2005-668)호);
트로이 베이커(Troy J. Baker), 벤자민 하스켈(Benjamin A. Haskell), 제임스 스펙(James S. Speck), 및 슈지 나카무라(Shuji Nakamura)에 의하여 2005년 7월 13일 출원된 미국임시특허출원 제60/698,749호의 "반극성 질화물 박막들의 결함 감소를 위한 측방향 성장 방법 LATERAL GROWTH METHOD FOR DEFECT REDUCTION OF SEMIPOLAR NITRIDE FILMS),"(대리인 관리번호 제30794.141-US-P1 (2005-672)호)의 미국특허출원의 미국법 제35호(특허법)제119조(e)에 의거한 이익을 주장하는, 트로이 베이커(Troy J. Baker), 벤자민 하스켈(Benjamin A. Haskell), 제임스 스펙(James S. Speck) 및 슈지 나카무라(Shuji Nakamura)에 의하여 2006년 7월 13일 출원된 미국특허출원 제11/486,224호의 "반극성 질화물 박막들의 결함 감소를 위한 측방향 성장 방법(LATERAL GROWTH METHOD FOR DEFECT REDUCTION OF SEMIPOLAR NITRIDE FILMS),"(대리인 관리번호 제30794.141-US-U1 (2005-672)호);
마이클 이자(Michael Iza), 트로이 베이커(Troy J. Baker), 벤자민 하스켈(Benjamin A. Haskell), 스티븐 덴바스(Steven P. DenBaars), 및 슈지 나카무라(Shuji Nakamura)에 의하여 2005년 9월 9일 출원된 미국임시특허출원 제60/715,491호의 "유기금속 화학기상증착을 통한 반극성 (Al,In,Ga,B)N의 성장 강화 방법(METHOD FOR ENHANCING GROWTH OF SEMIPOLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION),"(대리인 관리번호 제30794.144-US-P1 (2005-772)호)의 미국특허출원의 미국법 제35호(특허법)제119조(e)에 의거한 이익을 주장하는, 마이클 이자(Michael Iza), 트로이 베이커(Troy J. Baker), 벤자민 하스켈(Benjamin A. Haskell), 스티븐 덴바스(Steven P. DenBaars), 및 슈지 나카무라(Shuji Nakamura)에 의하여 2006년 9월 8일 출원된 미국특허출원 제11/517,797호의 "유기금속 화학기상증착을 통한 반극성 (Al,In,Ga,B)N의 성장 강화 방법(METHOD FOR ENHANCING GROWTH OF SEMIPOLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION),"(대리인 관리번호 제30794.144-US-U1 (2005-772)호);
시드하르스 라잔(Siddharth Rajan), 창수 서(Chang Soo Suh), 제임스 스펙(James S. Speck) 및 우메쉬 미쉬라(Umesh K. Mishra)에 의하여 2005년 9월 16일 출원된 미국임시특허출원 제60/717,996호의 "N-극성 알루미늄 갈륨 질화물/갈륨 질화물 강화-모드 필드 효과 트랜지스터(N-POLAR ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE ENHANCEMENT-MODE FIELD EFFECT TRANSISTOR),"(대리인 관리번호 제 30794.148-US-P1 (2006-107)호)의 미국특허출원의 미국법 제35호(특허법)제119조(e)에 의거한 이익을 주장하는, 시드하르스 라잔(Siddharth Rajan), 창수 서(Chang Soo Suh), 제임스 스펙(James S. Speck) 및 우메쉬 미쉬라(Umesh K. Mishra)에 의하여 2006년 9월 18일 출원된 미국특허출원 제11/523,286호의 "N-극성 알루미늄 갈륨 질화물/갈륨 질화물 강화-모드 필드 효과 트랜지스터(N-POLAR ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE ENHANCEMENT-MODE FIELD EFFECT TRANSISTOR),"(대리인 관리번호 제30794.148-US-U1 (2006-107)호);
존 카에딩(John Kaeding), 마이클 이자(Michael Iza), 트로이 베이커(Troy J. Baker), 히토시 사토(Hitoshi Sato), 벤자민 하스켈((Benjamin A. Haskell), 제임스 스펙(James S. Speck), 스티븐 덴바스(Steven P. DenBaars) 및 슈지 나카무라(Shuji Nakamura)에 의하여 2006년 1윌 20일 출원된 미국임시특허출원 제60/760,739호의 "반극성 (Al,In,Ga,B)N의 개선된 성장 방법(METHOD FOR IMPROVED GROWTH OF SEMIPOLAR (Al,In,Ga,B)N),"(대리인 관리번호 제30794.150-US-P1 (2006-126)호)의 미국특허출원의 미국법 제35호(특허법)제119조(e)에 의거한 이익을 주장하는, 존 카에딩(John Kaeding), 동선 리(Dong-Seon Lee), 마이클 이자(Michael Iza), 트로이 베이커(Troy J. Baker), 히토시 사토(Hitoshi Sato), 벤자민 하스켈(Benjamin A. Haskell), 제임스 스펙(James S. Speck), 스티븐 덴바스(Steven P. DenBaars) 및 슈지 나카무라(Shuji Nakamura)에 의하여 2007년 1윌 19일 출원된 미국특허출원 제 호의 "반극성 (Al,In,Ga,B)N의 개선된 성장 방법(METHOD FOR IMPROVED GROWTH OF SEMIPOLAR (Al,In,Ga,B)N),"(대리인 관리번호 제30794.150-US- U1 (2006-126)호);
히토시 사토(Hitoshi Sato), 존 카에딩(John Kaeding), 마이클 이자(Michael Iza), 트로이 베이커(Troy J. Baker), 벤자민 하스켈(Benjamin A. Haskell), 스티븐 덴바스(Steven P. DenBaars) 및 슈지 나카무라(Shuji Nakamura)에 의하여 2006년 1윌 20일 출원된 미국임시특허출원 제60/760,628호의 "유기금속 화학기상증착을 통한 반극성 (Al,In,Ga,B)N의 성장 강화 방법(METHOD FOR ENHANCING GROWTH OF SEMIPOLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION)",(대리인 관리번호 제30794.159-US-P1 (2006-178)호)의 미국특허출원의 미국법 제35호(특허법)제119조(e)에 의거한 이익을 주장하는, 히토시 사토(Hitoshi Sato), 존 카에딩(John Kaeding), 마이클 이자(Michael Iza), 트로이 베이커(Troy J. Baker), 벤자민 하스켈(Benjamin A. Haskell), 스티븐 덴바스(Steven P. DenBaars) 및 슈지 나카무라(Shuji Nakamura)에 의하여 동일한 날에 출원된 미국특허출원 제11/655,572호의 "유기금속 화학기상증착을 통한 반극성 (Al,In,Ga,B)N의 성장 강화 방법(METHOD FOR ENHANCING GROWTH OF SEMIPOLAR (Al,In,Ga,B)N VIA METALORGANIC CHEMICAL VAPOR DEPOSITION),"(대리인 관리번호 제30794.159-US-U1 (2006-178)호);
홍 종(Hong Zhong), 존 카에딩(John F. Kaeding), 라자트 샤마(Rajat Sharma), 제임스 스펙(James S. Speck), 스티븐 덴바스(Steven P. DenBaars) 및 슈지 나카무라(Shuji Nakamura)에 의하여 2006년 2월 17일 출원된 미국임시특허출원 제60/774,467호의 "반극성 (Al,In,Ga,B)N 광전자 소자들의 성장 방법(METHOD FOR GROWTH OF SEMIPOLAR (Al,In,Ga,B)N OPTOELECTRONICS DEVICES),"(대리인 관리번호 제30794.173-US-P1 (2006-422)호);
아르펜 차크라보르티(Arpan Chakraborty), 광충 김(Kwang-Choong Kim), 스티븐 덴바스(Steven P. DenBaars), 제임스 스펙(James S. Speck), 및 우메쉬 미쉬라(Umesh K. Mishra)에 의하여 2006년 5월 9일 출원된 미국임시특허출원 제60/798,933호의 "인-시츄 실리콘 질화물 나노마스킹을 이용한 비극성 및 반극성 갈륨 질화물 내의 결함 감소 기술(TECHNIQUE FOR DEFECT REDUCTION IN NONPOLAR AND SEMIPOLAR GALLIUM NITRIDE FILMS USING IN-SITU SILICON NITRIDE NANOMASKING),"(대리인 관리번호 제30794.180-US-P1 (2006-530)호);
니콜라스 피첸바움(Nicholas A. Fichtenbaum), 우메쉬 미쉬라(Umesh K. Mishra), 칼 네우펠드(Carl J. Neufeld) 및 스타시아 켈러(Stacia Keller)에 의하여 2006년 5월 31일 출원된 미국임시특허출원 제60/809,774호의 "N-극성 나노필라 및 나노스트라이프 배열 상에 재성장에 의하여 형성된 광전자 소자들(OPTOELECTRONIC DEVICES FORMED BY REGROWTH ON N-POLAR NANOPILLAR AND NANOSTRIPE ARRAYS),"(대리인 관리번호 제30794.182-US-P1 (2006-638)호);
마이클 이자(Michael Iza), 히토시 사토(Hitoshi Sato), 스티븐 덴바스(Steven P. DenBaars), 및 슈지 나카무라(Shuji Nakamura)에 의하여 2006년 8월 16일 출원된 미국임시특허출원 제60/822,600호의 "마그네슘이 도핑된 (Al,In,Ga,B)N 층들의 증착 방법(METHOD FOR DEPOSITION OF MAGNESIUM DOPED (Al,In,Ga,B)N LAYERS),"(대리인 관리번호 제30794.187-US-P1 (2006-678)호);
스타시아 켈러(Stacia Keller), 우메쉬 미쉬라(Umesh K. Mishra), 및 니콜라 스 피첸바움(Nicholas A. Fichtenbaum)에 의하여 2006년 11월 15일 출원된 미국임시특허출원 제60/866,035호의 "유기금속 화학기상증착에 의한 고 품질 N-면 GaN, InN, AIN, 및 이들의 합금의 이종 에피택셜 성장 방법(METHOD FOR HETEROEPITAXIAL GROWTH OF HIGH-QUALITY N-FACE GaN, InN, and AIN AND THEIR ALLOYS BY METAL ORGANIC CHEMICAL VAPOR DEPOSITION),"(대리인 관리번호 제30794.207-US-P1 (2007-121)호);
스티븐 덴바스(Steven P. DenBaars), 매튜 슈미트(Mathew C. Schmidt), 광충 김(Kwang Choong Kim), 제임스 스펙(James S. Speck) 및 슈지 나카무라(Shuji Nakamura)에 의하여 2006년 12월 11일 출원된 미국임시특허출원 제60/869,540호의 "비극성 (M-평면) 및 반극성 발광 소자들(NON-POLAR (M-PLANE) AND SEMI-POLAR EMITTING DEVICES),"(대리인 관리번호 제30794.213-US-P1 (2007-317)호); 및
광충 김(Kwang Choong Kim), 매튜 슈미트(Mathew C. Schmidt), 펭 우(Feng Wu), 아사코 히라이(Asako Hirai), 멜빈 맥라우린(Melvin B. McLaurin), 스티븐 덴바스(Steven P. DenBaars), 슈지 나카무라(Shuji Nakamura) 및 제임스 스펙(James S. Speck)에 의하여 2006년 12월 12일 출원된 미국임시특허출원 제60/869,701호의 "다양한 기판들 상의 (Al,In,Ga,B)N의 M-평면 및 반극성 평면들의 결정 성장(CRYSTAL GROWTH OF M-PLANE AND SEMIPOLAR PLANES OF (Al,In,Ga,B)N ON VARIOUS SUBSTRATES),"대리인 관리번호 제30794.214-US-P1 (2007-334)호);
상기 출원들은 모두 본 명세서에서 참조로서 결합된다.
(유의점: 본 출원은, 대괄호 내에, 예를 들어 [참조 x]로 표기된 하나 또는 그 이상의 참조번호에 의하여 명세서 전체에 걸쳐서 지적된 바와 같은 수많은 다른 간행물들 및 특허들을 참조한다. 이러한 참조 번호에 따라서 순서 지어진 다른 간행물들 및 특허들의 목록은 하기에 "참조(References)"로 표기된 구역에 개재된다. 이러한 간행물들 및 특허들 각각은 본 명세서에서 참조로서 인용된다.)
갈륨 질화물(GaN)과 알루미늄 및 인듐과 결합된 그의 삼원계 및 사원계 화합물들(AlGaN, InGaN, AlInGaN)의 유용성은 가시광선 및 자외선 광전자 소자들 및 고성능 전자 소자들의 제조에 잘 정립되어 있다. 이러한 소자들은 통상적으로 분자빔 에피택시법(molecular beam epitaxy, MBE), 유기금속 화학기상증착법(metalorganic chemical vapor deposition, MOCVD), 및 수소화물 기상 에피택시법(hydride vapor phase epitaxy, HVPE)을 포함하는 성장 기술들에 의하여 에피택셜하게 성장한다.
반도체 광전자 소자들은 광의 포톤들이 방출 또는 흡수되는 전자들의 채워진 상태 및 채워지지 않은 상태 간의 전이에 의존한다. 발광 다이오드들 (LED), 레이저 다이오드들 (LD), 또는 광전지적(photovoltaic) 셀들과 같은 최첨단의 광전자 소자들은 반도체 다이오드 접합과 결합되어 있다. 다이오드 접합은 다른 n-형 및 p-형 캐리어들을 가지는 반도체 영역들 내에서 또는 그 사이에서의 전이에 의한다. n-형 반도체는 반도체 결정의 전도 밴드 내에 과잉의 자유 전하 캐리어들을 가지는 물질을 지칭한다. p-형 반도체는 반도체 결정의 가전자 밴드 내에 과잉의 자유 전하 캐리어들을 가지는 물질을 지칭한다. 따라서, 광전자 반도체 소자들의 제조는 반도체 결정의 영역들 내에 또는 그 사이에 자유 전하 캐리어의 농도 및 유형을 의도적으로 조정하는 능력에 의존한다.
갈륨 질화물 및 그의 합금은 육방정 섬유아연석(wurtzite) 구조에서 가장 안정적이며, 상기 구조는, 서로에 대하여 120°회전되어 있고 특유한 c-축에 대하여 모두 수직인 두 개(또는 세 개)의 동등한 기저 평면(basal plane) 축들(a-축들)에 의하여 설명된다. III족 및 질소 원자들은 상기 결정의 c-축을 따라서 서로 교대하여 c-평면들을 점유한다. 상기 섬유아연석 구조 내에 포함되는 대칭 요소들은 III족-질화물들이 이러한 c-축을 따라서 벌크 자발 분극을 포함하는 것을 나타내고, 또한 상기 섬유아연석 구조는 압전(piezoelectric) 분극을 나타낸다.
전자 및 광전자 소자들을 위한 현재의 질화물 기술은 상기 극성 c-방향을 따라서 성장한 질화물 막들을 포함한다. 그러나, III-질화물계 광전자 및 전자 소자들 내의 종래의 c-평면 원자 우물 구조들은, 강한 압전 및 자발 분극들의 존재로 인하여 원하지 않는 양자구속 스타크 효과(quantum-confined Stark effect, QCSE)의 영향을 받는다. 상기 c-방향을 따른 강한 내재적인 전기장들은 전자들 및 홀들의 공간적인 분리를 야기하며, 이에 따라 캐리어 재결합 효율의 제한, 발진기 강도(oscillator strength)의 감소 및 적색 편이 방출을 나타낸다.
갈륨 질화물 광전자 소자들 내의 자발 및 압전 분극 효과들을 제거하기 위한 하나의 시도는 결정의 비극성 평면들 상에 소자들을 성장시키는 것이다. 이러한 평면들은 동일한 갯수의 갈륨 원자들 및 질소 원자들을 포함하고, 전하적 중성(charge-neutral)이다. 또한, 후속의 비극성 층들은 결정학적으로 서로 동등하 며, 이에 따라 상기 결정은 성장 방향에 따라 극성을 가지지 않는다. 갈륨 질화물 내의 대칭이고 동등한 비극성 평면들의 이와 같은 두 가지 군들은 총합하여 a-평면들로 알려진
Figure 112008063556388-pct00001
군 및 총합하여 m-평면들로 알려진
Figure 112008063556388-pct00002
군이다. 불행히도, 본 발명의 양수인인 캘리포니아 대학의 연구자들에 의하여 발전되었지만, 비극성 질화물들의 성장은 아직 도전이 남아있고, III족-질화물 산업에서 광범위하게 적용되지는 않는다.
갈륨 질화물 광전자 소자들 내의 분극 효과들을 감소 또는 가능한 한 제거하는 다른 시도는 결정의 반극성 평면들 상에 소자들을 성장시키는 것이다. 상기 반극성 평면들이란 용어는, 두 개의 0이 아닌 h, i, 또는 k 밀러 지수들, 및 0이 아닌 l 밀러 지수를 가지는 다양한 평면들을 지칭할 수 있다. c-평면 갈륨 질화물 이종 에피택시의 반극성 평면들의 공통으로 관찰된 예들의 일부는 피트들(pits)의 파세트들(facets)에서 발견되는
Figure 112008063556388-pct00003
,
Figure 112008063556388-pct00004
, 및
Figure 112008063556388-pct00005
평면들을 포함한다. 또한, 이러한 평면들은 발명자들이 평면 막들의 형태로 성장시킨 평면들과 동일할 수 있다. 상기 섬유아연석 결정 구조 내의 반극성 평면들의 다른 예들은
Figure 112008063556388-pct00006
,
Figure 112008063556388-pct00007
, 및
Figure 112008063556388-pct00008
을 포함하지만, 그러나 이에 한정되지는 않는다. 질화물 결정의 분극 벡터는 이러한 평면들 또는 이러한 평면들에 수직하여 존재하지 않고, 상기 평면의 표면의 수직에 대하여 일정한 각도로 경사진다. 예를 들어, 상기
Figure 112008063556388-pct00009
및
Figure 112008063556388-pct00010
평면들은 각각 상기 c-평면에 대하여 62.98° 및 32.06°로 경사진다.
자발 분극에 추가하여, 질화물들에 존재하는 분극의 다른 형태는 압전 분극이다. 이는 물질이 압축 또는 인장 스트레인을 받는 경우에 발생하고, 질화물 이종 구조 내에 비유사한 조성의 (Al,In,Ga,B)N 층들(또한 따라서 다른 격자 상수들임)이 성장하는 경우에 발생한다. 예를 들어, 갈륨 질화물과의 격자 정합에 기인하여, 갈륨 질화물 템플릿(template) 상의 얇은 알루미늄 갈륨 질화물(AlGaN) 층은 평면 내의(in-plane) 인장 스트레인을 가지고, 갈륨 질화물 템플릿 상의 얇은 인듐 갈륨 질화물(InGaN) 층은 평면 내의 압축 스트레인을 가진다. 따라서, 갈륨 질화물 상의 인듐 갈륨 질화물 원자 우물에 대하여, 압전 분극은 인듐 갈륨 질화물 및 갈륨 질화물의 자발 분극과는 반대 방향을 향하게 된다. 갈륨 질화물에 대하여 격자 정합된 알루미늄 갈륨 질화물 층의 경우에는, 압전 분극은 알루미늄 갈륨 질화물 및 갈륨 질화물의 자발 분극과 동일한 방향을 향하게 된다.
나카무라 등(Nakamura, et al.)은 마그네슘 도핑과 후속의 열 어닐링 단계를 이용하여 고품질 p-형 갈륨 질화물 물질을 처음으로 발달시켰다. 이러한 기술과 다른 연구자들에 의한 후속의 개선들은 참조 문헌에 개시되어 있다 [1,2,3]. 그러나, 이러한 기술들은 극성 [0001] 방향을 따라 성장한 갈륨 질화물 막을 이용한다. c-평면 질화물들 위에 반극성 평면들을 이용하는 잇점으로는 총 분극이 감소되는 것이다. 특정한 평면들 상의 특정한 합금 조성들은 분극이 0일 수도 있다. 가장 중요한 것은 c-평면 질화물 구조들과 비교하여, 분극이 감소되는 것이다. 따라서, 중요한 개선들은 반도체 결정의 밴드 구조 및 이에 따른 전도도를 변화하는 반극성 성장 방위들을 이용하여 형성된다.
마그네슘이 도핑된 종래의 c-평면 방위된 질화물 반도체 결정들은 마그네슘 도판트 농도보다 약 100 배 낮은 p-형 캐리어 농도들을 가지며, 이는 도핑된 극성 질화물 결정의 전자적 밴드 구조 때문이다. 그러나, 본 발명은 마그네슘 도판트 농도에 비하여 단지 10의 인수로 낮은 p-형 캐리어 농도를 가지는 반극성 질화물 반도체 결정들을 형성한다. 다시 말하면, 극성 질화물 결정들과 비교하여 도핑 농도가 매우 증가될 수 있다. 이와 같이 증가된 마그네슘 활동도는 본 발명이 종래의 극성 질화물 p-형 도핑 기술들에 비하여 우수하게 한다. 본 발명의 다른 새로운 측면들은 p-형(Al,In,Ga,B)N 막들이 1018 cm-3 이상의 높은 홀 농도들을 나타내고, 반면 동시에 8 내지 14 cm2/Vs의 홀(Hall) 이동도들을 유지하는 것이다. 다시 말하면, 캐리어 농도 및 이동도는 동시에 증가되거나 또는 최대화될 수 있고, 또한, 극성 질화물들에 비하여 높다. 통상적인 c-평면 방위된 p-형 질화물 반도체 결정은 동등한 홀 농도들에 대하여 매우 낮은 이동도들을 나타낸다. 홀 이동도 및 농도의 곱의 결과는 본 발명을 이용하여 제조된 (Al,In,Ga,B)N 반도체 결정에 대하여 더 높은 전도도를 나타낸다.
본 발명은 질화물 (Al,In,Ga,B)N 반도체 결정들 내에서 p-형 전도도의 제어를 허용할 수 있다. 질화물 반도체들을 위한 p-형 전도도의 제어가 이미 보고되었지만, 질화물 반도체 내의 p-형 전도도를 제어하기 위한 반극성 및 비극성 평면들의 사용은 개시되지 않았다.
본 발명은 도핑된 반극성 또는 비극성 질화물 반도체를 이용하여 질화물 소자 또는 반도체 질화물의 제조를 포함하여, 질화물 소자 또는 반도체 질화물 내의 전도도 물질들을 강화하거나 또는 조절하는 방법을 개시한다. 상기 강화하거나 또는 조절하는 단계는, 밴드 구조의 조절, 개선된 전도도 제어, 캐리어 농도에 영향을 주는 도판트들의 갯수 증가에 의한 도판트 활동도의 증가, 캐리어 농도 및 이동도의 동시 증가 및 이에 따른 전도도의 증가, 홀 질량(hole mass)의 감소, 자유도들 또는 이방성 평면 내(in-plane) 전자 특성들의 도입, 또는 의도하지 않은 불순물들의 감소를 포함할 수 있다. 따라서, 본 발명은 소자-품질의 질화물 반도체 결정들의 전도도를 제어하는 방법을 개시한다. 상기 질화물 반도체의 반극성 또는 비극성 방위는 통상적인 극성 [0001] 질화물 반도체들에 비하여 개선된 전도도 제어, 극성 질화물 반도체들에 비하여 더 높은 캐리어 농도 및 더 높은 이동도를 가진다. 상기 도핑된 반극성 또는 비극성 질화물 반도체는 상기 질화물 소자 또는 상기 반도체 질화물의 p-형 전도도 특성들을 강화하거나 또는 조절하기 위하여 p-형 도핑될 수 있다.
또한, 본 발명은 반극성 또는 비극성 질화물의 성장방법을 개시하며, 상기 방법은 미스컷된 기판의 미스컷 각도를 변화하여 상기 반극성 또는 비극성 질화물 반도체의 전도도, 예를 들어 p-형 전도도를 제어하는 단계 및 미스컷된 기판 상에 반극성 또는 비극성 질화물 반도체를 증착하는 단계를 포함한다. 상기 미스컷된 기판은 <011> 방향으로 미스컷된 {100} MgAl2O4 스피넬 기판일 수 있다.
상기 반극성 질화물 반도체는
Figure 112008063556388-pct00011
갈륨 질화물(GaN)을 포함할 수 있고, 또한 상기 반극성 질화물 반도체는
Figure 112008063556388-pct00012
또는
Figure 112008063556388-pct00013
반극성 (Al,In,Ga,B)N을 포함할 수 있다. 상기 비극성 질화물 반도체는 a-면 또는 m-면 비극성 (Al,In,Ga,B)N을 포함할 수 있다.
상기 방법은, 상기 증착 단계 동안에 상기 질화물 반도체내에 의도적으로(intentionally) 또는 비의도적으로(unintentionally) 도판트들을 결합하는 단계를 포함할 수 있다. 상기 도판트들은 실리콘(Si), 마그네슘(Mg), 아연(Zn) 또는 탄소(C)를 포함할 수 있다. 상기 비의도적인 도판트는 1×1019 cm-3 보다 낮은 농도의 수소일 수 있다.
상기 방법은, 상기 증착 단계 이후에 상기 반극성 질화물 반도체 내의 수소와 같은 비의도적인 불순물 원자들의 농도를 변화시키는 후속의 열 어닐링을 수행하는 단계를 더 포함할 수 있고, 이에 따라 상기 반극성 질화물 반도체 결정들의 전도도를 개선한다.
또한, 본 발명은, 상기 반극성 또는 비극성 질화물 반도체의 전도도를 조정하기 위하여, 하나 또는 그 이상의 도판트들을 결합한 반극성 또는 비극성 질화물 반도체를 개시한다. 상기 도판트들은 상기 반극성 또는 비극성 질화물 반도체에 p-형 전도도를 분배할 수 있고, 상기 반극성 또는 비극성 질화물 반도체는 적어도 8 cm2/Vs의 홀 이동도가 유지되는 동안, 1018 cm-3 에 비하여 큰 홀 농도를 포함할 수 있다. 통상적으로 마그네슘과 같은 상기 도판트들은 상기 반극성 또는 비극성 질화물 반도체에 p-형 전도도를 분배하고, 또한 상기 반극성 또는 비극성 질화물 반도체는 도판트 농도에 비하여 최대한 10 배 이하의 캐리어 농도를 포함할 수 있다.
또한 본 발명은 발광 다이오드들 및 레이저 다이오드들과 같은 반극성 또는 비극성 질화물 소자들을 제조할 수 있다.
참조하는 도면상에서 동일 부호는 전체에 걸쳐 동일한 요소를 지칭한다:
도 1은 스피넬 기판 상에 반극성 갈륨 질화물 박막들의 성장을 위한 MOCVD 공정을 포함하는 본 발명 및 바람직한 실시예의 방법을 도시하는 흐름도이다.
도 2는 마그네슘 농도에 대한 Cp2Mg 유동을 도시하는 그래프이다.
도 3은 수소 농도에 대한 마그네슘 농도를 도시하는 그래프이다.
도 4는 홀 농도에 대한 마그네슘 농도를 도시하는 그래프이다.
도 5는 균일한 마그네슘 농도에서의 캐리어 밀도와 이동도에 대한 어닐링 온도를 도시하는 그래프이고, 사각형으로 도시된 데이터는 캐리어 밀도를 나타내고 다이아몬드들로 도시된 데이터는 이동도를 나타낸다.
도 6는 균일한 마그네슘 농도에서의 캐리어 밀도와 이동도에 대한 <011> 면으로부터의 스피넬 {100} MgAl2O4의 미스컷 각도를 도시하는 그래프이고, 사각형으 로 도시된 데이터는 이동도를 나타내고 다이아몬드들로 도시된 데이터는 캐리어 밀도를 나타낸다.
바람직한 실시예의 이하의 설명에서는, 본 명세서의 일부를 이루며 본 발명이 실현되는 특정한 실시예를 도시하기 위하여 첨부된 도면을 참조한다. 본 발명의 기술적 사상의 범위를 벗어나지 않고, 다른 실시예들도 구현가능하며, 구조적인 변형이 가능함을 이해할 수 있다.
개괄
본 발명은 반극성(semipolar) 질화물 결정의 도핑에 의하여 (Al,In,Ga,B)N 반도체 결정들 내의 p-형 전도도를 제어하는 방법을 포함한다. 이러한 제어의 예들은 <011> 방향으로 미스컷된 {100} MgAl2O4 스피넬(spinel) 기판들 상에 증착된
Figure 112008063556388-pct00014
갈륨 질화물(GaN) 막들을 이용하는 것을 보여준다. 본 발명의 일실시예에 있어서, 상기 반도체 결정의 밴드 구조 내에 이용가능한 전자적 상태들을 도입하기 위하여, 마그네슘 원자들이 성장하는 반극성 질화물 막 내에 의도적으로 결합되고, 이에 따라 p-형 전도도를 나타낸다. 적절한 전자적 상태들의 유사한 도입을 야기하는 아연(Zn) 또는 탄소(C)와 같은 다른 불순물 원자들이 또한 사용될 수 있다.
기술적 설명
일실시예에 있어서, 상기
Figure 112008063556388-pct00015
갈륨 질화물 막들은 상업적으로 이용가능한 MOCVD 시스템을 이용하여 성장한다.
Figure 112008063556388-pct00016
갈륨 질화물을 위한 성장 파라미터들의 일반적인 범위는 10 torr 내지 1000 torr 범위의 압력 및 400℃ 및 1400℃ 범위의 온도이다. 압력과 온도의 변화는 적절한 기판을 이용한 갈륨 질화물의 성장의 안정성을 나타낸다. 상기 에피택셜 관계들 및 조건들은 반응기의 유형에는 무관하게 유지되어야 한다. 그러나, 이러한 평면들의 성장을 위한 반응기 조건들은 개별적인 반응기들 및 성장 방법들 (예를 들어, HVPE, MOCVD, 및 MBE)에 따라 변화할 수 있다. 비스(시클로펜타이데닐) 마그네슘 (Bis(cyclopentadienyl) magnesium, Cp2Mg)은 마그네슘 도판트 원자들의 소스로서 사용될 수 있다. 불순물 원자들의 다른 적절한 소스들이 사용될 수 있고, 소스 선택은 사용된 성장 기술에 따라 결정될 수 있다. 예를 들어, 원소적인 마스네슘 소스는 MBE에 의하여 성장한 반극성(semipolar) 질화물 반도체들의 전도도 제어를 위한 도판트 소스로서 사용될 수 있다. 도판트 소스 및 성장 기술의 선택은 본 발명의 기술적 범위를 벗어나지 않고 변화시킬 수 있다.
반도체 막의 성장에 있어서 불순물 도판트 원자들의 농도는 상기 성장 조건들의 적절한 변형을 통하여 반도체 성장 분야의 당업자에 의하여 제어될 수 있다. 예를 들어, MOCVD에 의하여 성장한 반극성 갈륨 질화물 결정 내의 마그네슘의 농도는 Ga:Mg 유기금속 전구체 분자의 비율을 변화시켜 변화시킬 수 있다. 추가적이지 만 배타적이지는 않은 기술들은 성장 속도, 압력, 온도 또는 주변 가스 조성을 의도적으로 변화시키는 것을 포함한다.
반극성 결정이 성장하는 동안에, 추가적인 불순물 원자들은 반도체 결정 내에 의도적이거나 또는 비의도적으로 결합될 수 있다. 이러한 원자들 중의 일부는 도판트 의도적인 도판트 원자들과 상호작용하여 원자의 전기적 활성도를 변화시킬 수 있고, 이에 따라 전도도 제어에 영향을 준다. 예를 들어, [0001] 방위된 갈륨 질화물 결정들 내의 수소와 마그네슘 사이의 상호작용은 p-형 전도도를 차단하는 것으로 알려져 있다. 그러나, 수소를 함유한 반도체 결정이 수소가 부족한 환경에 위치하고, 적절한 열에너지가 제공되면, 상기 수소는 질화물 결정 밖으로 확산하여 p-형 전도도를 갖는다. 이러한 과정은 활동도로 알려져 있다.
반극성 결정 방향을 따른 (Al,In,Ga,B)N 반도체 결정들의 밴드 구조는 극성 결정 방향들을 따라 성장한 (Al,In,Ga,B)N에 대하여 p-형 도판트 원자들의 전기적 거동을 변화시킨다. 따라서, 본 발명은 반극성 (Al,In,Ga,B)N 반도체 결정들의 도핑 및 활성화에 의한 질화물 결정들 내의 전도도 제어 방법을 개시한다.
공정 단계들
도 1은 본 발명의 바람직한 실시예에 따라 스피넬 기판 상의 반극성 갈륨 질화물 박막들의 성장을 위한 MOCVD 공정 단계들을 도시한다. 도 1은 또한 도핑된 반극성 질화물 반도체를 이용한 질화물 소자의 제조를 포함하는 질화물 소자들의 전도도 특성들을 강화하거나 또는 조절하는 방법을 도시한다.
블록 100은 반응기, 예를 들어 MOCVD 반응기 내로 기판을 장입하는 단계를 도시한다. 상기 기판은 미스컷(miscut)을 가지거나 갖지 않을 수 있다. 질화물들의 증착을 위하여 적절한 모든 기판을 사용할 수 있다.
블록 102는, 예를 들어 수소 및/또는 질소 및/또는 암모니아 하에서 상기 기판을 가열하는 단계를 도시한다.
블록 104는 상기 기판 상에 핵생성층 또는 버퍼층을 증착하는 선택적인 단계를 도시한다. 상기 핵생성층은 반도체 질화물들의 성장을 위하여 적절한 모든 물질로 형성될 수 있다.
블록 106은 상기 핵생성층 상에 또는 직접적으로 상기 기판 상에 반극성 질화물 반도체, 예를 들어 갈륨 질화물 막을 증착하고, 예를 들어 마그네슘으로 도핑하는 단계를 도시한다.
블록 108은 상기 반극성 질화물을 냉각하는 단계를 도시한다.
블록 110은, 예를 들어 수소(H)가 부족한 주변 가스(ambient gas) 내에서 상기 반극성 질화물을 어닐링하는 단계를 도시한다.
블록 112는 상기 방법의 결과를 도시하고, 이는 상기 반극성 질화물 반도체, 예를 들어, 도핑된 p-형 반극성 (Al,Ga,In,B)N 막의 전도도를 조정하기 위하여, 하나 또는 그 이상의 도판트들과 결합한 상기 반극성 질화물 반도체이다. 또한, 소자는 도 1의 방법을 이용하여 제조될 수 있다. 단계들은 필요한 경우 추가되거나 생략될 수 있다.
예를 들어,
Figure 112008063556388-pct00017
갈륨 질화물의 성장을 위하여, <011> 방향의 미스컷을 가지는 (100) 스피넬 기판이 사용된다. 블록 100에 도시된 바와 같이, 상기 기판은 MOCVD 반응기 내에 장입된다. 블록 102에 도시된 바와 같이, 히터는 가동되어 상기 기판의 표면의 질화를 촉진하기 위한 조건들 하에서 1025℃의 설정 온도까지 증가된다. 일반적으로, 대기압에서 기판 위로 질소 및/또는 수소 및/또는 암모니아가 유동한다. 상기 설정 온도에 도달하면, 암모니아 유동은 0.1 내지 3.0 slpm 범위로 설정된다. 블록 104에 도시된 바와 같이, 1 분 내지 20 분 이후에, AlxGa1 -xN 버퍼층 또는 핵생성층의 성장을 시작시키기 위하여, 상기 반응기의 설정 온도는 1025℃로 유지되고, 상기 반응기의 압력은 76 torr로 감소되고, 0 내지 3 sccm 범위의 트리메틸갈륨(Trimethylgallium, TMGa) 및/또는 20 sccm의 트리메틸알루미늄(Trimethylaluminum, TMAl)이 반응기에 인입된다. 1 분 내지 40 분 이후에, 상기 AlxGa1 - xN 핵생성층은 원하는 두께에 도달한다. 이때에, 블록 106에 도시된 바와 같이, 약 1 시간 내지 4 시간 범위의 갈륨 질화물 성장을 위하여, 상기 TMAl 유동은 차단되고, 상기 히터의 측정 온도는 975℃로 감소되고, 상기 반응기 압력은 760 torr로 증가되고, 상기 TMGa 유동은 9.5 sccm로 증가된다. 상기 블록 106에 도시된 단계 동안의 어느 시점에서도, p-형 갈륨 질화물을 형성하기 위하여 Cp2Mg의 추가적인 유동이 시작될 수 있다. 상기 Cp2Mg의 유동은 상기 성장하는 막의 원하는 마그네슘 농도에 의존하여, 0 보다 크고 0.3 μmol/분 까지의 범위에서 일반적으로 변화할 수 있다. 상기 원하는 p-형 갈륨 질화물 두께에 도달하면, 상기 Cp2Mg 유동은 중단된다. 블록 108에 도시된 바와 같이, 상기 갈륨 질화물이 원하는 두께에 도달하면, 상기 갈륨 질화물 막을 보전하기 위하여 암모니아 및/또는 질소 및/또는 수소가 유동하면서, 상기 TMGa 유동은 중단되고, 상기 반응기는 냉각된다.
본 명세서에 개시된 마그네슘 결합 방법은 2차 이온 질량분석기(secondary ion mass spectroscopy, SIMS)로 측정한 바와 같이, 결정 내에서 결합한 마그네슘 농도는 5×1019 cm-3 이하이다. Cp2Mg 유동에 대한 마그네슘 농도를 나타내는 그래프인 도 2에 도시된 바와 같이, 측정된 범위에 걸쳐서 상기 마그네슘농도는 상기 Cp2Mg의 유동과 선형적으로 증가한다.
냉각한 후에, 갈륨 질화물은 p-형 전도도를 보일 수 있다. 상기 반극성 갈륨 질화물 결정의 전도도는 후속의 열 어닐링 단계에 의하여 증가될 수 있다. 상기 막은 상기 MOCVD 반응기로부터 제거되고, 550℃ 내지 850℃의 범위에서 15분간 어닐링된다. 상기 어닐링의 환경은 수소가 부족한 주변 가스, 예를 들어 상기 갈륨 질화물 반극성 결정에 대하여 불활성 가스, 예를 들어 질소 또는 아르곤, 및/또는 산소를 포함한다. 마그네슘 농도의 증가와 함께 수소의 농도가 증가한다고 하여도, 마그네슘 농도에 대한 수소 농도를 나타내는 그래프인 도 3에 도시된 바와 같이, 후-성장 어닐링(post-growth annealing)은 1×1019 cm-3 이하의 p-형 반극성 질화물 반도체 층(들) 내의 잔류 수소 농도를 나타낸다.
반데르 포우 기하학(van der Pauw geometry)을 이용한 홀 효과(Hall effect)의 측정은 결과적인 마그네슘 도핑된 반극성 갈륨 질화물 막들의 p-형 전도도를 나타낸다. 마그네슘 농도에 대한 홀 농도(hole concentration)를 나타내는 그래프인 도 4에 도시된 바와 같이, 상기 홀 농도는 마그네슘농도에 대한 함수로서 약 2.5×1018 cm- 3 로부터 1×1018 cm-3 이하까지 선형적으로 감소한다.
상기 후-성장 어닐링의 온도의 최적화는 균일한 마그네슘 농도에서 홀 농도를 증가시킨다. 또한, 상기 p-형 반극성 질화물 막들의 측정한 홀 이동도(Hall mobility)는 약 8 cm2/Vs 내지 14 cm2/Vs 범위로 변화한다. 도 5는 어닐링 온도에 대한 캐리어 밀도 및 이동도를 나타내는 그래프이고, 즉 균일한 마그네슘 농도에서 상기 홀 농도 및 상기 홀 이동도에 대한 어닐링 온도의 영향을 나타내며, 이에 따라 최적의 어닐링 온도가 550℃ 내지 850℃ 범위임을 나타낸다.
따라서, 이종 에피택셜하게 성장한 반극성 질화물 반도체 막들의 결정 품질 및 막 모폴로지는 시작 기판의 의도적인 미스컷을 통하여 개선될 수 있다. 이에 따라, 명목상 평평한 경우에서 1.0°까지 미스컷 각도를 증가함에 따라, 미스컷된 기판의 사용은 균일한 마그네슘 농도에서 5×1017 cm-3 미만으로부터 2×1018 cm- 3 로 홀 농도를 증가시킨다. 상기 미스컷 각도에 대한 상기 캐리어 농도 및 상기 이동도를 나타내는, 즉 균일한 마그네슘 농도에서 상기 홀 농도 및 상기 홀 이동도에 대한 상기 템플레이트 미스컷 각도의 영향을 나타내는 그래프인 도 6에 도시된 바와 같이, 상기 미스컷 각도가 더 증가하면, 상기 홀 농도가 개선되지 않는다.
따라서 도 1 내지 도 6은 도핑된 반극성 질화물 반도체를 이용하는 질화물 소자를 제조하는 방법을 포함하는, 질화물 소자들 내의 전도도 특성들을 강화하거나 또는 조절하는 방법을 도시한다.
가능한 응용들 및 변형들
본 발명의 범위는 개시된 특정한 예보다 넓은 범위를 포함한다.
예를 들어, 본 발명은 p-형 전도도를 달성하기에 바람직한, 모든 반극성 및 비극성 평면들 상에 모든 질화물에 적용될 수 있다. 본 명세서에서는 질화물 막들의 제어가능한 전도도는 반극성 방위의 사용으로 구현되었다. 그러나, 본 명세서에 개시된 방법들은 모든 반극성 및 비극성 (Al,In,Ga,B)N을 이용하는 경우에도 적절하다. 예를 들어, 이러한 방법들 및 기술들은 비극성 또는
Figure 112008063556388-pct00018
또는
Figure 112008063556388-pct00019
반극성 (Al,In,Ga,B)N 반도체 결정들 내의 제어가능한 p-형 전도도를 달성하기 위하여 사용될 수 있다.
본 명세서가 MOCVD를 이용하여 반극성 질화물 층들의 이종 에피택셜 성장에 특정되어 설명되어 있다고 하여도, 본 발명은 제어가능한 p-형 전도도를 가지는 반극성 또는 비극성 질화물 반도체 결정들을 구현하는 모든 성장 기술 또는 방법들에 적용가능하다. 예를 들어, p-형 반극성 질화물 반도체 결정들은 또한 도판트 소스로서 마그네슘 원소를 이용하여 MBE에 의하여 성장될 수 있다. 또한, 마그네슘이 p-형 도판트 원자로서 사용된다고 하여도, 예를 들어 아연(Zn)과 같은 적절한 전자 적 구조를 제공하는 다른 도판트 원자들을 또한 사용할 수 있다. 이러한 예들 및 가능성들은 평면 반극성 p-형 반도체 결정들의 모든 잇점을 가질 수 있다.
본 명세서에서 상기 p-형 반극성 결정 막들의 p-형 전도도를 최대화하기 위하여 사용되는 후-성장 어닐링 단계가 개시되어 있다고 하여도, 후-성장 어닐링은 모든 반극성 (Al,In,Ga,B)N 반도체 결정들의 전도도 제어에 필요하지 않을 수 있다. 예를 들어, MBE 또는 수소가 부족한 성장 환경들과 같은 일부의 성장 기술들은 어닐링 전에 1019 cm-3 미만의 잔류 수소 농도를 가질 수 있다.
또한, 반극성 (Al,In,Ga,B)N의 전자적 밴드 구조의 변화들 및/또는 도핑 원자들의 변화에 의하여 결정들 내에 도입되는 전자적 상태들의 변화들에 의하여, 이러한 반극성 반도체 막들은 수소와 같은 비의도적인 불순물들에 둔감하게 될 수 있다.
상기 반응기 조건들은 반응기 유형과 설계에 따라 변화할 수 있다. 상술한 공정 단계들에서 개시된 성장은 반극성 갈륨 질화물의 성장을 위하여 유용하다고 발견된 조건들 중의 단지 하나의 설정을 개시한다. 이러한 막들은 평평한 반극성 질화물 막을 생성할 수 있는 압력, 온도, 가스 유동들 등과 같은 넓은 파라미터들 하에서 성장할 수 있음을 발견하였다.
상기 어닐링 온도, 시간 및 주변 환경은 사용된 어닐링 시스템의 유형(예를 들어, 튜브 퍼니스에 대한 급속 열 어닐링 등), 상기 반극성 (Al,In,Ga,B)N 반도체 막의 조성 (예를 들어, 갈륨 질화물에 대한 Al0 .4Ga0 .6N), 및 상기 반극성 (Al,In,Ga,B)N 반도체 방위 (예를 들어,
Figure 112008063556388-pct00020
에 대한
Figure 112008063556388-pct00021
)에 의존하여 변화할 수 있다. 또한, 본 명세서에 개시된 방법이 2차 어닐링 시스템을 사용한다고 하여도, 어닐링은 또한 상기 p-형 도핑된 반극성 (Al,In,Ga,B)N 반도체 결정의 증착 이후 일정한 시점에서 주변 가스 및 반응기 온도의 적절한 제어를 통하여 성장 시스템 내에서 인-시츄로 수행될 수 있다.
바람직한 실시예에서는, 알루미늄 갈륨 질화물 핵생성층 상의 갈륨 질화물 막의 성장을 개시한다. 반극성 또는 비극성 질화물 막을 형성하는 핵생성층들의 다른 유형들이 사용될 수 있다. 그러나, 상기 핵생성층 상에 성장한 구조는 변화하거나 등급된 조성들을 가지는 다중 층들로 포함할 수 있다. 질화물 소자들의 주성분은 다른 (Al,Ga,In,B)N 조성을 가지는 층들을 포함하는 이종 구조들을 포함할 수 있다. 본 발명은 모든 질화물 합금 조성 및 모든 갯수의 층들 또는 이들의 조합의 성장을 위하여 사용될 수 있다. 전도도 제어는 기능적인 반도체 소자들을 제조하기 위하여 종종 사용될 수 있다. 층들의 갯수, 조성, 도핑 유형 및 농도, 및 이러한 층들의 성장 조건들과 어닐링 파라미터들은 본 발명의 의도와 구현으로부터 달라짐이 없이 이러한 반도체 소자들의 최적의 제조와 기능을 위하여 조절될 수 있다.
또한, 본 발명의 주요한 잇점이 p-형 전도도의 제어를 구현하는 것이라고 하여도, 실리콘과 같은 추가적인 도판트들이 n-형 전도도를 달성하기 위하여 사용될 수 있다. 반극성 (Al,In,Ga,B)N의 변형된 대칭과 밴드 구조는 또한 본 발명에서 개시된 방법에 의하여 개선된 n-형 전도도를 달성할 수 있다. 최종적으로, 본 발명은
반극성 (Al,In,Ga,B)N 반도체들 내의 p-형 전도도 제어를 특정적으로 개시한다. 그러나, 본 발명은 종래의 극성 질화물 방위들로부터 변화되는 밴드 구조를 가지는 모든 (Al,In,Ga,B)N 막을 포함한다. 따라서, 본 발명은 m-면 또는 a-면 방위들과 같은 비극성 (Al,In,Ga,B)N 막들 내의 전도도 제어를 포함한다.
장점들 및 개선점들
기존의 실행은 표면에 수직한 c-평면을 가지는 갈륨 질화물을 성장시키는 것이다. 이러한 평면은 소자 성능에 유해한 자발 분극 및 압전 분극을 가진다. c-평면 질화물 막들 위의 반극성은 분극을 감소시키고 이와 관련되어 특정 소자들의 내부 양자 효율을 증가시키는 잇점이 있다.
비극성 평면들은 소자들 내의 분극 효과들을 완전히 제거하기 위하여 사용될 수 있다. 그러나, 이러한 평면들은 성장시키기 매우 어려우며, 따라서 현재 비극성 질화물 소자들은 제조되지 않는다. 비극성 질화물 막들 위의 반극성은 성장을 용이하게 하는 이점이 있다. 우리는 반극성 평면들은 성장을 위한 큰 파라미터 공간을 가지는 것이 발견하였다. 예를 들어, 비극성 평면은 대기압에서 성장하지 않으나, 반극성 평면들은 62.5 torr 내지 760 torr의 범위에서 성장하는 것을 실험적으로 보여주었으며, 아마도 더 넓은 범위를 가질 것으로 예상된다.
고상 발광 어플리케이션을 위한 고효율 발광 다이오드들, 레이저 다이오드 들, 바이폴라 트랜지스터들, 및 광전지적 셀들과 같은 실용적인 전자적 소자들은 n-형 또는 p-형 주캐리어들을 포함하는 선택 영역들을 가지는 반도체 결정들의 제어된 제조를 요구한다. 본 발명은 광전자 및 전자적 소자들을 제조하기 위하여 종래의 극성 (Al,In,Ga,B)N에 현재 사용된 제어가능한 전도도와 결합하기 위하여, 반극성 및/또는 비극성 (Al,In,Ga,B)N 반도체 결정들의 잇점들을 제공한다.
종래의 마그네슘 도핑된 c-평면 방위된 질화물 반도체 결정들은 마그네슘 도판트 농도에 비하여 약 100 배 낮은 p-형 캐리어 농도들을 가지며, 이는 상기 도핑된 극성 질화물 결정의 전자적 밴드 구조 때문이다. 그러나, 본 발명은 상기 마그네슘 도판트 농도에 비하여 단지 10의 인수(10 배)로 낮은 p-형 캐리어 농도를 가지는 반극성 질화물 반도체 결정들을 개시한다. 다시 말하면, 상기 도핑 농도는 극성 질화물 결정들에 비하여 급격하게 증가할 수 있다. 이와 같은 강화된 마그네슘 활동도는 본 발명이 종래의 극성 질화물 p-형 도핑 기술들보다 우수한 점이다. 본 발명의 다른 측면들은, 8 내지 14 cm2/Vs의 홀(Hall) 이동도들을 동시에 유지하는 동안에, 1018 cm-3 이상의 높은 홀 농도들을 나타내는 p-형 (Al,In,Ga,B)N 막들을 나타낸다. 다시 말하면, 상기 캐리어 농도 및 이동도는 동시에 증가되거나, 최대화될 수 있고, 또한 극성 질화물들에 비하여 높다. 통상적인 c-평면 방위된 p-형 질화물 반도체 결정은 동등한 홀 농도들을 위하여 매우 낮은 이동도들을 나타낸다. 홀 이동도 및 농도의 결과적인 곱은 본 발명을 이용하여 제조된 (Al,In,Ga,B)N 반도체 결정위한 높은 전도도를 나타낸다.
또한, 종래의 c-평면 방위된 질화물 반도체 결정들은 전도도와 등방성 같은 평면 내(in-plane) 전자 특성들을 나타낸다. 그러나, 반극성 질화물 반도체들의 감소된 대칭은 이방성 평면 내 전자 특성들을 나타낸다. 따라서, 반극성 (Al,In,Ga,B)N 소자 구조 내의 두 개의 직각의 평면 내 격자 방향들을 따라서 전도도가 달라질 수 있다. 이러한 차이는 설계자들에게 전류 확대(current spreading), 전류 주입(current injection), 열방출(heat dissipation) 및 광 추출(light extraction)을 위한 소자 설계들의 새로운 자유도들을 제공한다.
최종적으로, 반극성 방향들을 따라 (Al,In,Ga,B)N 반도체 결정들의 다른 전자적 밴드 구조는 더 가벼운 홀 질량을 나타낸다. 이에 따라, 종래의 극성 질화물 결정 방위들에 비하여, 더 높은 전도도, 및 개선된 발광 다이오드 및 레이저 다이오드 성능을 나타낼 수 있다.
또한, 반극성 및 비극성 질화물들의 전도도 특성들이 매우 유사하기 때문에, 본 명세서에서 개시된 잇점들은 비극성 질화물들에 유지된다. 전도도를 제어하기 위하여, 반극성 또는 비극성 평면의 사용은 신규한 점이다. 따라서, 명세서에 개시된 방법들은 또한 비극성 반도체 질화물들에 확장된다.
참조
이하의 간행물들은 본 명세서에 참조로서 결합된다:
[1] S. Nakamura, T. Mukai, M. Senoh, and N. Iwasa, Jpn. J. Appl. Phys., Vol. 31 (1992), pp. L139 - L142.
[2] I. Waki, H. Fujioka, M. Oshima, H. Miki, and A. Fukizawa, Appl. Phys. Lett. 78 2899 (2001).
[3] U.S. Patent No. 5,306,662, issued April 26, 1994, to S. Nakamura, et al., entitled "Method of manufacturing P-type compound semiconductor."
결론
본 발명의 바람직한 실시예에 대한 설명을 결론짓는다. 개시와 설명을 위하여 발명의 하나 또는 그 이상의 실시예들에 대하여 상술한 바와 같은 설명들이 제공되었다. 그러나, 이는 본 발명을 개시된 형태로서 한정하는 것은 아니다. 상기의 개시에 기반하여 본 발명의 핵심으로부터 본질적으로 벗어나지 않고 여러 가지 변형 및 변경이 가능하다. 본 발명의 기술적 사상은 상술한 바에 한정되지 않으며 이하에 첨부된 청구항들에 의하여 한정된다.
본 발명은 p-형 전도도를 달성하기에 바람직한, 모든 반극성 및 비극성 평면들 상에 모든 질화물에 적용될 수 있다. 본 명세서에서는 질화물 막들의 제어가능한 전도도는 반극성 방위의 사용으로 구현되었다. 그러나, 본 명세서에 개시된 방법들은 모든 반극성 및 비극성 (Al,In,Ga,B)N을 이용하는 경우에도 적절하다. 본 발명은 제어가능한 p-형 전도도를 가지는 반극성 또는 비극성 질화물 반도체 결정들을 구현하는 모든 성장 기술 또는 방법들에 적용가능하다. 예를 들어, p-형 반극성 질화물 반도체 결정들은 또한 도판트 소스로서 마그네슘 원소를 이용하여 MBE 에 의하여 성장될 수 있다. 또한, 마그네슘이 p-형 도판트 원자로서 사용된다고 하여도, 예를 들어 아연(Zn)과 같은 적절한 전자적 구조를 제공하는 다른 도판트 원자들을 또한 사용할 수 있다. 이러한 예들 및 가능성들은 평면 반극성 p-형 반도체 결정들의 모든 잇점을 가질 수 있다.

Claims (78)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 반극성 또는 비극성 III족-질화물 반도체의 성장 방법으로서,
    (a) 미스컷된 기판의 미스컷 각도를 선택하는 단계; 및
    (b) 상기 미스컷된 기판 상에(on) 또는 그 위에(above) 반극성 또는 비극성 III족-질화물 반도체를 증착하고, 억셉터(acceptor) 불순물 도핑된 반극성 또는 비극성 III족-질화물 반도체를 형성하도록 상기 반극성 또는 비극성 III족-질화물 반도체를 도핑하여, 이에 따라 상기 미스컷 각도가 상기 억셉터 불순물 도핑된 반극성 또는 비극성 III족-질화물 반도체의 정공 농도 및 정공 이동도를 제어하는, 상기 도핑 단계;를 포함하는 것을 특징으로 하는 방법.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 미스컷된 기판은 <011> 방향으로 미스컷된 {100} MgAl2O4 스피넬 기판인 것을 특징으로 하는 방법.
  9. 제 6 항에 있어서,
    상기 반극성 III족-질화물 반도체는
    Figure 112013025225802-pct00040
    갈륨 질화물(GaN)을 포함하는 것을 특징으로 하는 방법.
  10. 제 6 항에 있어서,
    상기 반극성 III족-질화물 반도체는
    Figure 112013025225802-pct00041
    또는
    Figure 112013025225802-pct00042
    반극성 (Al,In,Ga,B)N 또는 III족-질화물을 포함하는 것을 특징으로 하는 방법.
  11. 제 6 항에 있어서,
    상기 비극성 III족-질화물 반도체는 a-면 또는 m-면 비극성 (Al,In,Ga,B)N 또는 III족-질화물을 포함하는 것을 특징으로 하는 방법.
  12. 제 6 항에 있어서,
    상기 도핑 단계는, 상기 증착 단계 중에 상기 반극성 또는 비극성 III족-질화물 반도체 내에 의도적으로 또는 비의도적으로 도판트들을 결합하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  13. 제 6 항에 있어서,
    상기 도핑 단계는, 실리콘(Si), 마그네슘(Mg), 아연(Zn), 또는 탄소(C)를 포함하는 도판트들을 결합하는 단계를 포함하는 것을 특징으로 하는 방법..
  14. 삭제
  15. 제 6 항에 있어서,
    상기 반극성 또는 비극성 III족-질화물 반도체를 증착하고 도핑하는 단계를 수행한 후에, 상기 억셉터 불순물 도핑된 반극성 또는 비극성 III족-질화물 반도체 내의 비의도적인 불순물 원자들의 농도를 변화시켜 상기 억셉터 불순물 도핑된 반극성 또는 비극성 III족-질화물 반도체의 전도도의 개선을 구현하는, 후속의 열 어닐링을 수행하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  16. 제 6 항의 방법을 이용하여 제조된 소자.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 반극성 또는 비극성 III족-질화물 반도체의 제조 방법으로서,
    상기 반극성 또는 비극성 III족-질화물 반도체의 정공 캐리어 농도(hole carrier concentration) 및 정공 이동도(hole mobility)를 제어하도록 상기 반극성 또는 비극성 III족-질화물 반도체에 p-형 불순물을 도핑함으로써 상기 반극성 또는 비극성 III족-질화물 반도체의 p-형 전도도를 제어하는 단계;
    를 포함하고,
    상기 정공 캐리어 농도는, 상기 반극성 또는 비극성 III족-질화물 반도체 내의 p-형 도판트 농도의 적어도 10 퍼센트인 것을 특징으로 하는 방법.
  21. 제 20 항에 있어서,
    상기 제어하는 단계는 1018 cm-3 보다 큰 상기 정공 캐리어 농도를 달성하는 것을 특징으로 하는 방법.
  22. 제 21 항에 있어서,
    상기 p-형 도판트는 마그네슘이고,
    상기 제어하는 단계는 상기 반극성 또는 비극성 III족-질화물 반도체 내에서 상기 마그네슘의 농도를 변화시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  23. 제 22 항에 있어서,
    상기 제어하는 단계는 상기 마그네슘 도판트 농도를 형성하도록 도핑 동안에 Cp2Mg의 유동을 변화시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  24. 제 23 항에 있어서,
    상기 유동은 0 내지 0.3 μ몰/분의 범위 내에서 변화되는 것을 특징으로 하는 방법.
  25. 제 20 항에 있어서,
    상기 제어하는 단계는, 상기 반극성 III족-질화물 반도체에 p-형 불순물을 도핑한 후에, 상기 반극성 III족-질화물 반도체를 어닐링하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  26. 제 25 항에 있어서,
    상기 어닐링하는 단계는, 550 ℃ 내지 850 ℃ 범위의 온도에서 수행되는 것을 특징으로 하는 방법.
  27. 제 20 항에 있어서,
    상기 제어하는 단계는, 상기 반극성 III족-질화물 반도체에 p-형 불순물을 도핑하기 전에, 미스컷된 기판 상에 상기 반극성 III족-질화물 반도체를 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  28. 제 8 항에 있어서,
    상기 미스컷 각도는 <011> 방향으로 {100} 기판에서부터 0° 내지 1° 범위로 어긋난(off) 것을 특징으로 하는 방법.
  29. III족-질화물 소자 또는 반도체 III족-질화물의 제조 방법으로서,
    (a) 억셉터(acceptor) 불순물 도핑된 반극성 또는 비극성 III족-질화물 반도체를 이용하여 상기 III족-질화물 소자 또는 반도체 III족-질화물을 제조하는 단계; 및
    (b) 상기 억셉터 불순물 도핑된 반극성 또는 비극성 III족-질화물 반도체의 정공 농도 및 정공 이동도를 제어하도록 상기 억셉터 불순물 도핑된 반극성 또는 비극성 III족-질화물 반도체를 가열하거나 어닐링하는 단계;
    를 포함하는 방법.
  30. 제 29 항에 있어서,
    상기 억셉터 불순물 도핑된 반극성 또는 비극성 III족-질화물 반도체는 비극성 (Al, In, Ga, B)N 또는 III족-질화물인 것을 특징으로 하는 방법.
  31. 제 29 항에 있어서,
    상기 제조하는 단계 동안에 상기 반극성 또는 비극성 III족-질화물 반도체 내에 의도적으로 또는 비의도적으로 도판트들을 결합하는 단계;
    를 더 포함하는 방법.
  32. 제 31 항에 있어서,
    상기 도판트들은 실리콘(Si), 마그네슘(Mg), 아연(Zn), 또는 탄소(C)를 포함하는 것을 특징으로 하는 방법.
  33. p-형 도판트 농도에 의해 제어된, 반극성 또는 비극성 III족-질화물 반도체 내의 정공 이동도 및 정공 캐리어 농도에 기초한 p-형 전도도를 포함하고,
    상기 정공 캐리어 농도는 상기 반극성 또는 비극성 III족-질화물 반도체 내의 상기 p-형 도판트 농도의 적어도 10 퍼센트인 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  34. 제 33 항에 있어서,
    상기 반극성 III족-질화물 반도체는
    Figure 112013025225802-pct00043
    갈륨 질화물(GaN)을 포함하는 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  35. 제 33 항에 있어서,
    상기 반극성 III족-질화물 반도체는
    Figure 112013025225802-pct00044
    또는
    Figure 112013025225802-pct00045
    반극성 (Al,In,Ga,B)N 또는 III족-질화물을 포함하는 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  36. 제 33 항에 있어서,
    상기 도판트들은 실리콘(Si), 마그네슘(Mg), 아연(Zn), 또는 탄소(C)를 포함하는 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  37. 제 33 항에 있어서,
    상기 정공 캐리어 농도는 1018 cm3 보다 큰 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  38. 제 33 항에 있어서,
    상기 반극성 또는 비극성 III족-질화물 반도체의 상기 정공 이동도는 적어도 8 cm2/Vs 인 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  39. 제 29 항에 있어서,
    미스컷된 기판 상에 상기 반극성 또는 비극성 III족-질화물 반도체를 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  40. 삭제
  41. 제 29 항에 있어서,
    상기 반극성 또는 비극성 III족-질화물 반도체는 갈륨 질화물(GaN)인 것을 특징으로 하며,
    어닐링되지 않은 GaN에 비하여 더 높은 캐리어 농도에 따라, 개선된 전도도 제어 단계를 더 포함하는 방법.
  42. 제 39 항에 있어서,
    상기 미스컷된 기판은 <011> 방향으로 미스컷된 MgAl2O4 스피넬 기판이며, 상기 반극성 III족-질화물 반도체는
    Figure 112013025225802-pct00046
    갈륨 질화물(GaN)을 포함하는 것을 특징으로 하는 방법.
  43. 제 29 항에 있어서,
    상기 억셉터 불순물 도핑된 반극성 또는 비극성 III족-질화물 반도체는 상기 억셉터 불순물 도핑된 반극성 III-족 질화물 반도체인 것을 특징으로 하는 방법.
  44. 제 43 항에 있어서,
    상기 반극성 III-족 질화물 반도체는
    Figure 112013025225802-pct00047
    또는
    Figure 112013025225802-pct00048
    반극성 III-족 질화물을 포함하는 것을 특징으로 하는 방법.
  45. 제 31 항에 있어서,
    상기 비의도적인 도판트는 1 x 1019 cm-3보다 적은 농도의 수소인 것을 특징으로 하는 방법.
  46. 제 29 항에 있어서,
    상기 어닐링하는 단계는, 상기 억셉터 불순물 도핑된 반극성 또는 비극성 III-족 질화물 반도체 내의 비의도적인 불순물 원자들의 농도를 변화시켜 상기 억셉터 불순물 도핑된 반극성 또는 비극성 III-족 질화물 반도체의 전도도의 개선을 구현하는 것을 특징으로 하는 방법.
  47. 제 29 항의 방법을 이용하여 제조된 소자.
  48. 제 33 항에 있어서,
    상기 p-형 반극성 또는 비극성 III-족 질화물 반도체는 미스컷된 기판 상에 또는 위에 위치하는 것을 특징으로 하는 반극성 또는 비극성 III-족 질화물 반도체.
  49. 제 48 항에 있어서,
    상기 p-형 반극성 또는 비극성 III-족 질화물 반도체는 상기 비극성 III족-질화물 반도체인 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  50. 제 33 항에 있어서,
    상기 p-형 반극성 또는 비극성 III족-질화물 반도체는 상기 비극성 III족-질화물 반도체인 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  51. 제 33 항에 있어서,
    상기 p-형 III족-질화물 반도체는 상기 반극성 III족-질화물 반도체를 포함하는 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  52. 제 33 항에 있어서,
    상기 반극성 또는 비극성 III족-질화물 반도체는 GaN을 포함하는 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  53. 제 33 항에 있어서,
    상기 반극성 III족-질화물 반도체는
    Figure 112013025225802-pct00049
    ,
    Figure 112013025225802-pct00050
    ,
    Figure 112013025225802-pct00051
    ,
    Figure 112013025225802-pct00052
    ,
    Figure 112013025225802-pct00053
    또는
    Figure 112013025225802-pct00054
    III족-질화물을 포함하는 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  54. 제 33 항에 있어서,
    상기 반극성 III족-질화물 반도체는
    Figure 112013025225802-pct00055
    또는
    Figure 112013025225802-pct00056
    III족-질화물을 포함하는 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  55. 제 39 항에 있어서,
    상기 반극성 III족-질화물 반도체는
    Figure 112013116069629-pct00057
    III족-질화물을 포함하는 것을 특징으로 하는 방법.
  56. p-형 III족-질화물 반도체의 제조 방법으로서,
    III족-질화물 반도체 내에 억셉터 불순물을 도핑하는 단계; 및
    상기 III족-질화물 반도체 내에 상기 억셉터 불순물을 도핑하는 단계를 수행한 후에, 상기 억셉터 불순물 도핑된 III족-질화물 반도체 내의 비의도적인 불순물 원자들의 농도를 변화시켜 상기 억셉터 불순물 도핑된 III족-질화물 반도체의 전도도의 개선을 구현하는, 후속의 열 어닐링을 수행하는 단계;를 포함하며,
    상기 III족-질화물 반도체는 비극성 또는 반극성 III족-질화물 반도체인 것을 특징으로 하는 방법.
  57. 제 29 항 또는 제 56 항에 있어서,
    상기 억셉터 불순물은 마그네슘이고,
    상기 제조하는 단계 또는 상기 도핑하는 단계는, 마그네슘 도판트 농도를 생성하는 도핑 동안에 Cp2Mg의 유동을 변화시켜 상기 반극성 III족-질화물 반도체 내의 상기 마그네슘의 농도를 변화시키는 단계를 더 포함하고,
    상기 유동은 0 내지 0.3 μ몰/분의 범위 내에서 변화되는 것을 특징으로 하는 방법.
  58. 제 39 항에 있어서,
    상기 억셉터 불순물 도핑된 반극성 또는 비극성 III족-질화물 반도체의 요구되는 정공 농도 및 정공 이동도를 얻기 위하여 상기 미스컷된 기판의 미스컷 각도를 선택하는 단계를 더 포함하는 방법.
  59. 제 46 항 또는 제 56 항에 있어서,
    상기 어닐링하는 단계는, 550℃ 및 850℃ 범위의 온도에서 수행되는 것을 특징으로 하는 방법.
  60. 제 46 항 또는 제 56 항에 있어서,
    상기 어닐링하는 단계는, 800℃ 이상에서, 또는 상기 억셉터 불순물 도핑된 III족-질화물 반도체의 정공 이동도가 적어도 8 cm2 / Vs 이도록 하는 온도에서 수행되는 것을 특징으로 하는 방법.
  61. 제 29 항에 있어서,
    상기 반극성 또는 비극성 III족-질화물 반도체는 GaN을 포함하는 것을 특징으로 하는 방법.
  62. 제 20 항에 있어서,
    상기 p-형 III족-질화물 반도체는 반극성 III족-질화물 반도체인 것을 특징으로 하는 방법.
  63. 제 20 항에 있어서,
    상기 p-형 III족-질화물 반도체는 비극성 III족-질화물 반도체인 것을 특징으로 하는 방법.
  64. 제 20 항에 있어서,
    상기 반극성 또는 비극성 III족-질화물 반도체에 상기 p-형 불순물을 도핑하는 것은, 상기 반극성 또는 비극성 III족-질화물 반도체가 증착될 때, 의도적으로 또는 비의도적으로 도판트들을 결합하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  65. 제 20 항에 있어서,
    상기 p-형 반극성 III족-질화물 반도체의 요구되는 정공 농도 및 정공 이동도를 얻기 위하여 미스컷된 기판의 미스컷 각도를 선택하는 단계를 더 포함하는 방법.
  66. 제 20 항에 있어서,
    상기 p-형 반극성 III족-질화물 반도체를 증착하고 도핑하는 단계를 수행한 후에, 상기 p-형 III족-질화물 반도체 내의 비의도적인 불순물 원자들의 농도를 변화시켜 상기 p-형 III족-질화물 반도체의 전도도의 개선을 구현하는, 후속의 열 어닐링을 수행하는 단계를 더 포함하는 방법.
  67. 제 66 항에 있어서,
    상기 어닐링하는 단계는 550℃ 및 850℃ 범위의 온도에서 수행되는 것을 특징으로 하는 방법.
  68. 제 66 항에 있어서,
    상기 어닐링하는 단계는 800℃ 이상에서, 또는 상기 p-형 III족-질화물 반도체의 정공 이동도가 적어도 8 cm2 / Vs 이도록 하는 온도에서 수행되는 것을 특징으로 하는 방법.
  69. 제 20 항에 있어서,
    상기 반극성 또는 비극성 III족-질화물 반도체는 갈륨 질화물인 것을 특징으로 하며, 어닐링되지 않은 GaN에 비하여 더 높은 캐리어 농도에 따라, 개선된 전도도 제어 단계를 더 포함하는 방법.
  70. 제 33 항에 있어서,
    상기 p-형 III족-질화물 반도체는 비극성 III족-질화물 및 적어도 8 cm2 / Vs 의 정공 이동도를 포함하는 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  71. 제 33 항에 있어서,
    상기 반극성 또는 비극성 III족-질화물 반도체는 제조 방법을 이용하여 제조되며, 상기 제조 방법은,
    MOCVD(Metal Organic Chemical Vapor Deposition)에 의해 상기 반극성 또는 비극성 III족-질화물 반도체를 성장시키는 단계로서, 상기 MOCVD는 복수의 질소, 수소, 암모니아, TMGa(Trimethylgallium) 및 TMAl(Trimethylaluminum)에서 선택된 가스 유동들(flows), 10 torr 내지 1000 torr 사이의 압력, 및 400 ℃ 내지 1400 ℃ 사이의 온도를 이용하는, 상기 성장시키는 단계;
    상기 성장시키는 단계 중에 Cp2Mg를 제어하고, 이에 따라, 상기 반극성 또는 비극성 III족-질화물 반도체를 도핑하는 단계; 및
    어닐링 시간 동안 수소 결핍 가스에서 상기 반극성 또는 비극성 III족-질화물 반도체를 어닐링하는 단계를 포함하는 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  72. 제 71 항에 있어서,
    상기 반극성 또는 비극성 III족-질화물 반도체는 미스컷된 기판 상의 버퍼 층 상에서 성장된 반극성의 갈륨 질화물(GaN)을 포함하는 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  73. 제72항에 있어서,
    상기 갈륨 질화물은
    Figure 112013116069629-pct00058
    GaN이고, 상기 미스컷된 기판은 <011> 방향으로 미스컷된 {100} 스피넬 기판인 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  74. 제 71 항 또는 제73 항에 있어서,
    상기 암모니아의 유동은 0.1 내지 3.0 slpm이고, 상기 TMGa의 유동은 0 내지 9.5 sccm이며, 상기 Cp2Mg의 유동은 0 내지 0.3 μ몰/분인 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  75. 제71항에 있어서,
    상기 어닐링 온도는, 550 ℃ 내지 850 ℃ 인 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  76. 제72항 또는 제75항에 있어서,
    상기 버퍼 층은 20 sccm의 상기 TMAl의 유동으로 성장된 AlGaN인 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
  77. 제 20 항에 있어서,
    상기 제어하는 단계는,
    MOCVD(Metal Organic Chemical Vapor Deposition)에 의해 상기 반극성 또는 비극성 III족-질화물 반도체를 성장시키는 단계로서, 복수의 질소, 수소, 암모니아, TMGa(Trimethylgallium) 및 TMAl(Trimethylaluminum)에서 선택된 가스 유동들을 선택하고 유동시키는 단계, 압력을 10 torr 내지 1000 torr 사이로 설정하는 단계, 및 온도를 400 ℃ 내지 1400 ℃ 사이로 설정하는 단계를 포함하는 상기 성장시키는 단계;
    상기 성장시키는 단계 중에 Cp2Mg를 제어하고, 이에 따라, 상기 반극성 또는 비극성 III족-질화물 반도체를 도핑하는 단계; 및
    어닐링 시간 동안 수소 결핍 가스에서 상기 반극성 또는 비극성 III족-질화물 반도체를 어닐링하는 단계를 포함하는 것을 특징으로 하는 방법.
  78. 제74항에 있어서,
    상기 어닐링 온도는, 550 ℃ 내지 850 ℃ 인 것을 특징으로 하는 반극성 또는 비극성 III족-질화물 반도체.
KR1020087021910A 2006-02-10 2007-02-09 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법 KR101416838B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US77218406P 2006-02-10 2006-02-10
US60/772,184 2006-02-10
PCT/US2007/003607 WO2007095137A2 (en) 2006-02-10 2007-02-09 Method for conductivity control of (al,in,ga,b)n

Publications (2)

Publication Number Publication Date
KR20080108985A KR20080108985A (ko) 2008-12-16
KR101416838B1 true KR101416838B1 (ko) 2014-07-08

Family

ID=38372037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087021910A KR101416838B1 (ko) 2006-02-10 2007-02-09 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법

Country Status (5)

Country Link
US (3) US8193079B2 (ko)
EP (1) EP1984940A4 (ko)
JP (3) JP5684455B2 (ko)
KR (1) KR101416838B1 (ko)
WO (1) WO2007095137A2 (ko)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI453813B (zh) 2005-03-10 2014-09-21 Univ California 用於生長平坦半極性的氮化鎵之技術
KR101351396B1 (ko) 2005-06-01 2014-02-07 재팬 사이언스 앤드 테크놀로지 에이젼시 반극성 (Ｇａ,Ａｌ,Ｉｎ,Ｂ)Ｎ 박막들, 헤테로구조들, 및소자들의 성장 및 제조에 대한 기술
KR20080104148A (ko) * 2006-02-17 2008-12-01 더 리전츠 오브 더 유니버시티 오브 캘리포니아 반극성 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ 광전자 소자들의 성장 방법
US8193020B2 (en) 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
WO2008060349A2 (en) * 2006-11-15 2008-05-22 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
WO2008073469A1 (en) * 2006-12-11 2008-06-19 Lumenz, Llc Zinc oxide multi-junction photovoltaic cells and optoelectronic devices
US8458262B2 (en) * 2006-12-22 2013-06-04 At&T Mobility Ii Llc Filtering spam messages across a communication network
KR20100067114A (ko) * 2007-09-19 2010-06-18 더 리전츠 오브 더 유니버시티 오브 캘리포니아 비극성 및 반극성 질화물 기판들의 면적을 증가하기 위한 방법
WO2009124317A2 (en) * 2008-04-04 2009-10-08 The Regents Of The University Of California Mocvd growth technique for planar semipolar (al, in, ga, b)n based light emitting diodes
US8871024B2 (en) 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8097081B2 (en) * 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8303710B2 (en) * 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
WO2010005914A1 (en) * 2008-07-07 2010-01-14 Soraa, Inc. High quality large area bulk non-polar or semipolar gallium based substrates and methods
WO2011044554A1 (en) 2009-10-09 2011-04-14 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
US8805134B1 (en) 2012-02-17 2014-08-12 Soraa Laser Diode, Inc. Methods and apparatus for photonic integration in non-polar and semi-polar oriented wave-guided optical devices
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
WO2010017148A1 (en) 2008-08-04 2010-02-11 Soraa, Inc. White light devices using non-polar or semipolar gallium containing materials and phosphors
US8979999B2 (en) 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8021481B2 (en) * 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US8323405B2 (en) * 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US8430958B2 (en) 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8148801B2 (en) 2008-08-25 2012-04-03 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US20100117070A1 (en) * 2008-09-18 2010-05-13 Lumenz Llc Textured semiconductor light-emitting devices
EP2253988A1 (en) * 2008-09-19 2010-11-24 Christie Digital Systems USA, Inc. A light integrator for more than one lamp
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
US8461071B2 (en) 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8878230B2 (en) 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
KR20110129444A (ko) * 2009-03-02 2011-12-01 더 리전츠 오브 더 유니버시티 오브 캘리포니아 비극성 또는 반극성 (갈륨, 알루미늄, 인듐, 붕소)질소 기판들 상에 성장한 소자들
WO2010113238A1 (ja) * 2009-04-03 2010-10-07 パナソニック株式会社 窒化物系半導体素子およびその製造方法
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US8306081B1 (en) 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
US9829780B2 (en) 2009-05-29 2017-11-28 Soraa Laser Diode, Inc. Laser light source for a vehicle
CN105824179B (zh) * 2009-05-29 2018-01-30 天空激光二极管有限公司 一种投影系统
US9250044B1 (en) 2009-05-29 2016-02-02 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser diode dazzling devices and methods of use
US10108079B2 (en) 2009-05-29 2018-10-23 Soraa Laser Diode, Inc. Laser light source for a vehicle
US8427590B2 (en) 2009-05-29 2013-04-23 Soraa, Inc. Laser based display method and system
TW201123530A (en) * 2009-06-05 2011-07-01 Univ California Long wavelength nonpolar and semipolar (Al,Ga,In) N based laser diodes
WO2011029059A1 (en) 2009-09-04 2011-03-10 Mpex Pharmaceuticals, Inc. Use of aerosolized levofloxacin for treating cystic fibrosis
US20150004435A1 (en) * 2009-09-17 2015-01-01 National Chiao Tung University Method for growing non-polar m-plane epitaxial layer of wurtzite semiconductors on single crystal oxide substrates
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
US9358200B2 (en) 2010-09-23 2016-06-07 Gelest Technologies, Inc. Alkoxysilane derivatives of N-acyl amino acids, N-acyl dipeptides, and N-acyl tripeptides, and particles and stable oil-in-water formulations using the same
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US8399367B2 (en) * 2011-06-28 2013-03-19 Nitride Solutions, Inc. Process for high-pressure nitrogen annealing of metal nitrides
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
CN104205297B (zh) * 2012-03-21 2018-06-15 首尔伟傲世有限公司 制造非极性氮化镓基半导体层的方法、非极性半导体器件及其制造方法
JP5699983B2 (ja) * 2012-04-27 2015-04-15 住友電気工業株式会社 窒化ガリウム系半導体を作製する方法、ｉｉｉ族窒化物半導体デバイスを作製する方法、及びｉｉｉ族窒化物半導体デバイス
US9196709B2 (en) * 2013-02-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
JP6098259B2 (ja) * 2013-03-19 2017-03-22 豊田合成株式会社 半導体装置の製造方法
KR102061696B1 (ko) 2013-11-05 2020-01-03 삼성전자주식회사 반극성 질화물 반도체 구조체 및 이의 제조 방법
US9787963B2 (en) 2015-10-08 2017-10-10 Soraa Laser Diode, Inc. Laser lighting having selective resolution
US10771155B2 (en) 2017-09-28 2020-09-08 Soraa Laser Diode, Inc. Intelligent visible light with a gallium and nitrogen containing laser source
US10222474B1 (en) 2017-12-13 2019-03-05 Soraa Laser Diode, Inc. Lidar systems including a gallium and nitrogen containing laser light source
US10551728B1 (en) 2018-04-10 2020-02-04 Soraa Laser Diode, Inc. Structured phosphors for dynamic lighting
WO2020018709A1 (en) * 2018-07-18 2020-01-23 The Regents Of The University Of California Method for the fabrication of electrically-conductive semiconductor layers
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
US12000552B2 (en) 2019-01-18 2024-06-04 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system for a vehicle
CN117178369A (zh) * 2021-04-20 2023-12-05 华为技术有限公司 半导体器件、电子设备及形成半导体器件的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114596A (ja) 1998-10-09 2000-04-21 Japan Science & Technology Corp ｐ型ＩＩＩ族窒化物半導体の製造方法
JP2001119013A (ja) 1999-10-19 2001-04-27 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体およびその作製方法
JP2004111514A (ja) 2002-09-17 2004-04-08 Sanyo Electric Co Ltd 窒化物系半導体発光素子およびその製造方法
KR20050088437A (ko) * 2002-12-16 2005-09-06 더 리전트 오브 더 유니버시티 오브 캘리포니아 수소화합물 기상 성장법에 의한 평면, 비극성 ａ면 질화갈륨의 성장

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306662A (en) * 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
ATE550461T1 (de) * 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
US6849472B2 (en) 1997-09-30 2005-02-01 Lumileds Lighting U.S., Llc Nitride semiconductor device with reduced polarization fields
US6218280B1 (en) * 1998-06-18 2001-04-17 University Of Florida Method and apparatus for producing group-III nitrides
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
WO2000033388A1 (en) * 1998-11-24 2000-06-08 Massachusetts Institute Of Technology METHOD OF PRODUCING DEVICE QUALITY (Al)InGaP ALLOYS ON LATTICE-MISMATCHED SUBSTRATES
JP2001308017A (ja) * 2000-04-24 2001-11-02 Sony Corp ｐ型窒化物系ＩＩＩ−Ｖ族化合物半導体の製造方法および半導体素子の製造方法
JP3882539B2 (ja) * 2000-07-18 2007-02-21 ソニー株式会社 半導体発光素子およびその製造方法、並びに画像表示装置
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
US6635904B2 (en) * 2001-03-29 2003-10-21 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
US6479313B1 (en) * 2001-05-25 2002-11-12 Kopin Corporation Method of manufacturing GaN-based p-type compound semiconductors and light emitting diodes
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US7033858B2 (en) * 2003-03-18 2006-04-25 Crystal Photonics, Incorporated Method for making Group III nitride devices and devices produced thereby
US6847057B1 (en) * 2003-08-01 2005-01-25 Lumileds Lighting U.S., Llc Semiconductor light emitting devices
US7009215B2 (en) * 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
US20050218414A1 (en) * 2004-03-30 2005-10-06 Tetsuzo Ueda 4H-polytype gallium nitride-based semiconductor device on a 4H-polytype substrate
WO2005112123A2 (en) 2004-05-10 2005-11-24 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
US7432142B2 (en) * 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7407872B2 (en) * 2004-08-20 2008-08-05 Yale University Epitaxial growth of aligned AlGalnN nanowires by metal-organic chemical vapor deposition
JP4548117B2 (ja) * 2004-12-28 2010-09-22 ソニー株式会社 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
TWI453813B (zh) * 2005-03-10 2014-09-21 Univ California 用於生長平坦半極性的氮化鎵之技術
KR101351396B1 (ko) * 2005-06-01 2014-02-07 재팬 사이언스 앤드 테크놀로지 에이젼시 반극성 (Ｇａ,Ａｌ,Ｉｎ,Ｂ)Ｎ 박막들, 헤테로구조들, 및소자들의 성장 및 제조에 대한 기술
TWI390633B (zh) * 2005-07-13 2013-03-21 Japan Science & Tech Agency 半極性氮化物膜缺陷減少之側向成長方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114596A (ja) 1998-10-09 2000-04-21 Japan Science & Technology Corp ｐ型ＩＩＩ族窒化物半導体の製造方法
JP2001119013A (ja) 1999-10-19 2001-04-27 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体およびその作製方法
JP2004111514A (ja) 2002-09-17 2004-04-08 Sanyo Electric Co Ltd 窒化物系半導体発光素子およびその製造方法
KR20050088437A (ko) * 2002-12-16 2005-09-06 더 리전트 오브 더 유니버시티 오브 캘리포니아 수소화합물 기상 성장법에 의한 평면, 비극성 ａ면 질화갈륨의 성장

Also Published As

Publication number Publication date
WO2007095137A3 (en) 2008-11-20
EP1984940A2 (en) 2008-10-29
US20120187415A1 (en) 2012-07-26
JP2013191851A (ja) 2013-09-26
EP1984940A4 (en) 2010-11-10
JP2009526405A (ja) 2009-07-16
KR20080108985A (ko) 2008-12-16
WO2007095137A2 (en) 2007-08-23
US20070190758A1 (en) 2007-08-16
US8709925B2 (en) 2014-04-29
JP2015046640A (ja) 2015-03-12
WO2007095137A8 (en) 2008-09-18
US8193079B2 (en) 2012-06-05
US20140191244A1 (en) 2014-07-10
JP5684455B2 (ja) 2015-03-11

Similar Documents

Publication Publication Date Title
KR101416838B1 (ko) (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 전도도 제어 방법
TWI489668B (zh) 利用金屬有機化學汽相沉積之高品質氮面ＧａＮ、ＩｎＮ及ＡlＮ及其合金之異質磊晶生長的方法
JP2009526405A5 (ko)
KR101510461B1 (ko) 반극성 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ의 개선된 성장 방법
US8679955B2 (en) Method for forming epitaxial wafer and method for fabricating semiconductor device
US20090039356A1 (en) Planar nonpolar m-plane group iii-nitride films grown on miscut substrates
SG183608A1 (en) Methods of forming iii/v semiconductor materials, and semiconductor structures formed using such methods
JP2017208502A (ja) Ｉｉｉ族窒化物半導体及びその製造方法
KR20130035995A (ko) 구조체, 및 반도체 기판의 제조 방법
US9246051B2 (en) Solid state lighting devices with reduced crystal lattice dislocations and associated methods of manufacturing
KR101384071B1 (ko) 질화물 반도체 기판, 이의 제조방법 및 질화물 반도체 기판을 구비하는 발광 다이오드
US20140183579A1 (en) Miscut semipolar optoelectronic device
US10665752B2 (en) Air void structures for semiconductor fabrication

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170627

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180626

Year of fee payment: 5