KR100472700B1 - Probe card for testing semiconductor device - Google Patents
Probe card for testing semiconductor device Download PDFInfo
- Publication number
- KR100472700B1 KR100472700B1 KR10-2000-0039256A KR20000039256A KR100472700B1 KR 100472700 B1 KR100472700 B1 KR 100472700B1 KR 20000039256 A KR20000039256 A KR 20000039256A KR 100472700 B1 KR100472700 B1 KR 100472700B1
- Authority
- KR
- South Korea
- Prior art keywords
- probe
- rows
- terminals
- driving
- probe card
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
본 발명은 반도체 소자 테스트용 프로브 카드에 관한 것으로, 16 병렬 테스트용 프로브 카드를 이용하여 32 병렬 테스트용 프로브 카드를 제공하고, 더불어 기존의 16 병렬 테스트용 테스터를 그대로 사용하여 32 병렬 테스트를 할 수 있도록 하기 위해서, 반도체 소자 테스트용 프로브 카드로서, 웨이퍼 상의 소자에 구동 신호를 입력하는 구동 단자와, 각기 테스트 신호를 입출력 할 수 있는 입출력 단자를 포함한 외부접속단자들이 형성된 인쇄회로기판과; 상기 입출력 단자와 구동 단자에 각기 연결된 프로브 핀;을 포함하며, 적어도 하나 이상의 상기 구동 단자에 두 개의 프로브 핀이 연결된 것을 특징으로 하는 반도체 소자 테스트용 프로브 카드를 제공한다.The present invention relates to a probe card for testing semiconductor devices, and to provide a 32 parallel test probe card using a 16 parallel test probe card, and to perform 32 parallel tests using the existing 16 parallel test tester as it is. A probe card for testing a semiconductor device, comprising: a printed circuit board having a drive terminal for inputting a drive signal to a device on a wafer and external connection terminals including input and output terminals for inputting and outputting test signals, respectively; And probe pins respectively connected to the input / output terminal and the driving terminal, and provide two probe pins connected to at least one of the driving terminals.
Description
본 발명은 반도체 테스트 장치에 관한 것으로, 더욱 상세하게는 웨이퍼 상에 형성된 반도체 소자의 전기적 특성 검사에 사용되는 반도체 소자 테스트용 프로브 카드에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor test apparatus, and more particularly, to a probe card for testing semiconductor devices used for inspecting electrical characteristics of semiconductor devices formed on a wafer.
반도체 소자가 하나의 완성된 반도체 패키지로 그 성능을 다하기 위해서는 수 많은 공정들을 거쳐서 완성되어 진다. 그 공정들은 웨이퍼의 생산, 전공정(FAB; Fabrication), 조립(assembly) 공정으로 크게 나눌 수 있다.A semiconductor device is completed through a number of processes in order to achieve its performance in a complete semiconductor package. The processes can be broadly divided into wafer production, fabrication (FAB), and assembly processes.
특히, FAB 공정에 의해 웨이퍼(Wafer) 상에 복수개의 반도체 소자가 형성되며, 복수개의 반도체 소자는 전기적 특성 검사(Electrical Die Sorting;; EDS)를 통하여 양, 불량을 선별하게 된다. 이와 같은 전기적 특성 검사를 하는 목적은 1) 전술된 바와 같이 웨이퍼 상의 각각의 반도체 소자의 양, 불량품을 선별하기 위해서이며, 2) 불량 반도체 소자 중에서 수리 가능한 반도체 소자의 수리를 위해서이며, 3) FAB 공정에서의 문제점을 조기에 피드-백(Feed-Back)하기 위해서이며, 4) 불량 반도체 소자의 조기 제거로 조립(Assembly) 및 검사(Package Test)에서의 원가 절감을 위해서이다.In particular, a plurality of semiconductor devices are formed on a wafer by a FAB process, and the plurality of semiconductor devices are screened for quantity and defects through electrical die sorting (EDS). The purpose of the electrical characteristic test is to 1) select the quantity and defects of each semiconductor element on the wafer as described above, 2) repair the repairable semiconductor element among the defective semiconductor elements, and 3) FAB. This is to feed back the problem in the process early, and 4) to reduce the cost of assembly and inspection by early removal of the defective semiconductor device.
이와 같은 전기적 특성 검사 공정에 사용되는 장비는 테스터(Tester)와, 프로브 설비(probe system)로 이루어져 있으며, 프로브 설비에 웨이퍼 상의 반도체 소자의 전극 패드와 기계적으로 접촉되는 프로브 카드(probe card)가 설치되어 있다. 프로브 카드는 아주 가는 프로브 핀(probe-pin)을 인쇄회로기판에 고정시켜 놓은 것으로 테스터에서 발생한 신호가 프로브 설비를 통해서 프로브 카드에 설치된 각각의 프로브 핀에 전달되고, 프로브 핀에 전달된 신호는 프로브 핀이 접촉된 웨이퍼 상의 반도체 소자의 전극 패드에 전달되어 반도체 소자가 양품인지 불량품인지를 검사하게 된다.The equipment used for the electrical property inspection process is composed of a tester and a probe system, and a probe card is installed in the probe facility to be in mechanical contact with electrode pads of semiconductor elements on the wafer. It is. The probe card is a very thin probe pin fixed to a printed circuit board. The signal generated by the tester is transmitted to each probe pin installed in the probe card through the probe facility. The pins are transferred to the electrode pads of the semiconductor device on the wafer in contact with each other to check whether the semiconductor device is good or defective.
프로브 카드는 측정 방법에 따라서, 1개(single), 2개(dual), 4개(Quard), 8개(octal) 및 16개(hexa)의 반도체 소자를 병렬 테스트할 수 있는 프로브 카드로 나눌 수 있다.The probe card is divided into probe cards capable of parallel testing of one, two, four, eight, and sixteen hexa semiconductor devices, depending on the measurement method. Can be.
종래의 16 병렬 테스트용 프로브 카드의 회로도(40)가 도 1에 도시되어 있다. 도 1에 있어서, 2행8렬 배열된 것은 웨이퍼 상의 반도체 소자들(32)을 나타내며, "Drv"와 "I/O"은 인쇄회로기판상에 구현되는 외부접속단자(12)로서, "Drv"는 구동 단자(11)를, "I/O"는 입출력 단자(13)를 가리킨다. 외부접속단자(12)와 반도체 소자들(32)을 연결하는 선은 프로브 핀(20)에 대응한다. 1행과 2행의 소자(32)는 차례로 "1"내지 "16"의 숫자로 표시하였다. 소자들(32)에 연결되는 구동 단자(11)와 입출력 단자(13)의 구분은 알파벳으로 하였으며, 소자들(32)에 표시된 숫자와 알파벳의 순서가 서로 대응되게 표시하였다. 예를 들어, 1로 표시된 소자의 구동 단자를 표시하는 "DrvA1∼n"으로 표시된다. 이때, 알파벳 A는 소자 1에 대응되며, 1∼n은 구동 단자의 수를 가리킨다. 소자 1의 입출력 단자는 "I/OA1∼n"으로 표시되며, 알파벳 A는 소자 1에 대응되며, 1∼n은 입출력 단자의 수를 가리킨다.A circuit diagram 40 of a conventional 16 parallel test probe card is shown in FIG. In FIG. 1, the two rows and eight rows are arranged to represent semiconductor elements 32 on a wafer, and "Drv" and "I / O" are external connection terminals 12 implemented on a printed circuit board, and "Drv". Indicates a drive terminal 11, and " I / O " indicates an input / output terminal 13; A line connecting the external connection terminal 12 and the semiconductor elements 32 corresponds to the probe pin 20. Elements 32 in rows 1 and 2 are indicated by numerals of " 1 " to " 16 " in turn. The driving terminal 11 and the input / output terminal 13 connected to the elements 32 are divided into alphabets, and the numerals and the alphabetical order displayed on the elements 32 correspond to each other. For example, it is represented by "DrvA 1-n " which shows the drive terminal of the element shown by 1. As shown in FIG. At this time, the letter A corresponds to the element 1, and 1 to n indicate the number of drive terminals. The input / output terminals of element 1 are represented by "I / OA 1 to n & quot ;, the letter A corresponds to element 1, and 1 to n indicate the number of input / output terminals.
도 1을 참조하면, 16 병렬 테스트를 진행할 수 있도록 웨이퍼 상의 16개 소자(32)에 각기 구동 신호를 입력하고, 테스트 신호를 입출력할 수 있도록 구동 단자(11)와 입출력 단자(13)가 형성되어 있다.Referring to FIG. 1, a driving terminal 11 and an input / output terminal 13 are formed to input driving signals to 16 elements 32 on a wafer so that 16 parallel tests can be performed, and input / output of test signals. have.
즉, 도 2 내지 도 4에 도시된 바와 같이, 각각의 소자(32)에 개별적으로 테스트 신호를 입출력할 수 있도록 입출력 단자(13) 및 구동 단자(11)를 포함한 회로 배선이 인쇄회로기판(10)을 구성하고, 인쇄회로기판(10)의 상부면에 형성된 입출력 단자(13)와 구동 단자(11)에 각기 프로브 핀(20)이 접합되어 있다. 프로브 핀(20)은 니들 타입(needle type)으로 에폭시(epoxy) 재질의 핀 보호체(22)에 니들(24)이 형성된 구조를 가지며, 프로빙은 니들(24)에 의해 이루어진다.That is, as shown in FIGS. 2 to 4, the circuit wiring including the input / output terminal 13 and the driving terminal 11 is connected to the printed circuit board 10 to input and output the test signal to each element 32 individually. The probe pin 20 is bonded to the input / output terminal 13 and the driving terminal 11 formed on the upper surface of the printed circuit board 10, respectively. The probe pin 20 is a needle type (needle type) has a structure in which the needle 24 is formed on the pin protector 22 of epoxy material, the probing is made by the needle (24).
인쇄회로기판(10)의 중심 부분에는 2행8렬의 소자들(32)을 프로빙하는 프로빙 영역(15)과, 프로빙 영역(15)의 양측에 형성된 외부접속단자들(12)을 포함한다. 한편, 도 2에서 설명의 편의상 인쇄회로기판의 프로빙 영역(15)에 테스트될 4행8렬 소자들을 표시하였으며, 프로브 핀의 도시는 생략하였다. 1행의 외측에 형성된 제 1 외부접속단자들(12a)은 1행의 소자들과 연결되고, 2행의 외측에 형성된 제 2 외부접속단자들(12b)은 2행의 소자들과 연결된다. 외부접속단자들(12)에 연결된 프로브 핀(20)은 프로빙 영역(15)쪽으로 뻗어 있다. 그 외 인쇄회로기판(10)의 외곽은 테스트 헤드의 포고 핀(34; pogo pin)에 의해 전기적 접속을 이루는 포고 핀 패드들(14)이 형성된 영역이며, 그 외의 영역에 소정의 소자들과 회로 배선들이 형성되어 있다. 물론, 프로브 카드(50)는 프로브 핀(20)이 형성된 면의 반대면이 테스트 헤드에 접속된다. 그리고, 외부접속단자들(12)과 프로빙 영역(15) 사이에 차례로 형성된 전원 블록(17)과 접지 블록(19)은 소자들(32)에 프로브 핀(20)으로 연결된다.The central portion of the printed circuit board 10 includes a probing region 15 for probing the elements 32 in two rows and eight rows, and external connection terminals 12 formed on both sides of the probing region 15. In FIG. 2, four rows and eight columns of elements to be tested are displayed in the probing area 15 of the printed circuit board, and the illustration of the probe pin is omitted. The first external connection terminals 12a formed on the outer side of the first row are connected to the elements in one row, and the second external connection terminals 12b formed on the outer side of the second row are connected to the elements of the second row. The probe pin 20 connected to the external connection terminals 12 extends toward the probing area 15. The outside of the printed circuit board 10 is an area in which pogo pin pads 14 which are electrically connected by pogo pins 34 of the test head are formed, and other elements and circuits are formed in other areas. Wirings are formed. Of course, the probe card 50 is connected to the test head opposite to the surface on which the probe pin 20 is formed. The power block 17 and the ground block 19, which are sequentially formed between the external connection terminals 12 and the probing region 15, are connected to the devices 32 by the probe pin 20.
소자(32) 한 개당 제공되는 입출력 단자(13)수는 8개지만, 실질적으로 사용되는 입출력 단자(13a)는 4개이다. 인쇄회로기판에 따라서 입출력 단자수를 16개 지원하는 것도 있다. 도면부호 13b는 여분의 입출력 단자를 가리킨다.The number of input / output terminals 13 provided per element 32 is eight, but four input / output terminals 13a are actually used. Some printed circuit boards support 16 input / output terminals. Reference numeral 13b denotes an extra input / output terminal.
한편, 종래의 16 병렬 테스트용 프로브 카드(50)와 동일한 방식으로 32 병렬 테스트용 프로브 카드를 구현할 경우에, 32개의 소자에 개별적으로 입출력 단자와 구동 단자를 연결하기 위해서는, 구동 단자의 수가 배로 증가하기 때문에, 인쇄회로기판에 형성되는 프로브 핀의 수도 구동 단자의 수만큼 증가한다. 그리고, 32개의 병렬 채널을 갖는 테스터도 별도로 구비되어야 한다.On the other hand, when the 32 parallel test probe card is implemented in the same manner as the conventional 16 parallel test probe card 50, in order to connect the input / output terminals and the driving terminals to 32 elements individually, the number of driving terminals is doubled. Therefore, the number of probe pins formed on the printed circuit board also increases by the number of drive terminals. In addition, a tester having 32 parallel channels must be provided separately.
좀더 상세히 설명하면, 16 병렬 테스트용 프로브 카드(50)의 경우도 프로브 핀(20)이 연결되는 입출력 단자(13a)를 제외한 여분의 입출력 단자(13b)를 갖고 있으며, 입출력 단자(13)수만으로는 16 병렬 테스트용 프로브 카드(50)로도 32 병렬 테스트용 프로브 카드로 사용할 수 있다. 하지만, 16 병렬 테스트용 프로브 카드(50)에 형성된 구동 단자(11)로는 32 병렬 테스트에 필요한 구동 단자를 제공할 수 없기 때문에, 16 병렬 테스트용 프로브 카드의 구동 단자(11)의 배에 해당하는 구동 단자를 갖는 32 병렬 테스트용 프로브 카드가 제공되어야 한다.In more detail, the 16 parallel test probe card 50 also has an extra input / output terminal 13b except for the input / output terminal 13a to which the probe pin 20 is connected. The 16 parallel test probe card 50 can also be used as a 32 parallel test probe card. However, since the drive terminal 11 formed on the 16 parallel test probe card 50 cannot provide the drive terminal necessary for the 32 parallel tests, it corresponds to twice the drive terminal 11 of the 16 parallel test probe card. 32 parallel test probe cards with drive terminals shall be provided.
따라서, 프로브 핀의 수의 증가와 더불어 프로브 핀이 차지하는 면적 즉 입출력 단자와 구동 단자가 차지하는 면적이 증가하기 때문에, 새로운 32 병렬 테스트용 프로브 카드와 더불어 32 병렬 채널을 갖는 테스터도 필요하다.Therefore, since the area occupied by the probe pins, that is, the areas occupied by the input / output terminals and the driving terminals, increases with the number of probe pins, a tester having 32 parallel channels is required in addition to the new 32 parallel test probe card.
따라서, 본 발명의 목적은 기존의 16 병렬 테스트용 테스터를 그대로 사용하여 32 병렬 테스트를 할 수 있도록 하는 데 있다.Therefore, an object of the present invention is to enable the 32 parallel test using the existing 16 parallel tester as it is.
본 발명은 다른 목적은 16 병렬 테스트용 프로브 카드를 이용하여 32 병렬 테스트용 프로브 카드를 제공하는 데 있다.Another object of the present invention is to provide a 32 parallel test probe card using a 16 parallel test probe card.
상기 목적을 달성하기 위하여, 반도체 소자 테스트용 프로브 카드로서, 웨이퍼 상의 소자에 구동 신호를 입력하는 구동 단자와, 각기 테스트 신호를 입출력 할 수 있는 입출력 단자를 포함한 외부접속단자들이 형성된 인쇄회로기판과; 상기 입출력 단자와 구동 단자에 각기 연결된 프로브 핀;을 포함하며,In order to achieve the above object, there is provided a probe card for testing a semiconductor device, comprising: a printed circuit board having a drive terminal for inputting a drive signal to a device on a wafer and external connection terminals including input and output terminals for inputting and outputting test signals, respectively; And probe pins respectively connected to the input / output terminal and the driving terminal.
적어도 하나 이상의 상기 구동 단자에 두 개의 프로브 핀이 연결된 것을 특징으로 하는 반도체 소자 테스트용 프로브 카드를 제공한다.Provided is a probe card for testing a semiconductor device, characterized in that two probe pins are connected to at least one of the driving terminals.
본 발명에 따른 모든 구동 단자에 두 개의 프로브 핀을 연결할 수 있다.Two probe pins can be connected to all drive terminals according to the present invention.
본 발명에 따른 외부접속단자는 프로빙될 웨이퍼 상의 4행8렬의 소자들이 위치하는 영역의 양측에 배치하되 1행 및 4행의 외측에 배치되며, 1행에 근접한 외부접속단자들은 웨이퍼 상의 1행 및 2행의 소자들을 프로빙하고, 4행에 근접한 외부접속단자들은 웨이퍼 상의 3행 및 4행의 소자들을 프로빙한다.The external connection terminals according to the present invention are disposed on both sides of an area where four rows and eight rows of elements on the wafer to be probed are located, but are disposed outside one row and four rows. And two rows of devices are probed, and external connection terminals close to four rows are to probe devices in rows 3 and 4 on the wafer.
그리고, 제 1 외부접속단자의 구동 단자와 접속될 1행과 2행의 같은 열에 위치하는 반소체 소자의 동일한 전극 패드를 프로빙할 수 있도록, 1행에 근접한 구동 단자에서 두 가닥의 프로브 핀이 인출되고, 제 2 외부접속단자의 구동 단자와 접속될 3행과 4행의 같은 열에 위치하는 반소체 소자의 동일한 전극 패드를 프로빙할 수 있도록, 4행에 근접한 상기 구동 단자에서 두 가닥의 프로브 핀이 인출되어 있다. 프로브 핀은 니들 타입(needle type)이다.Then, two strands of probe pins are pulled out from the driving terminals close to one row so as to probe the same electrode pads of semi-elements positioned in the same column of the first row and the second row to be connected to the driving terminals of the first external connection terminal. In order to probe the same electrode pads of semi-elements positioned in the same column of three rows and four rows to be connected to the driving terminals of the second external connection terminal, two strands of probe pins are provided at the driving terminals close to four rows. It is withdrawn. The probe pin is a needle type.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 5는 본 발명에 따른 32 병렬 테스트용 프로브 카드용 회로도(90)이다. 도 5에 있어서, 4행8렬 배열된 것은 웨이퍼의 소자들(82)을 나타내며, "Drv"와 "I/O"은 인쇄회로기판상에 구현되는 외부접속단자(62)로서, "Drv"는 구동 단자(61)를, "I/O"는 입출력 단자(63)를 가리킨다. 외부접속단자(62)와 소자들(82)을 연결하는 선은 프로브 핀(74)에 대응한다. 1행과 4행의 소자(82a)는 차례로 "1"내지 "16"의 숫자로 표시하였으며, 1행과 4행의 소자(82a)와 공유하는 2행과 3행의 소자(82b)는 차례로 "1'"내지 "16'"의 숫자로 서로 대응될 수 있도록 표시하였다. 소자들에 공유되는 구동 단자의 구분은 알파벳으로 하였으며, 소자들에 각기 연결되는 입출력 단자의 구분은 "알파벳"과, "알파벳'"으로 표시하였다. 소자들에 표시된 숫자와 알파벳의 순서가 서로 대응되게 표시하였다. 예를 들어, 1과 1'으로 표시된 소자의 공유하는 구동 단자를 표시하는 "DrvA1∼n"으로 표시됩니다. 이때, 알파벳 A는 소자 1과 1'에 대응되며, 1∼n은 구동 단자의 수를 가리킨다. 1'의 소자의 입출력 단자는 "I/OA'1∼n"으로 표시되며, 알파벳 A'은 소자 1'에 대응되며, 1∼n은 입출력 단자의 수를 가리킨다. 이하, 1행과 4행의 소자(82a)를 기준 소자라 하고, 2행과 3행의 소자(82b)를 공유 소자라 한다.5 is a circuit diagram 90 for a 32 parallel test probe card in accordance with the present invention. In FIG. 5, the four-row and eight-row arrangement represents the elements 82 of the wafer, and "Drv" and "I / O" are external connection terminals 62 implemented on a printed circuit board, and "Drv". Denotes the drive terminal 61, and " I / O " The line connecting the external connection terminal 62 and the elements 82 corresponds to the probe pin 74. The elements 82a in the 1st and 4th rows are represented by numbers of "1" to "16" in order, and the elements 82b of the 2nd and 3rd rows shared by the elements 82a of the 1st and 4th rows are in turn. Numerals " 1 '" and "16'" The division of the driving terminals shared by the elements is alphabetical, and the division of the input / output terminals respectively connected to the elements is indicated by "alphabet" and "alphabet". The numerals and alphabetical order of the elements are shown in correspondence with each other. For example, "DrvA 1 to n " are used to indicate shared drive terminals for devices labeled 1 and 1 '. At this time, the letter A corresponds to the elements 1 and 1 ', and 1 to n indicate the number of drive terminals. The input / output terminals of the device of 1 'are represented by "I / OA' 1-n ", the letter A 'corresponds to the element 1', and 1-n indicates the number of input / output terminals. Hereinafter, the elements 82a in the 1st and 4th rows are referred to as reference elements, and the elements 82b in the 2nd and 3rd rows are referred to as shared elements.
도 5를 참조하면, 32 병렬 테스트를 진행할 수 있도록 웨이퍼 상의 32개 소자(82)에 구동 신호를 입력하고, 테스트 신호를 입출력할 수 있도록 구동 단자(61)와 입출력 단자(63)가 형성되어 있다. 이때, 구동 단자(61)를 공유(shared)시킴으로써, 16개의 병렬 채널로서 웨이퍼 상의 4행8렬(32개)의 소자(82)를 병렬로 테스트할 수 있도록 구현된다. 구동 단자(61)를 공유시키는 방법으로, 1행과 2행, 3행과 4행의 동일한 열에 속하는 소자(82)끼리 공유시키는 방법을 채택하는 것이 바람직하다. 그리고, 32개의 소자(82)에 각기 입출력 단자(63)가 연결된다. 63a는 기준 소자들(82a)에 각기 연결되는 입출력 단자를 가리키고, 63b는 공유 소자들(82b)에 각기 연결되는 입출력 단자를 가리킨다.Referring to FIG. 5, a driving terminal 61 and an input / output terminal 63 are formed to input driving signals to 32 elements 82 on a wafer so as to perform 32 parallel tests, and to input and output test signals. . At this time, by sharing the drive terminal 61, it is implemented to test in parallel the four rows, eight columns (32) of the elements 82 on the wafer as 16 parallel channels. As a method of sharing the drive terminal 61, it is preferable to adopt the method of sharing elements 82 belonging to the same column of 1 row, 2 rows, 3 rows, and 4 rows. The input / output terminals 63 are connected to the 32 elements 82, respectively. 63a indicates an input / output terminal respectively connected to the reference elements 82a, and 63b indicates an input / output terminal respectively connected to the shared elements 82b.
이와 같이, 1행과 2행, 3행과 4행의 구동 단자(61)를 공유시킴으로써, 32개의 소자(82)를 테스트하는데 16개의 병렬 채널만이 필요하다. 따라서, 기존의 16 병렬 테스트용 테스터를 그대로 사용할 수 있다.As such, by sharing the drive terminals 61 in one, two, three, and four rows, only 16 parallel channels are needed to test the 32 devices 82. Therefore, the existing 16 parallel tester can be used as it is.
이와 같은 도 5의 회로도(90)에 따른 32 병렬 테스트용 프로브 카드(100)를 도 6 내지 도 8을 참조하여 설명하겠다. 도 6은 도 5에 따른 프로브 카드(100)를 개략적으로 보여주는 평면도이다. 도 7은 프로브 카드의 인쇄회로기판(60)에 형성된 입출력 단자(63)와 구동 단자(61)를 보여주는 평면도이다. 그리고, 도 8은 인쇄회로기판의 구동 단자(61)에 두 개의 프로브 핀(70)이 형성된 상태를 보여주는 단면도이다.The 32 parallel test probe card 100 according to the circuit diagram 90 of FIG. 5 will be described with reference to FIGS. 6 to 8. 6 is a plan view schematically illustrating the probe card 100 according to FIG. 5. FIG. 7 is a plan view illustrating the input / output terminal 63 and the driving terminal 61 formed on the printed circuit board 60 of the probe card. 8 is a cross-sectional view illustrating a state in which two probe pins 70 are formed at a driving terminal 61 of a printed circuit board.
도 5 내지 도 8을 참조하면, 프로브 카드(100)는 웨이퍼 상의 소자(82)에 구동 신호를 입력하는 구동 단자(61)와, 각기 테스트 신호를 입출력할 수 있는 입출력 단자(63)를 포함한 외부접속단자들(62)이 형성된 인쇄회로기판(60)과, 입출력 단자(63)와 구동 단자(61)에 각기 연결된 프로브 핀(70)으로 구성된다. 특히, 32 병렬 테스트를 진행할 수 있도록 하나의 구동 단자(61)에 두 개의 프로브 핀(70)을 접합하여 공유시킨다.5 to 8, the probe card 100 includes an external terminal including a driving terminal 61 for inputting a driving signal to an element 82 on a wafer, and an input / output terminal 63 for inputting and outputting test signals, respectively. A printed circuit board 60 having connection terminals 62 formed thereon, and probe pins 70 connected to the input / output terminal 63 and the driving terminal 61, respectively. In particular, two probe pins 70 are bonded to one driving terminal 61 to share 32 parallel tests.
인쇄회로기판(60)은 4행8렬의 소자들(82)을 프로빙하는 프로빙 영역(65)의 양측에 외부접속단자들(62)이 형성되어 있다. 한편, 도 6에서 설명의 편의상 인쇄회로기판의 프로빙 영역(65)에 테스트될 4행8렬 소자들을 표시하였으며, 프로브 핀의 도시는 생략하였다. 외부접속단자들(62)은 1행과 4행의 외측에 형성되며, 1행의 외측에 형성된 제 1 외부접속단자들(62a)은 1행과 2행의 소자들(82)에 연결되고, 4행의 외측에 형성된 제 2 외부접속단자들(62b)은 3행과 4행의 소자들(82)에 연결된다. 외부접속단자들(62)에 연결된 프로브 핀(70)은 프로빙 영역(65)쪽으로 뻗어 있다. 그 외 인쇄회로기판(60)의 외곽은 테스트 헤드의 포고 핀(84)에 의해 전기적 접속을 이루는 포고 핀 패드들(64)이 형성된 영역이며, 그 외의 영역에 소정의 소자들과 회로 배선들이 형성되어 있다. 물론, 프로브 카드(100)는 프로브 핀(70)이 형성된 면의 반대면이 테스트 헤드에 접속된다. 그리고, 외부접속단자들(62)과 프로브 영역(65) 사이에 전원 블록(67a, 67b)과 접지 블록(69a, 69b)이 교대로 형성되어 있으며, 외부접속단자들(62)에 가까운 쪽의 전원 블록(67a)과 접지 블록(69a)은 기준 소자(82a)에 프로브 핀(70)으로 연결되고, 나머지 전원 블록(67b)과 접지 블록(69b) 또한 프로브 핀(70)으로 공유 소자(82b)에 연결된다.The printed circuit board 60 has external connection terminals 62 formed on both sides of the probing area 65 for probing the elements 82 in four rows and eight rows. In FIG. 6, four rows and eight columns of elements to be tested are displayed in the probing area 65 of the printed circuit board, and the illustration of the probe pin is omitted. The external connection terminals 62 are formed outside the first row and the fourth row, the first external connection terminals 62a formed outside the first row are connected to the elements 82 of the first row and the second row, The second external connection terminals 62b formed on the outer side of the fourth row are connected to the elements 82 of the third row and the fourth row. The probe pin 70 connected to the external connection terminals 62 extends toward the probing area 65. The outside of the printed circuit board 60 is an area in which pogo pin pads 64 which are electrically connected by the pogo pins 84 of the test head are formed, and predetermined elements and circuit wirings are formed in other areas. It is. Of course, the probe card 100 is connected to the test head opposite to the surface on which the probe pin 70 is formed. In addition, the power supply blocks 67a and 67b and the ground blocks 69a and 69b are alternately formed between the external connection terminals 62 and the probe region 65, and closer to the external connection terminals 62. The power block 67a and the ground block 69a are connected to the reference element 82a by probe pins 70, and the remaining power block 67b and the ground block 69b are also shared pins by the probe pins 70b. )
프로브 핀(70)은 니들 타입(needle type)으로 에폭시(epoxy) 재질의 핀 보호체(72)에 니들(74)이 형성된 구조를 갖는다. 니들(74)의 소재로 텅스텐이 주로 사용되며, 니들(74)의 끝단은 인쇄회로기판(60)에 솔더링으로 접합된다.The probe pin 70 is a needle type (needle type) has a structure in which the needle 74 is formed on the pin protector 72 of epoxy material. Tungsten is mainly used as a material of the needle 74, and the end of the needle 74 is soldered to the printed circuit board 60 by soldering.
도 2 및 도 3에 도시된 기존의 16 병렬 테스트용 인쇄회로기판(10)과 도 6 및 도 7에 도시된 본 발명의 실시예에 따른 인쇄회로기판(60)을 비교하면, 프로빙 영역(15, 65)을 제외하면 동일한 외부접속단자(12, 62)를 포함하여 동일한 회로 배선을 갖고 있다. 즉, 기존의 인쇄회로기판(10)과 본 발명에 따른 인쇄회로기판(60)은 동일한 입출력 단자(13, 63) 및 구동 단자(11, 61)를 갖는다.Comparing the conventional 16 parallel test printed circuit board 10 shown in Figs. 2 and 3 with the printed circuit board 60 according to the embodiment of the present invention shown in Figs. 6 and 7, the probing area 15 And 65), they have the same circuit wiring including the same external connection terminals 12 and 62. That is, the conventional printed circuit board 10 and the printed circuit board 60 according to the present invention have the same input / output terminals 13 and 63 and the driving terminals 11 and 61.
그런데, 본 발명에 따른 인쇄회로기판(60)으로 32 병렬 테스트를 진행할 수 있는 반면에 기존의 인쇄회로기판으로는 16 병렬 테스트만 진행할 수 있다. 이와 같이 16 병렬 테스트용 인쇄회로기판과 동일한 외부접속단자를 가지면서 32 병렬 테스트용 인쇄회로기판(60)으로 구현될 수 있는 첫 번째 이유는, 본 발명에 따른 인쇄회로기판의 구동 단자(61)에 각기 두 개의 프로브 핀(70)이 접합되기 때문에, 증가된 소자에 대응하는 구동 단자를 형성하지 않아도 된다. 즉, 도 8에 도시된 바와 같이, 구동 단자(61)에서 인출된 두 개의 프로브 핀(70) 즉, 니들(74)이 이웃하는 소자들(82)의 동일한 전극 패드에 접촉된다.By the way, while the 32 parallel test can be performed with the printed circuit board 60 according to the present invention, only 16 parallel tests can be performed with the conventional printed circuit board. As described above, the first reason that the same parallel connection terminal as the 16 parallel test printed circuit board can be implemented with the 32 parallel test printed circuit board 60 is the driving terminal 61 of the printed circuit board according to the present invention. Since two probe pins 70 are bonded to each other, it is not necessary to form a driving terminal corresponding to the increased element. That is, as shown in FIG. 8, two probe pins 70, ie, needles 74, pulled out from the driving terminal 61 are in contact with the same electrode pads of neighboring elements 82.
두 번째 이유는, 통상적으로 소자(82)에 실질적으로 연결되는 입출력 단자의 수에 비하여 많은 입출력 단자가 인쇄회로기판에 배정되어 있기 때문이다. 예를 들어, 도 3의 경우, 소자(32) 당 8개의 입출력 단자(13)가 배정되어 있지만, 실질적으로 4개의 입출력 단자(13a)만이 사용되기 때문에, 본 발명의 경우 도 7에 도시된 바와 같이 여분의 입출력 단자(63b)를 이웃하는 소자의 입출력 단자로 사용하게 되면 추가적으로 입출력 단자를 형성할 필요가 없다.The second reason is that a large number of input / output terminals are typically assigned to the printed circuit board compared to the number of input / output terminals substantially connected to the element 82. For example, in the case of FIG. 3, eight input / output terminals 13 are assigned per element 32, but since only four input / output terminals 13a are actually used, the case of the present invention is shown in FIG. Likewise, when the extra input / output terminal 63b is used as an input / output terminal of a neighboring element, it is not necessary to form an additional input / output terminal.
한편, 입출력 단자(63)를 공유시키지 않은 이유는, 각각의 소자(82)에 대한 테스트 신호의 입출력은 독립적으로 이루어져야 각각의 소자(82)에 대한 테스트 결과를 알 수 있기 때문이다. 그리고, 본 발명의 실시예에서는 8개가 입출력 단자(63)를 갖는 인쇄회로기판(60)의 예가 개시되어 있지만, 16개 정도의 입출력 단자를 제공하는 16 병렬 테스트용 인쇄회로기판도 있으며, 이 경우 입출력 단자 16개 중에서 4개 또는 8개의 입출력 단자가 사용된다.On the other hand, the reason why the input and output terminals 63 are not shared is that the test results for the respective devices 82 can be known only when the input and output of the test signals for the respective devices 82 are made independently. In the embodiment of the present invention, an example of a printed circuit board 60 having eight input / output terminals 63 is disclosed, but there are also 16 parallel test printed circuit boards providing about 16 input / output terminals. Four or eight of the 16 input and output terminals are used.
도 8에 도시된 바와 같이, 하나의 구동 단자(61)에 접합된 두 개의 프로브 핀(70) 즉 니들(74) 이웃하는 두 개의 반도체 소자(82)의 동일한 전극 패드에 접촉할 수 있도록 구현되기 때문에, 각각의 구동 단자에서 인출되는 니들보다는 길이를 짧게 가져갈 수 있어 반사 잡음을 최소화할 수 있다.As shown in FIG. 8, two probe pins 70 bonded to one driving terminal 61, that is, the needle 74, may be implemented to be able to contact the same electrode pads of two neighboring semiconductor elements 82. Therefore, the length can be shorter than the needles drawn from the respective driving terminals, thereby minimizing the reflection noise.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 예를 들어, 본 발명의 실시예에서는 16 병렬 테스트용 프로브 기판을 활용하여 32 병렬 테스트용 프로브 기판으로 구현하였지만, 8 병렬 테스트용 프로브 기판을 활용하여 16 병렬 테스트용 프로브 기판으로 구현할 수 있을 것이다. 즉, 구동 단자에 두 개의 프로브 핀을 연결하여 테스트할 수 있는 반도체 소자의 수를 배로 증가시키는 구성과 적어도 하나 이상의 구동 단자에 두 개의 프로브 핀을 연결하는 구성은 본 발명의 기술적 사상의 범위에 속한다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is apparent to those skilled in the art that other modifications based on the technical idea of the present invention may be implemented. For example, although the embodiment of the present invention is implemented as a 32 parallel test probe substrate using 16 parallel test probe substrate, it may be implemented as a 16 parallel test probe substrate using 8 parallel test probe substrate. That is, the configuration of doubling the number of semiconductor elements that can be tested by connecting two probe pins to a driving terminal and the configuration of connecting two probe pins to at least one or more driving terminals are within the scope of the technical idea of the present invention. .
본 발명의 구조를 따르면, 1행과 2행, 3행과 4행의 구동 단자를 공유시킴으로써, 32개의 소자를 병렬로 테스트하기 위해서 16개의 병렬 채널만이 필요하다. 따라서, 기존의 16 병렬 테스트용 테스터를 그대로 사용할 수 있다.According to the structure of the present invention, by sharing the drive terminals of 1 row, 2 rows, 3 rows and 4 rows, only 16 parallel channels are needed to test 32 devices in parallel. Therefore, the existing 16 parallel tester can be used as it is.
본 발명에 따른 32 병렬 테스트용 프로브 카드는 16 병렬 테스트용 프로브 카드와 동일한 구동 단자 및 입출력 단자를 갖기 때문에, 32 병렬 테스트용 프로브 카드를 용이하게 구현할 수 있다.Since the 32 parallel test probe card according to the present invention has the same drive terminal and input / output terminals as the 16 parallel test probe card, the 32 parallel test probe card can be easily implemented.
그리고, 16 병렬 테스트용 테스터로 웨이퍼 상의 32개의 반도체 소자를 한번에 테스트할 수 있기 때문에, 16 병렬 테스트용 프로브 카드를 이용한 테스트 시간의 반으로 웨이퍼를 테스트할 수 있다. 즉, 웨이퍼에 대한 테스트 시간을 반으로 단축할 수 있다.Further, since the 32 semiconductor devices on the wafer can be tested at one time with the 16 parallel tester, the wafer can be tested in half the test time using the 16 parallel test probe card. That is, the test time for the wafer can be shortened in half.
도 1은 종래기술에 따른 16 병렬 테스트용 프로브 카드용 회로도,1 is a circuit diagram for a 16 parallel test probe card according to the prior art,
도 2는 도 1에 따른 프로브 카드를 개략적으로 보여주는 평면도,2 is a plan view schematically showing the probe card according to FIG. 1;
도 3은 프로브 카드의 인쇄회로기판에 형성된 입출력 단자와 구동 단자를 보여주는 평면도,3 is a plan view illustrating an input / output terminal and a driving terminal formed on a printed circuit board of a probe card;
도 4는 인쇄회로기판의 구동 단자에 연결된 프로브 핀을 보여주는 단면도,4 is a cross-sectional view illustrating a probe pin connected to a driving terminal of a printed circuit board;
도 5는 본 발명에 따른 32 병렬 테스트용 프로브 카드용 회로도,5 is a circuit diagram for a probe card for 32 parallel test according to the present invention;
도 6은 도 5에 따른 프로브 카드를 개략적으로 보여주는 평면도,6 is a plan view schematically showing the probe card according to FIG. 5;
도 7은 프로브 카드의 인쇄회로기판에 형성된 입출력 단자와 구동 단자를 보여주는 평면도,7 is a plan view illustrating an input / output terminal and a driving terminal formed on a printed circuit board of a probe card;
도 8은 인쇄회로기판의 구동 단자에 두 개의 프로브 핀이 연결된 상태를 보여주는 단면도이다.8 is a cross-sectional view illustrating two probe pins connected to a driving terminal of a printed circuit board.
* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing
10, 60 : 인쇄회로기판 11, 61 : 구동 단자10, 60: printed circuit board 11, 61: drive terminal
12, 62 : 외부접속단자 13, 63 : 입출력 단자12, 62: External connection terminal 13, 63: I / O terminal
14, 64 : 포고 핀 패드 15, 65 : 프로빙 영역 14, 64: pogo pin pad 15, 65: probing area
20, 70 : 프로브 핀 22, 72 : 핀 보호체20, 70: probe pin 22, 72: pin protector
32, 82 : 소자 50, 100 : 프로브 카드32, 82: element 50, 100: probe card
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0039256A KR100472700B1 (en) | 2000-07-10 | 2000-07-10 | Probe card for testing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0039256A KR100472700B1 (en) | 2000-07-10 | 2000-07-10 | Probe card for testing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020005821A KR20020005821A (en) | 2002-01-18 |
| KR100472700B1 true KR100472700B1 (en) | 2005-03-08 |
Family
ID=19677091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0039256A KR100472700B1 (en) | 2000-07-10 | 2000-07-10 | Probe card for testing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100472700B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10309987B2 (en) | 2017-04-18 | 2019-06-04 | Samsung Electronics Co., Ltd. | Probe and probe card including the same |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100519658B1 (en) * | 2003-12-01 | 2005-10-10 | (주)티에스이 | Probe card |
| KR100688582B1 (en) * | 2005-12-29 | 2007-03-02 | 삼성전자주식회사 | Multi probable probe card |
| KR101444059B1 (en) * | 2014-07-24 | 2014-09-24 | 김재길 | Vertical blade type multi probe card |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970046795U (en) * | 1995-12-12 | 1997-07-31 | Double sided probe card for wafer testing | |
| KR19990044732A (en) * | 1997-11-18 | 1999-06-25 | 윤종용 | Probe Card for Integrated Circuit Chip Inspection |
-
2000
- 2000-07-10 KR KR10-2000-0039256A patent/KR100472700B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970046795U (en) * | 1995-12-12 | 1997-07-31 | Double sided probe card for wafer testing | |
| KR19990044732A (en) * | 1997-11-18 | 1999-06-25 | 윤종용 | Probe Card for Integrated Circuit Chip Inspection |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10309987B2 (en) | 2017-04-18 | 2019-06-04 | Samsung Electronics Co., Ltd. | Probe and probe card including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020005821A (en) | 2002-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6333635B1 (en) | Probe card for testing an integrated circuit chip | |
| KR100899664B1 (en) | Semiconductor memory device and test method thereof | |
| KR100702003B1 (en) | Probe card | |
| US7190593B2 (en) | Semiconductor integrated circuit device | |
| EP1946128A2 (en) | Semi-automatic multiplexing system for automated semiconductor wafer testing | |
| US5781021A (en) | Universal fixtureless test equipment | |
| US20060176071A1 (en) | Inspection probe, inspection device for optical panel and inspection method for the optical panel | |
| KR100472700B1 (en) | Probe card for testing semiconductor device | |
| KR100638330B1 (en) | Adapter For Testing Conductor Arrangements | |
| JP2764854B2 (en) | Probe card and inspection method | |
| KR200285963Y1 (en) | Probe card by Parallel Probing Method | |
| KR102047665B1 (en) | Probe card and test device including the same | |
| KR100768578B1 (en) | Test apparatus of integrated circuit | |
| KR102256750B1 (en) | A interfacing device for semiconductor tester and handler having different DUT map and A semiconductor test equipment having the same | |
| US7157923B2 (en) | Method for full wafer contact probing, wafer design and probe card device with reduced probe contacts | |
| KR100842909B1 (en) | Scan method of Burn-in test | |
| JPS63178538A (en) | Semiconductor integrated circuit device | |
| KR200423446Y1 (en) | Probe card | |
| JP2657315B2 (en) | Probe card | |
| JPH08227921A (en) | Semiconductor chip having power supply pads for probe test and semiconductor wafer | |
| JPH06308155A (en) | Probe device | |
| JP3763258B2 (en) | Probe card and chip area sorting method using the same | |
| KR20020087931A (en) | A printed circuit assembly with configurable boundary scan paths | |
| KR20050029066A (en) | Probe card | |
| US7459925B1 (en) | Probe card |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20021207 Effective date: 20041026 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080211 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |