KR100470989B1 - Verification Probe Card - Google Patents
Verification Probe Card Download PDFInfo
- Publication number
- KR100470989B1 KR100470989B1 KR1019970046484A KR19970046484A KR100470989B1 KR 100470989 B1 KR100470989 B1 KR 100470989B1 KR 1019970046484 A KR1019970046484 A KR 1019970046484A KR 19970046484 A KR19970046484 A KR 19970046484A KR 100470989 B1 KR100470989 B1 KR 100470989B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- channels
- predetermined number
- probe card
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 검증용 프로우브 카드를 공개한다. 그 카드는 전원전압 라인, 접지전압 라인, 소정수의 전원전압 인가 채널들, 상기 전원전압 라인에 연결된 복수개의 신호 채널들, 상기 소정수의 전원전압 인가 채널들과 전원전압 라인사이에 연결된 소정수의 스위칭 수단들, 및 상기 소정수의 스위칭 수단들의 온, 오프를 제어하기 위한 소정수의 제어 채널들로 구성되어 있다. 따라서, 프로우버의 로더 보드와 프로우브 카드사이에 발생할 수 있는 채널 오픈 문제에 대한 해결을 용이하게 할 수 있다.The present invention discloses a probe card for verification. The card includes a power supply voltage line, a ground voltage line, a predetermined number of supply voltage application channels, a plurality of signal channels connected to the supply voltage line, and a predetermined number connected between the predetermined number of supply voltage application channels and a supply voltage line. Switching means, and a predetermined number of control channels for controlling on / off of said predetermined number of switching means. Therefore, it is possible to easily solve the channel open problem that may occur between the probe board and the probe card of the prober.
Description
본 발명은 반도체 테스트 장비에 관한 것으로, 특히 프로우브 카드(probe card) 및 프로우버의 로더 보드사이의 불량을 검증할 수 있는 검증용 프로우브 카드에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor test equipment, and more particularly, to a probe card for verification that can verify a defect between a probe card and a loader board of the probe.
반도체 제조 공정에서 프리-레이저(pre-laser) 공정이란 것이 있는데 이 공정은 레이저 리페어(laser repair)공정의 앞공정으로서, 웨이퍼(wafer)내 페일 칩(fail chip)을 가려내고, 또한 리페어가능한 칩의 페일 어드레스를 레이저에 인계시키기 위한 공정이다.In the semiconductor manufacturing process, there is a pre-laser process, which is a step ahead of the laser repair process, which detects a fail chip in a wafer and also repairs a chip. Is a step for taking over the fail address of the laser.
도1은 프리 레이저 공정에 필요한 장치들이 장착(setting)된 상태를 도시한 것으로, 테스터(tester)(10), 테스터 헤드(tester head)(12), 퍼포먼스 보드(performance board)(14), 프로우브 카드(probe card)(16), 웨이퍼(18), 로더 보드(loader board)(20), 및 프로우버(22)로 구성되어 있다.FIG. 1 shows a state in which devices required for a free laser process are set, a
테스터(10)는 전기적 신호를 발생시켜 소자에 인가하고 인가한 신호를 통해 읽은 데이타를 판독하여 이 소자가 제대로 동작하는지를 판단한다. 테스터 헤드(12)는 테스트로 부터의 신호를 퍼포먼스 보드(14)로 인가하는 역할을 한다. 프로우버(22)는 웨이퍼(18)를 로더 보드(20)에 의해서 로딩(loading)한 후 배열하여 프로우브 카드(16)와의 접촉이 제대로 이루어질 수 있도록 하며, 웨이퍼를 로더 보드(20)위에 얹어 놓은 상태에서 테스터(10)가 명령하는대로 다이 사이즈(die size)만큼 이동하거나 언로딩(unloading)하는 역할을 한다. 퍼포먼스 보드(14)는 테스터(10)에서 발생한 신호를 프로우브 카드에 전달하는 중간매체이다. 그리고, 소자에 필요한 자원(전원 핀, 신호 핀, 입/출력 핀)을 선정하여 접촉 보드(contact board)에 집중시키는데 소자종류별로 필요한 자원이 다르기 때문에 구성이 각각 틀리다. 프로우브 카드(16)는 침(17)을 인쇄 회로 기판(PCB; printed circuit board)에 에폭시(EPOXY)로 고정시켜 놓은 것으로, 테스터(10)에서 발생한 신호가 퍼포먼스 보드(14)를 통하여 프로우브 카드(16)의 침(17)까지 된다. 그리고, 이 침(17)은 웨이퍼(18)내의 칩상의 패드에 접촉되어 소자내부의 회로에 전기 신호가 전달된다. The
이와같이 도1에 나타낸 테스트 장치를 이용하여 칩의 불량여부를 판단하게 된다. 그런데, 이와같이 구성된 테스트 장치에서의 불량으로 인하여 칩이 불량인 것으로 판단되는 경우도 있기 때문에 테스트 장치의 불량을 테스트하기 위한 방법이 또한 필요하다.Thus, whether the chip is defective is determined using the test apparatus shown in FIG. However, since a chip may be determined to be defective due to a defect in the test apparatus configured as described above, a method for testing a defect of the test apparatus is also required.
그래서, 종래의 테스트 장치를 테스트하는 방법은 캘리브레이션 보드(calibration board)를 이용하여 테스터(10)의 이상유무를 검증하게 된다. 그러나, 캘리브레이션 보드는 테스터 헤드(12)까지의 이상유무만을 검증할 수 있고, 그 뒷단의 퍼포먼스 보드, 프로우브 카드, 로딩 보드의 이상유무는 검증할 수가 없었다.Thus, the conventional method for testing a test apparatus is to verify the abnormality of the
특히, 프로우브 카드와 로딩 보드사이의 접점 및 이로 인한 전압 강하 문제가 발생할 수가 있는데 이에 대한 이상유무를 검증할 수가 없어 정상인 칩이 불량으로 판단되거나, 불량인 칩이 정상으로 판단되는 문제점이 발생하였다.In particular, a contact point between the probe card and the loading board and a voltage drop problem may occur due to this, and thus, a problem may occur in which a normal chip is considered bad or a bad chip is considered normal because it cannot be verified. .
따라서, 본 발명의 목적은 프로우버의 로더 보드와 프로우브 카드사이의 이상여부를 검증할 수 있는 검증용 프로우브 카드를 제공하는데 있다.Accordingly, an object of the present invention is to provide a probe card for verification that can verify the abnormality between the probe board and the probe card of the prober.
이와같은 목적을 달성하기 위한 본 발명의 검증용 프로우브 카드는 전원전압 라인, 접지전압 라인, 소정수의 전원전압 인가 채널들, 상기 전원전압 라인에 연결된 복수개의 신호 채널들, 상기 소정수의 전원전압 인가 채널들과 전원전압 라인사이에 연결된 소정수의 스위칭 수단들, 및 상기 소정수의 스위칭 수단들의 온, 오프를 제어하기 위한 소정수의 제어 채널들을 구비한 것을 특징으로 한다.Proven card for verification of the present invention for achieving the above object is a power supply voltage line, a ground voltage line, a predetermined number of power supply voltage applied channels, a plurality of signal channels connected to the power supply voltage line, the predetermined number of power supplies And a predetermined number of switching means connected between the voltage applying channels and the power supply voltage line, and a predetermined number of control channels for controlling the on and off of the predetermined number of switching means.
이 검증용 프로우브 카드를 이용하여 이상유무를 검증하기 위한 테스트 장치는 전원전압 라인, 접지전압 라인, 소정수의 전원전압 인가 채널들, 상기 전원전압 라인에 연결된 복수개의 신호 채널들, 상기 소정수의 전원전압 인가 채널들과 전원전압 라인사이에 연결된 소정수의 스위칭 수단들, 및 상기 소정수의 스위칭 수단들의 온, 오프를 제어하기 위한 소정수의 제어 채널들을 구비한 검증용 프로우브 카드, 상기 검증용 프로우브 카드의 소정수의 전압전압 인가채널들, 및 제어 채널들에 전압을 인가하고 상기 각각의 채널들의 신호를 입력하여 각각의 채널들의 이상유무를 판단하기 위한 테스터, 상기 테스터로 부터의 신호를 전달하는 퍼포먼스 보드, 및 상기 검증용 프로우브 카드와 상기 칩의 패드와의 접촉이 이루어질 수 있도록 칩을 이동하기 위한 프로우버를 구비한 것을 특징으로 한다.The test apparatus for verifying abnormality using the verification probe card includes a power supply voltage line, a ground voltage line, a predetermined number of power supply voltage channels, a plurality of signal channels connected to the power supply voltage line, and the predetermined number A verification probe card having a predetermined number of switching means connected between a power supply voltage applying channel and a power supply voltage line, and a predetermined number of control channels for controlling on / off of the predetermined number of switching means; A tester for determining whether there is an abnormality in each channel by applying a voltage to a predetermined number of voltage-voltage application channels of the verification probe card and the control channels and inputting signals of the respective channels, from the tester. A performance board for transmitting a signal, and moving the chip so that the verification probe card is in contact with the pad of the chip It is characterized by having a prober for.
이하, 첨부된 도면을 참고로 하여 본 발명의 검증용 프로우브 카드를 설명하기 전에 종래의 반도체 테스트 장치의 프로우브 카드를 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, a probe card of a conventional semiconductor test apparatus will be described before explaining the probe card for verification of the present invention.
도2는 종래의 반도체 테스트 장치의 프로우브 카드를 개략적으로 도시한 것으로, 전원전압라인(VDD), 접지전압라인(GND), 및 전원, 입력신호 및 출력신호 채널들로 구성되어 있다.FIG. 2 schematically illustrates a probe card of a conventional semiconductor test apparatus, and includes a power supply voltage line VDD, a ground voltage line GND, and a power supply, input signal, and output signal channels.
즉, PCB기판에 전원전압, 접지전압, 및 신호 인가 채널을 만들어 퍼포먼스 보드를 통하여 인가되는 필요한 신호들을 채널에 연결된 침을 통하여 패드에 인가하는 것이다.That is, a power supply voltage, a ground voltage, and a signal application channel are formed on the PCB, and necessary signals applied through the performance board are applied to the pad through the needle connected to the channel.
그런데, 종래의 테스트 장치는 테스터 자체의 결함은 측정할 수 있었으나, 프로우브 카드와 프로우버의 로더 보드사이의 결함을 측정할 수 있는 기능은 없었다. By the way, the conventional test apparatus was able to measure the defect of the tester itself, but did not have the function of measuring the defect between the probe card and the loader board of the prober.
도3은 본 발명의 프로우버의 로더 보드와 프로우브 카드사이의 불량을 측정하기 위한 검증용 프로우브 카드의 구성을 도시한 것으로, 도2에 나타낸 각각의 채널을 전원전압라인(VDD)에 연결시켜 놓고, 테스터의 전원전압들(VS1, 2, 3, 4, 5, 6, 7, 8)은 릴레이(RELAY)를 통하여 전원전압라인(VDD)에 연결될 수 있도록 한다. 그리고, 접지전압라인(GND)는 시스템 접지전압(GND)에 연결되도록 한다. 또한, 각각의 전원전압들을 연결시켜 주는 릴레이는 제어가 가능하도록 하기 위해 한쪽은 접지전압라인(GND), 한쪽은 제어단자에 각각 연결한다. 도2, 3은 32채널을 가지고 8개의 전원전압을 인가할 수 있는 프로우브 카드를 나타낸 것이다.FIG. 3 shows the configuration of a verification probe card for measuring a defect between the probe board of the prober and the probe card of the present invention, and connecting each channel shown in FIG. 2 to a power supply voltage line VDD. The power supply voltages VS1, 2, 3, 4, 5, 6, 7 and 8 of the tester may be connected to the power supply voltage line VDD through a relay. The ground voltage line GND is connected to the system ground voltage GND. In addition, a relay connecting the respective power supply voltages is connected to one ground voltage line (GND) and one control terminal to enable control. 2 and 3 show a probe card capable of applying eight power supply voltages with 32 channels.
도4은 도3에 나타낸 릴레이를 개략적으로 나타낸 것으로, 제어 단자에 신호를 인가하여 전원전압(VS)이 전원전압라인(VDD)로 연결되게 하거나, 연결되지 않게 할 수 있다.FIG. 4 schematically shows the relay shown in FIG. 3, by applying a signal to the control terminal so that the power supply voltage VS is connected to the power supply voltage line VDD or not.
도3에 나타낸 본 발명의 검증용 프로우브 카드는 테스터에 이상이 없는 것으로 판단된 테스트 장비를 이용하여 테스트를 하는 도중에 칩이 이상하게 불량인 것으로 판단되는 경우, 프로우브 카드와 프로우버의 로더 보드사이의 불량인지를 알아보기 위해 사용된다. 즉, 칩이 이상하게 불량인 것으로 판단되는 경우 장착된 프로우브 카드를 분리하고 도3에 나타낸 본 발명의 검증용 프로우브 카드를 이용하여 검증을 하게 된다.The probe card for verification according to the present invention shown in FIG. 3 is used between the probe board and the probe board of the prober when it is determined that the chip is abnormally defective during the test using the test equipment which is determined that the tester is not abnormal. It is used to find out if it is bad. In other words, if it is determined that the chip is abnormally defective, the mounted probe card is removed and verified using the probe card of the present invention shown in FIG. 3.
본 발명의 검증방법은 8개의 전원전압 인가단자중의 하나의 전원전압 인가단자에 전원전압(VS1)을 인가하고 32개의 채널의 이상유무를 확인하기 위하여 전원전압(VS1)을 인가하기 위한 릴레이만을 온상태로 하고 다른 전원전압들(VS2, 3, 4, 5, 6, 7, 8)을 인가하는 릴레이들은 오프상태로 한다. 그러면, 전원전압(VS1)이 전원전압라인(VDD)이 인가될 것이다. 또한, 전원전압(VS1)은 32개의 각 채널로 전달될 것이다. 그래서, 각 채널에 전원전압(VS1)이 발생하는지를 측정한다. 그래서, 정확하게 전원전압(VS1)이 발생하면 정상인 것으로 판단하고 발생하지 않으면 불량인 것으로 판단한다. 이때, 모든 채널에서 전압이 발생하지 않으면 전원전압 인가채널에 이상이 있는 것이다. 이와같은 방법으로 나머지 7개의 전원전압들(VS2, 3, 4, 5, 6, 7, 8) 각각에 해당 전원전압을 인가하여 32개의 채널들 및 전원전압 인가 채널의 이상유무를 판단해 나간다.The verification method of the present invention applies only a relay for applying the power supply voltage VS1 to one of the eight power supply voltage applying terminals and applying the power supply voltage VS1 to confirm the abnormality of 32 channels. Relays that turn on and apply different supply voltages VS2, 3, 4, 5, 6, 7, 8 are turned off. Then, the power supply voltage VS1 is applied to the power supply voltage line VDD. In addition, the power supply voltage VS1 will be transmitted to each of the 32 channels. Thus, it is measured whether the power supply voltage VS1 occurs in each channel. Thus, if the power supply voltage VS1 occurs correctly, it is determined to be normal, and if not, it is determined to be bad. At this time, if no voltage is generated in all channels, there is an error in the power voltage applying channel. In this way, the corresponding power voltages are applied to each of the remaining seven power voltages VS2, 3, 4, 5, 6, 7 and 8 to determine whether there are abnormalities in the 32 channels and the power voltage applying channel.
따라서, 본 발명의 검증용 프로우브 카드는 테스트 장치의 테스터 헤드까지의 불량만을 검증할 수 있었던 문제점을 해결하고 프로우버의 로더 보드와 프로우브 카드사이의 접점 불량에 의해서 발생할 수 있는 불량을 알아낼 수 있다.Therefore, the verification probe card of the present invention solves the problem that only the defects up to the tester head of the test apparatus can be verified, and can detect the defects that may be caused by the contact failure between the probe board and the probe card of the prober. have.
본 발명의 검증용 프로우브 카드는 프로우버의 로더 보드와 프로우브 카드사이에 발생할 수 있는 채널 오픈 문제에 대한 해결을 용이하게 할 수 있다. The probe card for verification of the present invention can easily solve the channel open problem that may occur between the probe board and the probe card of the prober.
또한, 검증용 프로우브 카드의 제작이 간단하며 검증시간이 짧게 걸린다.In addition, the production of the verification probe card is simple and the verification time is short.
도1은 프리 레이저 공정에 필요한 장치들이 장착(setting)된 상태를 도시한 것이다.1 shows a state in which devices required for a free laser process are set.
도2는 종래의 반도체 테스트 장치의 프로우브 카드를 개략적으로 도시한 것이다. 2 schematically illustrates a probe card of a conventional semiconductor test apparatus.
도3은 본 발명의 프로우버의 로더 보드와 프로우브 카드사이의 불량을 측정하기 위한 검증용 프로우브 카드를 도시한 것이다.Fig. 3 shows a verification probe card for measuring a defect between the probe board and the probe card of the prober of the present invention.
도4은 도3에 나타낸 릴레이를 개략적으로 나타낸 것이다.4 schematically shows the relay shown in FIG.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970046484A KR100470989B1 (en) | 1997-09-10 | 1997-09-10 | Verification Probe Card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970046484A KR100470989B1 (en) | 1997-09-10 | 1997-09-10 | Verification Probe Card |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990025044A KR19990025044A (en) | 1999-04-06 |
KR100470989B1 true KR100470989B1 (en) | 2005-07-18 |
Family
ID=37303561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970046484A KR100470989B1 (en) | 1997-09-10 | 1997-09-10 | Verification Probe Card |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100470989B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7479793B2 (en) | 2006-01-24 | 2009-01-20 | Samsung Electronics Co., Ltd. | Apparatus for testing semiconductor test system and method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04196239A (en) * | 1990-11-27 | 1992-07-16 | Mitsubishi Electric Corp | Semiconductor probe device |
JPH05347335A (en) * | 1992-06-15 | 1993-12-27 | Nec Corp | Probe card |
JPH06163654A (en) * | 1992-11-25 | 1994-06-10 | Nec Kyushu Ltd | Alignment method for probe card |
JPH06174747A (en) * | 1992-12-01 | 1994-06-24 | Nippon Telegr & Teleph Corp <Ntt> | Probe card |
-
1997
- 1997-09-10 KR KR1019970046484A patent/KR100470989B1/en not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04196239A (en) * | 1990-11-27 | 1992-07-16 | Mitsubishi Electric Corp | Semiconductor probe device |
JPH05347335A (en) * | 1992-06-15 | 1993-12-27 | Nec Corp | Probe card |
JPH06163654A (en) * | 1992-11-25 | 1994-06-10 | Nec Kyushu Ltd | Alignment method for probe card |
JPH06174747A (en) * | 1992-12-01 | 1994-06-24 | Nippon Telegr & Teleph Corp <Ntt> | Probe card |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7479793B2 (en) | 2006-01-24 | 2009-01-20 | Samsung Electronics Co., Ltd. | Apparatus for testing semiconductor test system and method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR19990025044A (en) | 1999-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6784685B2 (en) | Testing vias and contacts in an integrated circuit | |
KR101822980B1 (en) | Wafer level contactor | |
US7479793B2 (en) | Apparatus for testing semiconductor test system and method thereof | |
US8446164B2 (en) | Semiconductor device test system having high fidelity tester access fixture (HIFIX) board | |
US8872534B2 (en) | Method and apparatus for testing devices using serially controlled intelligent switches | |
WO2001079868A2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
US5487074A (en) | Boundary scan testing using clocked signal | |
US7106081B2 (en) | Parallel calibration system for a test device | |
JP2002176140A (en) | Semiconductor integrated-circuit wafer | |
KR100470989B1 (en) | Verification Probe Card | |
KR20030046801A (en) | Parallel logic devices/circuits tester for plural logic devices/circuits and parallel memory chip repairing apparatus | |
KR100576492B1 (en) | Apparatus for measuring internal DC bias of semiconductor device in PKG level | |
KR100279198B1 (en) | Plate with two integrated circuits | |
KR100821095B1 (en) | Test device for the semiconductor and the testing method thereof | |
KR101662245B1 (en) | Device interface apparatus of automatic test equipment and operating method thereof | |
KR101033962B1 (en) | Semiconductor device test system | |
JP5663943B2 (en) | Test equipment | |
KR100718457B1 (en) | Semiconductor testing device and testing method therewith | |
KR100517604B1 (en) | Programming apparatus of programmable device on board and the same method | |
JP3783865B2 (en) | Semiconductor device, burn-in test method, manufacturing method thereof, and burn-in test control circuit | |
KR100505613B1 (en) | Printed circuit board for performing burn-in test of semiconductor memory device | |
KR100474986B1 (en) | Semiconductor device | |
JPH1183957A (en) | Inspection device and inspection method | |
KR20060005820A (en) | Device for parallel test of semiconductor and method thereof | |
JP3418465B2 (en) | Test method for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |