Nothing Special   »   [go: up one dir, main page]

KR100430086B1 - 액정패널 및 그 제조방법 - Google Patents

액정패널 및 그 제조방법 Download PDF

Info

Publication number
KR100430086B1
KR100430086B1 KR10-2001-0031512A KR20010031512A KR100430086B1 KR 100430086 B1 KR100430086 B1 KR 100430086B1 KR 20010031512 A KR20010031512 A KR 20010031512A KR 100430086 B1 KR100430086 B1 KR 100430086B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
electrode
pixel
crystal panel
gate
Prior art date
Application number
KR10-2001-0031512A
Other languages
English (en)
Other versions
KR20020092721A (ko
Inventor
정유호
곽동영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0031512A priority Critical patent/KR100430086B1/ko
Publication of KR20020092721A publication Critical patent/KR20020092721A/ko
Application granted granted Critical
Publication of KR100430086B1 publication Critical patent/KR100430086B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 초고해상도 구동시 마지막 데이터 라인의 밝음을 개선하여 액정패널의 화질을 향상시킬 수 있도록 한 액정패널 및 그의 제조방법과 그의 구동방법에 관한 것이다.
본 발명에 따른 액정패널은 다수의 데이터라인들과 다수의 게이트라인들의 교차부에 형성되는 박막트랜지스터와; 화소들마다 형성되며 상기 박막트랜지스터에 의해 상기 데이터라인으로부터의 데이터신호가 인가되는 다수의 화소전극들과; 상기 화소들 중 주변화소들에 비하여 더 밝게 보이는 화소의 상기 화소전극 아래에 형성되어 상기 주변화소들과의 휘도차만큼 빛을 차광하기 위한 플로팅전극과; 상기 플로팅전극 및 상기 화소전극 사이에 위치하는 보호막을 구비한다.
본 발명에 의하면, 도트 인버젼 구동시 데이터라인간의 정전용량값의 차이에 의해 발생하는 마지막 데이터 라인 밝음을 더미 데이터 라인을 부가하거나, 게이트절연막과 화소전극 사이에 플로팅 금속을 삽입함으로써 액정패널의 화질을 개선할 수 있다.

Description

액정패널 및 그 제조방법{Liquid Crystal Panel and Fabricating Method Thereof}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 고해상도의 도트 인버젼 구동시 마지막 데이터라인의 휘도차를 보상하도록 한 액정표시장치 및 그 제조방법에 관한 것이다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이다.
도 1을 참조하면, 액정표시장치는 액정패널(10) 상의 게이트 라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(12)와, 게이트 라인들(GL1 내지 GLn)과 교차하는 데이터 라인(DL1 내지 DLm)들을 구동하기 위한 데이터 드라이버(14)를 구비한다. 액정패널(10)은 게이트 라인(GL1 내지 GLn)들과 데이터 라인들(DL1 내지 DLm)에 의해 구분되는 영역들 각각에 배열되어진 화소들을 가지게 된다. 각 화소는 전계에 응답하여 투과 광량을 조절하는 액정셀과, 게이트 라인(GL1 내지 GLn) 상의 게이트 신호에 응답하여 데이터 라인을 액정셀에 선택적으로 연결시키는 박막 트랜지스터(Thin Film Transister, 이하 "TFT"라 함)를 포함한다.
게이트 드라이버(12)는 타이밍 제어기(도시하지 않음)로부터의 게이트 제어신호에 응답하여 하나의 프레임마다 n개의 게이트 라인들(GL1 내지 GLn)을 1 수평동기기간씩 순차적으로 구동하게 된다.
데이터 드라이버(14)는 타이밍 제어기로부터의 데이터 제어신호에 응답하여 1라인분의 화소 데이터를 게이트 라인(GL1 내지 GLn)이 인에이블(Enable)될 때마다데이터 라인들(DL1 내지 DLm)에 공급하게 된다.
도 2는 도 1의 액정패널 상의 하나의 화소를 등가회로로 도시한 도면이다.
도 2를 참조하면, 화소는 게이트라인(GL)과 데이터라인(DL) 사이에 접속되어진 TFT와, TFT의 소오스단자와 공통전압라인(CL) 사이에 접속되어진 액정셀(Clc)로 구성되게 된다. 여기서 액정셀(Clc)은 TFT가 온(On) 상태를 유지하는 기간 즉, 게이트라인(GL)에 게이트하이전압(Vgh)이 인가되는 1수평동기신호기간동안 데이터라인(DL) 상의 비디오신호와 공통전압라인(CL)으로 공급되는 공통전압(Vcom)과의 차전압을 충전하게 된다. 이에 따라, 액정셀(Clc)에 충전되는 차전압은 비디오신호의 극성과 데이터 드라이버(14)에 따라 달라지게 된다.
이러한 액정표시장치에서는 액정패널 상의 액정셀(Clc)들을 구동하기 위하여 라인 인버젼 방식(Line Inversion System), 컬럼 인버젼 방식(Column Inversion System), 도트 인버젼 방식(Dot Inversion System), 2-도트 인버젼 방식 및 그룹 인버젼 방식(Group Inversion System)의 5가지 구동방법이 사용되고 있다.
라인 인버젼 방식의 액정패널 구동방법에서는 액정패널에 공급되는 데이터신호들의 극성이 도 3a 및 도3b에서와 같이 액정패널 상의 로우라인, 즉 게이트라인에 따라 극성이 달리 인가되고 프레임에 따라 다시 반전되게 된다.
컬럼 인버젼 방식의 액정패널 구동방법에서는 액정패널에 공급되는 데이터 신호들의 극성이 도 4a 및 도 4b에서와 같이 액정패널 상의 컬럼라인, 즉 데이터라인에 따라 극성이 달리 인가되고 프레임에 따라 다시 반전되게 된다.
도트 인버젼 방식의 액정패널 구동방법에서는 도 5a 및 도 5b에서와 같이 액정패널 상의 컬럼라인 및 로우라인별로 인접한 액정셀들에 서로 상반된 극성의 데이터신호가 공급되게 함과 아울러 프레임마다 액정패널 상의 모든 액정셀들에 공급되는 데이터 신호들의 극성이 반전되게 한다. 다시 말하여, 도트 인버젼 방식에서는 한 프레임의 비디오 신호가 표시될 경우에 도 5a에서와 같이 좌측상단의 액정셀로부터 우측의 액정셀로 진행함에 따라 그리고 아래 측의 액정셀들로 진행함에 따라 정극성(+) 및 부극성(-)이 번갈아 나타나게끔 데이터 신호들이 액정패널 상의 액정셀들에 각각 공급되게 된다. 그리고 다음 프레임의 비디오 신호가 표시될 경우에는 도 5b에서와 같이 각 액정셀들에 공급되는 데이터신호들의 이전의 프레임과 상반되게 반전된다.
도트 인버젼 방식은 수직 및 수평방향들 모두의 화소에서 데이터신호들의 극성이 반전되어 라인 인버젼 방식 및 컬럼 인버젼 방식의 장점을 모두 가질 수 있어뛰어난 화질의 화상을 제공하게 된다. 이러한 이점으로 인하여, 최근에는 도트 인버젼 방식의 액정패널 구동방법들이 많이 사용되고 있다.
도 6은 도 1에 도시된 도트 인버젼 방식의 액정패널을 상세히 나타낸 도면이다.
도 6을 참조하면, 도트 인버젼 방식으로 구동되는 종래의 액정패널은 게이트라인(GL)과 제1 내지 제m-1 데이터라인(DL1 내지 DLm-1)에 각각 연결되는 제1 화소전극(22)들과, 게이트라인(GL)과 제m 데이터라인(DLm)에 연결되는 제2 화소전극(24)을 구비한다.
제1 화소전극(22)들은 게이트라인(GL)과 제1 내지 제m-1 데이터라인(DL1 내지 DLm-1)의 교차부에 위치하는 스위치 소자로 사용되는 TFT에 접속된다. 이 제1 화소전극(22)들은 TFT를 통해 공급되는 데이터신호에 따라 공통전극(도시하지 않음)과 함께 액정셀을 구동하게 된다. 인접되게 위치한 액정셀은 서로 상반된 극성의 데이터신호가 공급되어 화상을 표시한다.
제2 화소전극(24)은 게이트라인(GL)과 제m 데이터라인(DLm)의 교차부에 위치하는 TFT에 접속된다. 이 제2 화소전극(24)은 TFT를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀을 구동하게 된다. 액정셀은 제m-1 데이터라인(DLm-1)과 상반된 극성의 데이터신호가 제m 데이터라인(DLm)을 통해 공급되어 화상이 표시된다.
이러한 액정패널(10)은 도 7에 도시된 바와 같이 각각의 제1 화소전극(22)과 인접한 데이터라인(DL) 사이에 기생용량인 제1 및 제2 캐패시터(Cn, Cn+1)가 존재한다. 각각의 제1 화소전극(22)들과 인접한 데이터라인(DL) 간의 커플링에 의해 아래의 수학식 1과 같이 전하가 축적된다. 그러나, 제1 화소전극(22)이 제1 캐패시터 및 제2 캐패시터(Cn, Cn+1)에 의해 커플링을 이루는 반면에 패널의 가장 우측에 위치하는 제2 화소전극(24)은 제1 캐패시터(Cn)에 의해서만 커플링을 이루게 된다. 즉, 제2 화소전극(24)과 인접한 제m 데이터라인(DLm)과의 커플링에 의해 제2 화소전극(24)은 아래의 수학식 2와 같이 전하가 축적된다.
이러한 도트 인버젼 구동방식으로 구동되는 종래 액정패널(10)의 액정셀은 화소전극 기준으로 좌우측의 데이터라인신호에 영향을 받게 된다. 그러나, 마지막 데이터라인에 접속되는 청색화소는 마지막 데이터라인 신호 즉, 제m 데이터라인(DLm) 신호에만 영향을 받게 된다. 이에 따라, 일반적인 화소전극들(예를 들어, 제1 화소전극(22)과 패널의 가장 우측에 존재하는 제2 화소전극(24) 간에는 Cn+1×VData(n+1)/Ctotal만큼의 충전 전하량 차이가 존재한다. 이러한 전하량의 차이로 인하여 마지막 데이터라인의 청색화소는 실효전압이 작게 인가되며 주변 대비 밝게 나타나게 되어 색신호차 및 휘도차가 발생하는 문제점이 있다.
예를 들어 XGA 모델을 기준으로 하였을 경우 주변 대비 약 60℃ 온도에서 최대 13.3% 이상까지 더 밝게 나타난다.
도 8은 도 7에서 선"A-A'"를 따라 절취한 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.
도 8a를 참조하면, 기판(30) 상에 게이트절연막(32)이 형성된다.
게이트절연막(32)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질을 PECVD(Plasma Enganced Chemical Vapor Deposition)방식으로 기판(30)에 전면 증착함으로써 형성된다.
다음으로 게이트절연막(32) 상에 데이터라인(34)이 도 8b와 같이 형성된다.데이터라인(34)는 CVD방법 또는 스퍼터링(sputtering)방법으로 금속층을 전면 증착한 후 패터닝함으로써 형성된다. 이 때 데이터라인(34)는 크롬(Cr) 또는 몰리브덴(Mo) 등으로 형성된다.
도 8c를 참조하면, 게이트절연막(32) 상에 보호막(36)이 형성된다.
보호막(36)은 데이터라인(34)을 덮도록 게이트절연막(32) 상에 절연물질을 증착함으로써 형성된다.
보호막(36)은 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기절연물질, 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
마지막으로, 보호막(36) 상에는 화소전극(38)이 도 8d에 도시된 바와 같이 형성된다.
화소전극(38)은 보호막(36) 상에 투명전도성물질을 증착한 후 그 증착된 투명전도성 물질을 패터닝함으로써 형성된다.
화소전극(38)은 투명전도성물질인 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함), 인듐-징크-옥사이드(Indium-Zinc-Oxide : 이하 "IZO"라 함) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide : 이하 "ITZO"라 함) 중 어느 하나로 형성된다.
본 발명의 목적은 박막트랜지스터 상의 마지막 화소 개구부에 플로팅 금속을삽입하여 색신호차 및 휘도차를 개선할 수 있도록 한 액정표시장치 및 그 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 마지막 화소 개구부에 삽입된 플로팅 금속에 홀을 뚫어 금속과 화소전극 사이를 등전위로 하여 색신호차 및 휘도차를 개선할 수 있도록 한 액정표시장치 및 그 제조방법을 제공하는 데 있다.
도 1은 일반적인 액정표시장치를 개략적으로 도시하는 도면.
도 2는 액정패널 상의 화소들을 나타내는 등가회로도.
도 3a 및 도 3b는 라인 인버젼 방식을 나타내는 도면.
도 4a 및 도 4b는 컬럼 인버젼 방식을 나타내는 도면.
도 5a 및 도 5b는 도트 인버젼 방식을 나타내는 도면.
도 6은 도 1에 도시된 액정패널을 상세히 나타낸 도면.
도 7은 도 6에 도시된 액정패널의 커플링 효과를 설명하는 도면이다.
도 8은 도 7에서 선"A-A'"를 따라 절취한 액정패널의 제조방법을 단계적으로 설명하는 단면도.
도 9는 본 발명의 제1 실시 예에 따른 액정패널의 화소전극을 나타내는 도면.
도 10은 도 9에서 선"B-B'"를 따라 절취한 액정패널을 나타내는 단면도.
도 11은 액정패널의 구동에 있어서 게이트 신호 및 데이터신호를 나타내는 파형도.
도 12는 도 10에 도시된 액정패널의 제조방법을 단계적으로 설명하는 단면도.
도 13은 도 9에서 화소전극 개구부에 플로팅전극의 형태를 나타내는 평면도.
도 14는 본 발명의 제2 실시 예에 따른 액정패널의 화소전극을 나타내는 도면.
도 15는 도 14에서 선"C-C'"를 따라 절취한 액정패널을 나타내는 단면도.
도 16은 도 15에 도시된 액정패널의 제조방법을 단계적으로 설명하는 단면도.
도 17은 본 발명의 제3 실시 예에 따른 액정패널을 나타내는 도면.
도 18은 도 17에 도시된 액정패널의 커플링 효과를 설명하는 도면이다.
<도면의 주요부호에 대한 부호의 설명>
10 : 액정패널 12 : 게이트드라이버
14 : 데이터드라이버 22,24,38,48,58,62,64 : 화소전극
30,40,50 : 기판 32,42,52 : 게이트절연막
34,45,55 : 데이터라인 36,47,57 : 보호막
41,51 : 게이트전극 43,53 : 소스전극
44,54 : 드레인전극 46,56 : 플로팅전극
59 : 콘택홀
상기 목적을 달성하기 위하여, 본 발명에 따른 액정패널은 다수의 데이터라인들과 다수의 게이트라인들의 교차부에 형성되는 TFT와; 화소들마다 형성되며 상기 TFT에 의해 상기 데이터라인으로부터의 데이터신호가 인가되는 다수의 화소전극들과; 상기 화소들 중 주변화소들에 비하여 더 밝게 보이는 화소의 상기 화소전극 아래에 형성되어 상기 주변화소들과의 휘도차만큼 빛을 차광하기 위한 플로팅전극과; 상기 플로팅전극 및 상기 화소전극 사이에 위치하는 보호막을 구비한다.본 발명에 따른 액정패널은 상기 플로팅전극과 화소전극이 전기적으로 접촉되도록 상기 보호막에 형성된 하나 이상의 플로팅 콘택홀을 추가로 구비한다.본 발명에 따른 액정패널의 제조방법은 기판 상에 TFT의 게이트전극과 상기 게이트전극과 연결되는 게이트라인을 형성하는 단계와; 상기 기판 상에 상기 게이트전극 및 상기 게이트라인을 덮도록 게이트절연막을 형성하는 단계와; 상기 게이트절연막 상에 상기 게이트전극과 대응하게 반도체층을 형성하는 단계와; 상기 반도층 상에 상기 TFT의 소스전극과 드레인전극을 형성함과 동시에 상기 게이트절연막 상에 상기 소스전극과 연결되는 데이터라인과 상기 화소들 중 주변화소들에 비하여 더 밝게 보이는 화소에서 상기 주변화소들과의 휘도차만큼 빛을 차광하기 위한 플로팅전극을 형성하는 단계와; 상기 TFT, 상기 데이터라인 및 상기 플로팅전극을 덮도록 보호막을 형성하는 단계와; 상기 플로팅전극 상에 위치하도록 상기 보호막 상에 화소전극을 형성하는 단계를 포함한다.상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 9 내지 도 18을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 9는 본 발명의 제1 실시 예에 따른 액정표시장치 및 그 제조방법에 관한 것이다. 도 10은 도 9에서 선"B-B'"을 따라 절취한 액정패널의 단면도를 나타낸 것이다.
도 9 및 도 10을 참조하면, 액정표시장치에서 액정패널의 하부기판은 데이터라인(DL)과 게이트라인(GL)의 교차부에 위치하는 TFT와, TFT의 드레인전극에 접속된 화소전극과, 화소전극의 개구부에 삽입된 금속층을 구비한다.
TFT는 게이트라인(GL)에서 돌출된 게이트전극(41), 데이터라인(DL)에서 돌출된 소스전극(43) 및 드레인접촉홀(도시하지 않음)을 통해 화소전극(48)에 접속된 드레인전극(44)을 구비한다. 또한, TFT는 게이트전극(41)과 소스전극 및 드레인 전극(43,44)의 절연을 위한 게이트절연막(42)과, 게이트전극(41)에 공급되는 게이트전압에 의해 소스전극(43)과 드레인전극(44)간에 도통채널을 형성하기 위한 반도체층들(도시하지 않음)을 더 구비한다. 이러한 TFT는 게이트라인(GL)으로부터의게이트신호에 응답하여 데이터라인(DL)으로부터의 데이터신호를 선택적으로 화소전극(48)에 공급한다.
화소전극(48)은 데이터라인(DL)과 게이트라인(GL)에 의해 구분된 셀영역에 위치하며 광투과율이 높은 투명전도성물질로 형성된다. 화소전극(48)은 하부기판(40) 전면에 도포되는 보호막(47) 상에 형성되며, 보호막(47)에 형성된 드레인접촉홀을 통해 드레인전극(44)과 전기적으로 접촉된다. 이러한 화소전극(48)은 TFT를 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(40)과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 된다. 이렇게 회전되는 액정에 의해 광원으로부터 화소전극(48)을 경유하여 상부기판 쪽으로 투과되는 광량이 조절되게 된다.
또한 ML 6424의 액정 즉, 저전압구동 액정에서 XGA 모델을 기준으로 시뮬레이션시 사용되는 TFT 특성을 나타낸 것이다.
적용된 데이터 데이터 값
Ion(10V) 1.1
Ion(20V) 4.3
Ioff 0.17
Vth(TFT) 1.1V
Rgl 4.7
Rdl 38
셀 갭 4.750.3
Vcom 2.65V
이 때 사용되는 스캔신호 및 데이터신호는 도 11에 도시된 바와 같다.
표 1과 도 11을 바탕으로 60℃에서의 액정물성 변화까지 고려한 결과를 보면, 마지막 데이터라인(DLm)에 접속되는 화소(48)는 주변 대비 온도에서 최대 13.3% 이상까지 더 밝음이 나타나게 된다. 이를 위해 본 발명에 있어서는 화소전극의 개구부를 가려 주변 화소들과 마지막 화소 사이의 휘도차가 나타난 만큼 마지막 화소에서 빛을 차광하는 플로팅전극(46)이 형성된다.
도 12a 내지 도 12d는 도 10에 도시된 액정패널의 제조방법을 선"B-B'"을 따라 절단하여 단계적으로 나타내는 단면도이다.
도 12a를 참조하면, 기판(40) 상에 게이트절연막(42)을 형성한다.
게이트절연막(42)은 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 기판(40)의 전면에 증착함으로써 형성된다. 게이트절연막(42)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질로 형성된다.
이어서, 게이트절연막(42) 상에 데이터라인(45), 플로팅전극(46)이 도 12b와 같이 형성된다.
데이터라인(45) 및 플로팅전극(46)은 CVD방법 또는 스퍼터링(sputtering)방법으로 금속층을 게이트절연막(42) 상에 전면 증착한 후 그 금속층을 패터닝함으로써 형성된다. 이 때 플로팅전극(46)은 마지막 데이터라인(DLm) 이후 영역만 형성된다.
데이터라인(45), 플로팅전극(46)은 크롬(Cr) 또는 몰리브덴(Mo) 등과 같은 도전물질로 형성된다.
다음으로 플로팅전극(46)이 마련되어진 기판(40)의 상부에는 보호막(47)이 도 12c와 같이 형성된다. 이 보호막(47)은 플로팅전극(46)을 덮게끔 게이트절연막(42) 상에 절연물질을 증착함으로써 형성된다.
보호막(47)은 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기절연물질, 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
마지막으로 보호막(47) 상에는 화소전극(48)이 도 12d에 도시된 바와 같이 형성된다.
화소전극(48)은 보호막(47) 상에 투명전도성물질을 증착한 후 그 증착된 투명전도성 물질을 패터닝함으로써 형성된다.
화소전극(48)은 ITO, IZO, ITZO 중 어느 하나로 형성된다.
도 13a 및 도 13b는 도 9에 도시된 본 발명의 액정표시장치의 평면도에 있어서 플로팅전극이 다른 형태를 나타내는 것이다.
이로써 게이트절연막(42)과 화소전극(48) 사이에 형성되는 플로팅전극(46)은 특정의 형태를 가지지 않고 휘도차가 발생하는 만큼의 영역이면 어떤 형태를 가지더라도 상관없다.
도 14는 본 발명의 제2 실시 예에 따른 액정패널 및 그 제조방법에 관한 것이다. 도 15는 도 14에서 선"C-C'"을 따라 절취한 액정패널의 단면도를 나타낸 것이다.
도 14 및 도 15를 참조하면, 액정표시장치에서 액정패널의 하부기판은 데이터라인(DL)과 게이트라인(GL)의 교차부에 위치하는 TFT와, TFT의 드레인전극에 접속된 화소전극과, 화소전극의 개구부에 삽입된 금속층을 구비한다.
TFT는 게이트라인(GL)에서 돌출된 게이트전극(51), 데이터라인(DL)에서 돌출된 소스전극(53) 및 드레인접촉홀을 통해 화소전극(58)에 접속된 드레인전극(54)을 구비한다. 또한, TFT는 게이트전극(51)과 소스전극 및 드레인전극(53,54)의 절연을 위한 게이트절연막(52)과, 게이트전극(51)에 공급되는 게이트전압에 의해 소스전극(53)과 드레인전극(54)간에 도통채널을 형성하기 위한 반도체층들을 더 구비한다. 이러한 TFT는 게이트라인(GL)으로부터의 게이트신호에 응답하여 데이터라인(DL)으로부터의 데이터신호를 선택적으로 화소전극(58)에 공급한다.
화소전극(58)은 데이터라인(DL)과 게이트라인(GL)에 의해 구분된 셀영역에 위치하며 광투과율이 높은 투명전도성물질로 형성된다. 화소전극(58)은 하부기판(50) 전면에 도포되는 보호막(57) 상에 형성되며, 보호막(57)에 형성된 드레인접촉홀을 통해 드레인전극(54)과 전기적으로 접촉된다. 이러한 화소전극(58)은 TFT를 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(50)과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 된다. 이렇게 회전되는 액정에 의해 광원으로부터 화소전극(58)을 경유하여 상부기판 쪽으로 투과되는 광량이 조절되게 된다.
또한 도 9에 도시된 바와 같이 화소전극의 개구부에 휘도차가 나타난 만큼을 가리도록 플로팅전극(56)이 형성된다. 그러나 플로팅전극(56)이 삽입되더라도 화소전극(58)과의 사이에 존재하는 절연체로 기생 캐패시턴스(parastic Capacitance)가 발생할 수 있어 방전시 불리하게 작용할 수 있으므로, 플로팅전극(56) 상에 플로팅 콘택홀(59)를 뚫어 플로팅전극(56)과 화소전극(58) 사이의 전위를 동일하게 한다.
도 16a 내지 도 16e는 도 15에 도시된 액정패널의 제조방법을 선"C-C'"을 따라 절단하여 단계적으로 나타내는 단면도이다.
도 16a를 참조하면, 기판(50) 상에 게이트절연막(52)을 형성한다.
게이트절연막(52)은 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 기판(50)의 전면에 증착함으로써 형성된다. 게이트절연막(52)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질로 형성된다.
이어서, 게이트절연막(52) 상에 데이터라인(55), 플로팅전극(56)이 도 16b와 같이 형성된다.
데이터라인(55) 및 플로팅전극(56)은 CVD방법 또는 스퍼터링(sputtering)방법으로 금속층을 게이트절연막(52) 상에 전면 증착한 후 그 금속층을 패터닝함으로써 형성된다. 이 때 플로팅전극(56)은 마지막 데이터라인(DLm) 이후 영역만 형성된다.
데이터라인(55), 플로팅전극(56)은 크롬(Cr) 또는 몰리브덴(Mo) 등과 같은 도전물질로 형성된다.
다음으로 플로팅전극(56)이 마련되어진 기판(50)의 상부에는 보호막(57)이 도 16c와 같이 형성된다. 이 보호막(57)은 플로팅전극(56)을 덮게끔게이트절연막(52) 상에 절연물질을 증착함으로써 형성된다.
보호막(57)은 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기절연물질, 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
도 16d를 참조하면, 게이트절연막(52) 상에 플로팅 콘택홀(59)이 형성된다.
이 플로팅 콘택홀(59)은 플로팅전극(56)이 노출되게끔 보호막(57)을 식각(또는 패터닝)함에 의해 형성된다.
마지막으로 보호막(57) 상에는 화소전극(58)이 도 16e에 도시된 바와 같이 형성된다.
화소전극(58)은 보호막(57) 상에 투명전도성물질을 증착한 후 그 증착된 투명전도성 물질을 패터닝함으로써 형성된다.
화소전극(58)은 ITO, IZO, ITZO 중 어느 하나로 형성된다.
도 17은 본 발명의 제3 실시 예에 따른 액정표시장치의 액정패널을 상세히 나타낸 도면이다.
도 17을 참조하면, 도트 인버젼 방식으로 구동되는 본 발명에 따른 액정패널은 게이트라인(GL)과 제1 내지 제m-1 데이터라인(DL1 내지 DLm-1)에 각각 연결되는 제1 화소전극(62)들과, 게이트라인(GL)과 제n 데이터라인(DLm)에 연결되는 제2 화소전극(64)과, 제2 화소전극(64)의 우측에 연결되는 더미데이터라인(DLdmy)을 구비한다.
제1 화소전극(62)들은 게이트라인(GL)과 제1 내지 제m-1 데이터라인(DL1 내지 DLm-1)의 교차부에 위치하는 스위치 소자로 사용되는 TFT에 접속된다. 이 제1 화소전극(62)들은 TFT를 통해 공급되는 데이터신호에 따라 도시하지 않은 공통전극과 함께 액정셀을 구동하게 된다. 인접되게 위치한 액정셀은 서로 상반된 극성의 데이터신호가 공급되어 화상이 표시된다.
제2 화소전극(64)은 게이트라인(GL)과 제m 데이터라인(DLm)의 교차부에 위치하는 TFT에 접속된다. 이 제2 화소전극(64)은 TFT를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀을 구동하게 된다. 액정셀은 제m-1 데이터라인(DLm-1)과 상반된 극성의 데이터신호가 제m 데이터라인(DLm)을 통해 공급되어 화상이 표시된다.
제2 화소전극(64)은 도 18에 도시된 바와 같이 제m 데이터라인(DLm)에 인가되는 신호를 위상반전시켜 입력되는 더미데이터라인(DLdmy)을 추가로 구비한다.
더미데이터라인(DLdmy)은 마지막 데이터라인(DLm) 상의 도시하지 않은 블랙매트릭스로 가려지는 영역에 형성된다. 제1 데이터라인(DL1)과 제2 데이터라인(DL2)에 사이에 형성되는 제1 화소전극(62)은 제1 및 제2 캐패시터(Cn, Cn+1)에 의해 전하를 축적하고, 제n 데이터라인(DLm)과 더미데이터라인(DLdmy)에 접속된 제2 화소전극(64)은 제1 및 제2 캐패시터(Cn, Cn+1)에 의해 전하를 축적한다. 제1 전극 및 제2 화소전극(62,64)에 축적되어지는 전하량이 같아 액정패널의 가장 우측에 위치하는 제2 화소전극(64)은 제1 화소전극(62)과 동일한 커플링효과를 얻을 수 있게 된다. 동일한 커플링 효과를 액정패널의 가장 우측에 위치하는 청색라인이 밝아지는 현상이 감소된다. 즉, 제1 전극들 및 제2 화소전극(62,64)에 충전되는 전압이 수학식 3과 같이 동일하게 되어 인접한 화소들 사이의 색신호차 및 휘도차는 발생하지 않게 되며 특히, 마지막 데이터라인(DLm)에 접속되는 액정셀의 밝음 현상이 감소된다.
이러한 도트 인버젼 방식으로 구동되는 액정패널(10)의 더미데이터라인(DLdmy)에는 제m 데이터라인(DLm)에 인가되는 신호가 위상 반전되어 입력된다. 이를 위해 쇼팅바나 쇼팅라인을 이용해 더미데이터라인(DLdmy)에는 제m-1 데이터라인(DLm-1)의 신호가 인가된다. 또는 제m 데이터라인(DLm)과 더미데이터라인(DLdmy) 사이에 반전기가 장착되어 제m 데이터라인(DLm)과 위상이 반전되는 신호는 더미데이터라인(DLdmy)에 인가된다. 뿐만 아니라, 더미데이터라인(DLdmy)은 별도의 더미신호발생기(도시하지 않음)를 통해 제m 데이터라인(DLm)과 위상이 반전되는 신호가 형성된다.
이로써, 본 발명에 제3 실시 예에 따른 액정패널 및 그 구동방법에 의하면 패널의 최외곽 액정셀의 블랙매트릭스영역에 더미데이터라인을 형성함으로써 다른 영역의 액정셀과 축적되는 전하량이 같게 된다. 이 전하량으로 다른 영역의 액정셀과 동일한 커플링 효과를 발생하여 마지막 데이터라인과 연결되는 액정셀의 밝음 현상이 방지될 수 있다.
상술한 바와 같이, 본 발명에 따른 액정 패널의 구동방법은 도트 인버젼 구동시 Cdp 차이에 의해 발생하는 마지막 데이터 라인 밝음을 더미 데이터 라인을 부가하고, 화소전극 상에 플로팅 금속을 삽입함으로써 액정패널의 화질을 개선할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (14)

  1. 다수의 화소들이 매트릭스 형태로 배치되는 액정패널에 있어서,
    다수의 데이터라인들과 다수의 게이트라인들의 교차부에 형성되는 박막트랜지스터와;
    상기 화소들마다 형성되며 상기 박막트랜지스터에 의해 상기 데이터라인으로부터의 데이터신호가 인가되는 다수의 화소전극들과;
    상기 화소들 중 주변화소들에 비하여 더 밝게 보이는 화소의 상기 화소전극 아래에 형성되어 상기 주변화소들과의 휘도차만큼 빛을 차광하기 위한 플로팅전극과;
    상기 플로팅전극 및 상기 화소전극 사이에 위치하는 보호막을 구비하는 것을 특징으로 하는 액정패널.
  2. 제 1 항에 있어서,
    상기 플로팅전극은 상기 화소들 중에서 마지막 화소에만 형성되는 것을 특징으로 하는 액정패널.
  3. 제 2 항에 있어서,
    상기 플로팅전극의 형태는 사각형, 원형, 별형 중 어느 한 형태인 것을 특징으로 액정패널.
  4. 제 1 항에 있어서,
    상기 플로팅전극은 크롬(Cr), 몰리브덴(Mo) 중 어느 하나의 재료로 이루어지는 것을 특징으로 하는 액정패널.
  5. 제 1 항에 있어서,
    상기 플로팅전극과 화소전극이 전기적으로 접촉되도록 상기 보호막에 형성된 하나 이상의 플로팅 콘택홀을 추가로 구비하는 것을 특징으로 하는 액정패널.
  6. 다수의 화소들이 매트릭스 형태로 배치되는 액정패널의 제조방법에 있어서,
    기판 상에 박막트랜지스터의 게이트전극과 상기 게이트전극과 연결되는 게이트라인을 형성하는 단계와;
    상기 기판 상에 상기 게이트전극 및 상기 게이트라인을 덮도록 게이트절연막을 형성하는 단계와;
    상기 게이트절연막 상에 상기 게이트전극과 대응하게 반도체층을 형성하는 단계와,
    상기 반도체층 상에 상기 박막트랜지스터의 소스전극과 드레인전극을 형성함과 동시에 상기 게이트절연막 상에 상기 소스전극과 연결되는 데이터라인과 상기 화소들 중 주변화소들에 비하여 더 밝게 보이는 화소에서 상기 주변화소들과의 휘도차만큼 빛을 차광하기 위한 플로팅전극을 형성하는 단계와;
    상기 박막트랜지스터, 상기 데이터라인 및 상기 플로팅전극을 덮도록 보호막을 형성하는 단계와;
    상기 플로팅전극 상에 위치하도록 상기 보호막 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정패널의 제조방법.
  7. 제 6 항에 있어서,
    상기 플로팅전극은 크롬(Cr), 몰리브덴(Mo) 중 어느 하나로 이루어지는 것을 특징으로 하는 액정패널의 제조방법.
  8. 제 6 항에 있어서,
    상기 보호막이 형성된 후 상기 플로팅전극과 상기 화소전극을 접속시키기 위한 플로팅 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정패널의 제조방법.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR10-2001-0031512A 2001-06-05 2001-06-05 액정패널 및 그 제조방법 KR100430086B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0031512A KR100430086B1 (ko) 2001-06-05 2001-06-05 액정패널 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0031512A KR100430086B1 (ko) 2001-06-05 2001-06-05 액정패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020092721A KR20020092721A (ko) 2002-12-12
KR100430086B1 true KR100430086B1 (ko) 2004-05-04

Family

ID=27707963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0031512A KR100430086B1 (ko) 2001-06-05 2001-06-05 액정패널 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100430086B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447231B1 (ko) 2001-12-27 2004-09-04 엘지.필립스 엘시디 주식회사 액정표시장치
KR100912697B1 (ko) * 2003-02-26 2009-08-19 엘지디스플레이 주식회사 액정 표시 장치
KR100761296B1 (ko) * 2006-03-17 2007-09-27 엘지전자 주식회사 발광 소자 및 이를 구동하는 방법
KR101433935B1 (ko) 2007-11-14 2014-08-27 삼성디스플레이 주식회사 표시 패널 및 표시 기판의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09243999A (ja) * 1996-03-13 1997-09-19 Sharp Corp 液晶表示装置
KR19980023919A (ko) * 1996-09-17 1998-07-06 김광호 액정 표시 장치
JPH1184416A (ja) * 1997-09-08 1999-03-26 Sony Corp 液晶表示素子
JP2000267129A (ja) * 1999-03-17 2000-09-29 Toshiba Corp 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09243999A (ja) * 1996-03-13 1997-09-19 Sharp Corp 液晶表示装置
KR19980023919A (ko) * 1996-09-17 1998-07-06 김광호 액정 표시 장치
KR100228282B1 (ko) * 1996-09-17 1999-11-01 윤종용 액정 표시 장치
JPH1184416A (ja) * 1997-09-08 1999-03-26 Sony Corp 液晶表示素子
JP2000267129A (ja) * 1999-03-17 2000-09-29 Toshiba Corp 液晶表示装置

Also Published As

Publication number Publication date
KR20020092721A (ko) 2002-12-12

Similar Documents

Publication Publication Date Title
JP4932823B2 (ja) アクティブマトリクス基板、表示装置及びテレビジョン受像機
US7907106B2 (en) Liquid crystal display and driving method thereof
US10670930B2 (en) Liquid crystal display capable of preventing display defect and rubbing failure
JP4903010B2 (ja) 薄膜トランジスタ表示板及びそれを含む液晶表示装置
US8531371B2 (en) Liquid crystal display and driving method thereof
CN102116982B (zh) 液晶显示面板及其制造方法
TWI406068B (zh) 陣列基板及具有此陣列基板之顯示器裝置
KR20090054070A (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 패널
KR20190115141A (ko) 액정 표시 장치
CN102648437A (zh) 液晶显示装置
KR20150077579A (ko) 표시 장치 및 그 구동 방법
US8941569B2 (en) Liquid crystal display device, television receiver and display method employed in liquid crystal display device
US8432501B2 (en) Liquid crystal display with improved side visibility
JP2004145346A (ja) 液晶表示装置及びその製造方法
JP4767588B2 (ja) 液晶表示装置
US20180143472A1 (en) Array substrate and display panel
KR20110075468A (ko) 액정표시장치 및 그의 제조방법
KR100430086B1 (ko) 액정패널 및 그 제조방법
CN102132202A (zh) 有源矩阵基板、液晶面板、液晶显示装置、液晶显示单元、电视接收机
US8004625B2 (en) Active matrix substrate with pre-charge components and liquid crystal display panel thereof
CN113805392A (zh) 显示基板、显示面板及显示基板的制作方法
US7576823B2 (en) In-plane switching mode liquid crystal display device
US7884910B2 (en) In-plane switching mode liquid crystal display device
US20220157268A1 (en) Array substrate, display device and driving method thereof
KR101423252B1 (ko) 액정표시패널 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 16