KR100396895B1 - Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 - Google Patents
Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100396895B1 KR100396895B1 KR10-2001-0046804A KR20010046804A KR100396895B1 KR 100396895 B1 KR100396895 B1 KR 100396895B1 KR 20010046804 A KR20010046804 A KR 20010046804A KR 100396895 B1 KR100396895 B1 KR 100396895B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- insulating layer
- film
- gate electrode
- insulating
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 6
- 238000001039 wet etching Methods 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000000348 solid-phase epitaxy Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
L자형 스페이서를 채용한 반도체 소자의 제조방법을 제공한다. 본 발명은 게이트 전극의 표면 및 반도체 기판 상에 버퍼 절연막, 제1 절연막 및 제2 절연막을 순차적으로 형성한다. 상기 제2 절연막을 식각하여 상기 게이트 전극의 양측벽의 제1 절연막 상에 제1 제거 스페이서를 형성한 후, 상기 제1 제거 스페이서에 얼라인되도록 상기 반도체 기판에 깊은 소오스/드레인 영역을 형성한다. 상기 제1 제거 스페이서 및 제1 절연막을 순차적으로 제거한 후, 상기 깊은 소오스/드레인 영역에 인접하여 상기 게이트 전극의 양측의 반도체 기판에 얕은 소오스/드레인 영역을 형성한다. 상기 버퍼 절연막 상에 제3 절연막, 제4 절연막 및 제5 절연막을 순차적으로 형성한 후, 상기 제5 절연막을 식각하여 상기 게이트 전극 양측의 제4 절연막 상에 제2 제거 스페이서를 형성한다. 상기 제4 절연막, 제3 절연막 및 버퍼 절연막을 식각하여 상기 게이트 전극의 양측벽에 L자형의 스페이서를 형성한다. 본 발명은 제거 스페이서들을 채용하여 깊은 소오스/드레인 영역을 얕은 소오스/드레인 영역 형성 전에 형성함으로써 고집적화된 반도체 소자에서 숏 채널 효과를 효과적으로 억제할 수 있다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 L자형 스페이서를 채용한 반도체 소자의 제조방법에 관한 것이다.
일반적으로, 반도체 소자에 있어서 스페이서는 게이트 전극의 양측벽에 형성되어 소오스/드레인 형성을 위한 이온주입마스크(implant mask) 역할을 함과 아울러 실리사이드 공정 진행 중에는 게이트 전극과 소오스/드레인 사이의 전기적 분리(electrical isolation) 역할을 수행한다. 여기서, 미합중국 특허 제5,783,475호(발명의 명칭: 스페이서 형성 방법, 출원인: 모토롤라, 발명자: Shrinath Ramaswami)를 참고로 하여 종래의 L자형 스페이서를 채용한 반도체 소자의 제조방법을 설명한다.
도 1 내지 도 5는 종래 기술에 의한 L자형 스페이서를 채용한 반도체 소자의 제조방법을 설명하기 위하여 도시한 도면들이다.
도 1을 참조하면, 반도체 기판(31), 예컨대 실리콘 기판 상에 게이트 절연막(33)을 형성한다. 이어서, 상기 게이트 절연막(33) 상에 게이트 전극(32)을 형성한다. 상기 게이트 절연막(33)은 실리콘 산화막이나 실리콘 질화막으로 형성하고, 상기 게이트 전극(32)은 폴리실리콘막으로 형성한다. 계속하여, 상기 게이트 전극(32)의 표면 및 반도체 기판(31) 상에 제1 절연막(48)을 형성한다. 상기 제1 절연막(48)은 실리콘 산화막으로 형성한다. 다음에, 상기 게이트 전극(32) 및 제1 절연막(48)이 형성된 반도체 기판(31)의 전면에 불순물을 주입하여 상기 게이트 전극(32) 양측의 반도체 기판(31)에 얕게 도핑된(shallow doped) 소오스 영역(34) 및 드레인 영역(35)을 형성한다.
도 2를 참조하면, 상기 제1 절연막(48) 상에 스페이서용으로 제2 절연막(36) 및 제3 절연막(37)을 형성한다. 상기 제2 절연막(36)은 실리콘 질화막으로 형성하며, 상기 제3 절연막(37)은 실리콘 산화막으로 형성한다.
도 3을 참조하면, 상기 제3 절연막(37)을 이방성 식각하여 상기 게이트 전극(32)의 양측벽에 제1 스페이서(37)를 형성한다. 이때, 상기 소오스 영역(34) 및 드레인 영역(35)과 게이트 전극 상부의 제2 절연막(36)은 참조번호 38, 39 및 40으로 표시한 바와 같이 노출된다.
도 4를 참조하면, 참조번호 38, 39 및 40으로 표시한 상기 소오스 영역(34)및 드레인 영역(35)과 게이트 전극 상부의 제2 절연막(36)을 식각하여 상기 게이트 전극의 양측벽 상에 제2 스페이서(36)를 형성한다. 상기 제2 절연막(36)의 식각은 인산을 이용한 습식 식각을 이용하여 수행하며, 제3 절연막(37) 및 제1 절연막(48)으로 마스킹된 부분은 식각되지 않는다. 계속하여, 제1 스페이서(37) 및 제2 스페이서(36)를 마스크로 하여 반도체 기판(31)의 전면에 불순물을 주입한 후, 어닐링하여 깊게 도핑된(deep doped) 소오스 영역(43) 및 드레인 영역(44)을 형성한다. 결과적으로, 깊게 도핑된 소오스 영역(43) 및 드레인 영역(44)에 인접하여 얕게 도핑된 소오스 영역(34) 및 드레인 영역(35)으로 소오스 및 드레인 연장부(source and drain extension)가 형성된다.
도 5를 참조하면, 제1 스페이서(37)와 참조번호 38, 39 및 40으로 표시한 상기 깊게 도핑된 소오스 영역(43) 및 드레인 영역(44)과 게이트 전극(32) 상의 제1 절연막(48)을 제거한다. 상기 제1 절연막(48)의 식각은 HF 용액을 이용하여 수행한다. 이렇게 되면, 게이트 전극(32), 깊게 도핑된 소오스 영역(43) 및 드레인 영역(44)의 표면이 노출된다. 계속하여, 상기 깊게 도핑된 소오스 영역(43), 게이트 전극(32) 및 깊게 도핑된 드레인 영역(44) 상에 살리사이드 콘택들(45, 46, 47)을 형성한다.
이상과 같은 종래의 반도체 소자의 제조방법에 의하면 깊게 도핑된 소오스 영역(43) 및 드레인 영역(44)을 형성하기 위한 어닐링시 반드시 얕게 도핑된 소오스 영역(34) 및 드레인 영역(35)의 불순물이 확산한다. 이렇게 얕게 도핑된 소오스 영역(34) 및 드레인 영역(35)의 불순물이 깊게 확산하면 고집적화된 반도체 소자에서는 반도체 소자의 숏채널 효과(short channel effect)가 발생하는 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 숏채널 효과의 발생을 방지할 수 있는 L자형 스페이서를 채용한 반도체 소자의 제조방법을 제공하는 데 있다.
도 1 내지 도 5는 종래 기술에 의한 L자형 스페이서를 채용한 반도체 소자의 제조방법을 설명하기 위하여 도시한 도면들이다.
도 6 내지 도 15는 본 발명에 의한 L자형 스페이서를 채용한 반도체 소자의 제조방법을 설명하기 위하여 도시한 도면들이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 소자의 제조방법은 반도체 기판 상에 게이트 절연막 및 게이트 전극을 형성한 후, 상기 게이트 전극의 표면 및 반도체 기판 상에 버퍼 절연막, 제1 절연막 및 제2 절연막을 순차적으로 형성한다. 상기 제2 절연막을 식각하여 상기 게이트 전극의 양측벽의 제1 절연막 상에 제1 제거 스페이서를 형성한 후, 상기 제1 제거 스페이서에 얼라인되도록 상기 반도체 기판에 깊은 소오스/드레인 영역을 형성한다. 상기 제1 제거 스페이서 및 제1 절연막을 순차적으로 제거한 후, 상기 깊은 소오스/드레인 영역에 인접하여 상기 게이트 전극의 양측의 반도체 기판에 얕은 소오스/드레인 영역을 형성한다. 상기 버퍼 절연막 상에 제3 절연막, 제4 절연막 및 제5 절연막을 순차적으로 형성한 후, 상기 제5 절연막을 식각하여 상기 게이트 전극 양측의 제4 절연막 상에 제2 제거 스페이서를 형성한다. 상기 제4 절연막, 제3 절연막 및 버퍼 절연막을 식각하여 상기 게이트 전극의 양측벽에 L자형의 스페이서를 형성한 후, 상기 게이트 전극의 상면 및 상기 깊은 소오스 및 드레인 영역 상에 금속 실리사이드를 형성한다.
상기 제2 절연막은 상기 제1 절연막과 식각선택비가 높은 막질을 이용하여 형성하는 것이 바람직하다. 예컨대, 상기 제2 절연막은 실리콘 산화막으로 형성하고, 상기 제1 절연막은 실리콘 질화막으로 형성하는 것이 바람직하다. 상기 제1 절연막은 상기 버퍼 절연막과 식각선택비가 높은 막질을 이용하여 형성하는 것이 바람직하다. 예컨대, 상기 제1 절연막은 실리콘 질화막으로 형성하고, 상기 버퍼 절연막은 실리콘 산화막으로 형성하는 것이 바람직하다.
상기 깊은 소오스/드레인 영역은 상기 제1 제거 스페이서를 마스크로 불순물을 이온주입한 후, 상기 주입된 불순물을 어닐닝하여 얻어질 수 있다. 상기 깊은 소오스/드레인 영역을 형성하기 위한 어닐링은 상기 얕은 소오스/드레인 영역 형성하기 전에 수행하는 것이 바람직하다. 상기 얕은 소오스/드레인 영역은 상기 버퍼 절연막이 형성된 반도체 기판의 전면에 불순물을 이온주입한 후, 상기 주입된 불순물을 어닐닝하여 얻어질 수 있다. 상기 얕은 소오스/드레인 영역을 형성하기 위한 어닐링은 상기 금속 실리사이드를 형성하기 전에 수행하는 것이 바람직하다. 상기 얕은 소오스/드레인 영역을 형성하기 위한 어닐링은 500∼800℃의 저온에서 수행하거나, 900∼1300℃에서 급속 열처리나 스파이크 열처리 방법을 이용하여 수행할 수 있다.
상기 제5 절연막은 상기 제4 절연막과 식각선택비가 높은 막질을 이용하여 형성하는 것이 바람직하다. 예컨대, 상기 제5 절연막은 실리콘 산화막으로 형성하고, 상기 제4 절연막은 실리콘 질화막으로 형성하는 것이 바람직하다.
상기 게이트 전극의 양측벽에서 상기 깊은 소오스 및 드레인 영역까지의 길이는 상기 제1 제거 스페이서의 길이로 결정되고, 상기 게이트 전극의 양측벽에서 상기 금속 실리사이드까지의 거리는 상기 스페이서의 길이로 결정된다.
상기 L자형의 스페이서는 상기 제2 제거 스페이서에 의하여 노출된 제4 절연막을 식각한 후, 상기 식각된 제4 절연막에 의하여 노출된 버퍼 절연막 및 제3 절연막을 식각하여 얻어질 수 있다. 상기 제4 절연막은 상기 제3 절연막과 식각선택비가 높은 막질을 이용하여 형성하는 것이 바람직하다. 예컨대, 상기 제4 절연막은 실리콘 질화막으로 형성하고, 상기 제3 절연막 및 버퍼 절연막은 실리콘 산화막으로 형성하는 것이 바람직하다.
상술한 본 발명의 반도체 소자의 제조방법은 제거 스페이서들 채용하여 깊은 소오스/드레인 영역을 얕은 소오스/드레인 영역 형성 전에 형성하여 고집적화된 반도체 소자에서 숏채널 효과를 효과적으로 억제할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 어떤 막이 다른 막 또는 기판의 "위(상)"에 있다라고 기재된 경우, 상기 어떤 막이 상기 다른 막의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막이 개재될 수도 있다.
도 6 내지 도 15는 본 발명에 의한 L자형 스페이서를 채용한 반도체 소자의 제조방법을 설명하기 위하여 도시한 도면들이다.
도 6을 참조하면, 반도체 기판(101), 예컨대 실리콘 기판이나 SOI(siliconon insulator) 상에 게이트 절연막(103)을 형성한다. 상기 게이트 절연막(103)은 SiO2,Si3N4, SiON, ZrO2, HfO2,Ta2O5또는 Al2O3으로 형성한다. 상기 게이트 절연막(103) 상에 게이트 전극(105)을 형성한다. 상기 게이트 전극(105)은 폴리실리콘막으로 형성한다. 결과적으로, 게이트 절연막(103) 및 게이트 전극(105)으로 구성된 게이트 패턴이 형성된다. 통상적으로, 상기 게이트 패턴은 반도체 기판(101) 상에 절연막 및 도전막은 형성한 후, 사진식각공정을 이용하여 패터닝함으로써 형성된다. 상기 게이트 패턴의 선폭은 고집적화된 반도체 소자에서는 1㎛이하로 형성한다.
도 7을 참조하면, 상기 게이트 절연막(103) 및 게이트 전극(105)이 형성된 반도체 기판(101)의 전면에 버퍼 절연막(107)을 형성한다. 상기 버퍼 절연막(107)은 상기 게이트 패턴 형성시의 식각 손상을 치유하기 위하여 형성한다. 상기 버퍼 절연막(107)은 실리콘 산화막으로 형성한다.
계속하여, 상기 버퍼 절연막(107) 상에 제1 절연막(109)을 형성한다. 상기 제1 절연막(109)의 두께는 후에 깊은 소오스 및 드레인 영역 형성이 용이하도록 얇게 형성하는 것이 유리하다. 상기 제1 절연막(109)은 후의 실리콘 산화막의 건식 또는 습식 식각시 높은 식각 선택비를 갖는 물질로 형성하는 것이 바람직하다. 본 실시예에서는 실리콘 질화막으로 형성한다.
다음에, 상기 제1 절연막(109) 상에 후에 제1 제거 스페이서(disposable spacer)형성을 위한 제2 절연막(111)을 형성한다. 상기 제2 절연막(111)은 상기제1 절연막(109)에 대하여 식각 선택비가 높은 물질을 이용하여 형성한다. 본 실시예에서, 상기 제2 절연막(111)은 실리콘 산화막으로 형성한다. 상기 제2 절연막(111)의 두께는 후에 제1 제거 스페이서의 길이를 결정하고, 이에 따라 게이트 전극(105)의 양측벽에서 깊은 소오스 및 드레인 영역까지의 길이는 제1 제거 스페이서의 길이로 결정된다.
도 8을 참조하면, 상기 제2 절연막(111)을 건식식각하여 상기 게이트 전극(105)의 양측벽 상부에 형성된 제1 절연막 상에 제1 제거 스페이서(111a)를 형성한다. 상기 실리콘 산화막으로 구성된 제2 절연막(111)은 실리콘 질화막으로 구성된 제1 절연막(109)과 높은 식각 선택비가 있기 때문에, 상기 제2 절연막(111)의 건식식각시 식각이 제1 절연막(109) 상에서 멈추게 된다. 상기 제2 절연막(111)은 과도식각(overetch)되어도 무방하다.
계속하여, 상기 제1 제거 스페이서(111a)를 마스크로 상기 반도체 기판(101)의 전면에 불순물을 고에너지로 이온주입한 후, 주입된 불순물을 활성화시키기 위하여 어닐링 공정을 실시한다. 상기 이온주입되는 불순물은 P형 불순물 또는 N형 불순물이다. 상기 어닐링은 급속 열처리(rapid thermal annealing)방법을 이용하여 수행한다. 이렇게 되면, 상기 제1 제거 스페이서(111a)에 얼라인되면서 상기 게이트 전극(105) 양측의 반도체 기판(101)에 깊은 소오스/드레인 영역(113)이 형성된다. 본 발명은 후에 설명되는 바와 같이 종래와 다르게 깊은 소오스/드레인 영역(113)을 얕은 소오스/드레인 영역, 즉 소오스/드레인 연장부보다 먼저 형성한다. 이렇게 먼저 깊은 소오스/드레인 영역(113)을 형성할 경우 종래 기술의 문제점, 즉, 얕은 소오스/드레인 영역의 불순물 확산을 방지할 수 있다.
본 실시예에서, 깊은 소오스/드레인 영역(113) 형성을 위한 어닐링 공정은 불순물을 주입한 후 바로 실시하였으나, 후의 얕은 소오스/드레인 영역 형성하기 전이라면 언제 수행해도 무방하다. 그리고, 본 실시예에서, 깊은 소오스/드레인 영역(113) 형성을 이온주입방법을 이용하였으나, 고상 에피택시(solid phase epitaxy) 방법 또는 플라즈마 도핑(plasma doping) 방법을 이용하여 수행할 수 있다.
도 9를 참조하면, 깊은 소오스/드레인 영역(113)을 형성을 위한 마스크로 사용된 상기 제1 제거 스페이서(111a)를 제거한다. 본 실시예에서, 상기 제1 제거 스페이서(111a)의 제거는 불산 용액을 이용하여 습식식각방법으로 수행한다. 이렇게 상기 제1 제거 스페이서(111a)를 습식식각방법으로 제거할 경우, 실리콘 산화막으로 구성된 제1 제거 스페이서(111a)와 실리콘 질화막으로 구성된 제1 절연막(109)과의 식각 선택비가 우수하기 때문에 제1 절연막(109)의 하부의 반도체 기판(101)이나 게이트 전극(105)의 하부 모서리 부분 등이 손상되지 않는다.
도 10을 참조하면, 상기 제1 절연막(109)을 식각하여 제거한다. 본 실시예에서, 상기 제1 절연막(109)의 제거는 인산 용액을 이용하여 습식식각방법으로 수행한다. 상기 제1 절연막(109)의 제거시, 실리콘 질화막으로 구성된 제1 절연막(109)과 실리콘 산화막으로 구성된 버퍼 절연막(107)간에는 식각 선택비가 40:1 정도로 우수하기 때문에 버퍼 절연막(107)의 하부에 형성된 반도체 기판이나 게이트 전극(105)의 하부 모서리 부분 등이 손상되지 않는다. 이렇게 되면, 반도체기판(101) 및 게이트 전극(105) 상에는 버퍼 절연막(107)만 형성되어 있는 상태가 된다.
계속하여, 버퍼 절연막(107)이 형성된 반도체 기판(101)의 전면에 불순물을 저에너지로 이온주입한 후, 주입된 불순물을 활성화시키기 위하여 어닐링 공정을 실시한다. 상기 이온주입되는 불순물은 P형 불순물 또는 N형 불순물이다. 상기 어닐링은 500∼800℃의 저온에서 수행하거나, 900∼1300℃에서 급속 열처리(rapid thermal annealing)나 스파이크(spike) 열처리 방법을 이용하여 수행한다. 상기 스파이크 열처리 방법은 열처리 로의 온도를 급속 열처리방법보다 빠르게, 예컨대 200℃/초의 승온한 후 수초간 열처리하는 방법을 의미한다. 이렇게 되면, 상기 게이트 전극(105) 양측의 반도체 기판(101)에 상기 깊은 소오스/드레인 영역(113)과 접하여 얕은 소오스/드레인 영역(115)이 형성된다. 본 발명은 앞에서 설명한 바와 같이 얕은 소오스/드레인 영역(115), 즉 소오스/드레인 연장부(115)를 깊은 소오스/드레인 영역(113)의 형성 후에 형성한다. 이에 따라, 얕은 소오스/드레인 영역(115)의 불순물이 확산할 경우 발생하는 고집적 반도체 소자의 숏채널 효과를 방지할 수 있다.
본 실시예에서, 얕은 소오스/드레인 영역(115) 형성을 위한 어닐링 공정은 불순물을 주입한 후 바로 실시하였으나, 후의 금속 실리사이드를 형성하기 전이라면 언제 수행해도 무방하다. 그리고, 상기 얕은 소오스/드레인 영역(115)의 형성하기 전에 더욱더 얕은 소오스/드레인 영역을 형성하기 위해 상기 버퍼 절연막(107)을 약간 습식 식각하여 얇게 하는 공정을 추가할 수 있다. 본 실시예에서, 얕은 소오스/드레인 영역(115) 형성을 이온주입방법을 이용하였으나, 고상 에피택시(solid phase epitaxy) 방법 또는 플라즈마 도핑(plasma doping) 방법을 이용하여 수행할 수 있다.
도 11을 참조하면, 상기 버퍼 절연막(107) 상에 스페이서 형성을 위하여 제3 절연막(117) 및 제4 절연막(119)을 형성한다. 상기 제4 절연막(119)은 상기 제3 절연막(117)과 높은 식각 선택비를 갖는 물질로 형성한다. 본 실시예에서, 상기 제3 절연막(117)은 실리콘 산화막을 이용하여 형성하고, 상기 제4 절연막(119)은 실리콘 질화막을 이용하여 형성한다. 상기 제4 절연막(119)의 두께는 후속의 스페이서를 형성한 후 식각시 과도식각되는 것을 막기 위하여 얇게 형성하는 것이 바람직하다.
이어서, 상기 제4 절연막(119) 상에 실리사이드 마스크를 위한 제5 절연막(121)을 형성한다. 상기 제5 절연막(121)은 상기 제4 절연막(119)과 높은 식각 선택비를 갖는 물질로 형성한다. 본 실시예에서, 상기 제5 절연막(121)은 실리콘 산화막을 이용하여 형성한다. 상기 제5 절연막(121)의 두께는 후속 공정에서 스페이서의 길이를 최종적으로 결정한다.
도 12를 참조하면, 상기 제5 절연막(121)을 건식식각하여 상기 게이트 전극(105)의 양측벽의 제4 절연막 상에 제2 제거 스페이서(121a)를 형성한다. 상기 실리콘 산화막으로 구성된 제5 절연막(121)은 실리콘 질화막으로 구성된 제4 절연막(119)과 높은 식각 선택비가 있기 때문에, 상기 제5 절연막(121)의 건식식각시 식각이 상기 제4 절연막(119) 상에서 멈추게 된다.
도 13을 참조하면, 후공정에서 실리사이드를 형성하기 위해 게이트 전극(105) 및 반도체 기판(101) 상부의 제3 절연막(117) 상에 형성된 제4 절연막(119)을 식각하여 제4 절연막 패턴(119a)을 형성한다. 본 실시예에서, 상기 제4 절연막(119)의 식각은 인산 용액을 이용하여 습식식각방법으로 수행한다. 상기 제1 절연막(119)의 식각시, 실리콘 질화막으로 구성된 제4 절연막(119)은 실리콘 산화막으로 구성된 제3 절연막(117)과의 식각 선택비가 40:1 정도로 우수하기 때문에 제3 절연막(117) 상에서 식각이 멈추게 된다.
도 14를 참조하면, 후공정에서 실리사이드를 형성하기 위해 게이트 전극(105) 및 반도체 기판(101) 상부의 버퍼 절연막(107) 및 제3 절연막(117)을 식각하여 버퍼 절연막 패턴(107a) 및 제3 절연막 패턴(117a)을 형성한다. 이때, 상기 제2 제거 스페이서(121a)도 제거된다. 물론, 상기 제2 제거 스페이서(121a)가 일부 남을 수도 있다. 본 실시예에서, 상기 버퍼 절연막(107) 및 제3 절연막(117)의 식각은 불산 용액을 이용하여 습식식각방법으로 수행한다. 이렇게 되면, 상기 게이트 전극(105)의 양측벽에 버퍼 절연막 패턴(107a), 제3 절연막 패턴(117a) 및 제4 절연막 패턴(119a)으로 구성된 L자형의 스페이서(120)가 형성된다. 그리고, 상기 게이트 전극(105)의 상부 부분 및 깊은 소오스/드레인 영역(113)이 노출되고, 후에 게이트 전극(105)의 양측벽에서 금속 실리사이드까지의 거리는 L자형의 스페이서(120)의 길이로 결정된다.
도 15를 참조하면, 상기 게이트 전극(105)의 상면 및 깊게 도핑된 소오스/드레인 영역(113) 상에 저저항의 콘택 형성을 위하여 금속 실리사이드(123)를 형성한다. 상기 금속 실리사이드는 코발트 실리사이드, 니켈 실리사이드 또는 타이타늄 실리사이드를 사용하여 형성한다. 여기서, 본 발명은 L자형 스페이서(120)를 채택함으로 게이트 전극(105)의 상부 부분의 노출 면적이 증가되고, 이에 따라 금속 실리사이드(123)의 면적이 증가되어 게이트 전극(105)의 저항을 낮출 수 있다. 또한, 본 발명은 깊은 소오스/드레인 영역(113)에만 금속 실리사이드가 형성되어 있어 리키지 전류를 감소시킬 수 있다.
상술한 바와 같이 본 발명의 반도체 소자의 제조방법은 제거 스페이서들을 채용하여 깊은 소오스/드레인 영역을 얕은 소오스/드레인 영역 형성 전에 형성하고, L자형 스페이서를 채용하여 게이트 전극의 저항을 낮추고 리키지 전류를 감소시킬 수 있다. 특히, 깊은 소오스/드레인 영역을 얕은 소오스/드레인 영역 전에 형성함으로써 고집적화된 반도체 소자에서 숏채널 효과를 효과적으로 억제할 수 있다.
Claims (18)
- 반도체 기판 상에 게이트 절연막 및 게이트 전극을 형성하는 단계;상기 게이트 전극의 표면 및 반도체 기판 상에 버퍼 절연막, 제1 절연막 및 제2 절연막을 순차적으로 형성하는 단계;상기 제2 절연막을 식각하여 상기 게이트 전극의 양측벽의 제1 절연막 상에 제1 제거 스페이서를 형성하는 단계;상기 제1 제거 스페이서에 얼라인되도록 상기 반도체 기판에 깊은 소오스/드레인 영역을 형성하는 단계;상기 제1 제거 스페이서 및 제1 절연막을 순차적으로 제거하는 단계;상기 깊은 소오스/드레인 영역에 인접하여 상기 게이트 전극의 양측의 반도체 기판에 얕은 소오스/드레인 영역을 형성하는 단계;상기 버퍼 절연막 상에 제3 절연막, 제4 절연막 및 제5 절연막을 순차적으로 형성하는 단계;상기 제5 절연막을 식각하여 상기 게이트 전극 양측의 제4 절연막 상에 제2 제거 스페이서를 형성하는 단계;상기 제4 절연막, 제3 절연막 및 버퍼 절연막을 식각하여 상기 게이트 전극의 양측벽에 L자형의 스페이서를 형성하는 단계; 및상기 게이트 전극의 상면 및 상기 깊은 소오스 및 드레인 영역 상에 금속 실리사이드를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제2 절연막은 상기 제1 절연막과 식각선택비가 높은 막질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서, 상기 제2 절연막은 실리콘 산화막으로 형성하고, 상기 제1 절연막은 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제1 절연막은 상기 버퍼 절연막과 식각선택비가 높은 막질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제4항에 있어서, 상기 제1 절연막은 실리콘 질화막으로 형성하고, 상기 버퍼 절연막은 실리콘 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 깊은 소오스/드레인 영역은 상기 제1 제거 스페이서를 마스크로 불순물을 이온주입하는 단계와, 상기 주입된 불순물을 어닐닝하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제6항에 있어서, 상기 깊은 소오스/드레인 영역을 형성하기 위한 어닐링은 상기 얕은 소오스/드레인 영역 형성하기 전에 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 얕은 소오스/드레인 영역은 상기 버퍼 절연막이 형성된 반도체 기판의 전면에 불순물을 이온주입하는 단계와, 상기 주입된 불순물을 어닐닝하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 얕은 소오스/드레인 영역을 형성하기 위한 어닐링은 상기 금속 실리사이드를 형성하기 전에 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제8항에 있어서, 상기 얕은 소오스/드레인 영역을 형성하기 위한 어닐링은 500∼800℃의 저온에서 수행하거나, 900∼1300℃에서 급속 열처리나 스파이크 열처리 방법을 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제5 절연막은 상기 제4 절연막과 식각선택비가 높은 막질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제11항에 있어서, 상기 제5 절연막은 실리콘 산화막으로 형성하고, 상기 제4 절연막은 실리콘 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 게이트 전극의 양측벽에서 상기 깊은 소오스 및 드레인 영역까지의 길이는 상기 제1 제거 스페이서의 길이로 결정되고, 상기 게이트 전극의 양측벽에서 상기 금속 실리사이드까지의 거리는 상기 스페이서의 길이로 결정되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 L자형의 스페이서는 상기 제2 제거 스페이서에 의하여 노출된 제4 절연막을 식각하는 단계와, 상기 식각된 제4 절연막에 의하여 노출된 버퍼 절연막 및 제3 절연막을 식각하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제14항에 있어서, 상기 제4 절연막은 상기 제3 절연막과 식각선택비가 높은 막질을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제15항에 있어서, 상기 제4 절연막은 실리콘 질화막으로 형성하고, 상기 제3 절연막은 실리콘 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제14항에 있어서, 상기 제3 절연막 및 버퍼절연막은 실리콘 산화막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 얕은 소오스/드레인 영역은 이온주입방법, 고상 에피택시방법 또는 플라즈마 도핑 방법을 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0046804A KR100396895B1 (ko) | 2001-08-02 | 2001-08-02 | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 |
| US10/103,864 US6770540B2 (en) | 2001-08-02 | 2002-03-25 | Method of fabricating semiconductor device having L-shaped spacer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0046804A KR100396895B1 (ko) | 2001-08-02 | 2001-08-02 | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030011401A KR20030011401A (ko) | 2003-02-11 |
| KR100396895B1 true KR100396895B1 (ko) | 2003-09-02 |
Family
ID=19712817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0046804A KR100396895B1 (ko) | 2001-08-02 | 2001-08-02 | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6770540B2 (ko) |
| KR (1) | KR100396895B1 (ko) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3892769B2 (ja) * | 2002-07-08 | 2007-03-14 | 株式会社 日立ディスプレイズ | 表示装置 |
| TWI241652B (en) * | 2002-08-13 | 2005-10-11 | Lam Res Corp | Method for hard mask CD trim |
| US6884712B2 (en) * | 2003-02-07 | 2005-04-26 | Chartered Semiconductor Manufacturing, Ltd. | Method of manufacturing semiconductor local interconnect and contact |
| DE10335100B4 (de) * | 2003-07-31 | 2008-06-05 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors |
| US6891192B2 (en) * | 2003-08-04 | 2005-05-10 | International Business Machines Corporation | Structure and method of making strained semiconductor CMOS transistors having lattice-mismatched semiconductor regions underlying source and drain regions |
| US20050156229A1 (en) * | 2003-12-16 | 2005-07-21 | Yeap Geoffrey C. | Integrated circuit device and method therefor |
| KR100529652B1 (ko) * | 2003-12-31 | 2005-11-17 | 동부아남반도체 주식회사 | 반도체 장치의 제조 방법 |
| JP2005244009A (ja) * | 2004-02-27 | 2005-09-08 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7033879B2 (en) * | 2004-04-29 | 2006-04-25 | Texas Instruments Incorporated | Semiconductor device having optimized shallow junction geometries and method for fabrication thereof |
| US20060094194A1 (en) * | 2004-11-04 | 2006-05-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Advanced disposable spacer process by low-temperature high-stress nitride film for sub-90NM CMOS technology |
| KR100613352B1 (ko) * | 2004-12-30 | 2006-08-21 | 동부일렉트로닉스 주식회사 | Ｒｆ 모스 반도체 소자의 제조 방법 |
| DE102005020133B4 (de) * | 2005-04-29 | 2012-03-29 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung eines Transistorelements mit Technik zur Herstellung einer Kontaktisolationsschicht mit verbesserter Spannungsübertragungseffizienz |
| KR100618908B1 (ko) * | 2005-08-12 | 2006-09-05 | 삼성전자주식회사 | 게이트 저항을 개선한 반도체 소자 및 제조 방법 |
| US7622339B2 (en) * | 2006-01-26 | 2009-11-24 | Freescale Semiconductor, Inc. | EPI T-gate structure for CoSi2 extendibility |
| US7678655B2 (en) * | 2006-07-28 | 2010-03-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Spacer layer etch method providing enhanced microelectronic device performance |
| KR100784872B1 (ko) * | 2006-08-09 | 2007-12-14 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| DE102008016512B4 (de) * | 2008-03-31 | 2009-12-03 | Advanced Micro Devices, Inc., Sunnyvale | Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz |
| US20110101427A1 (en) * | 2009-10-30 | 2011-05-05 | Thilo Scheiper | Transistor including a high-k metal gate electrode structure formed prior to drain/source regions on the basis of a superior implantation masking effect |
| JPWO2013171956A1 (ja) * | 2012-05-15 | 2016-01-12 | パナソニックＩｐマネジメント株式会社 | 半導体装置及びその製造方法 |
| US9171927B2 (en) * | 2013-03-26 | 2015-10-27 | GlobalFoundries, Inc. | Spacer replacement for replacement metal gate semiconductor devices |
| KR102065973B1 (ko) * | 2013-07-12 | 2020-01-15 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
| US20150200279A1 (en) * | 2014-01-12 | 2015-07-16 | United Microelectronics Corp. | Method of manufacturing memory cell |
| US10050035B2 (en) * | 2014-01-17 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making protective layer over polysilicon structure |
| US10847415B2 (en) * | 2016-03-15 | 2020-11-24 | Imec Vzw | Self-aligned gate contact |
| CN107437508A (zh) * | 2017-09-13 | 2017-12-05 | 上海华力微电子有限公司 | 场效应晶体管及其形成方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03220729A (ja) * | 1990-01-25 | 1991-09-27 | Nec Corp | 電界効果型トランジスタの製造方法 |
| JPH04269873A (ja) * | 1990-12-07 | 1992-09-25 | American Teleph & Telegr Co <Att> | 逆シリサイドｔ型ゲート構造を有するトランジスタ |
| KR930003430A (ko) * | 1991-07-20 | 1993-02-24 | 김광호 | 반도체 장치 및 그 제조방법 |
| JPH06326122A (ja) * | 1993-05-17 | 1994-11-25 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置およびその製造方法 |
| JPH07142726A (ja) * | 1993-11-19 | 1995-06-02 | Oki Electric Ind Co Ltd | 電界効果型トランジスタの製造方法 |
| KR970018684A (ko) * | 1995-09-25 | 1997-04-30 | 문정환 | 엘디디(ldd) 구조 모오스(mos) 트랜지스터 제조방법 |
| JPH09181305A (ja) * | 1995-12-21 | 1997-07-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5702986A (en) * | 1995-12-05 | 1997-12-30 | Micron Technology, Inc. | Low-stress method of fabricating field-effect transistors having silicon nitride spacers on gate electrode edges |
| JPH10200097A (ja) * | 1997-01-07 | 1998-07-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR19980069822A (ko) * | 1997-02-04 | 1998-10-26 | 기다오까다까시 | 엠아이에스 트랜지스터 및 그 제조방법 |
| KR20000066007A (ko) * | 1999-04-12 | 2000-11-15 | 김영환 | 반도체 소자의 제조방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783475A (en) | 1995-11-13 | 1998-07-21 | Motorola, Inc. | Method of forming a spacer |
| US6180472B1 (en) * | 1998-07-28 | 2001-01-30 | Matsushita Electrons Corporation | Method for fabricating semiconductor device |
| US6235598B1 (en) * | 1998-11-13 | 2001-05-22 | Intel Corporation | Method of using thick first spacers to improve salicide resistance on polysilicon gates |
| US6508650B2 (en) * | 1999-05-10 | 2003-01-21 | Neal B. Gittleman | Winged impression cap for reduced height dental impression post |
| US6281084B1 (en) * | 1999-08-31 | 2001-08-28 | Infineon Technologies Corporation | Disposable spacers for improved array gapfill in high density DRAMs |
| US6312998B1 (en) * | 2000-10-16 | 2001-11-06 | Advanced Micro Devices, Inc. | Field effect transistor with spacers that are removable with preservation of the gate dielectric |
| KR100393216B1 (ko) * | 2001-02-19 | 2003-07-31 | 삼성전자주식회사 | 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법 |
| US6440875B1 (en) * | 2001-05-02 | 2002-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd | Masking layer method for forming a spacer layer with enhanced linewidth control |
| US6448167B1 (en) * | 2001-12-20 | 2002-09-10 | Taiwan Semiconductor Manufacturing Company | Process flow to reduce spacer undercut phenomena |
-
2001
- 2001-08-02 KR KR10-2001-0046804A patent/KR100396895B1/ko active IP Right Grant
-
2002
- 2002-03-25 US US10/103,864 patent/US6770540B2/en not_active Expired - Lifetime
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03220729A (ja) * | 1990-01-25 | 1991-09-27 | Nec Corp | 電界効果型トランジスタの製造方法 |
| JPH04269873A (ja) * | 1990-12-07 | 1992-09-25 | American Teleph & Telegr Co <Att> | 逆シリサイドｔ型ゲート構造を有するトランジスタ |
| KR930003430A (ko) * | 1991-07-20 | 1993-02-24 | 김광호 | 반도체 장치 및 그 제조방법 |
| JPH06326122A (ja) * | 1993-05-17 | 1994-11-25 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置およびその製造方法 |
| JPH07142726A (ja) * | 1993-11-19 | 1995-06-02 | Oki Electric Ind Co Ltd | 電界効果型トランジスタの製造方法 |
| KR970018684A (ko) * | 1995-09-25 | 1997-04-30 | 문정환 | 엘디디(ldd) 구조 모오스(mos) 트랜지스터 제조방법 |
| US5702986A (en) * | 1995-12-05 | 1997-12-30 | Micron Technology, Inc. | Low-stress method of fabricating field-effect transistors having silicon nitride spacers on gate electrode edges |
| JPH09181305A (ja) * | 1995-12-21 | 1997-07-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH10200097A (ja) * | 1997-01-07 | 1998-07-31 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR19980069822A (ko) * | 1997-02-04 | 1998-10-26 | 기다오까다까시 | 엠아이에스 트랜지스터 및 그 제조방법 |
| KR20000066007A (ko) * | 1999-04-12 | 2000-11-15 | 김영환 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030011401A (ko) | 2003-02-11 |
| US20030027414A1 (en) | 2003-02-06 |
| US6770540B2 (en) | 2004-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396895B1 (ko) | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 | |
| US6693013B2 (en) | Semiconductor transistor using L-shaped spacer and method of fabricating the same | |
| KR100269336B1 (ko) | 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법 | |
| KR100446309B1 (ko) | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 | |
| US6972222B2 (en) | Temporary self-aligned stop layer is applied on silicon sidewall | |
| US6806126B1 (en) | Method of manufacturing a semiconductor component | |
| KR100510525B1 (ko) | 얕은 소오스/드레인 영역을 갖는 반도체 소자의 제조방법 | |
| KR20010051263A (ko) | Ｍｏｓｆｅｔ 스페이서를 위한 다층 구조물 | |
| JPH09213941A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100418571B1 (ko) | 저농도 도핑 드레인 구조의 모스 트랜지스터 제조방법 | |
| KR100368971B1 (ko) | 에스오아이 소자의 게이트 및 그 제조방법 | |
| KR100359162B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020052680A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100505630B1 (ko) | 상승된 소스/드레인을 갖는 모스 전계 효과 트랜지스터의 제조방법 | |
| KR100348314B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR20030049353A (ko) | 반도체 소자의 제조 방법 | |
| KR100474744B1 (ko) | 반도체 소자의 게이트 스페이서 형성 방법 | |
| KR100832706B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100233280B1 (ko) | 미세한 크기의 전계효과 트랜지스터 제조방법 | |
| KR20030047517A (ko) | 상승된 소오스 및 드레인 영역을 갖는 모스 트랜지스터 및그 제조방법 | |
| KR20030047032A (ko) | 반도체소자의 형성방법 | |
| KR20050066614A (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR19990051390A (ko) | 반도체 장치의 트랜지스터 및 그 제조방법 | |
| KR20050064010A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010802 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20030724 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20030822 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20030825 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20060728 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070801 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080729 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090814 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100729 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110729 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120801 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130731 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140731 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140731 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160801 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20180731 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180731 Start annual number: 16 End annual number: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200731 Start annual number: 18 End annual number: 18 |
|
| PC1801 | Expiration of term |
Termination date: 20220202 Termination category: Expiration of duration |