JPH07142726A - 電界効果型トランジスタの製造方法 - Google Patents
電界効果型トランジスタの製造方法Info
- Publication number
- JPH07142726A JPH07142726A JP5290576A JP29057693A JPH07142726A JP H07142726 A JPH07142726 A JP H07142726A JP 5290576 A JP5290576 A JP 5290576A JP 29057693 A JP29057693 A JP 29057693A JP H07142726 A JPH07142726 A JP H07142726A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- gate electrode
- source
- film
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 漏れ電流、寄生抵抗、短チャネル効果及びホ
ットキャリア効果を抑制したＦＥＴの製法を提供する。 【構成】 半導体基板上にゲート電極２４、その側面に
３１ａ，３１ｂ、及び２７ａ，２７ｂの２重サイドウォ
ールを形成し、この２重サイドウォールをマスクにして
ソース・ドレイン領域に深いｎ- 拡散層３０ａ，３０ｂ
を形成する。サイドウォール２７ａ，２７ｂだけをエッ
チング除去し、Ｌ型サイドウォール３１ａ，３１ｂは残
して、ソース・ドレイン領域に浅いｎ+拡散層３２ａ，
３２ｂを形成し、次にＬ型サイドウォール３１ａ，３１
ｂをエッチング除去し、ゲート電極２４をマスクにしイ
オン注入法により、ＬＤＤ用ｎ- 層を形成する。また層
間絶縁膜を形成し、その平滑化と、ソース・ドレイン拡
散層の活性化のために熱処理を行う。ゲート電極配線と
バリアメタルを含む積層メタル配線とコンタクトをと
る。
ットキャリア効果を抑制したＦＥＴの製法を提供する。 【構成】 半導体基板上にゲート電極２４、その側面に
３１ａ，３１ｂ、及び２７ａ，２７ｂの２重サイドウォ
ールを形成し、この２重サイドウォールをマスクにして
ソース・ドレイン領域に深いｎ- 拡散層３０ａ，３０ｂ
を形成する。サイドウォール２７ａ，２７ｂだけをエッ
チング除去し、Ｌ型サイドウォール３１ａ，３１ｂは残
して、ソース・ドレイン領域に浅いｎ+拡散層３２ａ，
３２ｂを形成し、次にＬ型サイドウォール３１ａ，３１
ｂをエッチング除去し、ゲート電極２４をマスクにしイ
オン注入法により、ＬＤＤ用ｎ- 層を形成する。また層
間絶縁膜を形成し、その平滑化と、ソース・ドレイン拡
散層の活性化のために熱処理を行う。ゲート電極配線と
バリアメタルを含む積層メタル配線とコンタクトをと
る。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果型トランジス
タの製造方法に係り、、特に、ＭＯＳＦＥＴを有するＣ
ＭＯＳデバイスの、主としてそのｎチャネルＭＯＳＦＥ
Ｔの製造方法に関するものである。
タの製造方法に係り、、特に、ＭＯＳＦＥＴを有するＣ
ＭＯＳデバイスの、主としてそのｎチャネルＭＯＳＦＥ
Ｔの製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体素子の微細化が進み、それ
とともに、ＭＯＳＦＥＴが縮小化されるにしたがい、そ
のゲート長が短くなり、また、短チャネル効果を抑制す
るため、ソース・ドレイン領域の接合深さ（ｘｊ）は浅
くせざるを得なくなってきている。
とともに、ＭＯＳＦＥＴが縮小化されるにしたがい、そ
のゲート長が短くなり、また、短チャネル効果を抑制す
るため、ソース・ドレイン領域の接合深さ（ｘｊ）は浅
くせざるを得なくなってきている。
【０００３】このように、ゲート長が短くなり、ＭＯＳ
ＦＥＴのオン抵抗は下がり、一方でｘｊが浅くなるた
め、ソース・ドレインのシート抵抗は増大する。したが
って、ゲート長がサブミクロン領域のＭＯＳＦＥＴで
は、ソース・ドレインのシート抵抗が、ＭＯＳＦＥＴの
オン抵抗に対して無視し得なくなり、ＭＯＳＦＥＴの駆
動力が、ソース・ドレイン領域の寄生抵抗により低下す
る問題が顕著となる。
ＦＥＴのオン抵抗は下がり、一方でｘｊが浅くなるた
め、ソース・ドレインのシート抵抗は増大する。したが
って、ゲート長がサブミクロン領域のＭＯＳＦＥＴで
は、ソース・ドレインのシート抵抗が、ＭＯＳＦＥＴの
オン抵抗に対して無視し得なくなり、ＭＯＳＦＥＴの駆
動力が、ソース・ドレイン領域の寄生抵抗により低下す
る問題が顕著となる。
【０００４】かかる問題に対してソース・ドレイン及び
ゲートを自己整合的でシリサイド化し、シート抵抗を下
げるためにサリサイド技術が存在している。図３はかか
る従来のサリサイド構造を有するＭＯＳＦＥＴの製造工
程断面図である。 （１）まず、図３（ａ）に示すように、Ｐ型１００Ｓｉ
基板１上の一部に、通常のホトリソグラフィ（以下、ホ
トリソと略す）とエッチング及びイオン注入法を用い
て、Ｎ型不純物（リン等）を導入し、Ｎウエル領域２を
形成する。次に、通常のＬＯＣＯＳ法により、フィール
ド酸化膜３を形成する。ドライ酸化雰囲気中で熱酸化
し、Ｓｉ基板１表面にゲート酸化膜４を形成し、ゲート
電極となる多結晶シリコン膜を全面に堆積し、通常のホ
トリソ・エッチング技術を用いたゲート電極５のパター
ニングを行う。
ゲートを自己整合的でシリサイド化し、シート抵抗を下
げるためにサリサイド技術が存在している。図３はかか
る従来のサリサイド構造を有するＭＯＳＦＥＴの製造工
程断面図である。 （１）まず、図３（ａ）に示すように、Ｐ型１００Ｓｉ
基板１上の一部に、通常のホトリソグラフィ（以下、ホ
トリソと略す）とエッチング及びイオン注入法を用い
て、Ｎ型不純物（リン等）を導入し、Ｎウエル領域２を
形成する。次に、通常のＬＯＣＯＳ法により、フィール
ド酸化膜３を形成する。ドライ酸化雰囲気中で熱酸化
し、Ｓｉ基板１表面にゲート酸化膜４を形成し、ゲート
電極となる多結晶シリコン膜を全面に堆積し、通常のホ
トリソ・エッチング技術を用いたゲート電極５のパター
ニングを行う。
【０００５】通常のホトリソ工程により、Ｐｃｈ（Ｐチ
ャネル）ＭＯＳＦＥＴ形成領域をホトレジスト６で被
い、全面にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅ）層（低
濃度拡散層）ｎ- 層７となるリンまたはヒ素を、加速エ
ネルギー３０〜５０ｋｅＶで１〜４×１０13ｉｏｎｓ／
ｃｍ2 イオン注入法により注入することで、Ｎｃｈ（Ｎ
チャネル）ＭＯＳＦＥＴ領域のみｎ- 層７を形成する。
ャネル）ＭＯＳＦＥＴ形成領域をホトレジスト６で被
い、全面にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅ）層（低
濃度拡散層）ｎ- 層７となるリンまたはヒ素を、加速エ
ネルギー３０〜５０ｋｅＶで１〜４×１０13ｉｏｎｓ／
ｃｍ2 イオン注入法により注入することで、Ｎｃｈ（Ｎ
チャネル）ＭＯＳＦＥＴ領域のみｎ- 層７を形成する。
【０００６】次いで、全面に常圧ＣＶＤ（化学的気相成
長）法により、シリコン酸化膜もしくはボロン、リン等
を含むシリコン酸化膜を形成し、異方性イオンエッチン
グ法により、図３（ｂ）に示すように、ゲート電極５側
壁にサイドウォール膜８を形成する。次いで、上記と同
様に、ホトレジストにより、ＰｃｈＭＯＳＦＥＴ、Ｎｃ
ｈＭＯＳＦＥＴ側を各々被い、Ｎｃｈ側、Ｐｃｈ側に各
々イオン注入法により、ソース・ドレイン領域となる不
純物のヒ素打ち込み領域９（ｎ+ 層）及びボロン打ち込
み領域９′（ｐ+ 層）を注入する。
長）法により、シリコン酸化膜もしくはボロン、リン等
を含むシリコン酸化膜を形成し、異方性イオンエッチン
グ法により、図３（ｂ）に示すように、ゲート電極５側
壁にサイドウォール膜８を形成する。次いで、上記と同
様に、ホトレジストにより、ＰｃｈＭＯＳＦＥＴ、Ｎｃ
ｈＭＯＳＦＥＴ側を各々被い、Ｎｃｈ側、Ｐｃｈ側に各
々イオン注入法により、ソース・ドレイン領域となる不
純物のヒ素打ち込み領域９（ｎ+ 層）及びボロン打ち込
み領域９′（ｐ+ 層）を注入する。
【０００７】次に、図３（ｃ）に示すように、８００〜
１０００℃の熱処理を行い、ソース・ドレイン領域９の
不純物の活性化を行った後、高融点金属膜１０を形成す
る。次いで、６００〜１０００℃の範囲内で、２段階短
時間熱処理法を施すと、図３（ｄ）に示すように、高融
点金属膜１０とゲート電極５の多結晶シリコン膜、及び
ソース・ドレイン領域９のシリコン活性層との間にシリ
サイド化反応が生じ、自己整合的に高融点金属シリサイ
ド膜１１が形成される。
１０００℃の熱処理を行い、ソース・ドレイン領域９の
不純物の活性化を行った後、高融点金属膜１０を形成す
る。次いで、６００〜１０００℃の範囲内で、２段階短
時間熱処理法を施すと、図３（ｄ）に示すように、高融
点金属膜１０とゲート電極５の多結晶シリコン膜、及び
ソース・ドレイン領域９のシリコン活性層との間にシリ
サイド化反応が生じ、自己整合的に高融点金属シリサイ
ド膜１１が形成される。
【０００８】この工程の間には、アンモニア水と過酸化
水素水の混合液を用いて、未反応高融点金属１２を選択
的にエッチング除去することにより、図３（ｅ）に示す
ように、サリサイド構造を有するＭＯＳＦＥＴが完成す
る。
水素水の混合液を用いて、未反応高融点金属１２を選択
的にエッチング除去することにより、図３（ｅ）に示す
ように、サリサイド構造を有するＭＯＳＦＥＴが完成す
る。
【０００９】
【発明が解決しようとする課題】しかしながら、以上述
べた従来のサリサイド構造を有するＭＯＳＦＥＴの製造
方法では、素子の微細化に伴い、短チャネル効果抑制の
ため、そのソース・ドレイン領域の拡散層の接合深さ
（ｘｊ）が浅くなり、シリサイド化した層の底面と接合
との間隔が短くなり、接合リーク電流が増大するという
問題があった。
べた従来のサリサイド構造を有するＭＯＳＦＥＴの製造
方法では、素子の微細化に伴い、短チャネル効果抑制の
ため、そのソース・ドレイン領域の拡散層の接合深さ
（ｘｊ）が浅くなり、シリサイド化した層の底面と接合
との間隔が短くなり、接合リーク電流が増大するという
問題があった。
【００１０】また、ソース・ドレイン領域及びゲート電
極上のシリサイド表面は、大気に晒されたときに酸化物
が生成され、メタル配線との接続のときに十分なオーミ
ックコンタクトがとれないという問題があった。また、
ソース・ドレイン領域を形成した後に、シリサイド化を
行っているため、シリサイドと拡散層の界面の不純物濃
度が層間絶縁膜の平坦化熱処理によって低下し、寄生抵
抗が生じ、ＭＯＳトランジスタの電流駆動能力が低下す
るという問題があった。
極上のシリサイド表面は、大気に晒されたときに酸化物
が生成され、メタル配線との接続のときに十分なオーミ
ックコンタクトがとれないという問題があった。また、
ソース・ドレイン領域を形成した後に、シリサイド化を
行っているため、シリサイドと拡散層の界面の不純物濃
度が層間絶縁膜の平坦化熱処理によって低下し、寄生抵
抗が生じ、ＭＯＳトランジスタの電流駆動能力が低下す
るという問題があった。
【００１１】また、ソース・ドレイン領域を形成すると
きに、サイドウォールが形成された状態でイオン注入を
行っているためと、そのサイドウォールがプロセスの最
後まで除去されずに残っているために、後工程の熱処理
によってサイドウォール膜中の不純物が、ソース・ドレ
イン領域に拡散し、ゲート電極端のソース・ドレイン領
域の不純物プロファイルを不均一にし、短チャネル効果
及びホットキャリア耐性の劣化を生じるという問題があ
った。
きに、サイドウォールが形成された状態でイオン注入を
行っているためと、そのサイドウォールがプロセスの最
後まで除去されずに残っているために、後工程の熱処理
によってサイドウォール膜中の不純物が、ソース・ドレ
イン領域に拡散し、ゲート電極端のソース・ドレイン領
域の不純物プロファイルを不均一にし、短チャネル効果
及びホットキャリア耐性の劣化を生じるという問題があ
った。
【００１２】また、ソース・ドレイン領域とゲート電極
上をシリサイド化するときに、サイドウォール上部は殆
どシリサイド化はしないが、わずかにサイドウォール表
面部はシリサイド化反応が生じるため、その後の選択エ
ッチングのときに、その反応層を十分除去しきれずに、
ゲート電極とソース・ドレイン領域をショートさせると
いう問題点があった。
上をシリサイド化するときに、サイドウォール上部は殆
どシリサイド化はしないが、わずかにサイドウォール表
面部はシリサイド化反応が生じるため、その後の選択エ
ッチングのときに、その反応層を十分除去しきれずに、
ゲート電極とソース・ドレイン領域をショートさせると
いう問題点があった。
【００１３】本発明は、上記問題点を解決するために、
以上述べた接合リーク電流及び寄生抵抗の増大をなく
し、また、効果的に短チャネル効果を抑制し、さらにホ
ットキャリア効果を抑制できるようにしたサリサイド構
造を有する電界効果型トランジスタの製造方法を提供す
ることを目的とする。
以上述べた接合リーク電流及び寄生抵抗の増大をなく
し、また、効果的に短チャネル効果を抑制し、さらにホ
ットキャリア効果を抑制できるようにしたサリサイド構
造を有する電界効果型トランジスタの製造方法を提供す
ることを目的とする。
【００１４】
【課題を解決するための手段】本発明は、上記目的を達
成するために、サリサイド構造を有する電界効果型トラ
ンジスタの製造方法において、 〔Ａ〕半導体基板上のアクティブ領域にゲート電極を形
成する工程と、該ゲート電極の側面に第１のＬ型サイド
ウォール及びその上に堆積される第２のサイドウォール
を有する２重サイドウォールを形成する工程と、ソース
・ドレイン領域及び前記ゲート電極上に高融点金属シリ
サイド膜を形成する工程と、前記２重サイドウォールを
マスクにしてソース・ドレイン領域に深い接合の不純物
拡散（ｎ - ）層を形成する工程と、前記２重サイドウォ
ールの第２のサイドウォールをエッチング除去し、前記
第１のＬ型サイドウォールを残した状態で、ソース・ド
レイン領域に浅い接合の不純物拡散（ｎ+ ）層を形成す
る工程と、前記第１のＬ型サイドウォールをエッチング
除去し、ゲート電極をマスクにして大斜角斜め回転イオ
ン注入法により、ＬＤＤ用の不純物拡散（ｎ- ）層を形
成する工程と、多層の層間絶縁膜を形成し、該層間絶縁
膜の平滑化と、ソース・ドレイン拡散層を活性化するた
めの熱処理を行う工程と、ゲート電極配線とソース・ド
レイン領域をバリアメタルを含む積層メタル配線とコン
タクトをとる工程とを順に施すようにしたものである。
成するために、サリサイド構造を有する電界効果型トラ
ンジスタの製造方法において、 〔Ａ〕半導体基板上のアクティブ領域にゲート電極を形
成する工程と、該ゲート電極の側面に第１のＬ型サイド
ウォール及びその上に堆積される第２のサイドウォール
を有する２重サイドウォールを形成する工程と、ソース
・ドレイン領域及び前記ゲート電極上に高融点金属シリ
サイド膜を形成する工程と、前記２重サイドウォールを
マスクにしてソース・ドレイン領域に深い接合の不純物
拡散（ｎ - ）層を形成する工程と、前記２重サイドウォ
ールの第２のサイドウォールをエッチング除去し、前記
第１のＬ型サイドウォールを残した状態で、ソース・ド
レイン領域に浅い接合の不純物拡散（ｎ+ ）層を形成す
る工程と、前記第１のＬ型サイドウォールをエッチング
除去し、ゲート電極をマスクにして大斜角斜め回転イオ
ン注入法により、ＬＤＤ用の不純物拡散（ｎ- ）層を形
成する工程と、多層の層間絶縁膜を形成し、該層間絶縁
膜の平滑化と、ソース・ドレイン拡散層を活性化するた
めの熱処理を行う工程と、ゲート電極配線とソース・ド
レイン領域をバリアメタルを含む積層メタル配線とコン
タクトをとる工程とを順に施すようにしたものである。
【００１５】〔Ｂ〕半導体基板上のアクティブ領域にゲ
ート電極を形成する工程と、該ゲート電極の側面に幅の
広いサイドウォールを形成する工程と、ソース・ドレイ
ン領域及び前記ゲート電極上に高融点金属シリサイド膜
を形成する工程と、前記サイドウォールをマスクにして
ソース・ドレイン領域に深い接合の不純物拡散（ｎ-）
層を形成する工程と、前記サイドウォールをエッチング
除去し、ソース・ドレイン領域に浅い接合の不純物拡散
（ｎ+ ）層を形成する工程と、ゲート電極をマスクにし
て大斜角斜め回転イオン注入法により、ＬＤＤ用の不純
物拡散（ｎ- ）層を形成する工程と、多層の層間絶縁膜
を形成し、該層間絶縁膜の平滑化と、ソース・ドレイン
拡散層を活性化するための熱処理を行う工程と、ゲート
電極配線とソース・ドレイン領域をバリアメタルを含む
積層メタル配線とコンタクトをとる工程とを順に施すよ
うにしたものである。
ート電極を形成する工程と、該ゲート電極の側面に幅の
広いサイドウォールを形成する工程と、ソース・ドレイ
ン領域及び前記ゲート電極上に高融点金属シリサイド膜
を形成する工程と、前記サイドウォールをマスクにして
ソース・ドレイン領域に深い接合の不純物拡散（ｎ-）
層を形成する工程と、前記サイドウォールをエッチング
除去し、ソース・ドレイン領域に浅い接合の不純物拡散
（ｎ+ ）層を形成する工程と、ゲート電極をマスクにし
て大斜角斜め回転イオン注入法により、ＬＤＤ用の不純
物拡散（ｎ- ）層を形成する工程と、多層の層間絶縁膜
を形成し、該層間絶縁膜の平滑化と、ソース・ドレイン
拡散層を活性化するための熱処理を行う工程と、ゲート
電極配線とソース・ドレイン領域をバリアメタルを含む
積層メタル配線とコンタクトをとる工程とを順に施すよ
うにしたものである。
【００１６】〔Ｃ〕半導体基板上のアクティブ領域にゲ
ート電極を形成する工程と、該ゲート電極の側面に第１
のＬ型サイドウォール及びその上に堆積される第２のサ
イドウォールを有する２重サイドウォールを形成する工
程と、ソース・ドレイン領域及び前記ゲート電極上に高
融点金属シリサイド膜を形成する工程と、前記２重サイ
ドウォールをマスクにしてソース・ドレイン領域に深い
接合の不純物拡散（ｎ - ）層を形成する工程と、前記２
重サイドウォールの第２のサイドウォールをエッチング
除去し、前記第１のＬ型サイドウォールを残した状態
で、ソース・ドレイン領域に浅い接合の不純物拡散（ｎ
+ ）層を形成する工程と、前記第１のＬ型サイドウォー
ル及びゲート電極をマスクにして大斜角斜め回転イオン
注入法により、ＬＤＤ用の不純物拡散（ｎ- ）層を形成
する工程と、多層の層間絶縁膜を形成し、該層間絶縁膜
の平滑化と、ソース・ドレイン拡散層を活性化するため
の熱処理を行う工程と、ゲート電極配線とソース・ドレ
イン領域をバリアメタルを含む積層メタル配線とコンタ
クトをとる工程とを順に施すようにしたものである。
ート電極を形成する工程と、該ゲート電極の側面に第１
のＬ型サイドウォール及びその上に堆積される第２のサ
イドウォールを有する２重サイドウォールを形成する工
程と、ソース・ドレイン領域及び前記ゲート電極上に高
融点金属シリサイド膜を形成する工程と、前記２重サイ
ドウォールをマスクにしてソース・ドレイン領域に深い
接合の不純物拡散（ｎ - ）層を形成する工程と、前記２
重サイドウォールの第２のサイドウォールをエッチング
除去し、前記第１のＬ型サイドウォールを残した状態
で、ソース・ドレイン領域に浅い接合の不純物拡散（ｎ
+ ）層を形成する工程と、前記第１のＬ型サイドウォー
ル及びゲート電極をマスクにして大斜角斜め回転イオン
注入法により、ＬＤＤ用の不純物拡散（ｎ- ）層を形成
する工程と、多層の層間絶縁膜を形成し、該層間絶縁膜
の平滑化と、ソース・ドレイン拡散層を活性化するため
の熱処理を行う工程と、ゲート電極配線とソース・ドレ
イン領域をバリアメタルを含む積層メタル配線とコンタ
クトをとる工程とを順に施すようにしたものである。
【００１７】
【作用】本発明によれば、上記のように、比較的長いサ
イドウォールの外側で、ソース・ドレイン領域がシリサ
イド化され、しかもその領域のみ拡散層深さが深くなっ
ているため、トランジスタの短チャネル効果を増大させ
ることなく、接合リーク電流の増大を抑制できる。
イドウォールの外側で、ソース・ドレイン領域がシリサ
イド化され、しかもその領域のみ拡散層深さが深くなっ
ているため、トランジスタの短チャネル効果を増大させ
ることなく、接合リーク電流の増大を抑制できる。
【００１８】また、ソース・ドレイン領域の拡散層を形
成する前に、その領域のシリサイド化を行っているの
で、自然酸化膜の影響を受けずに、低温でシリサイド化
反応を安定に生じさせることができ、十分な低抵抗化を
再現性よく安定に実現することができる。更に、ソース
・ドレイン領域にイオン注入時のマスク酸化膜による酸
素のノックオンがないので、シリサイド化反応の熱処理
において、低温下でシリサイド化反応を均一に生じさせ
ることができる。
成する前に、その領域のシリサイド化を行っているの
で、自然酸化膜の影響を受けずに、低温でシリサイド化
反応を安定に生じさせることができ、十分な低抵抗化を
再現性よく安定に実現することができる。更に、ソース
・ドレイン領域にイオン注入時のマスク酸化膜による酸
素のノックオンがないので、シリサイド化反応の熱処理
において、低温下でシリサイド化反応を均一に生じさせ
ることができる。
【００１９】また、より具体的には、ソース・ドレイン
形成用イオン注入ドーズ量が接合深さを十分浅くし、し
かも電流駆動力駆を低下させないような範囲に抑制され
ているため、微細なＭＯＳＦＥＴにおいても、十分な短
チャネル効果が抑制され、しかも高駆動力なＭＯＳＦＥ
Ｔが実現可能となる。更に、シリサイド化領域の深い拡
散層形成は、シリサイド膜からの固相拡散を利用してい
るため、シリサイド界面や拡散層界面が凹凸にならない
スムーズな界面が得られ、かつシリサイドと拡散層界面
の不純物濃度が高濃度に保たれ、オーミック接合が再現
性よく安定に実現できる。
形成用イオン注入ドーズ量が接合深さを十分浅くし、し
かも電流駆動力駆を低下させないような範囲に抑制され
ているため、微細なＭＯＳＦＥＴにおいても、十分な短
チャネル効果が抑制され、しかも高駆動力なＭＯＳＦＥ
Ｔが実現可能となる。更に、シリサイド化領域の深い拡
散層形成は、シリサイド膜からの固相拡散を利用してい
るため、シリサイド界面や拡散層界面が凹凸にならない
スムーズな界面が得られ、かつシリサイドと拡散層界面
の不純物濃度が高濃度に保たれ、オーミック接合が再現
性よく安定に実現できる。
【００２０】また、シリサイド化後に、浅い拡散層形成
と、ＬＤＤ（ｎ- ）層形成のためのイオン注入を行って
いるので、そのイオン注入の不純物の活性化を層間絶縁
膜の平坦化アニールと同時に行うようにしても、シリサ
イドと拡散層界面の不純物濃度が低下するのを補うこと
ができ、十分なオーミック接合がシリサイドと拡散層の
間で実現できる。
と、ＬＤＤ（ｎ- ）層形成のためのイオン注入を行って
いるので、そのイオン注入の不純物の活性化を層間絶縁
膜の平坦化アニールと同時に行うようにしても、シリサ
イドと拡散層界面の不純物濃度が低下するのを補うこと
ができ、十分なオーミック接合がシリサイドと拡散層の
間で実現できる。
【００２１】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の第１の実施例を
示す電界効果型トランジスタの製造工程断面図（その
１）、図２はその電界効果型トランジスタの製造工程断
面図（その２）である。
ながら詳細に説明する。図１は本発明の第１の実施例を
示す電界効果型トランジスタの製造工程断面図（その
１）、図２はその電界効果型トランジスタの製造工程断
面図（その２）である。
【００２２】（１）まず、図１（ａ）に示すように、ｐ
型の面方位（１００）面のシリコン基板２１上に、ＬＯ
ＣＯＳ法により素子分離領域を形成するためにフィール
ド酸化膜２２を４０００Å程度形成する。 （２）次に、図１（ｂ）に示すように、高清浄度なドラ
イ酸化雰囲気中でゲート酸化膜２３を１００Å程度形成
する。次に、減圧ＣＶＤ法を用いて、多結晶シリコン膜
を３０００Å程度形成する。次に、通常のホトリソ技術
とエッチング技術を用いて、多結晶シリコン膜からなる
ゲート電極２４配線を形成する。次に、シリコン活性層
表面２５ａ、多結晶シリコン膜表面２５ｂ上に、８００
℃程度の温度のドライ酸化雰囲気中で酸化膜を形成す
る。
型の面方位（１００）面のシリコン基板２１上に、ＬＯ
ＣＯＳ法により素子分離領域を形成するためにフィール
ド酸化膜２２を４０００Å程度形成する。 （２）次に、図１（ｂ）に示すように、高清浄度なドラ
イ酸化雰囲気中でゲート酸化膜２３を１００Å程度形成
する。次に、減圧ＣＶＤ法を用いて、多結晶シリコン膜
を３０００Å程度形成する。次に、通常のホトリソ技術
とエッチング技術を用いて、多結晶シリコン膜からなる
ゲート電極２４配線を形成する。次に、シリコン活性層
表面２５ａ、多結晶シリコン膜表面２５ｂ上に、８００
℃程度の温度のドライ酸化雰囲気中で酸化膜を形成す
る。
【００２３】次に、ＬＰＣＶＤ法を用いて、全面にシリ
コン窒化膜２６を５００〜１０００Å程度形成する。次
に、ＬＰＣＶＤ法かあるいは常圧ＣＶＤ法を用いて、シ
リコン酸化膜を２０００〜３０００Å程度形成する。次
いで、反応性（異方性）イオンエッチング法を用いて、
シリコン酸化膜のみをエッチングし、ゲート電極２４側
壁にシリコン酸化膜からなるサイドウォール２７ａ，２
７ｂを形成する。
コン窒化膜２６を５００〜１０００Å程度形成する。次
に、ＬＰＣＶＤ法かあるいは常圧ＣＶＤ法を用いて、シ
リコン酸化膜を２０００〜３０００Å程度形成する。次
いで、反応性（異方性）イオンエッチング法を用いて、
シリコン酸化膜のみをエッチングし、ゲート電極２４側
壁にシリコン酸化膜からなるサイドウォール２７ａ，２
７ｂを形成する。
【００２４】（３）次に、図１（ｃ）に示すように、ウ
ェットエッチング法あるいは反応性イオンエッチング法
を用いてゲート電極２４側壁以外のシリコン窒化膜２６
をエッチング除去し、Ｌ型のサイドウォールを含む２重
サイドウォール３１ａ，３１ｂ，２７ａ，２７ｂを形成
し、これをマスクにして、界面活性剤入りのバッファー
ドフッ酸溶液を用いて、シリコン活性層表面２５ａと多
結晶シリコン膜表面２５ｂ上の酸化膜をエッチング除去
する。次に、シリコン活性層表面２５ａと多結晶シリコ
ン膜表面２５ｂ上の自然酸化膜を、Ａｒ＋Ｈ2 ガス混合
のガス雰囲気中でプラズマ表面クリーニングによってエ
ッチング除去する。
ェットエッチング法あるいは反応性イオンエッチング法
を用いてゲート電極２４側壁以外のシリコン窒化膜２６
をエッチング除去し、Ｌ型のサイドウォールを含む２重
サイドウォール３１ａ，３１ｂ，２７ａ，２７ｂを形成
し、これをマスクにして、界面活性剤入りのバッファー
ドフッ酸溶液を用いて、シリコン活性層表面２５ａと多
結晶シリコン膜表面２５ｂ上の酸化膜をエッチング除去
する。次に、シリコン活性層表面２５ａと多結晶シリコ
ン膜表面２５ｂ上の自然酸化膜を、Ａｒ＋Ｈ2 ガス混合
のガス雰囲気中でプラズマ表面クリーニングによってエ
ッチング除去する。
【００２５】次いで、連続的にシリコン基板を大気に晒
さないで、全面にプラズマスパッタリング法を用いて、
高融点金属（Ｔｉ，Ｃｏ，Ｗ，Ｎｉ，Ｍｏ等）膜を２０
０〜５００Å程度形成する。次に、２段階短時間熱処理
法を用いて、多結晶シリコン膜からなるゲート電極２４
上と、ソース・ドレイン領域となるシリコン活性層表面
２５ａに、自己整合的に高融点金属シリサイド膜、例え
ばＴｉＳｉ2 膜を６００Å程度形成する。なお、１段階
目の短時間熱処理は、６００〜７００℃程度でＮ2 ガス
雰囲気中で３０秒間行う。
さないで、全面にプラズマスパッタリング法を用いて、
高融点金属（Ｔｉ，Ｃｏ，Ｗ，Ｎｉ，Ｍｏ等）膜を２０
０〜５００Å程度形成する。次に、２段階短時間熱処理
法を用いて、多結晶シリコン膜からなるゲート電極２４
上と、ソース・ドレイン領域となるシリコン活性層表面
２５ａに、自己整合的に高融点金属シリサイド膜、例え
ばＴｉＳｉ2 膜を６００Å程度形成する。なお、１段階
目の短時間熱処理は、６００〜７００℃程度でＮ2 ガス
雰囲気中で３０秒間行う。
【００２６】次いで、アンモニア水（ＮＨ3 ＯＨ）と過
酸化水素水（Ｈ2 Ｏ2 ）と水（Ｈ2Ｏ）の混合液を用い
て、室温でシリサイド上のＴｉＮとサイドウォール上及
びフィールド酸化膜上の未反応ＴｉとＴｉＮをエッチン
グ除去する。次に、２段階目の短時間熱処理を７００〜
９００℃程度でＮ2 ガス雰囲気中で３０秒間行い、化学
量論的に安定なＴｉＳｉ2 膜２８ａ，２８ｂ，２９を形
成する。
酸化水素水（Ｈ2 Ｏ2 ）と水（Ｈ2Ｏ）の混合液を用い
て、室温でシリサイド上のＴｉＮとサイドウォール上及
びフィールド酸化膜上の未反応ＴｉとＴｉＮをエッチン
グ除去する。次に、２段階目の短時間熱処理を７００〜
９００℃程度でＮ2 ガス雰囲気中で３０秒間行い、化学
量論的に安定なＴｉＳｉ2 膜２８ａ，２８ｂ，２９を形
成する。
【００２７】次に、ソース・ドレイン領域形成用不純物
（Ｐ）を、加速エネルギー４０ｋｅＶ、ドーズ量１×１
０14〜１×１０15ｉｏｎｓ／ｃｍ2 と、通常使用される
（３〜５×１０15）ｉｏｎｓ／ｃｍ2 より低いドーズ量
で、シリサイド膜とシリコン基板界面付近にイオン注入
し、接合の深いｎ- 拡散層３０ａ，３０ｂを形成する。
（Ｐ）を、加速エネルギー４０ｋｅＶ、ドーズ量１×１
０14〜１×１０15ｉｏｎｓ／ｃｍ2 と、通常使用される
（３〜５×１０15）ｉｏｎｓ／ｃｍ2 より低いドーズ量
で、シリサイド膜とシリコン基板界面付近にイオン注入
し、接合の深いｎ- 拡散層３０ａ，３０ｂを形成する。
【００２８】（４）次に、図１（ｄ）に示すように、シ
リコン酸化膜のサイドウォール２７ａ，２７ｂを、反応
性イオンエッチング法を用いてエッチング除去する。次
に、Ｌ型サイドウォール３１ａ，３１ｂをマスクにし
て、サイドウォール下に加速エネルギー１１０ｋｅＶ、
ドーズ量３〜５×１０15ｉｏｎｓ／ｃｍ2 の条件で、接
合の浅いｎ+ 拡散層３２ａ，３２ｂのソース・ドレイン
領域を形成するためのイオン、例えばＡｓのイオン注入
をする。
リコン酸化膜のサイドウォール２７ａ，２７ｂを、反応
性イオンエッチング法を用いてエッチング除去する。次
に、Ｌ型サイドウォール３１ａ，３１ｂをマスクにし
て、サイドウォール下に加速エネルギー１１０ｋｅＶ、
ドーズ量３〜５×１０15ｉｏｎｓ／ｃｍ2 の条件で、接
合の浅いｎ+ 拡散層３２ａ，３２ｂのソース・ドレイン
領域を形成するためのイオン、例えばＡｓのイオン注入
をする。
【００２９】（５）次に、Ｌ型サイドウォール３１ａ，
３１ｂを、図２（ａ）に示すように、反応性イオンエッ
チング法を用いてエッチング除去する。次いで、シリコ
ン活性層表面と多結晶シリコン膜側壁のシリコン酸化膜
を、界面活性剤入りのバッファードフッ酸を用いてエッ
チング除去する。次いで、ホットキャリア効果抑制用の
ＬＤＤ層（ｎ- 層）３３ａ，３３ｂを形成するための不
純物（Ｐ）を大斜角（４５°程度）斜め回転イオン注入
法により、２〜４×１０13ｉｏｎｓ／ｃｍ2 程度のドー
ズ量、加速エネルギー３０ｋｅＶの条件でイオン注入す
る。次に、８００℃程度でＮ2 （又はＮＨ3 ）ガス雰囲
気中で３０秒間短時間熱処理を行い、シリサイド膜表面
及び多結晶シリコン膜側壁を窒化する（図示なし）。
３１ｂを、図２（ａ）に示すように、反応性イオンエッ
チング法を用いてエッチング除去する。次いで、シリコ
ン活性層表面と多結晶シリコン膜側壁のシリコン酸化膜
を、界面活性剤入りのバッファードフッ酸を用いてエッ
チング除去する。次いで、ホットキャリア効果抑制用の
ＬＤＤ層（ｎ- 層）３３ａ，３３ｂを形成するための不
純物（Ｐ）を大斜角（４５°程度）斜め回転イオン注入
法により、２〜４×１０13ｉｏｎｓ／ｃｍ2 程度のドー
ズ量、加速エネルギー３０ｋｅＶの条件でイオン注入す
る。次に、８００℃程度でＮ2 （又はＮＨ3 ）ガス雰囲
気中で３０秒間短時間熱処理を行い、シリサイド膜表面
及び多結晶シリコン膜側壁を窒化する（図示なし）。
【００３０】（６）次に、図２（ｂ）に示すように、Ｌ
ＰＣＶＤ法を用いて、全面にシリコン酸化膜３４を５０
０Å程度形成する。次に、ＬＰＣＶＤ法を用いて、全面
にシリコン窒化膜３５を５００Å程度形成する。次に、
常圧ＣＶＤ法を用いて全面にシリコン酸化膜３６と、不
純物（Ｂ，Ｐ）を含むシリコン酸化膜３７を連続的に形
成する。次に、不純物を含むシリコン酸化膜３７を平坦
にするためとソース・ドレイン領域の不純物を活性化す
るためのアニールを行う。
ＰＣＶＤ法を用いて、全面にシリコン酸化膜３４を５０
０Å程度形成する。次に、ＬＰＣＶＤ法を用いて、全面
にシリコン窒化膜３５を５００Å程度形成する。次に、
常圧ＣＶＤ法を用いて全面にシリコン酸化膜３６と、不
純物（Ｂ，Ｐ）を含むシリコン酸化膜３７を連続的に形
成する。次に、不純物を含むシリコン酸化膜３７を平坦
にするためとソース・ドレイン領域の不純物を活性化す
るためのアニールを行う。
【００３１】（７）次に、図２（ｃ）に示すように、通
常のホトリソ技術とエッチング技術を用いて、ソース・
ドレイン領域上あるいはゲート電極２４配線上にコンタ
クト穴３８を形成する。次に、スパッタリング法を用い
て、２層あるいはそれ以上の積層膜で形成された金属を
形成し、通常のホトリソ技術とエッチング技術により、
メタル配線３９を形成する。
常のホトリソ技術とエッチング技術を用いて、ソース・
ドレイン領域上あるいはゲート電極２４配線上にコンタ
クト穴３８を形成する。次に、スパッタリング法を用い
て、２層あるいはそれ以上の積層膜で形成された金属を
形成し、通常のホトリソ技術とエッチング技術により、
メタル配線３９を形成する。
【００３２】次に、本発明の第２実施例について図を用
いて説明する。図４は本発明の第２実施例を示す電界効
果型トランジスタの製造工程断面図である。この第２の
実施例は、比較的長いサイドウォール１層を用いて、第
１の実施例と同様のソース・ドレイン領域を形成するよ
うにしたものである。
いて説明する。図４は本発明の第２実施例を示す電界効
果型トランジスタの製造工程断面図である。この第２の
実施例は、比較的長いサイドウォール１層を用いて、第
１の実施例と同様のソース・ドレイン領域を形成するよ
うにしたものである。
【００３３】（１）まず、図４（ａ）に示すように、ｐ
型の面方位（１００）面のシリコン基板４１上に、ＬＯ
ＣＯＳ法により素子分離領域を形成するためにフィール
ド酸化膜４２を４０００Å程度形成する。次に、高清浄
度なドライ酸化雰囲気中でゲート酸化膜４３を１００Å
程度形成する。次に、減圧ＣＶＤ法を用いて、多結晶シ
リコン膜を３０００Å程度形成する。次に、通常のホト
リソ技術とエッチング技術を用いて、多結晶シリコン膜
からなるゲート電極４４配線を形成する。次に、シリコ
ン活性層表面４５ａ、多結晶シリコン膜表面４５ｂに、
８００℃程度の温度のドライ酸化雰囲気中で酸化膜を形
成する。次に、ＬＰＣＶＤ法かあるいは常圧ＣＶＤ法を
用いて、シリコン酸化膜を２５００〜４０００Å程度形
成する。次いで、反応性イオンエッチング法を用いて、
シリコン酸化膜のみをエッチングし、ゲート電極４４側
壁にサイドウォール４６ａ，４６ｂを形成する。
型の面方位（１００）面のシリコン基板４１上に、ＬＯ
ＣＯＳ法により素子分離領域を形成するためにフィール
ド酸化膜４２を４０００Å程度形成する。次に、高清浄
度なドライ酸化雰囲気中でゲート酸化膜４３を１００Å
程度形成する。次に、減圧ＣＶＤ法を用いて、多結晶シ
リコン膜を３０００Å程度形成する。次に、通常のホト
リソ技術とエッチング技術を用いて、多結晶シリコン膜
からなるゲート電極４４配線を形成する。次に、シリコ
ン活性層表面４５ａ、多結晶シリコン膜表面４５ｂに、
８００℃程度の温度のドライ酸化雰囲気中で酸化膜を形
成する。次に、ＬＰＣＶＤ法かあるいは常圧ＣＶＤ法を
用いて、シリコン酸化膜を２５００〜４０００Å程度形
成する。次いで、反応性イオンエッチング法を用いて、
シリコン酸化膜のみをエッチングし、ゲート電極４４側
壁にサイドウォール４６ａ，４６ｂを形成する。
【００３４】（２）次いで、図４（ｂ）に示すように、
サイドウォール４６ａ，４６ｂをマスクにして、ウェッ
トエッチング法あるいは反応性イオンエッチング法を用
いてゲート電極４４側壁以外のシリコン酸化膜をエッチ
ング除去する。次いで、界面活性剤入りのバッファード
フッ酸溶液を用いて、シリコン活性層表面４５ａと多結
晶シリコン膜表面４５ｂ上の酸化膜をエッチング除去す
る。次に、シリコン活性層表面４５ａと多結晶シリコン
膜表面４５ｂ上の自然酸化膜をＡｒ＋Ｈ2 ガス混合のガ
ス雰囲気中でプラズマ表面クリーニングによってエッチ
ング除去する。
サイドウォール４６ａ，４６ｂをマスクにして、ウェッ
トエッチング法あるいは反応性イオンエッチング法を用
いてゲート電極４４側壁以外のシリコン酸化膜をエッチ
ング除去する。次いで、界面活性剤入りのバッファード
フッ酸溶液を用いて、シリコン活性層表面４５ａと多結
晶シリコン膜表面４５ｂ上の酸化膜をエッチング除去す
る。次に、シリコン活性層表面４５ａと多結晶シリコン
膜表面４５ｂ上の自然酸化膜をＡｒ＋Ｈ2 ガス混合のガ
ス雰囲気中でプラズマ表面クリーニングによってエッチ
ング除去する。
【００３５】次いで、連続的にシリコン基板を大気に晒
さないで、全面にプラズマスパッタリング法を用いて、
高融点金属（Ｔｉ，Ｃｏ，Ｗ，Ｎｉ，Ｍｏ等）膜を２０
０〜５００Å程度形成する。次に、２段階短時間熱処理
法を用いて、ゲート電極４４上と、ソース・ドレイン領
域となるシリコン活性層表面４５ｂに、自己整合的に高
融点金属シリサイド膜、例えばＴｉＳｉ2 膜を６００Å
程度形成する。なお、１段階目の短時間熱処理は、６０
０〜７００℃程度でＮ2 ガス雰囲気中で３０秒間行う。
さないで、全面にプラズマスパッタリング法を用いて、
高融点金属（Ｔｉ，Ｃｏ，Ｗ，Ｎｉ，Ｍｏ等）膜を２０
０〜５００Å程度形成する。次に、２段階短時間熱処理
法を用いて、ゲート電極４４上と、ソース・ドレイン領
域となるシリコン活性層表面４５ｂに、自己整合的に高
融点金属シリサイド膜、例えばＴｉＳｉ2 膜を６００Å
程度形成する。なお、１段階目の短時間熱処理は、６０
０〜７００℃程度でＮ2 ガス雰囲気中で３０秒間行う。
【００３６】次いで、アンモニア水（ＮＨ3 ＯＨ）と過
酸化水素水（Ｈ2 Ｏ2 ）と水（Ｈ2Ｏ）の混合液を用い
て、室温でシリサイド上のＴｉＮとサイドウォール上及
びフィールド酸化膜上の未反応ＴｉとＴｉＮをエッチン
グ除去する。次に、２段階目の短時間熱処理を７００〜
９００℃程度でＮ2 ガス雰囲気中で３０秒間行い、化学
量論的に安定なシリサイド膜、つまりＴｉＳｉ2 膜４７
ａ，４７ｂ，４８を形成する。
酸化水素水（Ｈ2 Ｏ2 ）と水（Ｈ2Ｏ）の混合液を用い
て、室温でシリサイド上のＴｉＮとサイドウォール上及
びフィールド酸化膜上の未反応ＴｉとＴｉＮをエッチン
グ除去する。次に、２段階目の短時間熱処理を７００〜
９００℃程度でＮ2 ガス雰囲気中で３０秒間行い、化学
量論的に安定なシリサイド膜、つまりＴｉＳｉ2 膜４７
ａ，４７ｂ，４８を形成する。
【００３７】次に、ソース・ドレイン領域形成用不純物
（Ｐ）を、加速エネルギー４０ｋｅＶ、ドーズ量１×１
０14〜１×１０15ｉｏｎｓ／ｃｍ2 と、通常使用される
（３〜５×１０15）ｉｏｎｓ／ｃｍ2 より低いドーズ量
で、シリサイド膜とシリコン膜基板界面付近にイオン注
入し、接合の深いｎ- 拡散層４９ａ，４９ｂを形成す
る。
（Ｐ）を、加速エネルギー４０ｋｅＶ、ドーズ量１×１
０14〜１×１０15ｉｏｎｓ／ｃｍ2 と、通常使用される
（３〜５×１０15）ｉｏｎｓ／ｃｍ2 より低いドーズ量
で、シリサイド膜とシリコン膜基板界面付近にイオン注
入し、接合の深いｎ- 拡散層４９ａ，４９ｂを形成す
る。
【００３８】（３）次いで、図４（ｃ）に示すように、
シリコン酸化膜のサイドウォール４６ａ，４６ｂを、反
応性イオンエッチング法を用いてエッチング除去する。
更に、シリコン活性層表面と多結晶シリコン膜側壁のシ
リコン酸化膜を界面活性剤入りのバッファードフッ酸を
用いてエッチング除去する。次に、加速エネルギー６０
ｋｅＶ、ドーズ量３〜５×１０15ｉｏｎｓ／ｃｍ2 の条
件で、接合の浅いｎ+拡散層５０ａ，５０ｂのソース・
ドレイン領域を形成するためのイオン、例えば、Ａｓ+
のイオン注入をする。
シリコン酸化膜のサイドウォール４６ａ，４６ｂを、反
応性イオンエッチング法を用いてエッチング除去する。
更に、シリコン活性層表面と多結晶シリコン膜側壁のシ
リコン酸化膜を界面活性剤入りのバッファードフッ酸を
用いてエッチング除去する。次に、加速エネルギー６０
ｋｅＶ、ドーズ量３〜５×１０15ｉｏｎｓ／ｃｍ2 の条
件で、接合の浅いｎ+拡散層５０ａ，５０ｂのソース・
ドレイン領域を形成するためのイオン、例えば、Ａｓ+
のイオン注入をする。
【００３９】（４）次いで、図４（ｄ）に示すように、
ホットキャリア効果抑制用のＬＤＤ層（ｎ- 層）５１
ａ，５１ｂを形成するための不純物（Ｐ）を大斜角（４
５°程度）斜め回転イオン注入法により、２〜４×１０
13ｉｏｎｓ／ｃｍ2 程度のドーズ量、加速エネルギー３
０ｋｅＶの条件でイオン注入する。次に、８００℃程度
でＮ2 （又はＮＨ3 ）ガス雰囲気中で３０秒間短時間熱
処理を行い、シリサイド膜表面及び多結晶シリコン膜側
壁を窒化する（図示なし）。
ホットキャリア効果抑制用のＬＤＤ層（ｎ- 層）５１
ａ，５１ｂを形成するための不純物（Ｐ）を大斜角（４
５°程度）斜め回転イオン注入法により、２〜４×１０
13ｉｏｎｓ／ｃｍ2 程度のドーズ量、加速エネルギー３
０ｋｅＶの条件でイオン注入する。次に、８００℃程度
でＮ2 （又はＮＨ3 ）ガス雰囲気中で３０秒間短時間熱
処理を行い、シリサイド膜表面及び多結晶シリコン膜側
壁を窒化する（図示なし）。
【００４０】（５）その後は、第１実施例の図２（ｂ）
及び図２（ｃ）に示す工程を施し、電界効果型トランジ
スタを完成する。このように、第２実施例においては、
第１の実施例で用いたＬ型サイドウォールを用いずに、
ＬＤＤ構造のソース・ドレイン領域を形成する。シリサ
イド膜の形成後のシリサイド膜下の接合の深いｎ- 拡散
層４９ａ，４９ｂは第１の実施例と同じである。ゲート
電極４４をマスクにして入射角０°で、接合の浅いｎ+
拡散層５０ａ，５０ｂを形成し、その後、大斜角斜め回
転イオン注入法を用いて、ＬＤＤ層（ｎ- 層）５１ａ，
５１ｂを形成するようにしたことが特徴である。
及び図２（ｃ）に示す工程を施し、電界効果型トランジ
スタを完成する。このように、第２実施例においては、
第１の実施例で用いたＬ型サイドウォールを用いずに、
ＬＤＤ構造のソース・ドレイン領域を形成する。シリサ
イド膜の形成後のシリサイド膜下の接合の深いｎ- 拡散
層４９ａ，４９ｂは第１の実施例と同じである。ゲート
電極４４をマスクにして入射角０°で、接合の浅いｎ+
拡散層５０ａ，５０ｂを形成し、その後、大斜角斜め回
転イオン注入法を用いて、ＬＤＤ層（ｎ- 層）５１ａ，
５１ｂを形成するようにしたことが特徴である。
【００４１】次に、本発明の第３実施例について図を用
いて説明する。図５は本発明の第３実施例を示す電界効
果型トランジスタの製造工程断面図である。 （１）まず、図５（ａ）に示すように、ｐ型の面方位
（１００）面のシリコン基板６１上に、ＬＯＣＯＳ法に
より素子分離領域を形成するためにフィールド酸化膜６
２を４０００Å程度形成する。次に、高清浄度なドライ
酸化雰囲気中でゲート酸化膜６３を１００Å程度形成す
る。次に、減圧ＣＶＤ法を用いて、多結晶シリコン膜を
３０００Å程度形成する。次に、通常のホトリソ技術と
エッチング技術を用いて、多結晶シリコン膜からなるゲ
ート電極６４配線を形成する。
いて説明する。図５は本発明の第３実施例を示す電界効
果型トランジスタの製造工程断面図である。 （１）まず、図５（ａ）に示すように、ｐ型の面方位
（１００）面のシリコン基板６１上に、ＬＯＣＯＳ法に
より素子分離領域を形成するためにフィールド酸化膜６
２を４０００Å程度形成する。次に、高清浄度なドライ
酸化雰囲気中でゲート酸化膜６３を１００Å程度形成す
る。次に、減圧ＣＶＤ法を用いて、多結晶シリコン膜を
３０００Å程度形成する。次に、通常のホトリソ技術と
エッチング技術を用いて、多結晶シリコン膜からなるゲ
ート電極６４配線を形成する。
【００４２】次に、シリコン活性層表面６５ａ、多結晶
シリコン膜表面６５ｂ上に、８００℃程度の温度のドラ
イ酸化雰囲気中で酸化膜を形成する。次に、ＬＰＣＶＤ
法を用いて、全面にシリコン窒化膜６６を５００〜１０
００Å程度形成する。次に、ＬＰＣＶＤ法かあるいは常
圧ＣＶＤ法を用いて、シリコン酸化膜を２０００〜３０
００Å程度形成する。次いで、反応性（異方性）イオン
エッチング法を用いて、不純物を含むシリコン酸化膜６
７のみをエッチングし、ゲート電極側壁にサイドウォー
ル６７ａ，６７ｂを形成する。
シリコン膜表面６５ｂ上に、８００℃程度の温度のドラ
イ酸化雰囲気中で酸化膜を形成する。次に、ＬＰＣＶＤ
法を用いて、全面にシリコン窒化膜６６を５００〜１０
００Å程度形成する。次に、ＬＰＣＶＤ法かあるいは常
圧ＣＶＤ法を用いて、シリコン酸化膜を２０００〜３０
００Å程度形成する。次いで、反応性（異方性）イオン
エッチング法を用いて、不純物を含むシリコン酸化膜６
７のみをエッチングし、ゲート電極側壁にサイドウォー
ル６７ａ，６７ｂを形成する。
【００４３】（２）次いで、図５（ｂ）に示すように、
Ｌ型のサイドウォールを含む２重サイドウォール７１
ａ，７１ｂ，６７ａ，６７ｂをマスクにして、ウエット
エッチング法あるいは反応性イオンエッチング法を用い
て、ゲート電極６４側壁以外のシリコン窒化膜６６をエ
ッチング除去する。次いで、界面活性剤入りのバッファ
ードフッ酸溶液を用いて、シリコン活性層表面６５ａと
多結晶シリコン膜表面６５ｂ上の酸化膜をエッチング除
去する。次に、シリコン活性層表面６５ａと多結晶シリ
コン膜表面６５ｂ上の自然酸化膜を、Ａｒ＋Ｈ2 ガス混
合のガス雰囲気中でプラズマ表面クリーニングによって
エッチング除去する。
Ｌ型のサイドウォールを含む２重サイドウォール７１
ａ，７１ｂ，６７ａ，６７ｂをマスクにして、ウエット
エッチング法あるいは反応性イオンエッチング法を用い
て、ゲート電極６４側壁以外のシリコン窒化膜６６をエ
ッチング除去する。次いで、界面活性剤入りのバッファ
ードフッ酸溶液を用いて、シリコン活性層表面６５ａと
多結晶シリコン膜表面６５ｂ上の酸化膜をエッチング除
去する。次に、シリコン活性層表面６５ａと多結晶シリ
コン膜表面６５ｂ上の自然酸化膜を、Ａｒ＋Ｈ2 ガス混
合のガス雰囲気中でプラズマ表面クリーニングによって
エッチング除去する。
【００４４】次いで、連続的にシリコン基板を大気に晒
さないで、全面にプラズマスパッタリング法を用いて、
高融点金属（Ｔｉ，Ｃｏ，Ｗ，Ｎｉ，Ｍｏ等）膜を２０
０〜５００Å程度形成する。次に、２段階短時間熱処理
法を用いて、多結晶シリコン膜からなるゲート電極６４
上と、ソース・ドレイン領域となるシリコン活性層表面
６５ａに、自己整合的に高融点金属シリサイド膜、例え
ばＴｉＳｉ2 膜を６００Å程度形成する。なお、１段階
目の短時間熱処理は、６５０℃程度でＮ2 ガス雰囲気中
で３０秒間行う。
さないで、全面にプラズマスパッタリング法を用いて、
高融点金属（Ｔｉ，Ｃｏ，Ｗ，Ｎｉ，Ｍｏ等）膜を２０
０〜５００Å程度形成する。次に、２段階短時間熱処理
法を用いて、多結晶シリコン膜からなるゲート電極６４
上と、ソース・ドレイン領域となるシリコン活性層表面
６５ａに、自己整合的に高融点金属シリサイド膜、例え
ばＴｉＳｉ2 膜を６００Å程度形成する。なお、１段階
目の短時間熱処理は、６５０℃程度でＮ2 ガス雰囲気中
で３０秒間行う。
【００４５】次いで、アンモニア水（ＮＨ3 ＯＨ）と過
酸化水素水（Ｈ2 Ｏ2 ）と水（Ｈ2Ｏ）の混合液を用い
て、室温でシリサイド上のＴｉＮとサイドウォール上及
びフィールド酸化膜上の未反応ＴｉとＴｉＮをエッチン
グ除去する。次に、２段階目の短時間熱処理を７００〜
９００℃程度Ｎ2 ガス雰囲気中で３０秒間行い、化学量
論的に安定なＴｉＳｉ2 膜６８ａ，６８ｂ，６９を形成
する。
酸化水素水（Ｈ2 Ｏ2 ）と水（Ｈ2Ｏ）の混合液を用い
て、室温でシリサイド上のＴｉＮとサイドウォール上及
びフィールド酸化膜上の未反応ＴｉとＴｉＮをエッチン
グ除去する。次に、２段階目の短時間熱処理を７００〜
９００℃程度Ｎ2 ガス雰囲気中で３０秒間行い、化学量
論的に安定なＴｉＳｉ2 膜６８ａ，６８ｂ，６９を形成
する。
【００４６】次に、ソース・ドレイン領域形成用不純物
（Ｐ）を、加速エネルギー４０ｋｅＶ、ドーズ量１×１
０14〜１×１０15ｉｏｎｓ／ｃｍ2 と、通常使用される
（３〜５×１０15）ｉｏｎｓ／ｃｍ2 より低いドーズ量
で、シリサイド膜とシリコン膜基板界面付近にイオン注
入し、接合の深いｎ- 拡散層７０ａ，７０ｂを形成す
る。
（Ｐ）を、加速エネルギー４０ｋｅＶ、ドーズ量１×１
０14〜１×１０15ｉｏｎｓ／ｃｍ2 と、通常使用される
（３〜５×１０15）ｉｏｎｓ／ｃｍ2 より低いドーズ量
で、シリサイド膜とシリコン膜基板界面付近にイオン注
入し、接合の深いｎ- 拡散層７０ａ，７０ｂを形成す
る。
【００４７】（３）次に、図５（ｃ）に示すように、シ
リコン酸化膜からなるサイドウォール６７ａ，６７ｂを
反応性イオンエッチング法を用いてエッチング除去す
る。次に、Ｌ型サイドウォール７１ａ，７１ｂをマスク
にして、サイドウォール下に加速エネルギー１１０ｋｅ
Ｖ、ドーズ量３〜５×１０15ｉｏｎｓ／ｃｍ2 の条件で
接合の浅いｎ+ 拡散層７２ａ，７２ｂのソース・ドレイ
ン領域を形成するためのイオン、例えばＡｓのイオン注
入をする。
リコン酸化膜からなるサイドウォール６７ａ，６７ｂを
反応性イオンエッチング法を用いてエッチング除去す
る。次に、Ｌ型サイドウォール７１ａ，７１ｂをマスク
にして、サイドウォール下に加速エネルギー１１０ｋｅ
Ｖ、ドーズ量３〜５×１０15ｉｏｎｓ／ｃｍ2 の条件で
接合の浅いｎ+ 拡散層７２ａ，７２ｂのソース・ドレイ
ン領域を形成するためのイオン、例えばＡｓのイオン注
入をする。
【００４８】（４）次いで、図５（ｄ）に示すように、
ホットキャリア効果抑制用のＬＤＤ層（ｎ- 層）７３
ａ，７３ｂを形成するための不純物（Ｐ）を大斜角（４
５°程度）斜め回転イオン注入法により、２〜４×１０
13ｉｏｎｓ／ｃｍ2 程度のドーズ量、加速エネルギー３
０ｋｅＶの条件でイオン注入する。次いで、８００℃程
度でＮ2 （又はＮＨ3 ）ガス雰囲気中で３０秒間短時間
熱処理を行い、シリサイド膜表面及び多結晶シリコン膜
側壁を窒化する（図示なし）。
ホットキャリア効果抑制用のＬＤＤ層（ｎ- 層）７３
ａ，７３ｂを形成するための不純物（Ｐ）を大斜角（４
５°程度）斜め回転イオン注入法により、２〜４×１０
13ｉｏｎｓ／ｃｍ2 程度のドーズ量、加速エネルギー３
０ｋｅＶの条件でイオン注入する。次いで、８００℃程
度でＮ2 （又はＮＨ3 ）ガス雰囲気中で３０秒間短時間
熱処理を行い、シリサイド膜表面及び多結晶シリコン膜
側壁を窒化する（図示なし）。
【００４９】（５）その後は、第１実施例の図２（ｂ）
及び図２（ｃ）に示す工程を施し、電界効果型トランジ
スタを完成する。このように、第３の実施例は、Ｌ型の
サイドウォールを含む２重サイドウォールを用いた第１
の実施例を変形したものである。第１の実施例との違い
は、ホットキャリア効果抑制用のＬＤＤ層（ｎ- 層）７
３ａ，７３ｂを形成する工程である。
及び図２（ｃ）に示す工程を施し、電界効果型トランジ
スタを完成する。このように、第３の実施例は、Ｌ型の
サイドウォールを含む２重サイドウォールを用いた第１
の実施例を変形したものである。第１の実施例との違い
は、ホットキャリア効果抑制用のＬＤＤ層（ｎ- 層）７
３ａ，７３ｂを形成する工程である。
【００５０】すなわち、Ｌ型サイドウォール７１ａ，７
１ｂを残した状態で、まず、入射角０°のイオン注入に
より、接合の浅いｎ+ 拡散層７２ａ，７２ｂを形成し、
更に、Ｌ型サイドウォール７１ａ，７１ｂを残した状態
で、大斜角斜めイオン注入法を用いて、ＬＤＤ層（ｎ-
層）７３ａ，７３ｂを、ゲート電極６４にオーバーラッ
プするように形成する。
１ｂを残した状態で、まず、入射角０°のイオン注入に
より、接合の浅いｎ+ 拡散層７２ａ，７２ｂを形成し、
更に、Ｌ型サイドウォール７１ａ，７１ｂを残した状態
で、大斜角斜めイオン注入法を用いて、ＬＤＤ層（ｎ-
層）７３ａ，７３ｂを、ゲート電極６４にオーバーラッ
プするように形成する。
【００５１】なお、上記実施例においては、ｎチャネル
ＭＯＳＦＥＴについて説明したが、ｐチャネルＭＯＳＦ
ＥＴの場合にも同様に適用できることは言うまでもな
い。また、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
ＭＯＳＦＥＴについて説明したが、ｐチャネルＭＯＳＦ
ＥＴの場合にも同様に適用できることは言うまでもな
い。また、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
【００５２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、 （１）比較的長いサイドウォールの外側で、ソース・ド
レイン領域がシリサイド化され、しかもその領域のみ拡
散層深さが深くなっているため、トランジスタの短チャ
ネル効果を増大させることなく、接合リーク電流の増大
を抑制できる。
よれば、 （１）比較的長いサイドウォールの外側で、ソース・ド
レイン領域がシリサイド化され、しかもその領域のみ拡
散層深さが深くなっているため、トランジスタの短チャ
ネル効果を増大させることなく、接合リーク電流の増大
を抑制できる。
【００５３】（２）ソース・ドレイン領域の拡散層を形
成する前に、その領域のシリサイド化を行っているの
で、自然酸化膜の影響を受けずに、低温でシリサイド化
反応を安定に生じさせることができ、十分な低抵抗化を
再現性よく安定に実現することができる。 （３）ソース・ドレイン領域にイオン注入時のマスク酸
化膜による酸素のノックオンがないので、シリサイド化
反応の熱処理において、低温下でシリサイド化反応を均
一に生じさせることができる。
成する前に、その領域のシリサイド化を行っているの
で、自然酸化膜の影響を受けずに、低温でシリサイド化
反応を安定に生じさせることができ、十分な低抵抗化を
再現性よく安定に実現することができる。 （３）ソース・ドレイン領域にイオン注入時のマスク酸
化膜による酸素のノックオンがないので、シリサイド化
反応の熱処理において、低温下でシリサイド化反応を均
一に生じさせることができる。
【００５４】（４）より具体的には、ソース・ドレイン
形成用イオン注入ドーズ量が接合深さを十分浅くし、し
かも電流駆動力を低下させないような範囲に制御されて
いるため、微細なＭＯＳＦＥＴにおいても、十分な短チ
ャネル効果が抑制され、しかも高駆動力なＭＯＳＦＥＴ
が実現可能となる。 （５）シリサイド化領域の深い拡散層形成は、シリサイ
ド膜からの固相拡散を利用しているため、シリサイド界
面や拡散層界面が凹凸にならないスムーズな界面が得ら
れ、かつシリサイドと拡散層界面の不純物濃度が高濃度
に保たれるオーミック接合が再現性よく安定に実現でき
る。
形成用イオン注入ドーズ量が接合深さを十分浅くし、し
かも電流駆動力を低下させないような範囲に制御されて
いるため、微細なＭＯＳＦＥＴにおいても、十分な短チ
ャネル効果が抑制され、しかも高駆動力なＭＯＳＦＥＴ
が実現可能となる。 （５）シリサイド化領域の深い拡散層形成は、シリサイ
ド膜からの固相拡散を利用しているため、シリサイド界
面や拡散層界面が凹凸にならないスムーズな界面が得ら
れ、かつシリサイドと拡散層界面の不純物濃度が高濃度
に保たれるオーミック接合が再現性よく安定に実現でき
る。
【００５５】（６）シリサイド化後に、浅い拡散層形成
と、ＬＤＤ（ｎ- ）層形成のためのイオン注入を行って
いるので、そのイオン注入の不純物の活性化を層間絶縁
膜の平坦化アニールと同時に行うようにしても、シリサ
イドと拡散層界面の不純物濃度が低下するのを補うこと
ができ、十分なオーミック接合がシリサイドと拡散層の
間で実現できる。
と、ＬＤＤ（ｎ- ）層形成のためのイオン注入を行って
いるので、そのイオン注入の不純物の活性化を層間絶縁
膜の平坦化アニールと同時に行うようにしても、シリサ
イドと拡散層界面の不純物濃度が低下するのを補うこと
ができ、十分なオーミック接合がシリサイドと拡散層の
間で実現できる。
【００５６】また、特に、請求項１及び３によれば、上
記効果に加えて、Ｌ型サイドウォールは、エッチングに
よるサイドウォール幅のばらつきが生じないため、電気
的なゲート長のばらつきがなくなり、閾値電圧のばらつ
きの小さいＭＯＳＦＥＴを安定に形成することができ
る。また、ＬＤＤ（ｎ- ）層形成のイオン注入は、マス
ク酸化膜なしにシリコン活性層表面に直接大斜角斜めに
回転イオン注入法により行っているため、マスク酸化膜
中の酸素のシリコン基板へのノックオンによる不純物の
不活性化を防止できる。
記効果に加えて、Ｌ型サイドウォールは、エッチングに
よるサイドウォール幅のばらつきが生じないため、電気
的なゲート長のばらつきがなくなり、閾値電圧のばらつ
きの小さいＭＯＳＦＥＴを安定に形成することができ
る。また、ＬＤＤ（ｎ- ）層形成のイオン注入は、マス
ク酸化膜なしにシリコン活性層表面に直接大斜角斜めに
回転イオン注入法により行っているため、マスク酸化膜
中の酸素のシリコン基板へのノックオンによる不純物の
不活性化を防止できる。
【００５７】更に、特に、請求項２によれば、上記効果
に加えて、浅いｎ+ の接合の拡散層領域を、ゲート電極
とオーバーラップさせることにより、バンド間トンネル
によるドレインリーク電流の発生を回避させることが可
能である。また、特に、請求項４によれば、ソース・ド
レイン領域のｎ- 層とｎ+ 層及びＬＤＤ（ｎ- ）層を形
成した後に、低温短時間熱処理によるシリサイド表面と
多結晶シリコン膜表面及びシリコン活性層表面を膜応力
緩和のための窒化とシリサイド膜結晶回復を同時に行っ
ているため、後の熱処理によって拡散層の不純物の再分
布が生じないだけでなく、シリサイド膜の凝集も起こら
なくなり、十分な低抵抗拡散層とオーミック接合が形成
できる。
に加えて、浅いｎ+ の接合の拡散層領域を、ゲート電極
とオーバーラップさせることにより、バンド間トンネル
によるドレインリーク電流の発生を回避させることが可
能である。また、特に、請求項４によれば、ソース・ド
レイン領域のｎ- 層とｎ+ 層及びＬＤＤ（ｎ- ）層を形
成した後に、低温短時間熱処理によるシリサイド表面と
多結晶シリコン膜表面及びシリコン活性層表面を膜応力
緩和のための窒化とシリサイド膜結晶回復を同時に行っ
ているため、後の熱処理によって拡散層の不純物の再分
布が生じないだけでなく、シリサイド膜の凝集も起こら
なくなり、十分な低抵抗拡散層とオーミック接合が形成
できる。
【００５８】更に、特に、請求項５によれば、層間絶縁
膜を下層よりシリコン酸化膜、シリコン窒化膜、シリコ
ン酸化膜及び不純物を含むシリコン酸化膜の４層構造に
したため、シリサイド膜への膜応力が緩和され、その後
の熱プロセスに対するシリサイド膜の耐熱性が十分とな
る。また、層間絶縁膜の構成膜の中にＬＰＣＶＤ法かあ
るいはプラズマＣＶＤ法によるシリコン窒化膜が含まれ
ているので、層間絶縁膜の表面平坦化熱処理雰囲気とし
てＮ2 、Ｏ2 、ウェットＯ2 ガスの全ての雰囲気に対し
て対応できる。特にウェットＯ2 ガス雰囲気にすること
により、Ｎ2 処理より低温で平坦化が可能になる。
膜を下層よりシリコン酸化膜、シリコン窒化膜、シリコ
ン酸化膜及び不純物を含むシリコン酸化膜の４層構造に
したため、シリサイド膜への膜応力が緩和され、その後
の熱プロセスに対するシリサイド膜の耐熱性が十分とな
る。また、層間絶縁膜の構成膜の中にＬＰＣＶＤ法かあ
るいはプラズマＣＶＤ法によるシリコン窒化膜が含まれ
ているので、層間絶縁膜の表面平坦化熱処理雰囲気とし
てＮ2 、Ｏ2 、ウェットＯ2 ガスの全ての雰囲気に対し
て対応できる。特にウェットＯ2 ガス雰囲気にすること
により、Ｎ2 処理より低温で平坦化が可能になる。
【００５９】また、シリサイド膜表面がＴｉＮ化されて
いるため、コンタクト穴を形成した後、ＴｉＮ表面が酸
化されなくなり、メタル配線との接合において、十分な
オーミックコンタクトが得られる。更に、現行のコンタ
クト穴形成後のＨＦディップにより微小コンタクト穴底
部の自然酸化膜を除去する工程をそのまま使うことがで
きる。ここでＨＦとしては、界面活性剤の入っているバ
ッファードフッ酸溶液が望ましい。
いるため、コンタクト穴を形成した後、ＴｉＮ表面が酸
化されなくなり、メタル配線との接合において、十分な
オーミックコンタクトが得られる。更に、現行のコンタ
クト穴形成後のＨＦディップにより微小コンタクト穴底
部の自然酸化膜を除去する工程をそのまま使うことがで
きる。ここでＨＦとしては、界面活性剤の入っているバ
ッファードフッ酸溶液が望ましい。
【図１】本発明の第１の実施例を示す電界効果型トラン
ジスタの製造工程断面図（その１）である。
ジスタの製造工程断面図（その１）である。
【図２】本発明の第１の実施例を示す電界効果型トラン
ジスタの製造工程断面図（その２）である。
ジスタの製造工程断面図（その２）である。
【図３】従来のサリサイド構造を有するＭＯＳＦＥＴの
製造工程断面図である。
製造工程断面図である。
【図４】本発明の第２の実施例を示す電界効果型トラン
ジスタの製造工程断面図である。
ジスタの製造工程断面図である。
【図５】本発明の第３の実施例を示す電界効果型トラン
ジスタの製造工程断面図である。
ジスタの製造工程断面図である。
２１，４１，６１ シリコン基板 ２２，４２，６２ フィールド酸化膜 ２３，４３，６３ ゲート酸化膜 ２４，４４，６４ ゲート電極 ２６，３５，６６ シリコン窒化膜 ２７ａ，２７ｂ，４６ａ，４６ｂ，６７ａ，６７ｂ
サイドウォール ２８ａ，２８ｂ，２９，４７ａ，４７ｂ，４８，６８
ａ，６８ｂ，６９ ＴｉＳｉ2 膜 ３０ａ，３０ｂ，４９ａ，４９ｂ，７０ａ，７０ｂ
接合の深いｎ- 拡散層 ３１ａ，３１ｂ，７１ａ，７１ｂ Ｌ型サイドウォー
ル ３２ａ，３２ｂ，５０ａ，５０ｂ，７２ａ，７２ｂ
接合の浅いｎ+ 拡散層 ３３ａ，３３ｂ，５１ａ，５１ｂ，７３ａ，７３ｂ
ＬＤＤ層（ｎ- 層） ３４，３６，３７ シリコン酸化膜 ３８ コンタクト穴 ３９ メタル配線
サイドウォール ２８ａ，２８ｂ，２９，４７ａ，４７ｂ，４８，６８
ａ，６８ｂ，６９ ＴｉＳｉ2 膜 ３０ａ，３０ｂ，４９ａ，４９ｂ，７０ａ，７０ｂ
接合の深いｎ- 拡散層 ３１ａ，３１ｂ，７１ａ，７１ｂ Ｌ型サイドウォー
ル ３２ａ，３２ｂ，５０ａ，５０ｂ，７２ａ，７２ｂ
接合の浅いｎ+ 拡散層 ３３ａ，３３ｂ，５１ａ，５１ｂ，７３ａ，７３ｂ
ＬＤＤ層（ｎ- 層） ３４，３６，３７ シリコン酸化膜 ３８ コンタクト穴 ３９ メタル配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/092
Claims (5)
- 【請求項１】 サリサイド構造を有する電界効果型トラ
ンジスタの製造方法において、 （ａ）半導体基板上のアクティブ領域にゲート電極を形
成する工程と、 （ｂ）該ゲート電極の側面に第１のＬ型サイドウォール
及びその上に堆積される第２のサイドウォールを有する
２重サイドウォールを形成する工程と、 （ｃ）ソース・ドレイン領域及び前記ゲート電極上に高
融点金属シリサイド膜を形成する工程と、 （ｄ）前記２重サイドウォールをマスクにしてソース・
ドレイン領域に深い接合の不純物拡散層を形成する工程
と、 （ｅ）前記２重サイドウォールの第２のサイドウォール
をエッチング除去し、前記第１のＬ型サイドウォールを
残した状態で、ソース・ドレイン領域に浅い接合の不純
物拡散層を形成する工程と、 （ｆ）前記第１のＬ型サイドウォールをエッチング除去
し、ゲート電極をマスクにして大斜角斜め回転イオン注
入法により、ＬＤＤ用の不純物拡散層を形成する工程
と、 （ｇ）多層の層間絶縁膜を形成し、該層間絶縁膜の平滑
化と、ソース・ドレイン拡散層を活性化するための熱処
理を行う工程と、 （ｈ）ゲート電極配線とソース・ドレイン領域をバリア
メタルを含む積層メタル配線とコンタクトをとる工程と
を順に施すことを特徴とする電界効果型トランジスタの
製造方法。 - 【請求項２】 サリサイド構造を有する電界効果型トラ
ンジスタの製造方法において、 （ａ）半導体基板上のアクティブ領域にゲート電極を形
成する工程と、 （ｂ）該ゲート電極の側面に幅の広いサイドウォールを
形成する工程と、 （ｃ）ソース・ドレイン領域及び前記ゲート電極上に高
融点金属シリサイド膜を形成する工程と、 （ｄ）前記サイドウォールをマスクにしてソース・ドレ
イン領域に深い接合の不純物拡散層を形成する工程と、 （ｅ）前記サイドウォールをエッチング除去し、ソース
・ドレイン領域に浅い接合の不純物拡散層を形成する工
程と、 （ｆ）ゲート電極をマスクにして大斜角斜め回転イオン
注入法により、ＬＤＤ用の不純物拡散層を形成する工程
と、 （ｇ）多層の層間絶縁膜を形成し、該層間絶縁膜の平滑
化と、ソース・ドレイン拡散層を活性化するための熱処
理を行う工程と、 （ｈ）ゲート電極配線とソース・ドレイン領域をバリア
メタルを含む積層メタル配線とコンタクトをとる工程と
を順に施すことを特徴とする電界効果型トランジスタの
製造方法。 - 【請求項３】 サリサイド構造を有する電界効果型トラ
ンジスタの製造方法において、 （ａ）半導体基板上のアクティブ領域にゲート電極を形
成する工程と、 （ｂ）該ゲート電極の側面に第１のＬ型サイドウォール
及びその上に堆積される第２のサイドウォールを有する
２重サイドウォールを形成する工程と、 （ｃ）ソース・ドレイン領域及び前記ゲート電極上に高
融点金属シリサイド膜を形成する工程と、 （ｄ）前記２重サイドウォールをマスクにしてソース・
ドレイン領域に深い接合の不純物拡散層を形成する工程
と、 （ｅ）前記２重サイドウォールの第２のサイドウォール
をエッチング除去し、前記第１のＬ型サイドウォールを
残した状態で、ソース・ドレイン領域に浅い接合の不純
物拡散層を形成する工程と、 （ｆ）前記第１のＬ型サイドウォール及びゲート電極を
マスクにして大斜角斜め回転イオン注入法により、ＬＤ
Ｄ用の不純物拡散層を形成する工程と、 （ｇ）多層の層間絶縁膜を形成し、該層間絶縁膜の平滑
化と、ソース・ドレイン拡散層を活性化するための熱処
理を行う工程と、 （ｈ）ゲート電極配線とソース・ドレイン領域をバリア
メタルを含む積層メタル配線とコンタクトをとる工程と
を順に施すことを特徴とする電界効果型トランジスタの
製造方法。 - 【請求項４】 前記ＬＤＤ用の不純物拡散層を形成した
後にゲート電極及びソース・ドレイン領域全面をＮ2 あ
るいはＮＨ3 ガス雰囲気中で窒化することを特徴とする
請求項１、２又は３項記載の電界効果型トランジスタの
製造方法。 - 【請求項５】 前記多層の層間絶縁膜は、下層から順に
シリコン酸化膜、シリコン窒化膜、シリコン酸化膜及び
不純物を含むシリコン酸化膜の４層からなることを特徴
とする請求項１、２又は３項記載の電界効果型トランジ
スタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29057693A JP3238551B2 (ja) | 1993-11-19 | 1993-11-19 | 電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29057693A JP3238551B2 (ja) | 1993-11-19 | 1993-11-19 | 電界効果型トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142726A true JPH07142726A (ja) | 1995-06-02 |
| JP3238551B2 JP3238551B2 (ja) | 2001-12-17 |
Family
ID=17757815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29057693A Expired - Fee Related JP3238551B2 (ja) | 1993-11-19 | 1993-11-19 | 電界効果型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3238551B2 (ja) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980051516A (ko) * | 1996-12-23 | 1998-09-15 | 김영환 | 반도체소자의 워드라인 형성방법 |
| KR100292939B1 (ko) * | 1998-03-26 | 2001-07-12 | 윤종용 | 반도체장치및그의제조방법 |
| US6300239B1 (en) | 1998-11-06 | 2001-10-09 | Nec Corporation | Method of manufacturing semiconductor device |
| US6335252B1 (en) | 1999-12-06 | 2002-01-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device manufacturing method |
| KR100325467B1 (ko) * | 2000-01-13 | 2002-02-21 | 박종섭 | 반응부산물 제거방법 |
| KR20020019139A (ko) * | 2000-09-05 | 2002-03-12 | 황인길 | 반도체 소자 및 그 제조 방법 |
| KR100336559B1 (ko) * | 1999-10-05 | 2002-05-11 | 박종섭 | 반도체장치 및 그 제조방법 |
| JP2002353443A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2003017506A (ja) * | 2001-06-02 | 2003-01-17 | Samsung Electronics Co Ltd | Ｌ字型スペーサを利用する半導体トランジスタ及びその製造方法 |
| WO2003032400A1 (en) * | 2001-10-09 | 2003-04-17 | Advanced Micro Devices, Inc. | Semiconductor device formed with disposable spacer and liner using high-k material and method of fabrication |
| KR100396895B1 (ko) * | 2001-08-02 | 2003-09-02 | 삼성전자주식회사 | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 |
| KR100422519B1 (ko) * | 2001-06-30 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| KR100443754B1 (ko) * | 2002-05-17 | 2004-08-09 | 재단법인서울대학교산학협력재단 | 엘디디를 구비하는 전계효과 트랜지스터의 제조방법 |
| KR100443352B1 (ko) * | 1996-12-30 | 2004-10-14 | 주식회사 하이닉스반도체 | 반도체장치의실리사이드막형성방법 |
| JP2005514765A (ja) * | 2001-12-20 | 2005-05-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | エッチング停止層としてポリシリコン再酸化層を使用することによって、シリコン層の凹部を減少する窒化オフセットスペーサ |
| JP2005210104A (ja) * | 2003-12-25 | 2005-08-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6962862B2 (en) | 2001-07-25 | 2005-11-08 | Nec Electronics Corporation | Manufacturing method of semiconductor device |
| US7067889B2 (en) | 2001-11-15 | 2006-06-27 | Renesas Technology Corp. | Method for manufacturing semiconductor integrated circuit device |
| US7126174B2 (en) | 1995-07-27 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2007123518A (ja) * | 2005-10-27 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR100720228B1 (ko) * | 2001-06-28 | 2007-05-22 | 주식회사 하이닉스반도체 | 트랜지스터의 제조 방법 |
| WO2007116982A1 (ja) * | 2006-04-06 | 2007-10-18 | Nec Corporation | 半導体装置及びその製造方法 |
| US7493582B2 (en) * | 2005-10-31 | 2009-02-17 | Fujitsu Limited | Pattern layout and layout data generation method |
| KR100900152B1 (ko) * | 2002-12-09 | 2009-05-28 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| KR100906940B1 (ko) * | 2002-11-26 | 2009-07-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 제조 방법 |
| US7674668B2 (en) | 2006-12-26 | 2010-03-09 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
| KR101017042B1 (ko) * | 2003-08-30 | 2011-02-23 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| CN102637600A (zh) * | 2011-02-10 | 2012-08-15 | 上海宏力半导体制造有限公司 | Mos器件制备方法 |
-
1993
- 1993-11-19 JP JP29057693A patent/JP3238551B2/ja not_active Expired - Fee Related
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126174B2 (en) | 1995-07-27 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR19980051516A (ko) * | 1996-12-23 | 1998-09-15 | 김영환 | 반도체소자의 워드라인 형성방법 |
| KR100443352B1 (ko) * | 1996-12-30 | 2004-10-14 | 주식회사 하이닉스반도체 | 반도체장치의실리사이드막형성방법 |
| KR100292939B1 (ko) * | 1998-03-26 | 2001-07-12 | 윤종용 | 반도체장치및그의제조방법 |
| US6300239B1 (en) | 1998-11-06 | 2001-10-09 | Nec Corporation | Method of manufacturing semiconductor device |
| KR100336559B1 (ko) * | 1999-10-05 | 2002-05-11 | 박종섭 | 반도체장치 및 그 제조방법 |
| US6335252B1 (en) | 1999-12-06 | 2002-01-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device manufacturing method |
| KR100325467B1 (ko) * | 2000-01-13 | 2002-02-21 | 박종섭 | 반응부산물 제거방법 |
| KR20020019139A (ko) * | 2000-09-05 | 2002-03-12 | 황인길 | 반도체 소자 및 그 제조 방법 |
| JP2002353443A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2003017506A (ja) * | 2001-06-02 | 2003-01-17 | Samsung Electronics Co Ltd | Ｌ字型スペーサを利用する半導体トランジスタ及びその製造方法 |
| KR100720228B1 (ko) * | 2001-06-28 | 2007-05-22 | 주식회사 하이닉스반도체 | 트랜지스터의 제조 방법 |
| KR100422519B1 (ko) * | 2001-06-30 | 2004-03-12 | 주식회사 하이닉스반도체 | 반도체 소자 제조방법 |
| US6962862B2 (en) | 2001-07-25 | 2005-11-08 | Nec Electronics Corporation | Manufacturing method of semiconductor device |
| KR100396895B1 (ko) * | 2001-08-02 | 2003-09-02 | 삼성전자주식회사 | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 |
| WO2003032400A1 (en) * | 2001-10-09 | 2003-04-17 | Advanced Micro Devices, Inc. | Semiconductor device formed with disposable spacer and liner using high-k material and method of fabrication |
| US7067889B2 (en) | 2001-11-15 | 2006-06-27 | Renesas Technology Corp. | Method for manufacturing semiconductor integrated circuit device |
| JP2005514765A (ja) * | 2001-12-20 | 2005-05-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | エッチング停止層としてポリシリコン再酸化層を使用することによって、シリコン層の凹部を減少する窒化オフセットスペーサ |
| KR100443754B1 (ko) * | 2002-05-17 | 2004-08-09 | 재단법인서울대학교산학협력재단 | 엘디디를 구비하는 전계효과 트랜지스터의 제조방법 |
| KR100906940B1 (ko) * | 2002-11-26 | 2009-07-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 제조 방법 |
| KR100900152B1 (ko) * | 2002-12-09 | 2009-05-28 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| KR101017042B1 (ko) * | 2003-08-30 | 2011-02-23 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
| JP2005210104A (ja) * | 2003-12-25 | 2005-08-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2007123518A (ja) * | 2005-10-27 | 2007-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7493582B2 (en) * | 2005-10-31 | 2009-02-17 | Fujitsu Limited | Pattern layout and layout data generation method |
| WO2007116982A1 (ja) * | 2006-04-06 | 2007-10-18 | Nec Corporation | 半導体装置及びその製造方法 |
| US7674668B2 (en) | 2006-12-26 | 2010-03-09 | Renesas Technology Corp. | Method of manufacturing a semiconductor device |
| CN102637600A (zh) * | 2011-02-10 | 2012-08-15 | 上海宏力半导体制造有限公司 | Mos器件制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3238551B2 (ja) | 2001-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3238551B2 (ja) | 電界効果型トランジスタの製造方法 | |
| KR100218894B1 (ko) | 반도체장치의 제조방법 | |
| US6562718B1 (en) | Process for forming fully silicided gates | |
| US5605854A (en) | Integrated Ti-W polycide for deep submicron processing | |
| JPH08148561A (ja) | 半導体装置とその製造方法 | |
| US6784506B2 (en) | Silicide process using high K-dielectrics | |
| US6855592B2 (en) | Method for manufacturing semiconductor device | |
| JPH06333943A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPH05304108A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0982812A (ja) | 半導体装置の製造方法 | |
| JP2910064B2 (ja) | 半導体装置の製造方法 | |
| JP2950244B2 (ja) | 半導体装置の製造方法 | |
| JP2004228351A (ja) | 半導体装置及びその製造方法 | |
| JPH07153939A (ja) | 半導体素子およびその製造方法 | |
| JPH07263690A (ja) | サリサイド構造を有する半導体装置とその製造方法 | |
| KR100628253B1 (ko) | 반도체 소자의 자기 정렬 실리사이드 형성방법 | |
| JP2525186B2 (ja) | 半導体装置の製造方法 | |
| JPH05190566A (ja) | 半導体装置の製造方法 | |
| KR100297325B1 (ko) | 반도체장치의 실리사이드 형성방법 | |
| JP3893997B2 (ja) | 半導体装置の製造方法 | |
| KR100565755B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0629310A (ja) | 半導体装置及びその製造方法 | |
| JPH06204420A (ja) | 半導体装置の製造方法 | |
| JP3408299B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JP2000021996A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |