KR100396503B1

KR100396503B1 - 분할모드에 따른 전송형식 조합표시 비트의 전송장치 및방법

Info

Publication number: KR100396503B1
Application number: KR10-2001-0063149A
Authority: KR
Inventors: 최성호; 김재열; 이현우
Original assignee: 삼성전자주식회사
Priority date: 2000-10-09
Filing date: 2001-10-09
Publication date: 2003-09-02
Also published as: US7020126B2; KR20020028859A; US20020075838A1

Abstract

비동기 이동통신시스템의 DSCH 채널과 DCH 채널의 TFCI를 전송하는 방법에 관한 것으로, 상기 TFCI 전송 방법이 SRNC가 DSCH 데이터를 DRNC에 전송하며, 상기 DRNC가 상기 DSCH 데이터의 전송시간을 결정한 후 해당 TFCI를 SRNC에 전송하고 상기 DSCH 데이터를 노드 B에 전송하는 과정과, 상기 SRNC가 DCH 데이터 및 TFCI를 결정하여 노드 B에 전송하는 과정과, 상기 노드 B가 DPCH를 통해 상기 DSCH 및 DCH의 TFCI를 UE에 전송하는 과정으로 이루어진다.

Description

분할모드에 따른 전송형식 조합표시 비트의 전송장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING TFCI BITS IN CDMA COMMUNICATION SYSTEM}

본 발명은 비동기 이동통신시스템에서 사용하는 채널들 중 하향 공유 채널에 데이터 전송 시 사용되는 전송 형식 조합 표시 비트를 전송하는 장치 및 방법에 관한 것이다.

상기 하향 공유채널(Downlink Shared Channel, 이하 "DSCH"라 칭한다)은 여러 사용자가 시간을 분할하여 사용하는 공유채널이다. 상기 DSCH는 각 사용자마다 전용 채널(Dedicated Channel: 이하 "DCH"라 칭한다.)과 함께 설정될 수 있다. 상기 DCH는 전용물리제어채널(Dedicated Physical Control Channel: 이하 "DPCCH"라 함)과 전용물리데이터채널(Dedicated Physical Data Channel: 이하 "DPDCH"라 함)을 포함하고 있다. 특히, 상기 DSCH를 위해 상기 DPCCH가 사용된다. 따라서 DPCCH는 해당 DCH와 DSCH를 위한 물리 제어 채널로 사용된다. 상기 DPCCH는 제어 신호들 중의 하나인 전송형식 조합표시 비트(Transport Format Combination Indicator: 이하 "TFCI"라 칭한다)에 대한 정보를 포함한다. 상기 TFCI는 물리채널을 통해 전송되는 데이터의 전송형식을 나타내는 정보이다. 따라서 상기 TFCI 정보에는 DCH와 DSCH 둘 모두에 대한 정보가 포함되어야 한다.

상기 TFCI 정보는 10bit로 구성되고, 상기 10비트의 TFCI 정보는 30bit로 코딩된다. 상기 코딩된 30비트는 상기 DPCCH를 통해 전송된다.

DPCCH에 DCH를 위한 TFCI와 DSCH를 위한 TFCI를 동시에 전송하는 방법은 크게 두 가지 방법으로 구분된다. 첫째가 하드 스플리트(이하 "Hard split"라 칭한다) 방법이고 둘째가 논리 스플리트(이하 "Logical split"라 칭한다) 방법이다.

상기 DCH를 위한 TFCI는 TFCI(field 1) 또는 제1TFCI라 칭하고 DSCH를 위한 TFCI는 TFCI(field 2) 또는 제2TFIC라 칭한다.

상기 Hard split 방법의 경우 상기 TFCI(field 1)과 TFCI(field 2)는 각각 5 비트씩으로 나타내어지고, 각각의 정보는 (15,5) 천공된 이중직교부호(Bi-Orthogonal code)로 코딩하여 출력한 후, 상기 각각의 15 비트를 멀티플렉싱하여 30 비트로 만들어 물리채널로 전송한다.

상기 Logical split 방법의 경우 상기 TFCI(field 1)과 TFCI(field 2)를 하나의 TFCI로 (30,10) 천공된 리드뮬러 코드(sub-code second order Reed Muller Code)로 부호화(coding)하여 전송한다. 상기 Logical split 방법은 TFCI(field 1)과 TFCI(field 2)를 일정 비율로 나누어 나타낸다. 즉, 상기 TFCI(field 1)과TFCI(field 2)는 정보 10bit를 1:9 또는 2:8 또는 3:7 또는 4:6 또는 5:5 또는 6:4 또는 7:3 또는 8:2 또는 9:1 등으로 나누어 정보를 나타낸다. 상기 TFCI(field 1)과 TFCI(field 2)가 일정 비율로 나누어진 10bit를 하나의 블럭코딩(block coding), 즉 (30,10) 천공된 리드뮬러 코드(sub-code second order Reed Muller Code)로 부호화하여 전송한다.

도 1은 상기 Hard split 방법에 따른 송신기의 구조를 나타내는 도면이다. 도1을 참조하여 Hard split 방법을 설명한다.

먼저 5비트의 DCH를 위한 TFCI(field 1)비트들이 (15,5)Bi-Orthogonal 부호기 100에 입력되면 상기 부호기 100은 상기 5비트의 DCH를 위한 TFCI(field 1)비트들을 부호화하여 15심볼의 부호화 심볼들을 멀티플렉서 110으로 출력한다. 동시에 5비트의 DSCH를 위한 TFCI(field 2)비트들이 (15,5)Bi-Orthogonal 부호기 105에 입력되면 상기 부호기 105는 상기 5비트의 DCH를 위한 TFCI(field 1)비트들을 부호화하여 15심볼의 부호화 심볼들을 멀티플렉서 110으로 출력한다. 그러면, 상기 멀티플렉서 110은 상기 부호기 100에서 출력된 15심볼의 부호화 심볼들과 상기 부호기 105에서 출력된 15심볼의 부호화 심볼들을 시간적으로 멀티플렉싱하여 30심볼을 배열하여 출력한다. 그러면, 상기 출력된 30심볼은 다시 멀티플렉서 120으로 입력된다. 상기 멀티플렉서 120은 상기 멀티플렉서 110의 출력과 동시에 입력된 기타신호들과 시간적으로 멀티플렉싱한 후 확산기130으로 출력한다. 상기 확산기 130은 확산부호 생성기 135로부터 입력되어진 확산부호로 상기 멀티플렉서 120의 신호를 확산하여 출력한다. 상기와 같은 확산되어진 신호들은 다시 스크램블러 140에 입력되고, 상기 스크램블러 140은 스크램블링 부호 생성기 145로부터 입력되어진 스크램블링 부호로 스크램블되어 출력된다.

도 2는 기존의 3GPP(3RD Generation PartnerShip Project)에서 정의한 상기 Hard split 방법을 위한 기지국간의 신호메시지 및 데이터 전송을 나타내는 도면이다.

상기 전송할 DSCH의 데이터가 발생하면 Serving RNC(이하 "SRNC"라 칭한다:10)의 Radio Link Control(RLC: 11)는 101단계에서 SRNC(10)의 Mac-d(13)에 상기 DSCH의 데이터를 전송한다. 이때 전송되는 프리미티브(이하 "primitive"라 함)는 Mac-d data-req이다.

상기 도 2의 102단계에서 SRNC(10)의 Mac-d(13)는 CRNC(20)의 Mac-c(21)에 RLC(11)로부터 수신한 DSCH의 데이터를 전송한다. 이 때 전송되는 primitive는 Mac-c/sh-data-req이다.

상기 도 2의 103단계에서 CRNC(20)의 Mac-c(21)는 102단계에서 SRNC(10)의 Mac-d(13)에서 수신한 DSCH의 데이터를 위한 전송시간을 결정한 후 (scheduling) DSCH 데이터와 해당 TFI를 함께 Node B(이하 설명의 편의상 상기 Node B를 나타내는 용어 기지국과 혼용하여 사용한다.)의 L1(30)로 전송한다. 이 때 전송되는 primitive는 Mphy-data-req이다.

상기 도 2의 104단계에서 SRNC(10)의 Mac-d(13)는 Node B의 L1(30)로 전송될 DCH의 데이터와 해당 TFI를 전송한다. 이 때 전송되는 primitive는 Mphy-data-req이다.

상기 103단계와 104단계에서 전송되는 data들은 서로 독립적으로 전송되며 Node-B 의 L1(30)은 DCH와 DSCH용으로 분할되어 있는 TFCI를 생성한다.

상기 103단계와 104단계에서 데이터와 TFI는 데이터 프레임 프로토콜(data frame protocol)을 이용하여 전송된다.

상기 103단계와 104단계에서 data와 TFI를 수신한 Node B의 L1(30)은 105단계에서 UE(이하 설명의 편의상 상기 UE를 나타내는 용어 이동단말과 혼용하여 사용한다: 40)의 L1(41)로 DSCH 데이터를 Physical DSCH(이하 "PDSCH"라 칭한다)로 전송한다.

그리고 상기 도 2의 106단계에서 Node B의 L1(30)은 UE(40)의 L1(41)로 DPCH를 이용하여 TFCI를 전송한다. 이때 상기 Node B의 L1(30)은 103단계와 104단계에서 수신한 TFI를 이용하여 생성한 TFCI를 각각 DCH용 DSCH용 field를 이용하여 전송한다.

도 3은 상기 Logical split 방법을 위한 기지국간의 신호메시지 및 데이터 전송을 나타내는 도면이다.

전송할 DSCH 데이터가 발생하면 RNC(300)의 RLC(301)은 201단계에서RNC(300)의 Mac-d(303)에 전송할 DSCH data를 전송한다. 이 때 전송되는 primitive는 Mac-d data-req이다.

상기 RLC(301)로부터 DSCH 데이터를 수신한 Mac-d(303)는 202단계에서 상기 DSCH 데이터를 Mac-c/sh(303)으로 전송한다. 이 때 전송되는 primitive는 Mac-c/sh-data-req이다.

상기 DSCH 데이터를 수신한 Mac-c/sh(305)은 상기 DSCH 데이터 전송시간을 결정한 후 203단계에서 상기 DSCH 데이터에 해당하는 TFCI를 Mac-d(303)로 전송한다.

상기 Mac-c/sh(305)는 상기 203단계에서 해당 TFCI를 Mac-d(303)로 전송한 후 204단계에서 Node B의 L1(307)로 DSCH 데이터를 전송한다. 이 때 전송되는 DSCH 데이터는 상기 203단계에서 미리 결정된 (scheduled) 시간에 전송된다.

상기 203단계에서 Mac-c/sh(305)로부터 전송되는 DSCH 데이터에 대한 TFCI를 수신한 Mac-d(303)는 205단계에서 DSCH를 위한 TFCI을 결정하여 Node B의 L1(307)로 전송한다. 상기 TFI 대신 TFCI를 전송할 수도 있다. 이 때 전송되는 primitive는 Mphy-data-req이다.

상기 DSCH를 위한 TFCI을 전송 후 상기 Mac-d(303)는 206단계에서 DCH의 데이터와 상기 DCH를 위한 TFI를 결정하여 전송한다. 상기 TFI 대신 TFCI를 전송할 수도 있다. 이 때 전송되는 프리미티브(primitive)는 Mphy-data-req이다.

상기 204단계에서 전송되는 DSCH data와 205단계에서 전송되는 TFCI는 상기 203단계에서 결정된 시간과 관계를 갖는다. 즉, 205단계에서 전송되는 TFCI는 204단계에서 전송되는 DSCH 데이터가 PDSCH로 전송되기 직전 Frame에 DPCCH로 UE(310)에게 전송되어 진다.

상기 204단계와 205단계와 206단계에서 전송되는 데이터, TFCI 및 TFI는 프레임 프로토콜(Frame protocol)을 이용하여 전송된다. 특히, 206단계에서 전송되는 TFI는 제어프레임(Control frame)을 통하여 전송된다.

상기 도 3의 207단계에서 Node B의 L1(307)은 UE(310)의 L1(311)로 DSCH 데이터를 PDSCH로 전송한다.

상기 208단계에서 Node B의 L1(307)은 상기 205단계와 206단계에서 수신된 TFCI 및 TFI들에 따라 TFCI를 생성하고 UE(310)의 L1(311)로 DPCH를 이용하여 전송한다. 구체적으로 상기 205단계와 206단계에서 수신한 각각의 TFCI 또는 TFI를 이용하여 하나의 TFCI를 생성하여 DPCCH를 이용하여 전송한다.

상기 설명에 의하면 Logical split 방법의 경우 상기 Mac-c(305)는 203단계에서 Mac-d(303)에 DSCH scheduling정보 및 해당 DSCH의 TFCI 정보를 전송한다. 이것은 DSCH와 DCH에 관한 TFCI를 하나의 코딩 방법으로 부호화하기 위해서 Mac-d(303)에서 상기 DSCH 스케줄링 정보와 TFCI 정보를 동시에 노드 B(Node B)의 L1(307)로 보내야 하기 때문이다. 따라서 Mac-d(303)에 전송할 데이터가 있는 경우 데이터를 Mac-c(305)로 전송한 후 Mac-c(305)로부터의 스케줄링(Scheduling) 정보 및 TFCI 정보를 수신할 때까지 지연이 생길 수 있다. 또한 Mac-c(305)와 Mac-d(303)가 Iur상에 분리되어 있는 경우, 즉 Mac-c(305)는 DRNC에 Mac-d(303)는 SRNC에 있는 경우 Iur상으로 스케줄링 정보 및 TFCI 정보를 주고받기 때문에 더 큰 지연이 생길 수 있다.

상기 설명에 의하면 hard split 방법의 경우 Logical split 방법의 경우에 비해 Mac-c에서의 스케줄링 이후에 Mac-d로의 정보전송이 필요하지 않아 지연(delay)을 줄일 수 있다. 이것은 hard split의 경우 Node B에서 DCH용 TFCI와 DSCH용 TFCI를 각각 독립적으로 코딩할 수 있기 때문에 가능하다. 또한 Mac-c와Mac-d가 Iur 상에 분리되어 있는 경우 즉 Mac-c는 DRNC에 Mac-d는 SRNC에 있는 경우 Iur상으로 scheduling 정보를 주고받지 않기 때문에 장점이 있다. 그러나 상기 설명에 의하면 DCH와 DSCH를 위한 상기 TFCI의 정보량(비트들)은 각각 5bit씩 고정적으로 나누어져 각각 최대 상기 DCH를 위한 32개의 정보와 상기 DSCH를 위한 32개의 정보를 나타낼 수 있다. 따라서, DSCH 또는 DCH를 위해 32개의 정보 이상이 요구되는 경우는 hard split 모드를 사용할 수 없는 단점이 있다.

따라서 본 발명의 목적은 논리 스플리트 방식을 적용하는 통신시스템에서 드리프트 무선 네트워크 제어기와 서빙 무선 네트워크 제어기가 분리되어 있는 경우 스케줄링 정보를 Mac-c에서 Mac-d로 전송하는 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 하향공유채널의 두 개의 전송 포맷 조합 정보 송신방법인 하드 스플리트와 논리 스플리트를 구분하여 사용하도록 하는 신호 메시지 전송 방법을 제공함에 있다.

상기 목적을 달성하기 이한 본 발명은; 이동단말과, 상기 이동단말로 전용채널(DCH) 상의 데이터를 전송하기 위한 제1기지국과, 상기 제1기지국으로 상기 데이터를 제공하는 제1기지국 제어기와, 상기 제1기지국과 인접한 제2기지국과, 상기 제1기지국 제어기로부터의 상기 데이터와 하향 공유채널을 통해 전송할 패킷 데이터를 수신하고, 상기 이동단말로 상기 제2기지국을 통하여 상기 데이터를 상기 전용채널 상으로 전송하고 상기 하향 공유채널(DSCH) 상으로 전송될 상기 패킷 데이터를 스케줄링하고, 상기 하향 공유채널 상으로 전송할 패킷 데이터의 전송형식을 나타내는 전송형식 조합비트(TFCI)정보와, 상기 전용채널 상으로 전송하는 상기 데이터의 전송형식을 나타내는 전송형식 조합비트 정보를 상기 제2기지국으로 전송하는 제2기지국 제어기를 포함하는 이동통신시스템에서 논리 스플리트 모드로 운용하기 위한 신호 전송 방법에 있어서, 상기 패킷 데이터의 수신에 응답하여 상기 이동단말에 대한 TFCI 정보를 포함하는 스케줄링 정보를 상기 제2기지국 제어기로부터 상기 제1기지국 제어기로 전송하는 과정과, 상기 제1기지국 제어기에 의한 상기 스케줄링 정보의 수신 후, 상기 패킷 데이터의 TFCI 정보를 상기 제1, 2기지국으로 알려주는 과정으로 이루어짐을 특징으로 한다.

상기 다른 목적을 달성하기 위해서 본 발명은; 이동단말과, 상기 이동단말로 전용채널(DCH) 상의 데이터를 전송하기 위한 제1기지국과, 상기 제1기지국으로 상기 데이터를 제공하는 제1기지국 제어기와, 상기 제1기지국과 인접한 제2기지국과, 상기 제1기지국 제어기로부터의 상기 데이터와 하향 공유채널을 통해 전송할 패킷 데이터를 수신하고, 상기 이동단말로 상기 제2기지국을 통하여 상기 데이터를 상기 전용채널 상으로 전송하고 상기 하향 공유채널(DSCH) 상으로 전송될 상기 패킷 데이터를 스케줄링하고, 상기 하향 공유채널 상으로 전송할 패킷 데이터의 전송형식을 나타내는 전송형식 조합비트(TFCI)정보와, 상기 전용채널 상으로 전송하는 상기 데이터의 전송형식을 나타내는 전송형식 조합비트 정보를 상기 제2기지국으로 전송하는 제2기지국 제어기를 포함하는 이동통신시스템에서 논리 스플리트 모드로 운용하기 위한 신호 전송 장치에 있어서, 상기 패킷 데이터의 수신에 응답하여 상기 수신된 패킷데이터에 대한 TFCI 정보를 포함하는 스케줄링 정보를 상기 제1기지국 제어기로 전송하고 상기 수신된 패킷 데이터를 소정 시간에 상기 제1, 2기지국으로 전송하는 상기 제2기지국 제어기와, 상기 제1기지국 제어기에 의한 상기 스케줄링 정보의 수신 후, 상기 패킷 데이터의 TFCI 정보를 상기 제1, 2기지국으로 알려주는 상기 제1기지국 제어기로 이루어짐을 특징으로 한다.

도 1은 일반적인 비동기 이동통신시스템에서 Hard split 방법에 따른 (15,5) coding 부호기를 구비하는 송신기 구조를 나타내는 도면

도 2는 일반적인 비동기 이동통신시스템에서 Hard split 방법을 위한 기지국 및 기지국 제어기들간의 신호메시지 및 데이터 전송을 나타내는 도면

도 3은 일반적인 비동기 이동통신시스템에서 Logical split 방법을 위한 기지국 및 기지국 제어기들 간의 신호메시지 및 데이터 전송을 나타내는 도면

도 4는 DSCH용 TFCI와 DCH용 TFCI정보 비트를 수신하여 각각 서로 다른 부호화 방법으로 부호화하여 전송하는 본 발명의 도면

도 5는. 본 발명의 도4의 부호기를 나타내는 도면

도 6은 본 발명의 부호화 방법으로 부호화된 부호화 심볼을 수신하여 복호화하는 수신기를 나타내는 도면

도 7은 본 발명의 수신기에 사용되는 복호기를 나타내는 도면

도 8은 다운링크 DCH의 신호 전송 포맷을 나타내는 도면

도 9는 서로 다른 방법으로 코딩된 부호화 심볼을 멀티플레싱 하는 방법을나타내는 도면

도10은 SRNC 와 DRNC가 동일하지 않는 경우 상기 Logical split 방법을 위한 기지국간의 신호메시지 및 데이터 전송을 나타내는 본 발명의 도면

도11은 본 발명의 DRNC의 동작과정을 나타내는 도면

도12는 SRNC의 동작과정을 나타내는 도면

도13은 상기 도 8의 DRNC로부터 SRNC로 전송되는 정보를 담고 있는 제어 프레임의 구조의 한 예를 보여 주는 도면

이하 본 발명의 일 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

한편, 본 발명의 실시 예는 본 발명의 주된 내용을 구체화하기 위하여 필요한 것이며, 본 발명의 내용을 제한하지는 않는다. 또한, 본 발명의 실시 예를 설명함에 있어 앞에서 설명한 구성요소와 동일한 동작을 하는 다른 도면의 구성요소는 이전과 동일한 도면 참조번호를 사용하고 있음에 주의하여야 할 것이다.

본 발명은 hard split 방법의 경우 DSCH를 위한 정보비트와 DCH를 위한 정보비트의 수가 총 10bit 중에서 1:9 또는 2:8 또는 3:7 또는 4:6 또는 5:5 또는 6:4 또는 7:3 또는 8:2 또는 9:1 등으로 나누어 정보를 나타낸 후 각각에 대하여 코딩(coding)을 적용할 수 있도록 하는 장치 및 방법을 제공함에 있다.

먼저 물리계층에서 한 프레임에는 30개의 TFCI 부호 심볼이 전송되는데 이는 부호율이 1/3이다. 상기 TFCI 정보비트가 상기와 같이 일정 비로 나누어질 때, 상기의 일정 비와 같은 비율로 부호심볼의 개수를 나누어 각각의 부호율을 유지하는것이 바람직하다. 예를 들어, 10비트의 입력비트들이 1:9로 나누어질 경우, 30심볼의 출력심볼은 부호율 1/3에서 3:27로 나누어지고, 10비트의 입력비트들이 2:8로 나누어질 경우, 30심볼의 출력심볼은 6:24로 나누어지고, 10비트의 입력비트들이 3:7로 나누어질 경우, 30심볼의 출력심볼은 9:21로 나누어지고, 10비트의 입력비트들이 4:6으로 나누어질 경우, 30심볼의 출력심볼은 12:18로 나누어지는 것이 바람직하다.

따라서, 정보량의 비율이 1:9일 경우, 1비트를 입력받아 3개의 부호심볼을 출력하는 (3,1)부호와 9비트를 입력받아 27개의 부호심볼을 출력하는 (27,9)부호가 필요하고, 정보량의 비율이 2:8일 경우, 2비트를 입력받아 6개의 부호심볼을 출력하는 (6,2)부호와 8비트를 입력받아 24개의 부호심볼을 출력하는 (24,8)부호가 필요하고, 정보량의 비율이 3:7일 경우, 3비트를 입력받아 9개의 부호심볼을 출력하는 (9,3)부호와 7비트를 입력받아 21개의 부호심볼을 출력하는 (21,7)부호가 필요하고, 정보량의 비율이 4:6일 경우, 4비트를 입력받아 12개의 부호심볼을 출력하는 (12,4)부호와 6비트를 입력받아 18개의 부호심볼을 출력하는 (18,6)부호가 필요하다. 따라서, 상기 10가지의 부호기들이 성능 면에서 우수하고, 하드웨어의 복잡도를 위해서 상기의 10가지 부호기들이 한가지 구조로 동작할 수 있는 부호기가 필요하다.

통상적으로 선형 오류정정부호(Linear Error Correcting Code)의 성능을 나타내는 척도(measure)로서는 오류정정부호의 부호어(codeword)의 해밍 거리(Hamming distance) 분포가 있는데, 이는 각각의 부호어에서 0이 아닌 심볼의개수를 의미한다. 즉, 0111이 어떤 부호어라면 이 부호어에 포함된 1의 개수, 즉, 해밍거리는 3이다. 이 때, 여러 부호어의 해밍거리 값들 중 가장 작은 값을 최소거리(dmin; minimum distance)라고 칭한다. 상기 선형 오류정정부호(Linear Error Correcting Code)에 있어서 상기의 최소거리가 클수록 오류정정 성능이 우수한데, 이는 참조문헌 "The Theory of Error-Correcting Codes" - F.J.Macwilliams, N.J.A. Sloane, North-Holland에서 상세히 개시하고 있다.

또한, 하드웨어 복잡도를 위해서 상기 서로 다른 길이의 부호기를 한가지 부호기 구조로 동작시키기 위해서는 가장 큰 길이의 부호, 즉, (32,10)부호를 Shortening하는 것이 바람직하다. 그러나, 상기 Shortening방법을 사용하기 위해서는 부호심볼의 천공이 필요한데, 상기 부호를 천공함에 있어, 천공의 위치에 따라서 상기 부호의 최소거리가 달라진다. 따라서, 상기 천공된 부호가 최적의 최소거리를 가지도록 하는 천공위치를 구하는 것이 바람직하다. 예를 들어, 상기 여러개의 부호 중, (6,2)부호로써 가장 최적의 부호는 (3,2)심플렉스 부호를 2번 반복하여 사용하는 것이 최소거리관점에서 가장 바람직하다. 이 때, 상기 (3,2)심플렉스의 입력정보비트와 출력되는 (3,2)심플렉스 부호어간의 관계는 하기 <표1>과 같다.

입력정보비트	(3,2)심플렉스 부호어
00	000
01	101
10	011
11	110

따라서, 상기 (3,2)심플렉스 부호어를 2회 반복하게 되면, 입력정보비트와 출력되는 (3,2)심플렉스 부호어간의 관계는 하기 <표2>과 같다.

입력정보비트	(3,2)심플렉스의 2회 반복 부호어
00	000 000
01	101 101
10	011 011
11	110 110

그러나 상기와 같은 (3,2)심플렉스 부호어를 2회 반복한 부호어는 기존에 사용하고 있는 (16,4)Reed Muller부호를 Shortening함으로써 구현할 수 있다. Shortening방법에 대해서 예를 들어 설명하면, 먼저, (16,4)Reed Muller부호는 입력정보비트수인 4개의 길이 16인 기저부호어의 선형결합인데, 이 중 2비트만 입력이 된다고 함은 4개의 길이 16인 기저 부호어 중 2개의 기저부호어만의 선형결합을 사용하고, 나머지는 사용하지 않는 다는 것이다. 또한, 상기와 같이 기저부호어의 사용을 제한한 후, 상기 16인 길이 중 10개의 심볼들을 천공하면, 상기 (16,4)부호기를 사용하여, (6,2)부호기를 동작시킬 수 있다. 하기에 나타나는 <표3>는 상기에서 설명한 Shortening을 설명한다.

상기 <표 3>을 참조하면, 먼저 모든 (16,4)부호어는 4비트의 입력정보비트들과, 16비트의 출력정보비트들인 기저부호어(표 3의 A,B,C,D)의 선형결합이다. 이 때, 상기 (6,2)부호를 얻기 위해서는, 상기 4개의 입력정보비트의 기저부호어 중 상위 2개의 부호어만을 사용하면, 출력정보비트의 기저부호어 중 상위 4개(비트)의 부호어만 사용되고, 나머지 하위 12개의 부호어는 자동적으로 쓰이지 않게 된다. 또한 상기 출력정보비트인 부호어의 길이를 6인 부호어로 만들려면 16개의 심볼들 중 10개의 심볼을 천공하여야 하는데, 상기 <표 3>에서 (*)로 표시된 부분을 천공하고 나머지 6개의 부호심볼들을 모으면 상기 <표 2>에서 나타낸 (3,2)심플렉스의 2회 반복 부호어를 얻을 수 있다. 따라서, 하기에서는 (32,10)Sub-code of the Second order Reed Muller code를 Shortening하여, 정보량의 비가 1:9일 경우에 사용되어지는 ( 3,1)최적부호와 (27,9)최적부호를 만드는 부호기의 구조와, 정보량의 비가 2:8일 경우에 사용되어지는 ( 6,2)최적부호와 (24,8)최적부호를 만드는 부호기의 구조와, 정보량의 비가 3:7일 경우에 사용되어지는 ( 9,3)최적부호와 (21,7)최적부호를 만드는 부호기의 구조와, 정보량의 비가 4:6일 경우에 사용되어지는 (12,4)최적부호와 (18,6)최적부호를 만드는 부호기의 구조와, 정보량의 비가 5:5일 경우에 사용되어지는 (15,5)최적부호와 (15,5)최적부호를 만드는 부호기의 구조에 대해서 실시 예를 통해서 설명되어질 것이다.

하기에 나타날 실시 예는 hard split 방법에서 hard split 방법의 경우 각각 5bit로 구성되는 정보량을 Logical의 경우와 같이 10bit를 1:9 또는 2:8 또는 3:7 또는 4:6 또는 5:5 또는 6:4 또는 7:3 또는 8:2 또는 9:1 등으로 나누어 정보를 나타낸 후 각각에 대하여 coding을 적용할 수 있도록 하는 장치 및 방법을 나타낸다.

실 시 예

도 4는 상기 실시 예에 따른 송신기의 구조를 도시한다. 도 4를 참조하면, 상기 정보량의 비에 따른 배분되어진 DSCH용 TFCI비트와 DCH용 TFCI비트가 부호기 400과 405에 각각 입력된다. 여기서 상기 DSCH용 TFCI비트는 TFCI(field 1) 또는 제1TFCI가 될 수 있으며, DCH용 TFCI비트는 TFCI(field2) 또는 제2TFCI비트가 된다. 상기 DSCH용 TFCI비트는 제1TFCI비트 발생기450에서 발생되며, DCH용 TFCI비트는 제2TFCI비트 발생기 455에 발생된다. 그리고 상기 제1 및 제2TFCI비트는 정보량의 비에 따라 상기한 바와 같이 각각 다른 비율을 갖는다. 또한 상기 정보량의 비에 따른 부호어의 길이 설정 값인 부호길이 정보를 나타내는 길이 제어신호가 부호기 400과 부호기 405에 입력된다. 상기 부호길이 정보는 부호길이정보 발생기460에서 발생되며, 이때 상기 부호길이 정보는 상기 제1TFCI 및 제2TFCI비트의 길이에따라 가변되는 값을 갖는다.

이 때, 정보량의 비가 6:4일 경우, 상기 6비트의 DSCH용 TFCI비트가 부호기 400에 입력됨과 동시에 부호기 400은 6비트의 입력을 받아 18심볼의 부호어를 출력하는 (18,6)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 (18,6)부호기로 동작한 후 18심볼의 부호화 심볼들을 출력하고, 상기 4비트의 DCH용 TFCI비트가 부호기 400에 입력됨과 동시에 부호기 400은 4비트의 입력을 받아 12심볼의 부호어를 출력하는 (12,4)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 (12,4)부호기로 동작한 후 12심볼의 부호화 심볼들을 출력하게 된다. 또한, 정보량의 비가 7:3일 경우, 상기 7비트의 DSCH용 TFCI비트가 부호기 400에 입력됨과 동시에 부호기 400은 7비트의 입력을 받아 21심볼의 부호어를 출력하는 (21,7)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 (21,7)부호기로 동작한 후 21심볼의 부호화 심볼들을 출력하고, 상기 3비트의 DCH용 TFCI비트가 부호기 400에 입력됨과 동시에 부호기 400은 3비트의 입력을 받아 9심볼의 부호어를 출력하는 (9,3)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 (9,3)부호기로 동작한 후 9심볼의 부호화 심볼들을 출력하게 된다. 또한, 정보량의 비가 8:2일 경우, 상기 8비트의 DSCH용 TFCI비트가 부호기 400에 입력됨과 동시에 부호기 400은 8비트의 입력을 받아 24심볼의 부호어를 출력하는 (24,8)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 (24,8)부호기로 동작한 후 18심볼의 부호화 심볼들을 출력하고, 상기 2비트의 DCH용 TFCI비트가 부호기 400에 입력됨과 동시에 부호기 400은 2비트의 입력을 받아 6심볼의 부호어를 출력하는 (6,2)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 (6,2)부호기로 동작한 후 6심볼의 부호화 심볼들을 출력하게 된다. 또한, 정보량의 비가 9:1일 경우, 상기 9비트의 DSCH용 TFCI비트가 부호기 400에 입력됨과 동시에 부호기 400은 9비트의 입력을 받아 27심볼의 부호어를 출력하는 (27,9)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 (27,9)부호기로 동작한 후 27심볼의 부호화 심볼들을 출력하고, 상기 1비트의 DCH용 TFCI비트가 부호기 400에 입력됨과 동시에 부호기 400은 1비트의 입력을 받아 3심볼의 부호어를 출력하는 (3,1)부호기로 동작하도록 하는 길이 제어신호를 입력받아서 (3,1)부호기로 동작한 후 3심볼의 부호화 심볼들을 출력하게 된다.

도 5는 상기 부호기 400과 부호기 405의 구조를 나타낸다. 도 5를 참조하여 각각의 정보량의 비에 따라서 설명한다.

먼저 정보량의 비가 1:9 의 경우를 살펴본다.

정보량의 비가 1:9인 경우에 부호기 400의 경우 (3,1)부호기로 동작하고, 부호기 405는 (27,9)부호기로 동작하게 된다. 따라서, 부호기 400의 동작과 부호기 405의 동작을 각각 살펴보면 다음과 같다.

먼저 상기 부호기 400의 동작을 살펴본다.

1비트의 입력비트가 부호기 400에 입력되면, 상기 입력비트는 a0으로 하고, 나머지, a1,a2,a3,a4,a5,a6,a7,a8,a9는 0으로 채운다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하면, 상기 승산기 510은 심볼단위로 상기 부호어와 입력비트 a0을 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500은 그 외의 기저부호어 W2, W4, W8, W16을 생성하여 각각 승산기 512, 514, 516, 518로 출력하고, all 1 부호생성기 502는 전부 1인 기저부호어를 생성하여 승산기 520으로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력한다. 하지만, 상기 승산기 512, 514, 516, 518, 520, 522, 524, 526, 528 각각에 입력되어진 상기 입력비트 a1,a2,a3,a4,a5,a6,a7,a8,a9가 0이기 때문에, 상기 승산기 512, 514, 516, 518, 520, 522, 524, 526, 528은 0(신호 없음)을 출력하기 때문에 상기 승산기들이 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510로부터의 출력값이 그대로 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 길이 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼 중, 1, 3, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29,30, 31번째 부호심볼을 천공하여 32부호심볼 중 29심볼이 천공되고, 3개의 부호화 심볼을 출력한다.

두 번째로 부호기 405의 동작을 살펴본다.

9비트의 입력비트가 부호기 400에 입력되면, 상기 입력비트들은 각각 a0, a2, a3, a4, a5, a6, a7, a8로 하고, 나머지, a9는 0으로 채운다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하고, 기저부호어W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하고, 기저부호어W4 = 00011110000111100011110000111100을 생성하여 승산기 514로 출력하고, 기저부호어W8 = 00000001111111100000001111111100을 생성하여 승산기 516으로 출력하고, 기저부호어W16 = 00000000000000011111111111111101을 생성하여 승산기 518로 출력하면, 상기 승산기 510은 심볼단위로 상기 기저부호어 W1과 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512는 심볼단위로 상기 기저부호어 W2와 입력비트 a1을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514는 심볼단위로 상기 기저부호어 W4와 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼단위로 상기 기저부호어 W8과 입력비트 a3을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 또한, all 1 부호생성기 502는 전부 1인 길이 32인 기저부호어를 생성하여 승산기 520으로 출력하면, 상기 승산기 520은 심볼단위로 상기 기저부호어 all 1 부호어와 입력비트 a5를 승산하여 배타적가산기 540으로 출력한다. 또한, 마스크 생성기 540은 기저부호어M1 = 0101 0000 1100 0111 1100 0001 1101 1101을 생성하여 승산기 522로 출력하고, 기저부호어M2 = 0000 0011 1001 1011 1011 0111 0001 1100을 생성하여 승산기 524로 출력하고, 기저부호어M4 = 0001 0101 1111 0010 0110 1100 1010 1100을 생성하여 승산기 526으로 출력하면, 상기 승산기 522는 심볼단위로 상기 기저부호어 M1과 입력비트 a6을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 524는 심볼단위로 상기 기저부호어 M2와 입력비트 a7을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 526은 심볼단위로 상기 기저부호어 M4와 입력비트 a8을 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 그 외의 기저부호어 M8을 생성하여 각각 승산기 528로 출력하지만, 상기 승산기 528에 입력되어진 상기 입력비트 a9가 0이기 때문에, 상기 승산기 528은 0(신호 없음)을 출력하기 때문에 상기 승산기가 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 528로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510,512,514,516,518,520,522,524,526으로부터의 출력값을 배타적 가산한 결과만이 출력된다. 그러면, 상기 배타적가산기 540으로부터 출력된 32개의 심볼은 천공기560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼 중, 0, 2, 8,19,20번째 부호심볼을 천공하여 32부호심볼 중 5심볼이 천공된 27개의 부호화 심볼을 출력한다.

두 번째로 정보량의 비가 2:8인 경우의 동작을 살펴본다.

정보량의 비가 2:8인 경우에 부호기 400의 경우 (6,2)부호기로 동작하고, 부호기 405는 (24,8)부호기로 동작하게 된다. 따라서, 부호기 400의 동작과 부호기 405의 동작을 각각 살펴보면 다음과 같다.

먼저 부호기 400의 동작을 살펴본다.

2비트의 입력비트가 부호기 400에 입력되면, 상기 입력비트는 a0,a1로 하고, 나머지, a2, a3, a4, a5, a6, a7, a8, a9는 0으로 채운다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하면, 상기 승산기 510은 심볼단위로 상기 부호어와 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하면, 상기 승산기 512는 심볼단위로 상기 부호어와 입력비트 a1을 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500은 그 외의 기저부호어 W4, W8, W16을 생성하여 각각 승산기 514, 516, 518로 출력하고, all 1 부호생성기 502는 전부 1인 기저부호어를 생성하여 승산기 520으로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 514, 516, 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a2,a3,a4,a5,a6,a7,a8,a9가 0(신호 없음)이기 때문에, 상기 승산기 514, 516, 518, 520, 522, 524, 526, 528은 0을 출력하기 때문에 상기 승산기들이 배타적 가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적 가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510과 승산기512로부터의 출력값의 배타적 가산값만이 출력된다. 그러면 상기 배타적 가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼 중, 3, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31번째 부호심볼을 천공하여 32부호심볼 중 26심볼이 천공된 6개의 부호화 심볼들(0, 1, 2, 4, 5, 6번째 부호화 심볼들)을 출력한다.

다음으로 부호기 405의 동작을 살펴본다.

8비트의 입력비트가 부호기 400에 입력되면, 상기 입력비트들은 각각 a0, a2, a3, a4, a5, a6, a7로 하고, 나머지, a8, a9는 0으로 채운다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하고, 기저부호어W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하고, 기저부호어W4 = 00011110000111100011110000111100을 생성하여 승산기 514로 출력하고, 기저부호어W8 = 00000001111111100000001111111100을 생성하여 승산기 516으로 출력하고, 기저부호어W16 = 00000000000000011111111111111101을 생성하여 승산기 518로 출력하면, 상기 승산기 510은 심볼단위로 상기 기저부호어 W1과 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512는 심볼단위로 상기 기저부호어 W2와 입력비트 a1을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514는 심볼단위로 상기 기저부호어 W4와 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼단위로 상기 기저부호어 W8과 입력비트 a3을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 또한, all 1 부호생성기 502는 전부 1인 길이 32인 기저부호어를 생성하여 승산기 520으로 출력하면, 상기 승산기 520은 심볼단위로 상기 기저부호어 all 1 부호어와 입력비트 a5를 승산하여 배타적가산기 540으로 출력한다. 또한, 마스크 생성기 540은 기저부호어M1 = 0101 0000 1100 0111 1100 0001 1101 1101을 생성하여 승산기 522로 출력하고, 기저부호어M2 = 0000 0011 1001 1011 1011 0111 0001 1100을 생성하여 승산기 524로 출력하면, 상기 승산기 522는 심볼단위로 상기 기저부호어 M1과 입력비트 a6을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 524는 심볼단위로 상기 기저부호어 M2와 입력비트 a7을 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 그 외의 기저부호어 M4, M8을 생성하여 각각 승산기 528로 출력하지만, 상기 승산기 526, 528에 각각 입력되어진 상기 입력비트 a8, a9가 0(신호 없음)이기 때문에, 상기 승산기 526, 528은 0을 출력하기 때문에 상기 승산기가 배타적가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적가산기 540이 승산기 526, 528로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510,512,514,516,518,520,522,524로부터의 출력값을 배타적 가산한 결과만이 출력된다. 그러면, 상기 배타적가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼 중, 1, 7, 13, 15, 20, 25, 30, 31번째 부호심볼을 천공하여 32부호심볼 중 8심볼이 천공된 24개의 부호화 심볼을 출력한다.

세 번째로 정보량의 비가 3:7 의 경우의 동작을 살펴본다.

정보량의 비가 3:7인 경우에 부호기 400의 경우 (9,3)부호기로 동작하고, 부호기 405는 (21,7)부호기로 동작하게 된다. 따라서, 부호기 400의 동작과 부호기 405의 동작을 각각 살펴보면 다음과 같다.

먼저 부호기 400의 동작을 살펴본다.

3비트의 입력비트가 부호기 400에 입력되면, 상기 입력비트는 a0,a1,a2로 하고, 나머지, a3, a4, a5, a6, a7, a8, a9는 0으로 채운다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하면, 상기 승산기 510은 심볼단위로 상기 부호어와 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하면, 상기 승산기 512는 심볼단위로 상기 부호어와 입력비트 a1을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 승산기 514로 출력하면, 상기 승산기 514는 심볼단위로 상기 부호어와 입력비트 a2를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500은 그 외의 기저부호어 W8, W16을 생성하여 각각 승산기 516, 518로 출력하고, all 1 부호생성기 502는 전부 1인 기저부호어를 생성하여 승산기 520으로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 516, 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a2,a3,a4,a5,a6,a7,a8,a9가 0(신호 없음)이기 때문에, 상기 승산기들이 배타적가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510, 승산기512와 승산기514로부터의 출력값의 배타적 가산값만이 출력된다. 그러면 상기 배타적가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼 중, 7, 8, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31번째 부호심볼을 천공하여 32부호심볼 중 23심볼이 천공된 9개의 부호화 심볼을 출력한다.

다음으로 부호기 405의 동작을 살펴본다.

7비트의 입력비트가 부호기 400에 입력되면, 상기 입력비트들은 각각 a0, a2, a3, a4, a5, a6으로 하고, 나머지, a7, a8, a9는 0으로 채운다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하고, 기저부호어W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하고, 기저부호어W4 = 00011110000111100011110000111100을 생성하여 승산기 514로 출력하고, 기저부호어W8 = 00000001111111100000001111111100을 생성하여 승산기 516으로 출력하고, 기저부호어W16 = 00000000000000011111111111111101을 생성하여 승산기 518로 출력하면, 상기 승산기 510은 심볼단위로 상기 기저부호어 W1과 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512는 심볼단위로 상기 기저부호어 W2와 입력비트 a1을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514는 심볼단위로 상기 기저부호어 W4와 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼단위로 상기 기저부호어 W8과 입력비트 a3을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 또한, all 1 부호생성기 502는 전부 1인 길이 32인 기저부호어를 생성하여 승산기 520으로 출력하면, 상기 승산기 520은 심볼단위로 상기 기저부호어 all 1 부호어와 입력비트 a5를 승산하여 배타적가산기 540으로 출력한다. 또한, 마스크 생성기 540은 기저부호어M1 = 0101 0000 1100 0111 1100 0001 1101 1101을 생성하여 승산기 522로 출력하면, 상기 승산기 522는 심볼단위로 상기 기저부호어 M1과 입력비트 a6을 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 그 외의 기저부호어 M2, M4, M8을 생성하여 각각 승산기 524, 526, 528로 출력하지만, 상기 승산기 524, 526, 528에 각각 입력되어진 상기 입력비트 a7, a8, a9가 0(신호 없음)이기 때문에, 상기 승산기 524, 526, 528은 0을 출력하기 때문에 상기 승산기가 배타적가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528으로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510, 512, 514, 516, 518, 520, 522로부터의 출력값을 배타적 가산한 결과만이 출력된다. 그러면, 상기 배타적가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼 중, 0, 1, 2, 3, 4, 5, 7, 12, 18, 21, 24번째 부호심볼을 천공하여 32부호심볼 중 11심볼이 천공된 21개의 부호화 심볼을 출력한다.

네 번째로 정보량의 비가 4:6 의 경우의 동작을 살펴본다.

정보량의 비가 4:6인 경우에 부호기 400의 경우 (12,3)부호기로 동작하고, 부호기 405는 (18,6)부호기로 동작하게 된다. 따라서, 부호기 400의 동작과 부호기 405의 동작을 각각 살펴보면 다음과 같다.

먼저 부호기 400의 동작을 살펴본다.

4비트의 입력비트가 부호기 400에 입력되면, 상기 입력비트는 a0,a1,a2,a3으로 하고, 나머지 a4, a5, a6, a7, a8, a9는 0으로 채운다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하면, 상기 승산기 510은 심볼단위로 상기 부호어와 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하면, 상기 승산기 512는 심볼단위로 상기 부호어와 입력비트 a1을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 승산기 514로 출력하면, 상기 승산기 514는 심볼단위로 상기 부호어와 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W8 = 0000000111111110000000 1111111100을 생성하여 승산기 516으로 출력하면, 상기 승산기 514는 심볼단위로 상기 부호어와 입력비트 a3을 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 월시부호 생성기 500은 그 외의 기저부호어 W16을 생성하여 각각 승산기 518로 출력하고, all 1 부호생성기 502는 전부 1인 기저부호어를 생성하여 승산기 520으로 출력하고, 마스크 생성기 504는 그 외의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 518, 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a4,a5,a6,a7,a8,a9가 0(신호 없음)이기때문에, 상기 승산기들이 배타적가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기510, 승산기512, 승산기514와 승산기516으로부터의 출력값의 배타적 가산값만이 출력된다. 그러면 상기 배타적가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼 중, 0, 1, 2, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31번째 부호심볼을 천공하여 32부호심볼 중 20심볼이 천공된 12개의 부호화 심볼을 출력한다.

다음으로 부호기 405의 동작을 살펴본다.

6비트의 입력비트가 부호기 400에 입력되면, 상기 입력비트들은 각각 a0, a1, a2, a3, a4, a5로 하고, 나머지a6, a7, a8, a9는 0으로 채운다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 500은 기저부호어W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하고, 기저부호어W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하고, 기저부호어W4 = 00011110000111100011110000111100을 생성하여 승산기 514로 출력하고, 기저부호어W8 = 00000001111111100000001111111100을 생성하여 승산기 516으로 출력하고, 기저부호어W16 = 00000000000000011111111111111101을 생성하여 승산기 518로 출력하면, 상기 승산기 510은 심볼단위로 상기 기저부호어 W1과 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512는 심볼단위로 상기 기저부호어 W2와 입력비트 a1을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514는 심볼단위로 상기 기저부호어 W4와 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼단위로 상기 기저부호어 W8과 입력비트 a3을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 또한, all 1 부호생성기 502는 전부 1인 길이 32인 기저부호어를 생성하여 승산기 520으로 출력하면, 상기 승산기 520은 심볼단위로 상기 기저부호어 all 1 부호어와 입력비트 a5를 승산하여 배타적가산기 540으로 출력한다. 그리고, 상기 마스크 생성기 504는 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 522, 524, 526, 528에 각각 입력되어진 상기 입력비트 a6, a7, a8, a9가 0(신호 없음)이기 때문에, 상기 승산기 522, 524, 526, 528은 0을 출력하기 때문에 상기 승산기가 배타적가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528으로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기승산기 510, 512, 514, 516, 518, 520, 522로부터의 출력값을 배타적 가산한 결과만이 출력된다. 그러면, 상기 배타적가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면 이와 동시에 부호길이정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 500에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼 중, 0, 7, 9, 11, 16, 19, 24, 25, 26, 27, 28, 29, 30, 31번째 부호심볼을 천공하여 32부호심볼 중 14심볼이 천공된 18개의 부호화 심볼을 출력한다.

다섯 번째로 정보량의 비가 5:5의 경우의 동작을 살펴본다.

정보량의 비가 5:5인 경우에 부호기 400과 405는 똑같이 (15,3)부호기로 동작하게 된다. 따라서, 상기 (15,5)부호기 400과 405의 동작을 살펴보면 다음과 같다.

5비트의 입력비트가 부호기 400에 입력되면, 상기 입력비트는 a0, a1, a2, a3, a4로 하고, 나머지 a5, a6, a7, a8, a9는 0으로 채운다. 그러면 상기, 입력비트 a0은 승산기 510으로, 입력비트 a1은 승산기 512로, 입력비트 a2는 승산기 514로, 입력비트 a3은 승산기 516으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면 이와 동시에 월시 부호 생성기 5000은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하면, 상기 승산기 510은 심볼단위로 상기 부호어와 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하면, 상기 승산기 512는 심볼단위로 상기 부호어와 입력비트 a1을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 승산기 514로 출력하면, 상기 승산기 514는 심볼단위로 상기 부호어와 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W8 = 00000001111111100000001111111100을 생성하여 승산기 516으로 출력하면, 상기 승산기 516은 심볼단위로 상기 부호어와 입력비트 a3을 승산하여 배타적가산기 540으로 출력하고, 기저부호어 W16 = 00000000000000011111111111111101을 생성하여 승산기 518로 출력하면, 상기 승산기 518은 심볼단위로 상기 부호어와 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다. 그리고 상기 all 1 부호생성기 502는 전부 1인 기저부호어를 생성하여 승산기 520으로 출력하고, 마스크 생성기 504는 그 위의 기저부호어 M1, M2, M4, M8을 생성하여 각각 승산기 522, 524, 526, 528로 출력하지만, 상기 승산기 520, 522, 524, 526, 528에 입력되어진 상기 입력비트 a5, a6, a7, a8, a9가 0(신호 없음)이기 때문에, 상기 승산기들이 배타적가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510, 승산기 512, 승산기 514, 승산기 516과 승산기 518로부터의 출력값의 배타적 가산값만이 출력된다. 그러면, 상기 배타적가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 그러면, 이와 동시에부호길이 정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력하고, 그러면, 상기 천공기 560은 상기 제어기 550에 상기 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼 중, 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 30, 31번째 부호심볼을 천공하여 32부호심볼 중 17심볼이 천공된 15개의 부호화 심볼을 출력한다.

상기 제1실시 예에서 나타난 (21, 7)부호기에 있어서 7비트의 입력비트들을 차례대로, a0, a1,a2,a3,a4,a5,a6으로 읽혀져 입력되므로 자연스럽지만, 상기와 같은 방법으로 되어지면, 선형블럭부호 관점에서는 최소거리가 7로, 최적부호의 최소거리인 8이 되지 않는다. 따라서, 상기와 같은 (21, 7)부호기에 있어서, 입력비트들에 대한 약간의 조정을 하면, 최소거리가 8인 최적부호로 만들 수 있다. 따라서, 하기에 나타날 제2실시 예에서는 상기와 같은 최적의 (21, 7) 부호를 생성하는 방법을 도시하기로 한다. 상기 제2실시 예에서는 (21, 7)부호기와 복호기의 동작만이 달라질 뿐, 그 외의 하드웨어의 동작이 상기 제1실시 예와 똑같기 때문에, (21, 7)부호기와 복호기 동작 설명만을 한다.

제2실시 예

상기 제2실시 예에서 상기 도4의 부호기 405가 (21, 7) 부호로 동작될 때, 도5를 참조하여 부호기의 동작을 설명한다.

7비트의 입력비트가 부호기 400에 입력되면, 상기 입력비트들은 각각 a0,a1,a2,a3,a4,a6,a7로 하고, 나머지 a5,a8,a9는 0으로 채운다. 그러면 상기 입력비트 a0은 승산기 510으로, 입력비트 a4는 승산기 518로, 입력비트 a5는 승산기 520으로, 입력비트 a6은 승산기 522로, 입력비트 a7은 승산기 524로, 입력비트 a8은 승산기 526으로, 입력비트 a9는 승산기 528로 입력된다. 그러면, 이와 동시에 월시부호 생성기 5000은 기저부호어 W1 = 10101010101010110101010101010100을 생성하여 승산기 510으로 출력하고, 기저부호어 W2 = 01100110011001101100110011001100을 생성하여 승산기 512로 출력하고, 기저부호어 W4 = 00011110000111100011110000111100을 생성하여 승산기 514로 출력하고, 기저부호어 W8 = 00000001111111100000001111111100을 생성하여 승산기 516으로 출력하고, 기저부호어 W16 = 00000000000000011111111111111101을 생성하여 승산기 518로 출력하면, 상기 승산기 510은 심볼단위로 상기 기저부호어 W1과 입력비트 a0을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 512는 심볼단위로 상기 기저부호어 W2와 입력비트 a1을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 514는 심볼단위로 상기 기저부호어 W4와 입력비트 a2를 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 516은 심볼단위로 상기 기저부호어 W8과 입력비트 a3을 승산하여 배타적가산기 540으로 출력하고, 상기 승산기 518은 심볼단위로 상기 기저부호어 W16과 입력비트 a4를 승산하여 배타적가산기 540으로 출력한다.

또한, 마스크 생성기 540은 기저부호어 M1 = 0101 0000 1100 0111 1100 0001 1101 1101을 생성하여 승산기 522로 출력하면, 상기 승산기 5222는 심볼단위로 상기 기저부호어 M1과 입력비트 a6을 승산하여 배타적가산기 540으로 출력하고, 마스크 생성기 540은 기저부호어 M2 = 0000 0011 1001 1011 1011 0111 0001 1100을 생성하여 승산기 524로 출력하면, 상기 승산기 524는 심볼단위로 상기 기저부호어 M2와 입력비트 a7을 승산하여 배타적가산기 540으로 출력한다. 그리고, all 1 부호생성기 502는 전부 1인 기저부호어를 생성하여 승산기 520으로 출력하고, 마스크 생성기 504는 그 위의 기저부호어 M2, M4, M8을 생성하여 각각 승산기 520, 526, 528로 출력하지만, 상기 승산기 520, 526, 528에 각각 입력되어진 상기 입력비트 a5, a8, a9가 0(신호 없음)이기 때문에, 상기 승산기 520, 526, 528은 0을 출력하기 때문에 상기 승산기가 배타적가산기 540에 출력하여도 영향을 주지 못한다. 즉, 상기 배타적가산기 540이 승산기 510, 512, 514, 516, 518, 520, 522, 524, 526, 528로부터의 출력값들을 모두 배타적 가산하여 출력하여도, 상기 승산기 510, 512, 514, 516, 518, 522, 524로부터의 출력값을 배타적 가산한 결과만이 출력된다. 그러므로 상기 배타적가산기 540으로부터 출력된 32개의 심볼은 천공기 560으로 입력된다. 이와 동시에 부호길이 정보가 제어기 550에 입력되면 제어기 550은 부호길이에 해당하는 천공위치에 대한 제어신호를 천공기 560에 출력한다. 상기 제어기 550으로부터 제어신호를 입력받은 상기 천공기 560은 상기 제어기 550에서 출력된 제어신호에 따라 상기 입력된 0번째부터 31번째까지의 총 32개의 부호심볼 중, 0, 2, 6, 7, 9, 10, 12, 14, 15, 29, 30번째 부호심볼을 천공하여 32부호심볼 중 11심볼이 천공된 21개의 부호화 심볼을 출력한다.

상기 제2실시 예에서 상기 도6의 복호기 605가 (21, 7)부호에 대해서 동작될 때, 도 7을 참조하여 부호기의 동작을 설명한다.

도 7을 참조하여 설명하면, 상기 수신 심볼이 복호기에 입력되어지면, 상기수신심볼은 0삽입기 700에 입력되어지고, 이와 동시에 부호길이 정보가 제어기 770에 입력되어진다. 상기 제어기 770은 상기 수신 심볼의 부호길이에 따른 천공위치(0, 2, 6, 7, 9, 10, 12, 14, 15, 29, 30)를 저장하고 있다가 이에 대한 제어정보를 0삽입기 700에 출력한다. 예를 들어 부호율이 (21, 7)이면, 상기 제어부 770은 11개의 천공위치에 대한 정보를 출력한다. 상기 천공위치는 상기 부호기 설명에서 제시한 바와 같다. 그러면 상기, 0삽입기 7000은 상기 천공위치에 대한 제어정보에 따라서 천공위치에 0을 삽입하여 길이 32인 심볼열을 출력한다. 그러면, 상기 심볼열은 역하다마드 변환기 720과 승산기 701 내지 715에 각각 입력되어진다. 상기 승산기 701 내지 715로 입력되어진 신호들은 마스크 생성기 710에서 상기 기저 마스크 함수 M1, M2, M3, M4, M8로부터 생성된 마스크 함수들 M1 내지 M15와 승산되어진 후 출력된다. 상기 승산기 701 내지 715로부터 출력되어진 심볼들은 스위치 752 내지 765로 각각 출력된다. (21, 7)부호기의 경우는 2개의 기저 마스크 함수들(M1,M2)만 쓰기 때문에, 두 개의 스위치들(751, 752)만 연결된다. 그러면, 상기 네 개의 역하다마드 변환기들(720, 721, 722, 723, 724)은 입력된 32개의 심볼들을 역하다마드 변환(Inverse Fast Hadamard Transform, 이하 "IFHT"라 칭함)한다. 상기 IFHT는 길이 32의 월시코드들과 상기 수신된 32개의 심볼들간의 상관 값들을 획득하는 기능이다. 각 역 하다마드 변환기들 720, 721, 722, 735는 상기 가장 큰 상관 값에 대응하는 상기 월시 인덱스와 상기 수신된 심볼들과 함께 상기 가장 큰 상관 값을 출력한다.

상기 상관도 비교기 740는 상기 역 하다마드 변환기들 720, 721, 722, 735로부터 출력된 상관 값들을 비교하고, 상기 가장 큰 상관 값에 대응한 월시 인덱스를 출력한다. 이는 상기 가장 큰 상관 값에 대응한 상기 마스크 함수 인덱스(2비트)와 상기 월시 인덱스(5비트)로부터 검출된 TFCI 비트들에 의해 획득된다. 상기 부호기에서 부호화함에 있어서, 처음 5비트는 순차적으로 입력되고, 하나의 0값을 가지는 비트를 삽입한 후 나머지 2비트를 입력하였기 때문에, 상기 검출된 TFCI 비트들은 상기 마스크 함수 인덱스와 상기 월시 인덱스의 결합이다.

상기한 바와 같이 정보량의 비가 각각 9:1, 8:2, 7:3, 또는 6:4인 경우에는 위의 설명에 의하여 각각 부호기 400과 405의 동작이 이해될 수 있을 것이다.

상기와 같은 송신기에서 부호화 동작 후 부호기 400과 405로부터 출력되어지는 부호화 심볼들은 각각 멀티플렉서 410에 인가되어 시간적으로 멀티플렉싱되어지면, 30심볼의 멀티플렉싱된 신호들이 출력되어진다.

다음은 DSCH 와 DCH를 위한 코딩을 각각 실시한 후 멀티플렉서 410에서 멀티플렉싱 하는 방법에 대하여 설명한다. 상기 멀티플렉서410은 상기 부호기 400과 405에서 출력되는 부호화 심볼을 가능한 균일하게 분포되도록 멀티플렉싱하여 30 비트를 배열한다.

DCH와 DSCH를 위한 TFCI 비트를 각각 m 비트와 n 비트를 사용한 것으로 가정한다.

이때 m과 n이 가질 수 있는 값은 (m,n)=1:9 또는 2:8 또는 3:7 또는 4:6 또는 5:5 또는 6:4 또는 7:3 또는 8:2 또는 9:1 이다.

우선 m값이 n값보다 큰 경우를 고려한다.

n값이 m값보다 큰 경우에도 n과 m 값을 교환하여 하기 방법을 이용하면 DCH와 DSCH의 배열을 얻을 수 있다.

상기 서술된 코딩 방법에 의하면 DCH와 DSCH를 위한 TFCI 비트가 각각 m 비트와 n 비트인 경우 코딩 후에 생성된 비트 수는 각각 m*3 비트와 n*3 비트이다.

따라서 생성된 부호화 심볼을 전송하기 위한 위치를 선정하기 위하여 우선 DPCCH로 전송될 30비트를 10비트씩 나눈 후 각각의 10비트에 DCH를 위한 m*3 비트를 3등분한 m 비트와 DSCH를 위한 n*3 비트를 3등분한 n 비트를 배열한다.

다음은 주어진 10비트에 DCH를 위한 m 비트와 DSCH를 위한 n 비트를 배열하는 방법에 관한 실시 예이다.

L을 10비트 중 L 번째 비트를 나타내도록 하자.

다음을 정의하자.

k=0,1,2,..., n

k=0,1,2,3,..., n

상기 <수학식 1> 및 <수학식 2>에서는 x 보다 작거나 같은 정수 중 가장 큰 값을 나타내고는 x 보다 크거나 같은 정수 중 가장 작은 값을 나타낸다.

상기 수식 2 에서 F(-1)는 0으로 정의한다. 즉

F(-1)=0

상기 수식을 이용하여 DCH를 위한 m 비트와 DSCH를 위한 n 비트를 배열하는 방법을 서술하면 다음의 <수학식 3>과 같다. 10개의 L 값들 중 n 개의 다음의 L 값들에는 DSCH를 위한 비트를 순서대로 배열한다.

L = F(l-1) + G(l) + l

상기 수식에서 l 값은 다음의 범위를 갖는다.1= l <= n

l값은 n개의 DSCH를 위한 비트 중 l 번째 위치의 비트를 나타낸다. 따라서 상기 수학식 3은 l 번째 DSCH를 위한 비트들, 10개의 비트들 중 l 번째 위치에 해당하는 값을 구하는 식이다.

10개의 L 값들 중 상기 식 3에 주어진 값들 이외의 L 값들에는 DCH를 위한 m 개의 비트를 나열하면 된다. 즉 하기 <수학식 4>와 같이 표시할 수 있다.

F(l-2) + G(l-1) + l = L = F(l-1) + G(l) + l-1

각각의 경우 즉 m:n 이 9:1, 8:2, 7:3, 6:4, 5:5 인 경우 F(k) 및 G(k)를 나타내면 다음의 <표 4>와 같다.

m:n	F(k)	F(1)	F(2)	F(3)	F(4)	F(5)
	G(k)	G(1)	G(2)	G(3)	G(4)	G(5)
	DSCH의 위치	G(1)	G(2)	G(3)	G(4)	G(5)
	DSCH의 위치
5:5	1	2	3	4	5
	1	1	1	1	1
	2	4	6	8	10
6:4	1	3	4	6
	1	1	1	1
	2	4	7	9
7:3	2	4	7
	1	1	1
	2	5	8
8:2	4	8
	2	2
	3	8
9:1	9
	4
	5

도 9는 m:n=6:4인 경우에 DCH를 위한 TFCI 비트와 DSCH를 위한 TFCI 비트를 DPCCH 30비트에 대응시키는 관계를 설명하는 도면이다. 상기 <표 4>에서와 같이 m:n=6:4인 경우 DSCH의 위치는 L 값이 2, 4, 7, 9인 경우에 위치한다.

그러면, 상기 멀티플렉싱되어진 신호들은 다시 멀티플렉서 420에 인가되어 전력제어비트(TPC), 파일럿비트와 같은 기타신호와 시간적으로 멀티플렉싱되져 출력되어진다. 상기와 같은 멀티플렉싱은 도 8에 나타나 있는 바와 같이 시간적 혼합이 일어난다. 그러면, 상기 출력되어진 멀티플렉싱된 심볼들은 확산기 430으로 입력되면 이와 동시에, 확산부호가 확산부호 생성기 435로부터 확산부호가 입력되어지고, 채널구분을 위해 심볼단위로 확산부호로 채널 확산되어져 칩단위로 출력되어진다. 그러면, 상기 채널 확산되어진 신호들은 다시 스크램블러440에 입력이 되고, 이와 동시에 스크램블링 부호발생기 445로부터 스크램블링 부호가 입력되어져 상기 입력된 신호를 상기 입력되어진 스크램블링 부호로 스크램블링하여 출력되어진다.

도 6은 상기 실시 예에 따른 수신기의 구조를 도시한다.

도 6을 참조하여 설명하면, 먼저, 수신신호가 디스크램블러 640에 입력된다. 그러면, 이와 동시에 스크램블링 부호발생기645로부터 스크램블링 부호가 입력되어져 상기 입력된 수신신호를 상기 입력되어진 스크램블링 부호로 디스크램블링하여 출력한다. 그러면, 상기 출력되어진 디스크램블링되어진 심볼들은 역확산기 630으로 입력되면 이와 동시에, 확산부호가 확산부호 생성기 635로부터 확산부호가 입력되어지고, 역확산되어져 심볼단위로 출력되어진다.

그러면, 상기 역확산되어진 수신신호는 디멀티플렉서 620에 입력되어져 디멀티플렉싱되어져, 전력제어비트(TPC), 파일럿비트, 피드백 신호와 같은 기타신호와 TFCI를 분리하여 출력되면 상기 분리되어진 TFCI 부호화 심볼들은 다시 디멀티플렉서 610에 입력되어진다. 이와 동시에 상기 DSCH용 TFCI비트와 DCH용 TFCI비트의 정보량비율에 따른 부호길이에 대한 제어정보가 디멀티플렉서 610에 입력되어져 상기 비율에 따라 DSCH용 TFCI부호심볼과 DCH용 TFCI부호심볼로 분리되어져 각각의 복호기600과 복호기 605로 입력되어진다. 그러면, 동시에 상기 DSCH용 TFCI비트와 DCH용 TFCI비트의 정보량비율에 따른 부호길이에 대한 제어정보가 각각의 복호기600과 복호기 605로 입력되어져 각각에 해당하는 부호에 따른 복호과정을 거친 후 각각 DSCH용 TFCI비트와 DCH용 TFCI비트를 출력한다.

도 7은 상기 도 6의 복호기 600과 복호기 605의 구조를 나타낸다.

도 7을 참조하여 설명하면, 상기 수신 심볼이 복호기에 입력되어지면, 상기 수신심볼은 0삽입기 700에 입력되어지고, 이와 동시에 부호 길이정보가 제어기 770에 입력되어진다. 상기 제어기 770은 상기 수신 심볼의 부호길이에 따른 천공위치를 저장하고 있다가 이에 대한 제어정보를 0삽입기 700에 출력하는데, 부호율이 (3,1)이면, 29개의 천공위치에 대한 정보를, 부호율이 (6,2)이면, 26개의 천공위치에 대한 정보를, 부호율이 (9,3)이면, 23개의 천공위치에 대한 정보를, 부호율이 (12,4)이면, 20개의 천공위치에 대한 정보를, 부호율이 (18,6)이면, 14개의 천공위치에 대한 정보를, 부호율이 (21,7)이면, 11개의 천공위치에 대한 정보를, 부호율이 (24,8)이면, 8개의 천공위치에 대한 정보를, 부호율이 (27,9)이면, 5개의 천공위치에 대한 정보를 출력한다. 각각의 경우에 대하여 천공위치는 상기 부호기 설명에서 제시한 바와 같다. 그러면 상기, 0삽입기 700은 상기 천공위치에 대한 제어정보에 따라서 천공위치에 0을 삽입하여 길이 32인 심볼열을 출력한다. 그러면, 상기 심볼열은 역하다마드 변환기 720과 승산기 701 내지 715에 각각 입력되어진다. 상기 승산기 701 내지 715로 입력되어진 신호들은 마스크 생성기 710에서 상기 기저 마스크 함수 M1, M2, M3, M4, M8로부터 생성된 마스크 함수들 M1 내지 M15와 승산되어진 후 출력된다. 상기 승산기 701 내지 715로부터 출력되어진 심볼들은 스위치 751 내지 765로 각각 출력된다. 그러면 이와 동시에, 상기 제어기 770은 상기 입력되어진 부호길이 정보에 따른 마스크함수의 사용여부에 대한 제어정보를 스위치 751 내지 765로 각각 출력하는데, (3,1), (6,2), (9,3), (12,4), (18,6)부호기는 마스크 함수를 사용하지 않기 때문에, 상기 제어정보에 따라 스위치 751 내지 765는 전부 연결을 끊게 된다. 그리고, (21,7)부호기의 경우는 기저 마스크 함수를 1개만 쓰기 때문에, 스위치 751만 연결이 된다. (24,8), (27,9) 및 (30,10) 복호화의 경우 상기 스위치들은 정보 비트들의 수에 따라 사용되어지는 기저 부호어의 수에 의해서 제어된다. 그러면, 상기 역하다마드 변환기 720 내지 735 각각은 입력된 32개의 심볼들을 역하다마드 변환을 수행하여, 상기 최고 상관 값을 가지는 월시코드의 인덱스와 상기 최고 상관 값 각각을 출력한다. 상기 역하다마드 변환은 길이 32의 월시코드들과 상기 수신된 32 심볼들간의 상관 값을 획득하는 기능이다. 그러면 상기 상관도 비교기 740은 상기 역하다마드 변환기들로부터 제공되는 상관 값들을 비교한다. 이는 상기 가장 큰 상관 값에 대응한 상기 마스크 함수 인덱스(2비트)와 상기 월시 인덱스(5비트)로부터 검출된 TFCI 비트들에 의해 획득된다. 상기 복호된 TFCI 비트들은 상기 마스크 함수 인덱스와 상기 월시 인덱스의 결합이다.

상기에서는 Hard split와 관련된 구성 및 동작들에 대해 설명하였다. 이하에서는 본 발명의 목적을 달성하기 위한 방법을 도 10, 11, 12, 13을 설명한다.

도10은 상기 Logical split 방법을 위한 기지국간의 신호메시지 및 데이터 전송을 나타내는 도면이이고, 도 11은 본 발명의 실시 예에 따른 SRNC의 동작과정을 나타내는 도면이고, 도 12는 본 발명의 실시 예에 따른 DRNC의 동작과정을 나타내는 도면이며, 도13은 본 발명의 실시 예에 따른 DRNC로부터 SRNC로 전송되는 정보를 담고 있는 Control Frame의 구조의 한 예를 보여 주는 도면이다.

먼저, 도10을 참조하여 설명하면, 상기 SRNC(10)의 RLC(11)는 전송할 DSCH 데이터의 발생 시 도3의 401단계에서 SRNC(10)의 Mac-d(13)로 상기 DSCH data를 전송한다.

상기 DSCH 데이터를 수신한 SRNC(10)의 Mac-d(13)는 402단계에서 RLC(11)로부터 수신한 DSCH의 데이터를 DRNC(20)의 Mac-c(21)로 전송한다. 이 때 전송되는 데이터는 Iur상의 Frame protocol을 이용하여 전송된다.

상기 DSCH의 데이터를 수신한 DRNC(20)의 Mac-c(21)는 403단계에서 상기 DSCH 데이터의 전송 시간(스케줄링)을 결정하고, 상기 결정된 전송 시간 정보와 DSCH 데이터에 대한 TFCI를 SRNC(10)의 Mac-d(13)로 전송한다.

상기 DRNC(20)의 Mac-c(21)는 상기 403단계에서 SRNC(10)의 Mac-d(13)로 전송 시간 정보와 DSCH 데이터에 대한 TFCI를 전송 후 404단계에서 Node B의 L1(30)로 DSCH 데이터를 전송한다. 이 때 전송되는 DSCH 데이터는 403단계에서 미리 결정된 (scheduled) 전송 시간에 전송된다.

상기 전송 시간 정보 및 전송된 DSCH 데이터에 대한 TFCI를 DRNC(20)의 Mac-c(21)로부터 수신한 SRNC(10)의 Mac-d(13)는 405단계에서 상기 Node B의 L1(30)로 DSCH 데이터를 전송하는 전송시간 정보 이전에 Node B의 L1(30)로 상기 TFCI와 전송시간을 함께 전송한다. 이 때 전송되는 data는 control frame을 이용하여 전송된다.

그리고 상기 SRNC(10)의 Mac-d(13)는 406단계에서 DCH의 데이터와 DCH를 위한 TFI를 결정하여 상기 Node B의 L1(30)로 전송한다.

상기 404단계에서 전송되는 DSCH data와 405단계에서 전송되는 TFCI는 상기 403단계에서 결정된 시간과 관계를 갖는다. 즉 405단계에서 전송되는 TFCI는 404단계에서 전송되는 DSCH 데이터가 PDSCH로 전송되기 직전 Frame으로 DPCCH를 통해 UE에게 전송되어 진다.

상기 403단계, 404단계, 405단계 및 406단계에서 전송되는 데이터 및 TFCI는 Frame protocol을 이용하여 전송된다. 특히, 406단계에서 전송되는 TFCI는 Control frame을 통하여 전송된다. 즉,도 3에서 MAC-c/sh(305)에서 MAC-d(303)로 전송되는 TFCI 정보가 primitive를 이용하여 전송(203단계)되는 반면, 도 10의 DRNC(21)에서 SRNC(13)로 전송되는 TFCI 정보는 Frame Protocol을 이용하여 전송된다.

상기 404단계, 405단계 및 406단계에서 전송된 데이터 및 TFCI를 수신한 Node B의 L1(30)은 407단계에서 상기 DSCH 데이터를 PDSCH로 UE의 L1(41)에게 전송한다.

그리고 상기 Node B의 L1(30)은 UE의 L1(40)로 DPCH를 이용하여 TFCI를 전송한다. 이때 상기405단계와 406단계에서 수신한 각각의 TFCI 또는 TFI를 이용하여 하나의 TFCI를 생성하여 DPCCH를 이용하여 전송한다.

도 11은 본 발명의 실시 예에 따른 SRNC의 동작과정을 나타내는 도면이다. 이하 도11을 참조하여 설명한다.

우선 SRNC는 411단계에서 전송할 DSCH 데이터를 준비한다. 상기 전송할 DSCH 데이터가 준비되면, SRNC는 412단계로 진행하여 RLC와 Mac-d를 통해 DRNC로 DSCH 데이터를 전송한다.

상기 SRNC는 상기 412단계에서 DSCH 데이터를 DRNC로 전송 후 상기 DSCH 데이터에 대한 스케줄링 정보, 즉 전송시간 정보 및 TFCI를 413단계에서 수신한다. 이때 수신되는 정보는 Control Frame을 이용하여 수신될 수 있다.

상기 도 13에서 CFN은 Connection Frame Number로써 전송될 Frame의 번호를나타내며 이것은 DSCH가 전송될 시간에 대한 정보이다. 상기 도 8에서 TFCI(field 2)는 전송될 DSCH에 대한 TFCI 정보이다.

상기 SRNC는 도 11에서 보이고 있는 414단계에서 Node B로 해당 DSCH에 대한 전송시간과 TFCI 정보를 담은 Control Frame을 전송한다. 이 때 Control Frame은 해당 전송시간 전에 Node B에 도착해야 한다.

도 12는 DRNC의 동작과정을 나타내는 도면이다.

DRNC는 501단계에서 상기 도11의 413단계에서 상기 SRNC가 전송한 DSCH 데이터를 수신한다.

상기 DSCH 데이터가 수신되면 DRNC는 502단계에서 여러 RNC로부터 수신된 DSCH 데이터의 스케줄링을 수행한다. 즉, DRNC는 여러 RNC로부터 수신한 DSCH와 DRNC 자체에서 생성된 DSCH들을 전송할 시간들을 결정하고 또한 전송 시 사용할 Channel등을 고려한 TFI 또는 TFCI를 결정한다.

상기 502단계에서 전송 시간 및 TFI 또는 TFCI가 결정되면 DRNC는 503단계에서 상기 결정된 시간정보와 TFCI 정보를 control frame을 이용하여 SRNC에 전송한다. 이 때 전송되는 Control frame의 구조는 상기 도 8에 나타나있다.

상기 결정된 시간 정보와 TFCI 정보를 전송한 후 DRNC는 504단계로 진행하여 DSCH 데이터에 대하여 결정된 시간에 DSCH 데이터를 Node B로 전송한다.

상술한 바와 같이 본 발명의 실시 예에서는 논리 스플리트 방법의 경우 SRNC와 DRNC가 분리되어 있으면 스케줄링 정보를 DRNC의 맥(MAC)-c/sh에서 SRNC의 MAC-d로 전송할 수 있는 이점이 있다.

Claims

이동단말과, 상기 이동단말로 전용채널(DCH) 상의 데이터를 전송하기 위한 제1기지국과, 상기 제1기지국으로 상기 데이터를 제공하는 제1기지국 제어기와, 상기 제1기지국과 인접한 제2기지국과, 상기 제1기지국 제어기로부터의 상기 데이터와 하향 공유채널을 통해 전송할 패킷 데이터를 수신하고, 상기 이동단말로 상기 제2기지국을 통하여 상기 데이터를 상기 전용채널 상으로 전송하고 상기 하향 공유채널(DSCH) 상으로 전송될 상기 패킷 데이터를 스케줄링하고, 상기 하향 공유채널 상으로 전송할 패킷 데이터의 전송형식을 나타내는 전송형식 조합비트(TFCI)정보와, 상기 전용채널 상으로 전송하는 상기 데이터의 전송형식을 나타내는 전송형식 조합비트 정보를 상기 제2기지국으로 전송하는 제2기지국 제어기를 포함하는 이동통신시스템에서 논리 스플리트 모드로 운용하기 위한 신호 전송 방법에 있어서,

상기 패킷 데이터의 수신에 응답하여 상기 패킷 데이터에 대한 TFCI 정보를 포함하는 스케줄링 정보를 프레임 프로토콜을 이용하여 상기 제2기지국 제어기로부터 상기 제1기지국 제어기로 전송하는 과정과;

상기 제1기지국 제어기에 의한 상기 스케줄링 정보의 수신 후, 상기 TFCI 정보를 상기 제1기지국과 제2기지국으로 전송하는 과정과;

상기 제1, 2기지국으로 상기 제1기지국 제어기의 TFCI 정보를 전송한 후, 제2기지국 제어기로부터 상기 제1, 2기지국으로 상기 패킷 데이터를 전송하는 과정으로 이루어짐을 특징으로 하는 방법.
비동기 이동통신 시스템의 DSCH채널과 DCH채널의 TFCI를 전송하는 방법에 있어서,

DRNC가 SRNC에서 수신된 상기 DSCH 데이터의 전송시간을 결정한 후 상기 전송시간정보와 해당하는 TFCI 정보를 프레임 프로토콜을 이용하여 SRNC에 전송하는 과정과,

상기 SRNC가 수신된 상기 TFCI 정보를 노드 B로 전송하는 과정과,

상기 노드 B로 TFCI 정보를 전송한 후, 상기 DRNC의 DSCH 데이터를 상기 Node B에 전송하는 과정으로 이루어짐을 특징으로 하는 TFCI 전송 방법.
이동단말과, 상기 이동단말로 전용채널(DCH) 상의 데이터를 전송하기 위한 제1기지국과, 상기 제1기지국으로 상기 데이터를 제공하는 제1기지국 제어기와, 상기 제1기지국과 인접한 제2기지국과, 상기 제1기지국 제어기로부터의 상기 데이터와 하향 공유채널을 통해 전송할 패킷 데이터를 수신하고, 상기 이동단말로 상기 제2기지국을 통하여 상기 데이터를 상기 전용채널 상으로 전송하고 상기 하향 공유채널(DSCH) 상으로 전송될 상기 패킷 데이터를 스케줄링하고, 상기 하향 공유채널 상으로 전송할 패킷 데이터의 전송형식을 나타내는 전송형식 조합비트(TFCI)정보와, 상기 전용채널 상으로 전송하는 상기 데이터의 전송형식을 나타내는 전송형식 조합비트 정보를 상기 제2기지국으로 전송하는 제2기지국 제어기를 포함하는 이동통신시스템에서 논리 스플리트 모드로 운용하기 위한 신호 전송 장치에 있어서,

상기 패킷 데이터의 수신에 응답하여 상기 패킷 데이터에 대한 TFCI 정보를 포함하는 스케줄링 정보를 프레임 프로토콜을 이용하여 상기 제1기지국 제어기로 전송하고, 상기 제1기지국 제어기에서 수신된 TFCI 정보가 제1, 2기지국으로 전송되면 상기 수신된 패킷 데이터를 상기 제1, 2기지국으로 전송하는 제2기지국 제어기와,

상기 제2기지국 제어기로부터 상기 스케줄링 정보를 수신한 후, 상기 패킷 데이터의 TFCI 정보를 상기 제1, 2기지국으로 알려주는 제1기지국 제어기로 이루어짐을 특징으로 하는 전송형식 조합비트 전송 장치.