KR100363107B1

KR100363107B1 - 반도체메모리 장치

Info

Publication number: KR100363107B1
Application number: KR10-1998-0061959A
Authority: KR
Inventors: 장지은
Original assignee: 주식회사 하이닉스반도체
Priority date: 1998-12-30
Filing date: 1998-12-30
Publication date: 2003-02-20
Also published as: KR20000045401A; JP3799923B2; JP2000195256A; US6219292B1

Abstract

본 발명은 리프레쉬 프로그램이 가능한 반도체 메모리장치에 관한 것으로, 본 발명에 의한 반도체 메모리장치는, 외부에서 리프레쉬 명령어를 입력하는 명령어 디코더와, 연속적으로 수행될 리프레쉬 횟수를 프로그램하는 프로그램회로와, 상기 프로그램회로의 출력신호를 입력하여 미리 정해진 횟수의 내부 리프레쉬신호를 출력하는 내부 리프레쉬 명령어발생부와, 외부에서 입력된 리프레쉬 명령어와 상기 내부 리프레쉬신호를 입력하여 내부 리프레쉬 동작에 필요한 제어신호를 발생하는 제어부를 구비하여, 한 번의 외부 리프레쉬 명령어에 대하여 내부에서 미리 정해진 횟수의 리프레쉬 동작이 연속적으로 이루어지도록 하므로서, 기존의 리프레쉬 동작이 리프레쉬 사이클 수만큼의 명령어 개수가 필요했던데 반해, 버스트 리프레쉬 방식은 버스트형태에 따라 명령어 개수를 줄일 수 있고 그에 따라 리프레쉬 동작시의 전력을 줄이는 효과가 있다.

Description

반도체 메모리장치

본 발명은 반도체 메모리장치(semiconductor memory device)에 관한 것으로, 특히 리프레쉬 프로그램(refresh program)이 가능한 반도체 메모리장치에 관한 것이다.

일반적으로 다이나믹램(dynamic RAM: 이하 "DRAM"이라 함)은 데이터를 기록하는 단위 기억소자로서 축전기(capacitor)를 사용하는데, 이를 셀(cell)이라고 한다. 셀에 "1"(또는 "하이(high)")의 데이터(data)를 저장할 때는 셀에 고전위를 인가하여 가두어 두고, "0"(또는 "로우(low)")의 데이터를 저장할 경우에는 셀에 저전위를 인가하여 가두어 둠으로써 데이터를 기록한다. 그런데 셀을 구성하는 축전기는 이상적인 경우라면 축전기의 연결 단자의 전위를 변화시키지 않는 한 축적된 전하가 항상 유지되어야 하지만, 실제의 축전기는 시간이 흐르면서 저장하고 있던 전하가 누설전류(leakage current)의 형태로 유실되어 기록된 데이터가 "1"인지 "0"인지를 구분할 수 없게 되는 특성을 가진다. 따라서 데이터를 계속적으로 유지하기 위해서는 반드시 셀에 저장된 데이터를 주기적으로 감지(sensing)하여 증폭(amplify)하고, 또한 셀에 다시 저장하는 과정(restore)이 필수적으로 이루어져야 한다. 이러한 일련의 과정들을 리프레쉬(refresh)라고 한다.

DRAM의 리프레쉬 동작은 그 수행방법에 따라서 몇가지 다른 종류가 있다. 외부에서 행 주소 스트로브(row address strobe: 이하 "RAS"라 함)신호와 리프레쉬를 수행할 행 주소(row address)를 인가하여 행 주소에 의해 선택된 워드라인(word line)을 상승시켜 이 워드라인에 연결된 모든 셀들의 데이터가 감지 증폭기(sense amplifier)에 의해 증폭되어 다시 쓰여지고, 그 후에 워드라인을 하강시키는 것을 한 사이클(cycle)로 하는 리프레쉬 방법을 라스 온리 리프레쉬(RAS only refresh)라고 한다. 이 경우는 DRAM의 전체 셀을 리프레쉬하기 위해서 외부에서 모든 행 주소를 입력해야 하는 불편이 있다.

이러한 불편을 해소한 것이 오토 리프레쉬(auto-refresh, 혹은 씨비알 리프레쉬(CBR refresh: CAS before RAS refresh))이다. 이 오토 리프레쉬는 내부의 "감지-증폭-재저장"의 동작은 전술한 라스 온리 리프레쉬와 동일하나, 외부에서 행 주소를 입력시킬 필요없이 내부에서 행 주소를 순차적으로 발생시키는 방식이다. 따라서 DRAM의 사용자(user)는 리프레쉬가 필요한 행 주소(row address)를 기억하여 입력해야 하는 불편이 해소되었다.

이와 관련하여 도 1에 종래의 오토 리프레쉬를 수행하기 위한 회로가 도시되었다. 도 1의 구성은, 칩선택신호 /CS, 로우어드레스스트로브신호 /RAS, 칼럼어드레스스트로브신호 /CAS, 라이트인에이블신호 /WE를 입력하는 명령어디코더(command decoder) 1와, 상기 명령어디코더 1의 출력신호를 입력하여 내부 리프레쉬 동작을 위한 타이밍(timing)신호 발생장치 2와, 상기 타이밍신호 발생장치 2의 출력신호를 입력하는 지연(delay)부 3과, 상기 지연부 3의 출력신호를 입력하여 펄스(pulse)를 발생하여 상기 타이밍신호 발생장치 2로 공급하는 펄스발생부 4와, 상기 명령어디코더 1의 출력신호를 입력하는 카운터(counter) 5와, 어드레스를 입력하는 어드레스버퍼 6과, 상기 명령어디코더 1과 카운터 5와 어드레스버퍼 6의 출력신호를 입력하는 멀티플렉서(multiplexer; MUX) 7과, 상기 타이밍신호 발생장치 2와 멀티플렉서 7의 출력신호를 입력하는 로우패스(row path)회로 8과, 메모리셀 및 센스앰프로 구성되는 셀어레이 9로 이루어진다.

상기 구성의 동작타이밍도가 도 2에 도시되어 있다.

상기 구성에 따른 동작방식을 설명하겠다.

먼저 명령어 디코더 1은 외부에서 입력되는 신호로부터 명령어(command)를 발생시키는 회로이다. 즉, 외부의 신호 칩선택신호 /CS, 로우어드레스스트로브신호 /RAS, 칼럼어드레스스트로브신호 /CAS, 라이트인에이블신호 /WE를 입력하여 오토리프레쉬 명령어를 발생시킨다. 한편 동기식 디램(Synchronous DRAM)에서는 상기 외부신호에서 로우어드레스스트로브신호 /RAS가 로직 "low", 칼럼어드레스스트로브신호 /CAS가 로직 "low", 라이트인에이블신호 /WE가 로직 "high"일 시에 리프레쉬가 진행된다. 타이밍신호발생장치 2는 내부 리프레쉬 동작을 위한 회로로서, 명령어 디코더 1로부터 입력되는 명령어신호를 이용하여 내부 신호를 만들어주는 역할을 한다. 여기서 만들어지는 출력신호가 로우패스회로 8로 공급되어 워드라인(word line)을 인에이블시켜주는 신호를 제어해 준다. 그리고 지연부 3 및 펄스발생부 4는 내부 프리차지(precharge)신호를 만드는 장치인데 동기식 디램에서는 리프레쉬 명령이 시작신호만 있고 종료신호(즉, precharge command)가 없어서 내부에서는 일정 지연시간 이후(리프레쉬 동작을 끝내고) 자동으로 프리차지동작을 수행하여야 하므로 이런 회로가 필요하게 된다. 한편 타이밍신호발생장치 2에서 발생된 레벨신호를 원하는 시간만큼 유지시켰다 디세이블시키게 되는데, 지연시간은 리프레쉬 동작시 워드라인을 액티브(active)하고 있는 시간 즉, tRAS 시간만큼을 주고 지연시간 이후에 펄스발생부 4에서 쇼트펄스(short pulse)를 발생시켜 로우패스 인에이블신호를 디세이블시켜 준다. 그리고 노멀(normal)동작에서는 외부어드레스가 어드레스버퍼 6을 통해 들어와서 멀티플렉서 7을 지나 로우패스회로 8로 들어가지만, 리프레쉬 명령어가 들어오게 되면 내부 어드레스카운터 5가 동작되어 내부 어드레스를 사용하게 된다. 정상동작시에는 외부에서 입력되는 어드레스 신호를 이용하여 워드라인을 선택하고 리프레쉬 동작시에는 내부에서 만들어진 어드레스 신호로 워드라인을 선택하여야 하므로 이런 장치가 필요하게 된다.

이와 같이 종래의 오토 리프레쉬는 도 1의 회로를 이용하여, 외부의 리프레쉬 명령어가 한 번 들어오게 되면 리프레쉬 동작을 한 번 수행한다. 그러나 예컨대 연속적으로 계속 리프레쉬가 필요한 경우에는 도 1과 같은 구조하에서는 계속 리프레쉬신호를 공급하여야 하는 부담이 발생한다. 이는 계속적으로 명령어를 입력하기 위하여 많은 시스템 전력(system power)를 소모하는 문제를 발생한다.

따라서 본 발명은 상기 문제점을 해결하기 위해 창안된 것으로서, 연속적인 리프레쉬 동작시에도 전력소모를 줄인 반도체 메모리장치를 제공함을 그 목적으로 한다.

또한 본 발명의 다른 목적은 연속적인 리프레쉬 동작시에 외부에서 계속적으로 리프레쉬 명령어를 공급하여야 하는 부담이 방지되는 반도체 메모리장치를 제공함에 있다.

도 1은 종래기술에 의한 리프레쉬 회로도,

도 2는 도 1의 동작 타이밍도,

도 3은 본 발명에 의한 리프레쉬 회로의 실시예,

도 4는 도 3의 동작 타이밍도.

<도면의 주요 부호에 대한 설명>

1 : 명령어 디코더 2 : 타이밍신호 발생장치

3 : 지연부 4 : 펄스발생부

5 : 카운터 6 : 버퍼

7 : 멀티플렉서 8 : 로우패스회로

9 : 셀어레이 10 : 제 1타이밍신호 발생장치

11 : 지연부 12 : 펄스발생부

13 : 명령어 디코더 15 : 리프레쉬 프로그램부

16 : 버스트카운터 17 : 제 2타이밍신호 발생장치

18 : 카운터 19 : 어드레스버퍼

21 : 로우패스회로

상기 목적을 달성하기 위한 본 발명에 의한 반도체 메모리장치는, 외부에서 리프레쉬 명령어를 입력하는 명령어 디코더와, 연속적으로 수행될 리프레쉬 횟수를 프로그램하는 프로그램회로와, 상기 프로그램회로의 출력신호를 입력하여 미리 정해진 횟수의 내부 리프레쉬신호를 출력하는 내부 리프레쉬 명령어발생부와, 외부에서 입력된 리프레쉬 명령어와 상기 내부 리프레쉬신호를 입력하여 내부 리프레쉬 동작에 필요한 제어신호를 발생하는 제어부를 구비하여, 한 번의 외부 리프레쉬 명령어에 대하여 내부에서 미리 정해진 횟수의 리프레쉬 동작이 연속적으로 이루어짐을 특징으로 한다.

상기 구성에서 제어부는 상기 명령어디코더의 출력신호와 내부 리프레쉬 명령어 발생부의 출력신호를 각각 입력하는 리프레쉬신호 공급부와, 상기 리프레쉬 공급부의 출력신호를 입력하는 카운터와, 상기 리프레쉬공급부의 출력신호를 입력하는 타이밍신호발생부를 포함함을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 2는 본 발명에 의한 리프레쉬가 이루어지는 반도체 메모리장치의 블록구성을 도시하고 있다. 그 구성은, 칩선택신호 /CS, 로우어드레스스트로브신호 /RAS, 칼럼어드레스스트로브신호 /CAS, 라이트인에이블신호 /WE를 입력하는 명령어디코더(command decoder) 13과, 상기 명령어디코더 13의 출력신호를 이용하여 내부 리프레쉬 동작을 위한 제1타이밍(timing)신호 발생장치 10과, 상기 타이밍신호 발생장치 10의 출력신호를 입력하는 지연(delay)부 11과, 상기 지연부 11의 출력신호를 입력하여 펄스(pulse)를 발생하여 상기 제1타이밍신호 발생장치 10으로 공급하는 펄스발생부 12와, 상기 제1타이밍신호 발생장치 10의 출력신호를 입력하는 로우패스(row path)회로 21과, 메모리셀 및 센스앰프로 구성되는 셀어레이 22와, 연속적으로 수행될 리프레쉬 횟수를 프로그램하는 리프레쉬 프로그램부 15와, 상기 리프레쉬 프로그램부 15의 출력신호를 입력하는 버스트카운터 16과, 상기 버스트카운터 16의 출력신호 BST-endb를 입력하여 내부 리프레쉬 동작을 위한 타이밍신호REF-EN을 발생하는 제2타이밍신호발생장치 17과, 상기 로우패스회로 21의 출력신호 RAST와 제2타이밍신호발생장치 17의 출력신호 REF-EN을 입력하여 미리 정해진 횟수의 내부 리프레쉬신호 iREF를 출력하는 내부리프레쉬신호 발생부 14와, 상기 명령어 디코더 13과 내부리프레쉬신호 발생부 14의 출력신호 iREF를 조합하는 노아(NOR)게이트 23과, 노아게이트 23의 출력신호 REF-BST를 입력하는 카운터(counter) 18과, 외부 어드레스를 입력하는 어드레스버퍼 19와, 상기 노아게이트의 출력신호 REF-BST를 입력하는 멀티플렉서(multiplexer; MUX) 12로 이루어진다.

도 4는 도 3의 동작타이밍도이다.

외부에서 리프레쉬(refresh) 명령어가 입력되면(이는 전술한 도 1의 과정과 동일함) 그 명령어에 따라 리프레쉬 동작이 수행되고, 모드레지스터 세트(mode register set)로 구성된 프로그램회로 15에 세팅(setting)되어 있는 상태에 따라 리프레쉬 동작을 2, 4, 8 등으로 연속적으로 수행한다. 즉, 버스트(burst)동작과 같이 수행한다. 여기서는 모드레지스터 세트 15를 통하여 연속적으로 발생할 리프레쉬 횟수를 정하는 방식을 예로 들었는데, 이는 리프레쉬 동작시에 특정 어드레스를 받아 들이고 이것으로 연속적으로 수행할 리프레쉬 횟수를 정하는 방식도 적용 가능하다. 여기서는 간단히 모드 레지스터세트로 하는 방식을 설명한다.

구체적으로 설명하면, 도 3 및 도 4에서 보듯이 외부 리프레쉬 명령어에 의해 리프레쉬 동작이 수행되고 난 후에 버스트길이(burst length)에 따라 내부 리프레쉬명령어 발생부 14에 의해 내부 리프레쉬명령어 iREF가 발생하게 된다. 외부의 리프레쉬 명령어 REF와 내부의 리프레쉬 명령어 iREF가 노아게이트 23을 거쳐 카운터 10으로 들어가 내부 어드레스를 발생시키고 또한 증가시킨다. 또한 버스트 카운터 16에서 버스트길이에 따라 외부 또는 내부 리프레쉬 명령어의 발생개수를 카운팅(counting)해서 버스트길이만큼의 내부 리프레쉬명령어 iREF를 발생시킨 후, BST-endb신호 펄스를 발생하여 리프레쉬 인에이블신호(REF-EN)를 디세이블시켜서 내부 리프레쉬 명령어 발생을 억제한다. 그래서 연속적인 리프레쉬 동작시에 외부에서 계속적으로 리프레쉬 명령어를 공급하여야 하는 부담이 방지되어, 연속적인 리프레쉬 동작시에도 시스템 전력소모가 줄어들게 된다.

상술한 내용은 본 발명의 실시예에 관하여 설명이 이루어졌지만, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.

예컨대 본 명세서상에서는 mrs로 연속으로 동작할 리프레쉬 횟수가 프로그램되는 도면을 토대로 설명이 이루어졌지만, 이는 리프레쉬 동작시 외부에서 입력되는 특정 어드레스 신호를 이용하여 리프레쉬 횟수를 정하는 방식으로도 적용 가능하다.

상술한 바와 같이 본 발명은, 기존의 리프레쉬 동작이 리프레쉬 사이클 수만큼의 명령어 개수가 필요했던데 반해, 버스트 리프레쉬 방식은 버스트형태에 따라 명령어 개수를 줄일 수 있고 그에 따라 리프레쉬 동작시의 전력을 줄이는 효과가 있다.

Claims

반도체 메모리장치에 있어서,

외부에서 리프레쉬 명령어를 입력하여 디코딩하는 명령어 디코더와,

연속적으로 수행될 리프레쉬 횟수를 프로그램하는 프로그램회로와,

상기 프로그램회로의 출력신호를 입력하여 미리 정해진 횟수의 내부 리프레쉬신호를 출력하는 내부 리프레쉬 명령어발생부와,

외부에서 입력된 리프레쉬 명령어와 상기 내부 리프레쉬신호를 입력하여 내부 리프레쉬 동작에 필요한 제어신호를 발생하는 제어부를 구비하여,

한 번의 외부 리프레쉬 명령어에 대하여 내부에서 미리 정해진 횟수의 리프레쉬 동작이 연속적으로 이루어짐을 특징으로 하는 반도체 메모리장치.
제1항에 있어서,

상기 제어부는, 상기 명령어디코더의 출력신호와 내부 리프레쉬 명령어 발생부의 출력신호를 각각 입력하는 리프레쉬신호 공급부와, 상기 리프레쉬 공급부의 출력신호를 입력하는 카운터와, 상기 리프레쉬공급부의 출력신호를 입력하는 타이밍신호발생부를 포함하여 구성됨을 특징으로 하는 반도체 메모리장치.
제1항에 있어서,

상기 프로그램회로의 출력신호를 입력하는 버스트카운터와, 상기 버스트카운터의 출력신호에 응답된 타이밍신호를 발생하여 상기 내부 리프레쉬 명령어발생부로 공급하는 타이밍신호발생부를 더 구비함을 특징으로 하는 반도체 메모리장치.