KR100358149B1 - 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법 - Google Patents
플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법 Download PDFInfo
- Publication number
- KR100358149B1 KR100358149B1 KR1020000036830A KR20000036830A KR100358149B1 KR 100358149 B1 KR100358149 B1 KR 100358149B1 KR 1020000036830 A KR1020000036830 A KR 1020000036830A KR 20000036830 A KR20000036830 A KR 20000036830A KR 100358149 B1 KR100358149 B1 KR 100358149B1
- Authority
- KR
- South Korea
- Prior art keywords
- plasma
- ferroelectric
- memory device
- film
- capacitor
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000003990 capacitor Substances 0.000 title claims abstract description 38
- 238000009832 plasma treatment Methods 0.000 title claims description 12
- 230000015556 catabolic process Effects 0.000 title 1
- 238000006731 degradation reaction Methods 0.000 title 1
- 230000008569 process Effects 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 230000006866 deterioration Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000012545 processing Methods 0.000 claims description 6
- 230000002250 progressing effect Effects 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 12
- 239000002245 particle Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 64
- 239000011229 interlayer Substances 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 14
- 238000010438 heat treatment Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 7
- 230000010287 polarization Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000002800 charge carrier Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 239000011232 storage material Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 금속막 형성 이후에도 적용 가능한 플라즈마 처리를 이용하여 강유전체 캐패시터 열화를 회복시키는 강유전체 메모리 소자 제조 방법에 관한 것으로, 금속막 식각 이후에 발생된 강유전체 캐패시터의 열화를 플라즈마 처리를 이용하여 회복시키는데 특징이 있다. 즉, 본 발명은 플라즈마 발생영역과 공정 진행 영역이 구분되는 다운스트림 방식의 장치 내에서 플라즈마 처리를 실시하여 높은 에너지의 하전 입자는 반도체 기판에 도달하지 못하게 하고, 플라즈마 내의 자외선을 기판에 도달시켜 자외선에 의해 강유전체막 내에 전자-정공 쌍이 형성되도록 하고, 이와 같이 형성된 전자-정공 쌍이 도메인 계면에 고정된 전하를 중화시켜 도메인 벽의 움직임을 원활하게 하는 역할을 하게 함으로써 강유전체 캐패시터의 열화를 회복시킨다.
Description
본 발명은 강유전체 메모리 소자 제조 분야에 관한 것으로 특히, 금속막 형성 이후에도 적용 가능한 플라즈마 처리를 이용하여 강유전체 캐패시터 열화를 회복시키는 강유전체 메모리 소자 제조 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
FeRAM의 축전물질로는 SriBijTa2O9(이하 SBT)와 Pb(Zr,Ti)O3(이하 PZT) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
FeRAM의 실용화를 위해서는 페시베이션층(passivation layer) 형성 공정 이후에도 캐패시터의 특성이 유지되어야 한다. 금속배선 형성 공정 이전에는 캐패시터의 열화가 발생하였을 경우 열처리를 통하여 열화된 캐패시터 특성을 회복시킬 수 있지만, 금속막의 특성상 금속배선 형성 공정 이후에는 열처리 공정을 수행할 수 없게 된다.
따라서, 금속배선 형성 공정 이후 캐패시터가 열화된 경우 소자의 양호한 전기적 특성을 확보하기가 어려운 문제점이 있다.
첨부된 도면 도 1a 내지 도 1d를 참조하여 종래 기술에 따른 FeRAM 소자 제조 공정 방법을 상세하게 설명한다.
도 1a는 소자분리를 위한 필드산화막(field oxide, 11) 그리고 게이트 절연막(12), 게이트 전극(13) 및 액티브 영역(14)으로 이루어지는 트랜지스터(CMOS 트랜지스터) 형성이 완료된 반도체 기판(10)을 덮는 제1 층간절연막(15) 내에 콘택홀을 형성하고, 상기 콘택홀을 통하여 트랜지스터의 액티브 영역(14)과 연결되는 비트라인(16)을 형성한 다음, 비트라인(16) 형성이 완료된 전체 구조 상에 제2 층간절연막(17) 및 페시베이션 산화막(18)을 형성한 상태를 보이고 있다. 도 1b에서 보이는 CMOS 트랜지스터 형성 공정은 DRAM 제조 공정에서도 일반적으로 사용하는 방법으로 통상 프론트-엔드(front-end) 공정이라 한다.
도 1b는 상기와 같은 프론트-엔드 공정이 완료된 반도체 기판(10) 상부에 하부전극과 페시베이션 산화막(18) 사이의 접합성을 향상시키기 위한 접착층(19)을 형성하고, 하부전극막(20), 강유전체막(21) 및 상부전극막(22)을 적층하고 선택적으로 플라즈마 식각하여 캐패시터를 형성한 상태를 나타내고 있다.
도 1c는 캐패시터 형성이 완료된 전체 구조 상에 제3 층간절연막(23)을 형성하고, 제3 층간절연막(23)을 선택적으로 식각하여 캐패시터 상부전극막(22)을 노출시키는 제1 콘택홀(C1)을 형성한 다음, 상기 제1 콘택홀(C1)을 통하여 상기 상부전극(22)과 접하는 제1 확산방지막(24) 패턴을 형성하고, 제3 층간절연막(23), 페시베이션 산화막(18), 제2 층간절연막(17), 및 제1 층간절연막(15)을 선택적으로 식각하여 트랜지스터의 액티브 영역(14)을 노출시키는 제2 콘택홀(C2)을 형성한 것을 보이고 있다.
도 1d는 전체 구조 상에 제2 확산방지막(25) 및 금속막(26)을 형성하고, 금속막(26) 및 제2 확산방지막(25)을 선택적으로 플라즈마 식각하여 스토리지 노드로 사용되는 상부전극(22)과 트랜지스터의 액티브 영역(14)을 연결하는 금속배선을 형성한 것을 나타내고 있다.
전술한 종래 FeRAM 소자 제조 공정에서 도 1c에 보이는 제1 확산방지막(24) 형성 전까지 발생한 캐패시터의 열화는 700 ℃ 이상의 고온 열처리 공정으로 회복할 수 있다. 그러나, 제1 확산방지막(24) 형성 이후에 발생한 캐패시터의 열화는 열처리 공정으로 회복할 수 없다. 즉, 제1 확산방지막(24)을 주로 이용되는 TiN으로 형성한 경우를 예로써 설명하면, 산소분위기에서 열처리시 온도가 400 ℃ 이상이 되면 상변화(phase transition)가 일어나 확산방지막으로서 역할을 하지 못하기 때문에 고온 열처리를 실시할 수 없게 된다.
이와 같이 금속막 식각 이후에 발생된 캐패시터의 열화는 고온 열처리로써 회복시키기가 불가능하기 때문에, 경우에 따라서는 비교적 낮은 온도인 400 ℃에서 회복 열처리를 수행하지만 이와 같이 낮은 온도에서 열화된 캐패시터 특성을 회복시키기 어렵다.
전술한 바와 같이 열화된 강유전체 캐패시터 특성을 열처리 방법으로 회복하는 종래 기술은 금속막 형성 이후에는 적용할 수 없어, 금속막 식각 공정 등에 의해 발생된 강유전체 캐패시터의 열화를 회복하기 어려운 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명은, 금속막 형성 이후에도 적용 가능한 플라즈마 처리를 이용하여 강유전체 캐패시터 열화를 회복시키는 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 기술에 따른 FeRAM 소자 제조 공정 단면도,
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 FeRAM 소자 제조 공정 단면도,
도 3a 및 도 3b는 본 발명에 따른 플라즈마 처리 전 후의 분극이력 곡선을 보이는 그래프.
*도면의 주요부분에 대한 도면 부호의 설명*
40: 하부전극막 41: 강유전체막
42: 상부전극막 44: 제1 확산방지막
45: 제2 확산방지막 46: 금속막
상기와 같은 목적을 달성하기 위한 본 발명은 트랜지스터를 포함한 하부구조 형성이 완료된 반도체 기판 상부에 하부전극, 강유전체막 및 상부전극을 적층하여 강유전체 캐패시터를 형성하는 단계; 상기 트랜지스터와 상기 강유전체 캐패시터를 연결하는 금속배선을 형성하는 단계; 및 플라즈마 발생영역으로부터 공정진행 영역으로 플라즈마를 확산시키는 장치내에서 플라즈마 처리를 수행하여 상기 금속배선을 형성하는 단계에서 발생한 상기 강유전체의 특성열화를 회복시키는 단계를 포함하는 강유전체 메모리 소자 제조 방법을 제공한다.
본 발명은 금속막 식각 이후에 발생된 강유전체 캐패시터의 열화를 플라즈마 처리를 이용하여 회복시키는데 특징이 있다. 즉, 도메인(domain) 계면 또는 그레인 경계(grain boundary)에 고정된 하전입자를 플라즈마 처리에 의해 제거하여 캐패시터의 열화를 회복시킨다.
플라즈마 식각 과정에서, 플라즈마 내의 이온과 전자가 높은 에너지를 가지고 기판에 부딪힌다. 또한, 플라즈마의 방사(radiation)로 강유전체는 손상을 입게 된다. 미시적인 과점에서 보면 강유전체의 손상은 플라즈마에서 공급된 이온과 전자 또는 방사에 의해서 생성된 전자와 정공이 캐패시터 내부로 확산되어 강유전체의 도메인(domain)과 도메인의 계면 또는 그레인 경계(grain boundary)에 고정되어 도메인 벽(wall)의 움직임을 방해하여 캐패시터의 열화를 유발한다.
따라서, 본 발명은 플라즈마 발생영역과 공정 진행 영역이 구분되는 다운스트림 방식의 장치 내에서 플라즈마 처리를 실시하여 높은 에너지의 하전 입자는 반도체 기판에 도달하지 못하게 하고, 플라즈마 내의 자외선(ultra-violet)을 기판에 도달시켜 자외선에 의해 강유전체막 내에 전자-정공 쌍이 형성되도록 하고, 이와 같이 형성된 전자-정공 쌍이 도메인 계면에 고정된 전하를 중화시켜 도메인 벽의 움직임을 원활하게 하는 역할을 하게 함으로써 강유전체 캐패시터의 열화를 회복시킨다.
첨부된 도면 도 2a 내지 도 2e를 참조하여 종래 기술에 따른 FeRAM 소자 제조 공정 방법을 상세하게 설명한다.
먼저 도 2a에 도시한 바와 같이, 소자분리를 위한 필드산화막(31) 그리고 게이트 절연막(32), 게이트 전극(33) 및 액티브 영역(34)으로 이루어지는 트랜지스터(CMOS 트랜지스터) 형성이 완료된 반도체 기판(30)을 덮는 제1 층간절연막(35) 내에 콘택홀을 형성하고, 상기 콘택홀을 통하여 트랜지스터의 액티브 영역(34)과 연결되는 비트라인(36)을 형성한 다음, 비트라인(36) 형성이 완료된 전체 구조 상에 제2 층간절연막(37) 및 페시베이션 산화막(38)을 형성하는 프론트-엔드 공정을 실시한다.
다음으로 도 2b에 보이는 바와 같이, 상기와 같은 프론트-엔드 공정이 완료된 반도체 기판(30) 상부에 하부전극과 페시베이션 산화막(38) 사이의 접합성을 향상시키기 위한 접착층(39)을 형성하고, 하부전극막(40), 강유전체막(41) 및 상부전극막(42)을 적층하고 선택적으로 플라즈마 식각하여 캐패시터를 형성한다. 본 발명의 실시예에서 상기 하부전극막(40) 및 상기 상부전극막(42) 각각은 Pt, Ir, Ru,IrO2또는 RuO2중 적어도 어느 하나의 물질로 형성하고, 상기 강유전체막(41)은 페롭스카이트(perovskite) 구조의 Pb(Zr,Ti)O3, (Pb, La)(Zr,Ti)O3, 레이어드 페롭스카이트(layered-perovskite) 구조의 BiSr2Ta2O9, BiSr2(Ta, Nb)2O9, Bi4Ti3O12, 또는 (Bi,La)4Ti3O12로 형성한다.
이어서 도 2c에 도시한 바와 같이, 캐패시터 형성이 완료된 전체 구조 상에 제3 층간절연막(43)을 형성하고, 제3 층간절연막(43)을 선택적으로 식각하여 캐패시터 상부전극막(42)을 노출시키는 제1 콘택홀(C1)을 형성한 다음, 상기 제1 콘택홀(C1)을 통하여 상기 상부전극(42)과 접하는 제1 확산방지막(44) 패턴을 형성하고, 제3 층간절연막(43), 페시베이션 산화막(38), 제2 층간절연막(37), 및 제1 층간절연막(35)을 선택적으로 식각하여 트랜지스터의 액티브 영역(34)을 노출시키는 제2 콘택홀(C2)을 형성한다.
다음으로 도 2d에 보이는 바와 같이, 전체 구조 상에 제2 확산방지막(45) 및 금속막(46)을 형성하고, 금속막(46) 및 제2 확산방지막(45)을 선택적으로 플라즈마 식각하여 스토리지 노드로 사용되는 상부전극(42)과 트랜지스터의 액티브 영역(34)을 연결하는 금속배선을 형성한다.
이어서 도 2e에 도시한 바와 같이, 상기와 같은 금속배선 형성을 위한 식각 공정에서 열화된 강유전체 특성을 회복하기 위하여 플라즈마 처리를 실시한다. 이때 플라즈마 처리는, 마이크로 웨이브(microwave) 또는 RF(radio frequency) 다운스트림(downstream) 방식의 장치 내에 O2와 N2의 혼합가스 또는 상기 혼합가스에Ar, Cl2, He, CF4, H2O, CHF3, NH3가스 중 적어도 어느 하나를 더 혼합한 가스의 총 유량이 20 sccm 내지 5000 sccm 되도록 주입하고, 200 W 내지 4000 W의 소오스 파워를 인가하고, 0.1 torr 내지 100 torr 압력, 척의 온도는 20 ℃ 내지 300 ℃인 조건에서 30 초 내지 300 초 동안 실시한다. 다운스트림 방식의 장치는 일반적으로 식각시 사용되는 플라즈마 발생 장치와 달리, 플라즈마 발생영역과 공정 진행영역이 구분되어, 플라즈마 발생영역에서 생성된 플라즈마가 공정 영역으로 다운스트림 방식으로 확산된다. 확산 도중 이온이나 전자 등 대부분의 하전입자들은 거의 소멸되며 반도체 기판에는 소량의 하전입자와 산소 및 질소 라디칼(radical)이 주로 도달되며, 아울러 자외선 광이 기판에 조사된다. 다시 말하면, 일반적인 식각 장치에서와 달리 다운스트림 방식으로 확산된 플라즈마에 의해 전달된 소량의 저에너지의 하전입자들은 웨이퍼 표면에 부딪히더라도 캐패시터의 손상을 유발하지 않고, 도메인 계면에 고정된 전하를 중화시키는 역할을 한다. 따라서, 다운스트림 방식으로 확산된 플라즈마로 일정 시간 처리를 진행할 경우 열화된 캐패시터의 특성을 회복시킬 수 있다.
상기 플라즈마 처리는 바이어스 파워(bias power)를 가하지 않은 상태에서 실시하여야 한다. 바이어스 파워를 인가할 경우 고에너지의 하전입자들이 웨이퍼 표면에 부딪혀 강유전체 캐패시터의 열화를 가중시키기 때문이다.
한편, 플라즈마 처리는 금속배선 형성시 식각마스크로 이용된 감광막 패턴을 제거하기 위한 챔버 내에서 실시할 수도 있다.
첨부된 도 3a는 도 2d와 같이 금속배선 형성을 위한 식각 공정을 진행한 후의 분극이력곡선을 보이고, 도 3b는 도 2e에서와 같이 플라즈마 처리를 실시한 후의 분극이력곡선을 보이고 있다. 도 3a 및 도 3b의 비교를 통하여, 본 발명에 따른 플라즈마 처리에 의해 강유전체 캐패시터의 분극특성이 향상되었음을 알 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명에 따라 700 ℃ 이상의 고온 열처리 공정 없이 강유전체 캐패시터의 특성을 회복할 수 있다. 그에 의해 금속막 식각 공정 후에도 우수한 캐패시터 특성을 확보함에 따라 생산수율을 증가시킬 수 있을 뿐만 아니라 소자의 신뢰성도 향상시킬 수 있다.
Claims (7)
- 삭제
- 삭제
- 강유전체 메모리 소자 제조 방법에 있어서,트랜지스터를 포함한 하부구조 형성이 완료된 반도체 기판 상부에 하부전극, 강유전체막 및 상부전극을 적층하여 강유전체 캐패시터를 형성하는 단계;상기 트랜지스터와 상기 강유전체 캐패시터를 연결하는 금속배선을 형성하는 단계; 및플라즈마 발생영역으로부터 공정진행 영역으로 플라즈마를 확산시키는 장치내에서 플라즈마 처리를 수행하여 상기 금속배선을 형성하는 단계에서 발생한 상기 강유전체의 특성열화를 회복시키는 단계를 포함하는 강유전체 메모리 소자 제조 방법.
- 제3항에 있어서,상기 플라즈마 처리는,다운스트림 방식에 의해 상기 플라즈마 발생영역으로부터 상기 공정 진행 영역으로 플라즈마를 확산시키는 장치 내에서 실시하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
- 제 4 항에 있어서,상기 플라즈마 처리는,마이크로 웨이브(microwave) 또는 RF(radio frequency) 다운스트림(downstream) 방식의 장치 내에서 실시하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
- 제 4 항에 있어서,상기 플라즈마 처리는,O2와 N2의 혼합가스 또는 상기 혼합가스에 Ar, Cl2, He, CF4, H2O, CHF3, NH3가스 중 적어도 어느 하나를 더 혼합한 가스를 이용하여 실시하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
- 제 4 항에 있어서,상기 플라즈마 처리는,소오스 파워를 인가하고 바이어스 파워를 인가하지 않은 상태에서 실시하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036830A KR100358149B1 (ko) | 2000-06-30 | 2000-06-30 | 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036830A KR100358149B1 (ko) | 2000-06-30 | 2000-06-30 | 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002606A KR20020002606A (ko) | 2002-01-10 |
| KR100358149B1 true KR100358149B1 (ko) | 2002-10-25 |
Family
ID=19675133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036830A KR100358149B1 (ko) | 2000-06-30 | 2000-06-30 | 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100358149B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10160645B2 (en) | 2015-10-06 | 2018-12-25 | Ut-Battelle, Llc | Microwave AC conductivity of domain walls |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213364A (ja) * | 1995-02-03 | 1996-08-20 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH09331031A (ja) * | 1996-06-12 | 1997-12-22 | Nec Corp | 強誘電体を用いた半導体集積回路とその製造方法 |
| JPH10200060A (ja) * | 1997-01-14 | 1998-07-31 | Sony Corp | 強誘電体キャパシタの製造方法 |
| KR19980070086A (ko) * | 1997-02-17 | 1998-10-26 | 윤종용 | 플라즈마 처리를 이용한 반도체장치의 커패시터 제조방법 |
| JPH10326771A (ja) * | 1997-05-23 | 1998-12-08 | Fujitsu Ltd | 水素プラズマダウンストリーム処理装置及び水素プラズマダウンストリーム処理方法 |
| KR19990016401A (ko) * | 1997-08-14 | 1999-03-05 | 윤종용 | 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법 |
-
2000
- 2000-06-30 KR KR1020000036830A patent/KR100358149B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08213364A (ja) * | 1995-02-03 | 1996-08-20 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH09331031A (ja) * | 1996-06-12 | 1997-12-22 | Nec Corp | 強誘電体を用いた半導体集積回路とその製造方法 |
| JPH10200060A (ja) * | 1997-01-14 | 1998-07-31 | Sony Corp | 強誘電体キャパシタの製造方法 |
| KR19980070086A (ko) * | 1997-02-17 | 1998-10-26 | 윤종용 | 플라즈마 처리를 이용한 반도체장치의 커패시터 제조방법 |
| JPH10326771A (ja) * | 1997-05-23 | 1998-12-08 | Fujitsu Ltd | 水素プラズマダウンストリーム処理装置及び水素プラズマダウンストリーム処理方法 |
| KR19990016401A (ko) * | 1997-08-14 | 1999-03-05 | 윤종용 | 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020002606A (ko) | 2002-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3961399B2 (ja) | 半導体装置の製造方法 | |
| US6211034B1 (en) | Metal patterning with adhesive hardmask layer | |
| US6338994B1 (en) | Semiconductor device and method of fabricating thereof | |
| US6475860B2 (en) | Method for manufacturing a ferroelectric random access memory device | |
| JPH10247724A (ja) | 半導体メモリの製造方法 | |
| JP3257587B2 (ja) | 誘電体膜を用いた半導体装置の製造方法 | |
| JP2007266306A (ja) | 半導体装置及びその製造方法 | |
| JP3166746B2 (ja) | キャパシタ及びその製造方法 | |
| KR100321728B1 (ko) | 플라즈마 펄스를 이용한 강유전체 메모리 소자 제조 방법 | |
| KR100358149B1 (ko) | 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법 | |
| KR100500938B1 (ko) | 캐패시터 제조 방법 | |
| Torii et al. | Process and properties of Pt/Pb (Zr, Ti) O3/Pt integrated ferroelectric capacitors | |
| JP2008053264A (ja) | 半導体装置及びその製造方法 | |
| JP2007287804A (ja) | 半導体装置の製造方法 | |
| KR100353805B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100329759B1 (ko) | 강유전체 캐패시터 형성 방법 | |
| KR20020002570A (ko) | 반응성 이온식각에 의한 강유전체 캐패시터 특성 저하를방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR100329784B1 (ko) | 폴리머를 이용하여 금속배선 형성 공정 중의 강유전체 캐패시터 특성 열화를 방지하는 방법 | |
| KR100333641B1 (ko) | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 | |
| KR100333660B1 (ko) | 강유전체 캐패시터 형성 방법 | |
| KR100334528B1 (ko) | 강유전체램의캐패시터제조방법 | |
| KR100468698B1 (ko) | 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법 | |
| KR20020003002A (ko) | 강유전체 회복 열처리 공정에 따른 콘택 저항 증가를방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR20020011022A (ko) | 플라즈마의 전자온도 감소를 이용한 강유전체 소자의 열화감소 방법 | |
| KR20000025682A (ko) | 강유전체 램의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |