KR100334866B1 - 반도체소자의트랜지스터형성방법 - Google Patents
반도체소자의트랜지스터형성방법 Download PDFInfo
- Publication number
- KR100334866B1 KR100334866B1 KR1019980059551A KR19980059551A KR100334866B1 KR 100334866 B1 KR100334866 B1 KR 100334866B1 KR 1019980059551 A KR1019980059551 A KR 1019980059551A KR 19980059551 A KR19980059551 A KR 19980059551A KR 100334866 B1 KR100334866 B1 KR 100334866B1
- Authority
- KR
- South Korea
- Prior art keywords
- melting point
- point metal
- high melting
- forming
- gate electrode
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 230000008018 melting Effects 0.000 claims abstract description 27
- 238000002844 melting Methods 0.000 claims abstract description 27
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 19
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 18
- 229910052719 titanium Inorganic materials 0.000 claims description 18
- 239000010936 titanium Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 22
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Classifications
-
- H01L29/665—
-
- H01L29/6659—
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로,
자기정렬적인 실리사이드 형성공정을 진행하기 전에 게이트전극의 실리콘막 상부에 고융점금속을 형성하고 후속공정으로 게이트전극 상측과 소오스/드레인 접합 영역 상측에 자기정렬적인 실리사이드를 형성할 때 상기 기 증착된 고융점금속의 두께와 합쳐져 게이트전극 상측에 두꺼운 두께의 고융점금속 실리사이드가 형성되도록 함으로써 반도체소자의 고속화 및 고집적화를 가능하게 하는 기술이다.
Description
본 발명은 반도체소자의 트랜지스터 형성방법에 관한 것으로, 특히 고속화된 반도체소자의 구동이 가능하도록 낮은 저항의 게이트전극을 형성할 수 있도록 하되, 트랜지스터의 특성열화를 방지할 수 있도록 하는 기술에 관한 것이다.
일반적으로, 반도체소자의 게이트전극은 도핑된 다결정실리콘이 가장 많이 사용된다.
이러한 다결정실리콘을 이용한 게이트전극은 공정이 안정하다는 장점이 있지만 다결정실리콘의 높은 비저항으로 인해 디자인룰 ( design rule ) 이 작아짐에 따라 소자의 동작속도 향상에 문제가 된다.
이러한 문제점을 해결하기 위하여, 비저항이 낮은 텅스텐 등의 고융점금속을 게이트전극으로 사용하는 방법이 제안되고 있다.
도 1 은 종래기술에 따른 반도체소자의 트랜지스터 형성방법을 도시한 단면도로서, 티타늄 실리사이드를 게이트전극 상측과 소오스/드레인 접합영역에 자기정렬적으로 형성하는 경우를 도시한다.
먼저, 반도체기판(31)의 비활성영역 상측에 소자분리막(32)을 형성한다.
그리고, 상기 반도체기판(31)의 활성영역에 게이트산화막(33), 게이트전극용 다결정실리콘막(34)의 적층구조를 형성한다.
그리고, 상기 적층구조를 게이트전극 마스크(도시안됨)를 이용한 식각공정으로 식각하여 게이트전극을 형성한다.
그리고, 상기 게이트전극을 마스크로하여 상기 반도체기판(31)에 저농도의 불순물을 이온주입하여 저농도의 불순물 접합영역(35)을 형성하고, 상기 게이트전극 측벽에 절연막 스페이서(36)를 형성한다.
그리고, 상기 게이트전극과 절연막스페이서(36)를 마스크로하여 상기 반도체기판(31)에 고농도의 불순물을 이온주입하여 고농도의 불순물 접합영역(37)을 형성한다.
그리고, 상기 반도체기판(31)의 노출된 활성영역과 다결정실리콘막(34) 상측에 자기정렬적으로 선택적인 티타늄 실리사이드막(38)을 형성한다. (도 1)
일반적으로, 게이트전극은 저항이 낮을수록 좋기 때문에 가능하면 두꺼운 두께의 티타늄 실리사이드가 필요하다.
그러나, 소오스/드레인 접합영역의 상부는 두꺼운 티타늄 실리사이드가 형성되면 티타늄과 실리콘의 반응이 불균일하고 소오스/드레인 접합영역 깊이로 티타늄 실리사이드가 침투하기 때문에 접합누설전류가 커지는 치명적인 문제가 있다. 또한, 티타늄 실리사이드를 두껍게 형성하게 되면 게이트전극과 소오스/드레인 접합영역 상부에 형성된 티타늄 실리사이드가 접속되는 문제가 발생된다.
그리하여, 종래기술에서는 자기정렬적으로 티타늄 실리사이드를 사용할 때 얇은 두께만을 사용하였으며, 이는 고집적 소자로 갈수록 더 낮은 게이트 저항을 요구하는 반도체소자를 충족시키지 못하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 게이트전극 상측의 고융점금속은 두껍게 형성하고 소오스/드레인 접합영역 상측의 고융점금속은 얇게 형성하여 반도체소자의 고속화와 고집적화를 가능하게 하는 반도체소자의 트랜지스터 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 트랜지스터 형성방법을 도시한 단며도.
도 2a 내지 도 2d 는 본 발명의 실시예에 따른 반도체소자의 트랜지스터 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
1,31 : 반도체기판 2,32 : 소자분리막
3,33 : 게이트산화막 4,34 : 다결정실리콘막
5 : 게이트전극용 제1티타늄막 6 : 마스크절연막
7,36 : 절연막 스페이서 8 : 소오스/드레인 접합영역
9 : 제2티타늄막 10,38 : 티타늄 실리사이드
35 : 저농도의 불순물 접합영역 37 : 고농도의 불순물 접합영역
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 트랜지스터 형성방법은,
반도체기판 상에 게이트산화막, 다결정실리콘층, 제1고융점금속 및 마스크 절연막을 적층구조를 형성하는 공정과,
게이트전극 마스크를 식각마스크로 상기 적층구조를 식각하여 마스크절연막 패턴, 제1고융점금속층 패턴, 다결정실리콘층패턴 및 게이트산화막패턴으로 되는 게이트전극을 형성하는 공정과,
상기 게이트전극을 마스크로하는 저농도의 불순물을 이온주입공정으로 LDD 영역을 형성하는 공정과,
상기 마스크 절연막 패턴을 제거하는 공정과,
상기 게이트전극 측벽에 절연막 스페이서를 형성하는 공정과,
상기 반도체기판에 고농도의 불순물을 이온주입하여 소오스/드레인 접합영역을 형성하는 공정과,
전체표면 상부에 제2고융점금속을 증착하는 공정과,
상기 구조를 열처리하여 게이트전극의 표면과 소오스/드레인 접합영역 상에 고융점금속 실리사이드막을 형성하는 공정과,
상기 제2고융점금속의 남은 부분을 제거하는 공정을 포함하는 것과,
상기 도프드 실리콘막은 500 - 3000 Å 두께로 형성하는 것과,
상기 제1고융점금속과 제2고융점금속은 티탄늄, 코발트, 몰리브덴, 니켈 및 텅스텐 등과 같이 실리사이드화될 수 있는 금속을 사용하는 것과,
상기 제1고융점금속은 스퍼터링방법으로 100 - 1000 Å 두께 형성하는 것과,
상기 열처리공정은 600 - 900 ℃ 온도에서 RTP 방법으로 실시하는 것과,
상기 실리사이드 형성공정을 소오스/드레인 접합영역 형성공정 전에 실시하는 것과,
상기 고융점금속 실리사이드는 고융점금속 실리사이드를 타켓으로 하여 스퍼터링이나 화학기상증착방법으로 형성하는 것과,
상기 게이트산화막 상부에 실리콘막, 티타늄막 및 실리콘막의 적층구조를 형성하고 자기정렬적인 실리사이드 형성공정을 실시하는 것을 특징으로 한다.
한편, 이상의 목적을 달성하기 위한 본 발명의 원리는, 자기정렬적인 티타늄 실리사이드 형성공정을 진행하기 전에 게이트전극의 다결정실리콘 상부에 티타늄을 형성하고 후속공정으로 게이트전극 상측과 소오스/드레인 접합영역 상측에 자기정렬적인 티타늄 실리사이드를 형성할 때 상기 티타늄의 두께와 합쳐져 게이트전극 상측에 높은 티타늄 실리사이드가 형성되도록 하는 것이다. 이때, 상기 티타늄 실리사이드는 텅스텐, 코발트, 니켈 또는 몰리브덴 등과 같이 실리사이드를 형성할 수 있는 다른 물질을 이용하여 다른 물질의 실리사이드를 형성할 수도 있다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2d 는 본 발명의 실시예에 따른 반도체소자의 트랜지스터 형성방법을 도시한 단면도이다.
먼저, 반도체기판(1)의 비활성영역에 소자분리막(2)을 형성한다.
그리고, 전체표면상부에 게이트산화막(3), 게이트전극용 다결정실리콘막(4),게이트전극용 제1티타늄막(5) 및 마스크절연막(6)을 적층한다.
이때, 상기 다결정실리콘막(4)은 불순물이 도핑된 500 - 3000 Å 두께로 형성되고, 상기 제1티타늄막(5)은 스퍼터링방법으로 100 - 1000 Å 두께 형성된다. (도 2a)
그 다음, 상기 적층구조를 마스크로하여 상기 반도체기판(1)에 저농도의 불순물이온을 주입하여 저농도의 소오스/드레인 접합영역을 형성한다.
그리고, 상기 마스크절연막(6)을 제거하고 상기 게이트산화막(3) 다결정실리콘막(4) 및 제1티타늄막(5) 적층구조의 측벽에 절연막 스페이서(7)를 형성한다.
그리고, 상기 적층구조, 절연막 스페이서(7) 및 소자분리막(2)을 마스크로하여 상기 반도체기판(1)에 고농도의 불순물이온을 주입하여 LDD 구조의 소오스/드레인 접합영역(8)을 형성한다. (도 2b)
그 다음에, 전체표면상부에 제2티타늄막(9)을 일정두께 증착하고, 후속열공정으로 실리콘과 만나는 부분, 다시말하면 게이트전극의 다결정실리콘막(4) 및 반도체기판(1)에 접속되는 제2티타늄막(9)을 실리사이드화하여 티타늄 실리사이드(10)를 자기정렬적으로 형성한다.
이때, 상기 게이트전극 상측에 형성된 제1티타늄막(5)도 실리사이드화되어 상기 게이트전극의 상측에 형성되는 티타늄 실리사이드(10)의 두께가 소오스/드레인 접합영역(8)에 형성된 티타늄 실리사이드(10)보다 두껍게 형성된다.
여기서, 상기 열처리공정은 600 - 900 ℃ 온도에서 RTP 방법으로 실시한다. (도 2c)
그 다음에, 실리콘과 접속되지않은 부분에 남아있는 상기 제2티타늄막(9)을 제거하여 게이트전극 상측의 티타늄 실리사이드(10)를 두껍게 형성하고, 소오스/드레인 접합영역(8) 상측의 티타늄 실리사이드(10)는 얇게 형성한 트랜지스터를 형성한다. (도 2d)
한편, 본 발명은 자기정렬적인 실리사이드 형성공정을 소오스/드레인 접합영역 형성공정 전에 실시할 수도 있다.
그리고, 상기 자기정렬적인 실리사이드 형성공정은 텅스텐, 코발트, 니켈 또는 몰리브덴 등과 같이 실리사이드를 형성할 수 있는 다른 물질을 이용하여 다른 물질의 실리사이드를 형성할 수도 있다.
그리고, 상기 티타늄 실리사이드는 티타늄 실리사이드 타켓을 이용하여 스퍼터링이나 화학기상증착방법으로 형성할 수도 있다.
또한, 상기 다결정실리콘막, 티타늄막 및 다결정실리콘막의 적층구조를 형성하고 그 상부에 자기정렬적인 실리사이드 형성공정을 실시할 수도 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 트랜지스터 형성방법은, 자기정렬적인 티타늄 실리사이드 형성공정을 진행하기 전에 게이트전극의 다결정실리콘 상부에 티타늄을 형성하고 후속공정으로 게이트전극 상측과 소오스/드레인 접합영역 상측에 자기정렬적인 티타늄 실리사이드를 형성할 때 상기 티타늄의 두께와 합쳐져 게이트전극 상측에 높은 티타늄 실리사이드가 형성되도록 함으로써 반도체소자의 고속화 및 고집적화를 가능하게 하는 효과가 있다.
Claims (7)
- 반도체기판 상부에 게이트산화막, 다결정실리콘층, 제1고융점금속층 및 마스크 절연막의 적층구조를 형성하는 공정과,게이트전극 마스크를 식각마스크로 상기 적층구조를 식각하여 마스크절연막 패턴, 제1고융점금속층 패턴, 다결정실리콘층패턴 및 게이트산화막패턴으로 되는 게이트전극을 형성하는 공정과,상기 게이트전극을 마스크로 하는 저농도의 불순물 이온주입공정으로 LDD 영역을 형성하는 공정과,상기 마스크 절연막 패턴을 제거하는 공정과,상기 게이트 전극 측벽에 절연막 스페이서를 형성하는 공정과,상기 반도체기판에 고농도의 불순물을 이온주입하여 소오스/드레인 접합영역을 형성하는 공정과,전체표면 상부에 제2고융점금속층을 증착하는 공정과,상기 구조를 열처리하여 게이트전극의 표면과 소오스/드레인 접합영역 상에 고융점금속 실리사이드막을 형성하는 공정과,상기 제 2 고융점금속의 남은 부분을 제거하는 공정을 포함하는 반도체소자의 트랜지스터 형성방법.
- 제 1 항에 있어서,상기 다결정실리콘층은 500 - 3000 Å 두께로 형성되는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
- 제 1 항에 있어서,상기 제1고융점금속층과 제2고융점금속층은 티타늄, 코발트, 몰리브덴, 니켈 및 텅스텐으로 이루어지는 군에서 임의로 선택되는 것으로 형성되는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
- 제 1 항에 있어서,상기 제1고융점금속은 스퍼터링방법으로 100 - 1000 Å 두께 형성되는 것을 특징으로하는 반도체소자의 트랜지스터 형성방법.
- 제 1 항에 있어서,상기 열처리공정은 600 - 900 ℃ 온도에서 RTP(rapid thermal process)방법으로 실시하는 것을 특징으로하는 반도체소자의 트랜지스터 형성방법.
- 제 1 항에 있어서,상기 고융점금속 실리사이드막의 형성공정은 소오스/드레인 접합영역 형성공정 전에 실시하는 것을 특징으로 하는 반도체소자의 트랜지스터 형성방법.
- 제 1 항에 있어서,상기 고융점금속 실리사이드막은 고융점금속 실리사이드를 타켓으로 하여 스퍼터링이나 화학기상증착방법으로 형성되는 것을 특징으로하는 반도체소자의 트랜지스터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059551A KR100334866B1 (ko) | 1998-12-28 | 1998-12-28 | 반도체소자의트랜지스터형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059551A KR100334866B1 (ko) | 1998-12-28 | 1998-12-28 | 반도체소자의트랜지스터형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000043201A KR20000043201A (ko) | 2000-07-15 |
| KR100334866B1 true KR100334866B1 (ko) | 2002-10-25 |
Family
ID=19566456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980059551A KR100334866B1 (ko) | 1998-12-28 | 1998-12-28 | 반도체소자의트랜지스터형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100334866B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100880336B1 (ko) * | 2002-06-29 | 2009-01-28 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266679A (ja) * | 1985-09-19 | 1987-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH1065171A (ja) * | 1996-06-25 | 1998-03-06 | Hyundai Electron Ind Co Ltd | モストランジスタの製造方法 |
| KR19980055970A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 트랜지스터 제조 방법 |
| KR19980057007A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 전계효과트랜지스터 제조방법 |
-
1998
- 1998-12-28 KR KR1019980059551A patent/KR100334866B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6266679A (ja) * | 1985-09-19 | 1987-03-26 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH1065171A (ja) * | 1996-06-25 | 1998-03-06 | Hyundai Electron Ind Co Ltd | モストランジスタの製造方法 |
| KR19980055970A (ko) * | 1996-12-28 | 1998-09-25 | 김영환 | 트랜지스터 제조 방법 |
| KR19980057007A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 전계효과트랜지스터 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000043201A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777275B1 (en) | Single anneal for dopant activation and silicide formation | |
| KR100522125B1 (ko) | 폴리실리콘 게이트 상부의 개선된 샐리사이드 저항을 위한장치 및 방법 | |
| KR100190757B1 (ko) | 모스 전계 효과 트랜지스터 형성방법 | |
| KR100269336B1 (ko) | 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법 | |
| US6514859B1 (en) | Method of salicide formation with a double gate silicide | |
| US6368949B1 (en) | Post-spacer etch surface treatment for improved silicide formation | |
| JPH0594968A (ja) | 半導体装置及びその製造方法 | |
| JPH04223341A (ja) | 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法 | |
| US20050272193A1 (en) | Method for manufacturing semiconductor device | |
| KR100334866B1 (ko) | 반도체소자의트랜지스터형성방법 | |
| US6387786B1 (en) | Method of salicide formation by siliciding a gate area prior to siliciding a source and drain area | |
| US7211489B1 (en) | Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal | |
| KR100486649B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPH10335645A (ja) | シリサイドを利用したスイッチング素子及びその製造方法 | |
| KR20040008631A (ko) | 반도체소자의 제조 방법 | |
| KR100355868B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0982949A (ja) | 半導体装置及びその製造方法 | |
| KR100588780B1 (ko) | 반도체 소자의 제조 방법 | |
| US6365471B1 (en) | Method for producing PMOS devices | |
| KR100192537B1 (ko) | 반도체 소자 제조방법 | |
| KR20030013882A (ko) | 반도체소자의 실리사이드막 제조방법 | |
| KR100545902B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100620235B1 (ko) | 타이타늄 실리사이드 제조 방법 | |
| JP3639745B2 (ja) | 半導体装置の製造方法 | |
| KR100505630B1 (ko) | 상승된 소스/드레인을 갖는 모스 전계 효과 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100325 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |