Nothing Special   »   [go: up one dir, main page]

KR100319622B1 - 반도체 장치의 분리구조 형성방법 - Google Patents

반도체 장치의 분리구조 형성방법 Download PDF

Info

Publication number
KR100319622B1
KR100319622B1 KR1019990017338A KR19990017338A KR100319622B1 KR 100319622 B1 KR100319622 B1 KR 100319622B1 KR 1019990017338 A KR1019990017338 A KR 1019990017338A KR 19990017338 A KR19990017338 A KR 19990017338A KR 100319622 B1 KR100319622 B1 KR 100319622B1
Authority
KR
South Korea
Prior art keywords
film
layer
oxide film
etching
trench
Prior art date
Application number
KR1019990017338A
Other languages
English (en)
Other versions
KR20000073800A (ko
Inventor
정연우
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990017338A priority Critical patent/KR100319622B1/ko
Publication of KR20000073800A publication Critical patent/KR20000073800A/ko
Application granted granted Critical
Publication of KR100319622B1 publication Critical patent/KR100319622B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 장치의 분리구조 형성방법에 관한 것으로, 종래 분리구조는 사진식각공정을 통해 직접 트랜치구조를 형성하여 반도체 장치의 집적도가 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 기판과 마스크층의 사이에 버퍼층을 두고, 그 마스크층을 사진식각공정을 통해 패터닝하여 트랜치 패턴을 형성한 후, 그 패턴의 측면에 측벽을 형성하여 사진식각공정으로 정의 할수 없는 미세패턴을 정의한 다음, 그 미세패턴이 형성된 마스크층을 식각마스크로 하는 식각공정으로 상기 마스크층의 패턴에 따라 기판에 미세구조의 트랜치를 형성함으로써, 반도체 장치의 집적도를 향상시키는 효과가 있다.

Description

반도체 장치의 분리구조 형성방법{MANUFACTURING METHOD FOR ISOLATION IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 분리구조 제조방법에 관한 것으로, 특히 기판에 낮은 트랜치를 형성하고, 그 트랜치 내에 산화막을 증착하여 분리구조를 형성하는 방법에서, 그 트랜치를 사진식각공정으로 정의할 수 없는 정도의 미세구조로 형성하여 반도체 장치의 집적도를 향상시키는데 적당하도록 한 반도체 장치의 분리구조 제조방법에 관한 것이다.
도1a 내지 도1c는 종래 반도체 장치의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 산화막(2)과 질화막(3)을 순차적으로 증착하고, 그 질화막(3)의 상부에 상기 질화막(3)의 일부를 노출시키는 포토레지스트(4) 패턴을 형성하는 단계(도1a)와; 상기 포토레지스트(4) 패턴을 식각마스크로 사용하는 식각공정으로, 상기 질화막(3)과 그 하부의 산화막(2)을 식각하여 상기 기판(1)의 일부를 노출시킨 후, 그 노출된 기판(1)을 식각하여 트랜치를 형성한 후, 그 트랜치의 내에 산화막(5)을 증착하고, 다시 그 산화막(5)과 상기 질화막(3)의 상부전면에 산화막(6)을 증착하는 단계(도1b)와; 상기 질화막(3)의 상부에 증착된 산화막(6)을 제거하여 그 하부의 질화막(3)을 노출시킨 후, 그 질화막(3) 모두를 식각하고, 상기 산화막(6)을 평탄화하여 상기 기판(1)에 형성한 트랜치내에 분리구조를 형성하는 단계(도1c)로 구성된다.
이하, 상기와 같은 종래 반도체 장치의 분리구조 제조방법을 좀 더 상세히설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부전면에 산화막(2)과 질화막(3)을 순차적으로 증착하고, 그 질화막(3)의 상부전면에 포토레지스트(4)를 증착하고, 노광 및 현상하여 상기 질화막(3)의 일부를 노출시키는 패턴을 형성한다.
이때, 노출되는 질화막(3)의 면적은 사진식각공정을 통해 정의할 수 있는 범위내이며, 그 면적을 그 사진식각공정에 의해 정의할 수 있는 면적보다 좁게 형성할 수 없다.
그 다음, 도1b에 도시한 바와 같이 상기 포토레지스트(4) 패턴을 식각마스크로 사용하는 식각공정으로, 상기 질화막(3)을 식각하여 그 하부의 산화막(2)을 노출시키고, 그 노출된 산화막(2)을 식각하여 그 하부의 기판(1)을 노출시킨다.
이때, 상기 기판(1)의 노출면은 상기 포토레지스트(4) 패턴에 의해 노출되는 질화막(3)의 면적과 동일하다.
그 다음, 상기 포토레지스트(4)를 제거하고, 상기 질화막(3)을 식각마스크로 하는 식각공정으로 상기 노출된 기판(1)을 소정깊이로 식각하여 상기 기판(1)에 트랜치를 형성한다.
그 다음, 상기 형성된 트랜치에 얇은 산화막(5)을 형성하여, 상기 기판(1)의 식각공정에 의한 기판(1)의 손상을 복원하게 된다.
그 다음, 상기 산화막(5)과 질화막(3)의 상부전면에 두꺼운 산화막(6)을 증착한다. 이때의 산화막(6)의 두께는 상기 트랜치가 모두 채워질 정도로 두꺼워야한다.
그 다음, 도1c에 도시한 바와 같이 상기 산화막(6)을 평탄화하여 상기 질화막(3)의 상부전면을 노출시키고, 그 노출된 질화막(3)을 선택적으로 식각하여, 그 하부의 산화막(2)을 노출시키며, 상기 질화막(3)의 사이에 위치하는 산화막(6)을 평탄화하여 상기 기판(1)에 형성한 트랜치 내에 위치하는 분리구조를 형성하게 된다.
상기한 바와 같이 종래 반도체 장치의 분리구조 형성방법은 사진식각공정에 의해 기판에 트랜치를 형성하고, 그 트랜치 내에 위치하는 분리구조를 형성함으로써, 사진식각공정으로 정의될 수 없는 미세구조의 분리구조를 형성할 수 없으며, 이에 따라 반도체 장치의 집적도가 상대적으로 감소하는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 사진식각공정으로 정의할 수 없는 미세패턴의 분리구조를 제조할 수 있는 반도체 장치의 분리구조 형성방법을 제공함에 그 목적이 있다.
도1a 내지 도1c는 종래 반도체 장치의 분리구조 제조공정 수순단면도.
도2a 내지 도2f는 본 발명 반도체 장치의 분리구조 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2,4,9:산화막
3:에피층 5:질화막
6:반사방지막 7:포토레지스트
8:측벽 10:절연막
상기와 같은 목적은 기판의 상부에 제 1산화막, 에피층, 제 2산화막, 질화막을 순차적으로 증착하고, 사진식각공정을 통해 상기 질화막과 제 2산화막의 일부를 식각한 후, 그 식각영역의 측면에 측벽을 형성하는 미세패턴 마스크 형성단계와; 상기 측벽과 질화막을 식각마스크로 사용하는 식각공정으로 상기 에피층을 식각하고, 상기 질화막과 제 2산화막을 제거하는 버퍼층 노출단계와; 상기 에피층을 식각마스크로 사용하는 식각공정으로 상기 기판에 트랜치를 형성하고, 그 에피층과 트랜치의 상부전면에 절연막을 증착한 후, 그 절연막을 평탄화하여 상기 에피층을 노출시킨 다음, 그 에피층을 제거하고, 절연막을 다시 평탄화하여 상기 트랜치 내에 위치하는 분리구조를 형성하는 분리구조 형성단계로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도2a 내지 도2f는 본 발명 반도체 장치의 분리구조 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 산화막(2), 에피층(3), 산화막(4), 질화막(5) 및 반사방지막(6)을 순차적으로 형성하고, 상기 반사방지막(6)의 상부일부를 노출시키는 포토레지스트(7) 패턴을 형성하는 단계(도2a)와; 상기 포토레지스트(7) 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 반사방지막(6)을 식각하고, 그 하부의 질화막(5)과 산화막(4)을 순차적으로 식각하여 상기 에피층(3)의 상부일부를 노출시키는 단계(도2b)와; 상기 포토레지스트(7) 패턴과 반사방지막(6)을 차례로 제거한 후, 상기 질화막(5)과 산화막(4)의 식각부 측면에 측벽(8)을 형성한 후, 그 측벽(8)과 질화막(6)을 식각마스크로 사용하는 식각공정으로 상기 노출된 에피층(3)을 식각하여 그 하부의 산화막(2)을 노출시키는 단계(도2c)와; 상기 측벽(8)과 질화막(5) 및 그 하부의 산화막(4)을 제거하여, 상기 에피층(3)을 노출시키고, 그 노출된 에피층(3)을 식각마스크로 사용하는 식각공정으로 상기 노출된 산화막(2)과 그 하부의 기판(1)을 식각하여 트랜치를 형성하는 단계(도2d)와; 상기 트랜치와 에피층(3)의 상부전면에 산화막(9)을 증착하고, 그 산화막(9)의 상부전면에 절연막(10)을 두껍게 증착하는 단계(도2e)와; 상기에피층(3)의 상부에 증착된 절연막(10)을 식각하여 그 하부의 산화막(9)을 노출시킨 후, 그 산화막(9), 에피층(3)을 모두 제거하고, 상기 절연막(10)을 평탄화하여 상기 트랜치내에 분리구조를 형성하는 단계(도2f)로 구성된다.
이하, 상기와 같이 구성된 본 발명을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 산화막(2)을 증착하고, 그 산화막(2)의 상부에 에피층(3)을 성장시킨 다음, 산화막(4), 질화막(5) 및 반사방지막(6)을 순차적으로 증착한다.
그 다음, 상기 반사방지막(6)의 상부에 포토레지스트(7)를 도포하고, 노광 및 현상하여 상기 반사방지막(6)의 상부일부를 노출시키는 포토레지스트(7) 패턴을 형성한다.
그 다음, 도2b에 도시한 바와 같이 건식식각공정을 통해 상기 노출된 반사방지막(6)을 식각하여 그 하부의 질화막(5)을 노출시킨다.
그 다음, 상기 노출된 질화막(5)을 식각한 후, 그 질화막(5)의 식각으로 노출되는 산화막(4)을 식각하여 상기 에피층(3)의 상부일부를 노출시킨다.
그 다음, 도2c에 도시한 바와 같이 상기 포토레지스트(7) 패턴과 반사방지막(6)을 차례로 제거하여 상기 질화막(5)의 상부전면을 노출시킨 후, 질화막을 증착하고, 이를 건식식각하여 상기 질화막(5)과 산화막(4)의 식각부 측면에 측벽(8)을 형성한다.
그 다음, 그 측벽(8)과 질화막(6)을 식각마스크로 사용하는 식각공정으로 상기 노출된 에피층(3)을 식각하여 그 하부의 산화막(2)을 노출시킨다. 이와 같은 과정을 통해 상기 에피층(3)이 식각되는 영역은 사진식각공정으로 정의할 수 있는 최소크기 보다 적은 면적을 갖는다.
그 다음, 도2d에 도시한 바와 같이 상기 측벽(8)과 질화막(5) 및 그 하부의 산화막(4)을 제거하여, 상기 에피층(3)을 노출시키고, 그 노출된 에피층(3)을 식각마스크로 사용하는 식각공정으로 상기 노출된 산화막(2)과 그 하부의 기판(1)을 식각하여 트랜치를 형성한다. 이와 같이 형성되는 트랜치는 상기 사진식각공정으로 정의할 수 없는 미세한 패턴이 형성된 에피층(3)을 마스크로 사용하기 때문에 역시 사진식각공정으로 정의할 수 없는 미세한 크기를 갖도록 형성된다. 이와 같은 과정 후에 도면에 나타나지는 않았지만 상기 에피층(3)의 상부전면에 산화막을 증착하여 식각공정에 의해 손상이 발생한 에피층(3)을 안정화시키는 과정을 포함하여 수행하며, 트랜치를 형성한 이후에도 산화막의 증착공정을 통해 트랜치의 형성으로 손상된 기판을 복원한다. 이와 같이 에피층(3)을 사용하는 이유는 상기 질화막(5)의 제거공정에서 기판(1)이 손상되는 것을 방지하기 위한 것이다.
그 다음, 도2e에 도시한 바와 같이 상기 트랜치와 에피층(3)의 상부전면에 산화막(9)을 증착하고, 그 산화막(9)의 상부전면에 상기 트랜치를 모두 채울만큼 두꺼운 절연막(10)을 증착한다. 이때, 절연막(10)은 질화막을 증착한다.
그 다음, 도2f에 도시한 바와 같이 상기 에피층(3)의 상부에 증착된 절연막(10)을 식각하여 그 하부의 산화막(9)을 노출시킨 후, 그 산화막(9), 에피층(3)을 모두 제거하여, 그 에피층(3)의 하부에 위치하는 산화막(2)을 노출시킨다.
그 다음, 상기 잔존하는 절연막(10)을 평탄화하여 상기 트랜치 내에 분리구조를 형성한다.
상기한 바와 같이 본 발명 반도체 장치의 분리구조 형성방법은 기판의 상부에 절연층인 마스크층을 형성하고, 트랜치를 형성하는 사진식각공정에 의한 패턴을 상기 마스크층에 형성한 후, 그 마스크층의 측면에 측벽을 형성하여 사진식각공정으로 정의할 수 있는 패턴의 최소크기보다 작은 패턴을 정의한 후, 그 절연층과 측벽을 식각마스크로 하는 식각공정으로 트랜치를 형성하여, 그 트랜치를 사진식각공정으로 정의할 수 없는 미세패턴으로 형성하여 분리구조의 크기를 줄여 반도체 장치의 집적도를 향상시키는 효과가 있다.

Claims (1)

  1. 기판의 상부에 산화막, 에피층, 산화막, 질화막 및 반사방지막을 순차적으로 형성하고, 상기 반사방지막의 상부일부를 노출시키는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴을 식각마스크로 사용하는 식각공정으로 상기 노출된 반사방지막을 식각하고, 그 하부의 질화막과 산화막을 순차적으로 식각하여 상기 에피층의 상부일부를 노출시키는 단계와; 상기 포토레지스트 패턴과 반사방지막을 차례로 제거한 후, 상기 질화막과 산화막의 식각부 측면에 측벽을 형성한 후, 그 측벽과 질화막을 식각마스크로 사용하는 식각공정으로 상기 노출된 에피층을 식각하여 그 하부의 산화막을 노출시키는 단계와; 상기 측벽과 질화막 및 그 하부의 산화막을 제거하여, 상기 에피층을 노출시키고, 그 노출된 에피층을 식각마스크로 사용하는 식각공정으로 상기 노출된 산화막과 그 하부의 기판을 식각하여 트랜치를 형성하는 단계와; 상기 트랜치와 에피층의 상부전면에 산화막을 증착하고, 그 산화막의 상부전면에 절연막을 두껍게 증착하는 단계와; 상기 에피층의 상부에 증착된 절연막을 식각하여 그 하부의 산화막을 노출시킨 후, 그 산화막, 에피층을 모두 제거하고, 상기 절연막을 평탄화하여 상기 트랜치내에 분리구조를 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 분리구조 형성방법.
KR1019990017338A 1999-05-14 1999-05-14 반도체 장치의 분리구조 형성방법 KR100319622B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990017338A KR100319622B1 (ko) 1999-05-14 1999-05-14 반도체 장치의 분리구조 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990017338A KR100319622B1 (ko) 1999-05-14 1999-05-14 반도체 장치의 분리구조 형성방법

Publications (2)

Publication Number Publication Date
KR20000073800A KR20000073800A (ko) 2000-12-05
KR100319622B1 true KR100319622B1 (ko) 2002-01-05

Family

ID=19585506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017338A KR100319622B1 (ko) 1999-05-14 1999-05-14 반도체 장치의 분리구조 형성방법

Country Status (1)

Country Link
KR (1) KR100319622B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504549B1 (ko) * 2000-12-19 2005-08-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100481557B1 (ko) * 2002-09-07 2005-04-07 동부아남반도체 주식회사 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법
KR100595859B1 (ko) * 2003-09-30 2006-06-30 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR20050031624A (ko) * 2003-09-30 2005-04-06 동부아남반도체 주식회사 반도체 소자의 제조 방법
CN115223863B (zh) * 2021-04-21 2024-05-14 长鑫存储技术有限公司 半导体结构的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299361A (ja) * 1987-05-29 1988-12-06 Sony Corp 半導体装置の製造方法
KR970023993A (ko) * 1995-10-25 1997-05-30 김광호 반도체 장치의 소자 분리 방법
KR970053423A (ko) * 1995-12-23 1997-07-31 김주용 반도체 소자의 소자 분리 절연막 제조방법
KR19990003538A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299361A (ja) * 1987-05-29 1988-12-06 Sony Corp 半導体装置の製造方法
KR970023993A (ko) * 1995-10-25 1997-05-30 김광호 반도체 장치의 소자 분리 방법
KR970053423A (ko) * 1995-12-23 1997-07-31 김주용 반도체 소자의 소자 분리 절연막 제조방법
KR19990003538A (ko) * 1997-06-25 1999-01-15 김영환 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20000073800A (ko) 2000-12-05

Similar Documents

Publication Publication Date Title
JPH05206261A (ja) 集積回路製造において溝分離を行うための平坦化方法
JP4057083B2 (ja) 半導体集積回路の製造方法
US8089153B2 (en) Method for eliminating loading effect using a via plug
US5981355A (en) Method of forming isolating region
KR100319622B1 (ko) 반도체 장치의 분리구조 형성방법
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
CN112908836B (zh) 半导体结构及其形成方法
KR100186514B1 (ko) 반도체 소자의 격리영역 형성방법
KR100313523B1 (ko) 반도체 장치의 분리구조 형성방법
KR100608343B1 (ko) 반도체소자의 격리영역 형성방법
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100345067B1 (ko) 반도체소자의제조방법
KR100338948B1 (ko) 반도체 장치의 분리구조 형성방법
KR100338091B1 (ko) 반도체소자제조방법
KR100413043B1 (ko) 반도체 장치의 게이트 전극 형성 방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100273244B1 (ko) 반도체소자의분리영역제조방법
KR20000021278A (ko) 트렌치 소자 분리 방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR19980067721A (ko) 반도체소자의 격리막 형성방법
KR100561513B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리 방법
KR100481557B1 (ko) 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법
KR100417574B1 (ko) 반도체소자제조방법
KR20000074471A (ko) 반도체 장치의 분리구조 제조방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051118

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee