Nothing Special   »   [go: up one dir, main page]

KR100318842B1 - 디지털위상제어루프에서의주파수검출방법 - Google Patents

디지털위상제어루프에서의주파수검출방법 Download PDF

Info

Publication number
KR100318842B1
KR100318842B1 KR1019980050947A KR19980050947A KR100318842B1 KR 100318842 B1 KR100318842 B1 KR 100318842B1 KR 1019980050947 A KR1019980050947 A KR 1019980050947A KR 19980050947 A KR19980050947 A KR 19980050947A KR 100318842 B1 KR100318842 B1 KR 100318842B1
Authority
KR
South Korea
Prior art keywords
frequency
edge point
count value
phase control
control loop
Prior art date
Application number
KR1019980050947A
Other languages
English (en)
Other versions
KR20000033889A (ko
Inventor
박현수
심재성
원용광
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980050947A priority Critical patent/KR100318842B1/ko
Priority to DE69923749T priority patent/DE69923749T2/de
Priority to EP99309397A priority patent/EP1005166B1/en
Priority to JP11336585A priority patent/JP2000230947A/ja
Priority to CNB991277333A priority patent/CN1171386C/zh
Priority to US09/449,735 priority patent/US6580775B1/en
Publication of KR20000033889A publication Critical patent/KR20000033889A/ko
Application granted granted Critical
Publication of KR100318842B1 publication Critical patent/KR100318842B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/02Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
    • G01R23/10Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into a train of pulses, which are then counted, i.e. converting the signal into a square wave

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

개시된 내용은 디지털 위상제어루프에서 낮은 클럭주파수를 이용해 높은 해상도를 갖는 디지털 위상제어루프에서의 주파수 검출방법에 관한 것이다. 본 발명의 방법은 입력신호의 에지점을 검출하는 제 1단계와, 검출되는 에지점을 기준으로 전후 입력신호를 일정주파수로 샘플링하는 제 2단계와, 검출되는 에지점을 기준으로 이전에 위치하는 샘플 사이를 기준 클럭신호로 카운트하는 제 3단계와, 카운트 값과 그에 대응하는 시간간격을 더하여 에지점에서의 주파수카운트값을 구하는 제 4단계, 및 구한 주파수카운트값과 기설정된 기준값을 비교하여, 그 비교결과에 따라 주파수를 조절하는 제 5단계를 포함한다. 따라서, 본 발명은 기준클럭신호의 주파수를 높이지 않고도 기준클럭주파수만으로도 높은 해상도를 갖는 주파수를 검출하여 데이터의 품질을 높일 수 있는 효과를 제공한다.

Description

디지털 위상제어루프에서의 주파수 검출방법
본 발명은 광디스크에서 디지털 위상제어루프의 주파수 검출방법에 관한 것으로, 보다 상세하게는, 디지털 위상제어루프에서 낮은 클럭주파수를 사용해 높은 해상도를 얻을 수 있는 디지털 위상제어루프에서의 주파수 검출방법에 관한 것이다.
일반적으로 컴팩트디스크(CD)나 디지털 다기능 디스크(DVD)와 같은 광디스크의 재생장치에 있어서는 재생신호에 동기를 맞추어 주는 과정이 필요하다. 이 과정을 실행시켜 주는 회로가 위상제어루프이다.
디지털 위상제어루프(phase locked loop : PLL)는 통상 주파수검출블록, 챠지펌프제어블록, 챠지펌프블록, 위상검출블록, 주파수분주기 및 전압제어발진기 (Voltage Control Oscillator : 이하 VCO라 함)를 포함한다. 여기서, 챠지펌프제어블록은 주파수검출오차를 펄스폭변조(pulse width modulation : PWM)하며, 챠지펌프블록은 펄스폭 변조된 주파수검출오차에 따른 전류를 발생시킨다. 위상제어루프는 입력신호에 대해 일정한 주파수로 발진하는 VCO클럭신호를 생성한 다음, 이 신호의 주파수를 가변시켜 입력신호와 동기를 맞추는 방법으로 제어한다. 그러나, 위상제어만으로는 제어상에 한계가 있기 때문에 일반적으로 발진 주파수와 입력신호의 주파수 차를 계산해 주파수 추적을 행한 다음에 근접한 주파수 대에 가까워지면 위상제어를 수행한다. 이 때 주파수 추적의 해상도와 정확도를 높이기 위해 일반적으로 주파수 분주기를 이용하여 기준 클럭의 주파수를 2배 이상 높인 출력을 사용하여 이진신호를 카운트해서 주파수 검출을 행하는 것이 보통이다.
따라서, 종래의 기술에 의하면 주파수 검출을 위해 실제 필요한 클럭 신호보다 원하는 해상도만큼 높은 주파수를 사용해야 하기 때문에 고주파 신호가 사용되는 상태로 동작해야 한다는 단점이 있다. 그러나, 현재의 기술로는 4배이상의 클럭주파수 발생이 어려우며, 디지털 위상제어루프의 경우는 A/D변환 때문에 사용할수 있는 클럭 주파수에 한계가 있어 기준 클럭 주파수 이상의 고주파수를 사용할 수 없는 문제점이 있었다.
따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 기준 클럭 주파수를 높이지 않고도 기준 신호 주파수 검출의 해상도를 높일 수 있는 디지털 위상 제어루프에서의 주파수 검출방법을 제공함에 있다.
도 1은 CD의 동기 패턴도,
도 2는 본발명의 주파수검출방법이 채용된 디지털PLL회로에서의 주파수검출장치의 구성도,
도 3은 본 발명의 방법을 구현하는 알고리즘을 설명하기 위한 도면,
도 4는 도 3의 알고리즘을 사용하는 본 발명에 따른 일실시예를 설명하기 위한 도면.
이와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 위상제어루프에서의 주파수 검출방법은 입력신호의 에지점을 검출하는 제 l단계와, 검출되는 에지점을 기준으로 전후 입력신호를 일정주파수로 샘플링하는 제 2단계와, 검출되는 에지점을 기준으로 이전에 위치하는 샘플 사이를 기준 클럭신호로 카운트하는 제 3단계와, 카운트값과 그에 대응하는 시간간격을 더하여 에지점에서의 주파수카운트값을 구하는 제 4단계, 및 구한 주파수카운트값과 기설정된 기준값을 비교하여, 그 비교결과에 따라 주파수를 조절하는 제 5단계를 포함한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
입력되는 신호의 주파수 검출을 위해서는, 현재 기준신호(eight to fourteen modulation : EFM)의 주파수가 빠른지 혹은 느린지를 알 수 있어야 한다. 주파수를 추종한다는 것은 결국 VCO 주파수를 기준신호(EFM)에 정확히 동기가 맞도록 주파수값을 변화시킨다는 의미이다. 기준신호(EFM)는 기준클럭(T)의 정수배로 구성되어 있다. 그리고, CD일 경우 NRZ(Non Return to Zero)형태로 구성된 신호의 최대 주파수 성분은 3T이고, 최소 주파수 성분은 11T이며, DVD일 경우는 최대 주파수 성분은 3T이나 최소 주파수 성분은 l4T이다. DVD일 경우는 중간에 11T, l2T 및 l3T가 존재하지 않는다. 이때 11T 또는 l4T를 프레임 동기 패턴(Sync. Pattern)이라고 하며, CD일 경우는 588T, DVD일 경우는 l488T마다 11T와 l4T신호가 포함되어 있는 구조를 가진다.
VCO주파수가 기준신호(EFM)보다 얼마나 간격이 벌어져 있나를 알기 위해선 동기패턴을 이용한다. 정상적인 DVD디스크는 가장 낮은 주파수 성분이 l4T이고, 이때 위상제어루프가 동기되어 있다면 VCO클럭은 l4T만큼이 카운트된다. 또한 DVD일경우는 동기패턴이 한가지 이나 CD의 경우는 도 1에 도시된 바와 같이 2가지이다.
따라서, CD 및 DVD에 단일 알고리즘을 적용하기 위해서는 기준신호(EFM)의 하이(high) 구간이나, 로우(low) 구간의 한쪽 동기패턴을 택해야 한다. 이에 따라서 기준신호의 매 에지(edge)에서부터 하이 구간이나 로우 구간에 VCO발진 클럭을 카운팅한다. 일정구간동안 최대로 카운트된 값이 11T나 l4T와 얼마나 차이가 나는지를 기준으로 주파수차를 검출하게 된다. 일반적으로는 해상도를 높이기 위해 발진주파수보다 2배 높은 주파수를 사용해서 카운팅한다. 그러면, 11T나 l4T는 22T나 28T로 카운트되므로 2배로 정밀하게 주파수차를 검출할 수 있다. 해상도를 더욱 높이려면 발진주파수보다 n배 높은 주파수를 사용해서 카운트하게 되면 n배만큼의 정확한 주파수추종을 할 수 있다. 그러나, 실제 회로상에서는 사용할 수 있는 주파수대역에 한계가 있기 때문에 2배 이상의 발진 주파수는 사용하기 어렵다. 그래서 높은 발진주파수를 사용하지 않더라도 A/D변환에 의해 샘플링된 데이터 값을 이용하면 한주기 안에서 데이터의 부호가 어느 점에서 변하는지를 정확히 알 수 있다.
도 2는 본발명에 따른 디지털PLL회로에서의 주파수검출장치를 나타내는 구성도이다. 도 2의 장치에서 광디스크(미도시)로부터 읽혀지는 RF신호는 비교기(21) 및 에지검출부(22)로 입력된다. 비교기(21)는 입력되는 RF신호를 이치화하여 기준신호(EFM)를 카운터(23)로 출력한다. 에지검출부(22)는 입력되는 RF신호가 기준전압을 기준으로 부호가 바뀌는 지점마다 에지검출신호를 카운터(23)로 출력한다. 카운터(23)는 클럭신호(CLK)를 입력받아 에지검출부(22)의 에지검출결과에 따라 비교기(21)로부터의 기준신호에 몇 개의 클럭신호가 있는 지를 카운트하여 출력한다.
도 2의 카운터(23)에 대한 구체적인 동작을 도 3 및 도 4를 통해 설명한다.
도 3은 본 발명을 구현하는 기본 알고리즘을 설명하기 위한 도면이다.
A/D컨버터(미도시)를 통해 RF신호를 일정주파수로 샘플링하여 얻어지는 두 샘플데이터 사이의 데이터가 선형적이라는 가정을 하면 도 3과 같이 도시된다.
A(N-1)은 N-1번째 샘플데이터이고, A(N)은 N번째 샘플데이터이다. 샘플링된 두지점 A(N-1), A(N)에서의 샘플값은 각각 a, a'이다. 도 3을 보면, 삼각형 abc 와 삼각형 a'b'c'는 닳은꼴 삼각형임을 알 수 있다. 따라서, 세 변 사이에는 a:b:c=a':b':c'와 같은 식이 성립한다. 따라서 두샘플 사이의 시간간격은 b+b'로 표시된다. a와 a'라는 샘플값을 알면, b와 b'를 다음과 같은 식으로 얻을 수 있다.
b = a/(a+a')(b+b')
b'= a'/(a+a')(b+b')
여기서, a,a',b,b'는 모두 절대값이며, b+b'는 1로 본다.
따라서, 샘플된 데이터의 부호가 바뀌는 지점을 에지점이라하면 에지점에서현재까지 세어온 카운트값에 b값을 더해 출력하고, 새로 시작되는 카운터는 b'값으로 시작하면 클럭주파수만 사용하는 경우에도 정확한 값으로 주파수값을 추종할 수 있다. 즉, 주파수카운트값 = 이전주파수카운트값+b이며, 새로 시작하는 카운트값 = b'가 됨을 알 수 있다.
도 4는 도 3의 알고리즘을 사용하는 본 발명에 따른 일실시예를 설명하기 위한 도면이다.
첫 번째 에지점에서의 샘플링데이터 A(N)와 A(N-1)의 값을 각각 0.2와 -1.5라 가정하며, 주파수카운트값은 다음의 식으로 구해진다.
주파수카운트값 = 이전주파수카운트값 + 1.5/(0.2+l.5)
이때, 카운터(23)의 새로 시작하는 주파수카운트값은 0.2/(0.2+l.5)=0.1176이 된다.
한편, 두번째 에지점에서의 샘플링데이터 A(N)과 A(N-1)의 값은 각각 -1과 0.5라 가정하며, 주파수카운트값은 다음의 식으로 구해진다.
주파수카운트값 = 0.1176+l4+O.5/(0.5+l) = 0.4509
이때, 카운터(23)의 새로 시작하는 주파수카운트값은 l/(0.5+1) = 0.6667이 된다.
따라서, 도 4의 파형의 경우는 주파수검출의 출력값은 14.45O9로 14T에 비해 발진주파수가 높기 때문에 다음단계의 발진주파수를 낮추어야 제대로 동기를 맞출 수 있음은 자명하다.
상술한 바와 같이, 본 발명은 기준클럭신호의 주파수를 높이지 않고도 기준 클럭주파수만으로도 높은 해상도를 갖는 주파수를 검출하여 데이터의 품질을 높일 수 있는 효과를 제공한다.

Claims (5)

  1. 디지털 위상제어루프(PLL)에서의 주파수검출방법에 있어서,
    입력신호의 에지점을 검출하는 제 1단계;
    상기 검출되는 에지점을 기준으로 전후 입력신호를 일정주파수로 샘플링하는 제 2단계;
    상기 검출되는 에지점을 기준으로 이전에 위치하는 샘플 사이를 기준 클럭신호로 카운트하는 제 3단계;
    상기 카운트값과 그에 대응하는 시간간격을 더하여 에지점에서의 주파수카운트값을 구하는 제 4단계; 및
    상기 구한 주파수카운트값고 기설정된 기준값을 비교하여, 그 비교결과에 따라 주파수를 조절하는 제 5단계를 포함하는 디지털위상제어루프의 주파수검출방법.
  2. 제 1항에 있어서, 상기 제 2단계는
    상기 기준 클릭신호의 주파수로 샘플링하는 것을 특징으로 하는 디지털위상제어루프의 주파수검출방법.
  3. 제 1항에 있어서, 상기 제 4단계는
    상기 에지점 이전 샘플링데이터로부터 상기 에지점까지의 시간간격을 계산하는 4a단계;
    상기 에지점부터 상기 에지점 이후 샘플링데이터까지의 시간간격을 계산하는 제 4b단계; 및
    상기 에지점까지의 주파수카운트값과 상기 제 4a단계의 시간간격을 더하여 기 에지점에서의 주파수카운트값으로 하는 제 4c단계를 포함하는 디지털위상제어루프의 주파수검출방법.
  4. 제 3항에 있어서, 상기 제 4단계는
    상기 제 4b단계에서 구해진 계산값을 새로 시작하는 주파수카운트값으로 기준신호의 주파수를 카운팅하는 것을 특징으로 하는 디지털 위상제어루프에서의 주파수검출방법.
  5. 제 1항에 있어서, 상기 제 2단계는
    상기 에지점을 기준으로 전후에서 얻어진 두 샘플사이의 데이터는 선형적인 것을 특징으로 하는 디지털위상제어루프의 주파수검출방법.
KR1019980050947A 1998-11-26 1998-11-26 디지털위상제어루프에서의주파수검출방법 KR100318842B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019980050947A KR100318842B1 (ko) 1998-11-26 1998-11-26 디지털위상제어루프에서의주파수검출방법
DE69923749T DE69923749T2 (de) 1998-11-26 1999-11-24 Verfahren zur Erfassung der Frequenz in einem digitalen Phasenregelkreis
EP99309397A EP1005166B1 (en) 1998-11-26 1999-11-24 Method for detecting frequency of digital phase locked loop
JP11336585A JP2000230947A (ja) 1998-11-26 1999-11-26 デジタル位相制御ループにおける周波数検出方法
CNB991277333A CN1171386C (zh) 1998-11-26 1999-11-26 检测数字锁相环频率的方法
US09/449,735 US6580775B1 (en) 1998-11-26 1999-11-26 Method of detecting frequency of digital phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980050947A KR100318842B1 (ko) 1998-11-26 1998-11-26 디지털위상제어루프에서의주파수검출방법

Publications (2)

Publication Number Publication Date
KR20000033889A KR20000033889A (ko) 2000-06-15
KR100318842B1 true KR100318842B1 (ko) 2002-04-22

Family

ID=19559835

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980050947A KR100318842B1 (ko) 1998-11-26 1998-11-26 디지털위상제어루프에서의주파수검출방법

Country Status (6)

Country Link
US (1) US6580775B1 (ko)
EP (1) EP1005166B1 (ko)
JP (1) JP2000230947A (ko)
KR (1) KR100318842B1 (ko)
CN (1) CN1171386C (ko)
DE (1) DE69923749T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458106B1 (ko) * 2000-07-10 2004-11-26 인터내셔널 비지네스 머신즈 코포레이션 디지털 신호의 품질을 결정하기 위한 장치 및 방법
KR100940204B1 (ko) 2003-05-13 2010-02-10 삼성전자주식회사 광 디스크의 클럭 생성을 위한 주파수 검출장치 및 방법
JP4447946B2 (ja) 2004-03-22 2010-04-07 富士通テン株式会社 レーダ装置
KR100694125B1 (ko) * 2005-06-10 2007-03-12 삼성전자주식회사 위상 동기 루프 회로에서의 주파수 검출기 및 주파수 에러검출 방법
US7523365B2 (en) * 2005-12-19 2009-04-21 International Business Machines Corporation Dynamic determination of signal quality in a digital system
US20100182049A1 (en) * 2009-01-22 2010-07-22 Henrik Sjoland Digital Phase Detection
CN101881796B (zh) * 2010-06-30 2013-01-09 天津市德力电子仪器有限公司 一种频率计数模块和计数方法
CN102128981B (zh) * 2010-12-29 2012-11-07 上海大学 脉冲信号周期测量方法
CN103308763B (zh) * 2012-03-16 2016-02-03 国民技术股份有限公司 一种时钟频率检测装置及方法
CN103023432A (zh) * 2012-11-21 2013-04-03 无锡来燕微电子有限公司 一种芯片內部产生的自动调节频率的振荡时钟及其设计方法
CN114814358B (zh) * 2022-06-27 2022-11-01 成都凯天电子股份有限公司 一种频率测量系统及方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4546486A (en) * 1983-08-29 1985-10-08 General Electric Company Clock recovery arrangement
JPH0690076B2 (ja) 1988-04-14 1994-11-14 松下電器産業株式会社 ピッチ抽出装置
US4912729A (en) * 1988-05-16 1990-03-27 U.S. Philips Corporation Phase-locked-loop circuit and bit detection arrangement comprising such a phase-locked-loop circuit
EP0500263A3 (en) * 1991-02-20 1993-06-09 Research Machines Plc Method for synchronising a receiver's data clock
US5416809A (en) * 1991-03-13 1995-05-16 Sony Corporation Digital phase locked loop apparatus
DE69204144T2 (de) * 1991-11-25 1996-03-21 Philips Electronics Nv Phasenregelschleife mit Frequenzabweichungsdetektor und Decodierschaltung mit einer solchen Phasenregelschleife.
US5299237A (en) * 1991-12-20 1994-03-29 Honeywell Inc. Asymmetrical data tracking digital phase locked loop
US5661425A (en) * 1994-06-20 1997-08-26 Sharp Kabushiki Kaisha Digital PLL circuit
US5594763A (en) * 1995-06-06 1997-01-14 Cirrus Logic, Inc. Fast synchronizing digital phase-locked loop for recovering clock information from encoded data
JPH095362A (ja) 1995-06-16 1997-01-10 Koyo Denki Kk 波形検出方法およびその装置
JP3508412B2 (ja) * 1995-08-10 2004-03-22 セイコーエプソン株式会社 データ復号回路、電圧制御発振回路、データ復号装置及び電子機器
JPH10107623A (ja) * 1996-10-01 1998-04-24 Sony Corp 変換装置および方法、並びに、pll演算装置および方法
GB2321142B (en) * 1997-01-13 2001-03-28 Plessey Semiconductors Ltd Frequency control arrangement
KR100532370B1 (ko) * 1997-07-21 2006-01-27 삼성전자주식회사 전 주기 보상 기능을 갖는 광 디스크 재생장치 및 그의 동작방법
JP3179382B2 (ja) * 1997-08-27 2001-06-25 山形日本電気株式会社 Pll回路

Also Published As

Publication number Publication date
EP1005166B1 (en) 2005-02-16
KR20000033889A (ko) 2000-06-15
EP1005166A3 (en) 2003-01-15
JP2000230947A (ja) 2000-08-22
CN1171386C (zh) 2004-10-13
DE69923749T2 (de) 2006-01-19
US6580775B1 (en) 2003-06-17
DE69923749D1 (de) 2005-03-24
CN1257350A (zh) 2000-06-21
EP1005166A2 (en) 2000-05-31

Similar Documents

Publication Publication Date Title
KR100243622B1 (ko) 위상 고정 루프
KR100348579B1 (ko) 주파수 제어 및 위상 동기 회로
KR100623890B1 (ko) 디지털신호재생회로
KR100983991B1 (ko) 주파수 및 위상 제어 장치와 최대 우도 디코더
USRE41195E1 (en) Jitter measuring method and device
KR100318842B1 (ko) 디지털위상제어루프에서의주파수검출방법
JPH0765512A (ja) 再生クロック生成回路
US7304523B2 (en) Clock generating apparatus and method in optical storage system
US20070172014A1 (en) Digital PLL circuit and optical disk apparatus having digital PLL circuit
JP2004208298A (ja) クロック再生システムにおける遷移密度変化に起因する利得誤差を補正するためのシステム及び方法
KR20050004122A (ko) 위상 오차 판정 방법 및 디지털 pll 장치
US5612938A (en) Correcting recorded marks and land lengths taken from an optical disk
US5793825A (en) Method and apparatus for extending an operating frequency range of an instantaneous phase-frequency detector
JP2821629B2 (ja) 光ディスクのクロック検出方法
KR100484133B1 (ko) 링 오실레이터를 이용한 광기록매체 기록 펄스 발생 장치및 방법
JP3352132B2 (ja) 光学的情報再生装置
KR100311014B1 (ko) 디지털 위상제어루프에서의 주파수 검출 장치 및 방법
JP2959511B2 (ja) データストローブ装置
KR20040099951A (ko) 지터 검출장치 및 검출방법
KR20040078711A (ko) 워블신호가 기록된 광 디스크의 재생 클럭 발생 장치 및그 방법
JP2009099169A (ja) ジッタ計測器及びこれを用いた光ディスク装置
KR0162463B1 (ko) 디지탈 위상 조정 장치
KR20000061191A (ko) 이.에프.엠 신호 복조를 위한 t보정장치 및 보정방법
JPH0877715A (ja) ディジタル記録再生装置の復調装置
JP2004178655A (ja) クロック生成回路及びそれを用いた記録再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20141127

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151127

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee