KR100299083B1

KR100299083B1 - 자기디스크장치및이를이용한재시도방법

Info

Publication number: KR100299083B1
Application number: KR1019970012117A
Authority: KR
Inventors: 히데끼 오오모리; 마사히데 까네가에; 이사무 토미타
Original assignee: 아끼구사 나오유끼; 후지쯔 가부시끼가이샤
Priority date: 1996-09-30
Filing date: 1997-04-02
Publication date: 2001-10-26
Also published as: KR19980023989A; US6130793A; CN1123883C; CN1178363A; JPH10105908A; DE19714752A1; JP3553292B2

Abstract

본 발명은 서멀 어스페러티(thermal asperity) 검출방법과 제거방법, 자기디스크장치 및 그 재시도방법에 관한 것이며, 확실하게 서멀 어스페리티를 검출하여 제거하는 것을 목적으로 한다.

자기기록매체로부터 재생된 아날로그신호를 아날로그/디지털 변환기를 사용하여 디지털신호로 변환하는 변환스텝과, 디지털신호에 의거해서 서멀 어스페리티를 검출하는 검출스텝과, 검출스텝에 의해 상기 서멀 어스페이티가 검출된 것을 펌웨어(firmware)에 의해 자동적으로 인식하여 관리하는 스텝을 포함하도록 구성한다.

Description

자기디스크장치 및 이를 이용한 재시도방법

본 발명은 서멀 어스페리티(thermal asperity)를 검출하고 제거할 수 있는 신호재생방법과, 자기디스크장치 및 그 재시도(retry) 방법에 관한 것으로서, 특히 신호재생방법에 있어서 자기디스크장치에서 서멀 어스페리티를 검출하고 제거하는 신호재생방법, 서멀 어스페리티를 검출하거나 제거하는 수단을 갖는 자기디스크장치 및 자기디스크장치에서 서멀 어스페리티를 검출하여 재시도하는 재시도방법에 관한 것이다.

근년에 자기저항소자(MR소자)를 사용한 자기저항효과형 헤드(MR헤드)를 사용한 자기디스크장치가 제안되어 있다. 또 고밀도화에 수반하여 MR헤드의 자기디스크로부터의 부상량(浮上量)이 적어지고 있다. 이 때문에, MR헤드가 자기디스크상에 불가피하게 존재하는 결함인 돌출물에 충돌하여, 그 때에 생기는 마찰열에 의해, MR헤드에 의해 자기디스크로부터 재생되는 신호파형이 변동되는 현상, 즉 서멀 어스페리티가 문제가 되고 있다.

자기디스크장치의 기억용량은 최근 증대하는 경향에 있으나, 기억용량의 증가는 주로 자기디스크의 기록밀도의 증가에 의한 것이다. 자기디스크의 기록밀도를 증가시키기 위해서는, 자기디스크의 반경방향의 데이터 트랙의 개수를 증가시키는 방법과, 자기디스크의 원주방향의 기록밀도를 증가시키는 방법이 있다.

MR헤드는 후자, 즉 자기디스크의 원주방향의 기록밀도를 증가시키는 것에 적합하다. 또 기록밀도를 더욱 증가시키기 위해서는 MR헤드의 자기디스크 표면으로부터의 부상량을 적게 하여 MR헤드의 출력의 S/N비를 크게 하는 방법을 사용하고 있다.

MR소자는 외부로부터의 자장변동에 대응하여 전기저항이 변화하는 특성을 갖는다. 이 때문에 MR헤드는 이러한 MR소자의 특성을 이용하여 MR소자에 일정 전류를 흐르게 함으로써, 자기디스크상의 자화를 전압신호로서 꺼낸다. 또 MR헤드는 인덕티브형 헤드(inductive type head)와 달라서, 자기디스크가 저속회전하고 있는 사이에도 용이하게 신호를 꺼낼 수 있어서, 자기디스크장치를 대용량화 및 소형화시키는 데 적합하다.

그런데, 자기디스크 상에 고밀도 기록을 행하기 위하여 MR헤드의 자기디스크 표면으로부터의 부상량을 적게 하면, MR헤드가 자기디스크 상에 불가피하게 존재하는 결함, 즉 돌기물에 충돌한다. 이와 같은 충돌이 생기면, 충돌에 의한 마찰열에 의해 MR소자의 열저항이 변화, 즉 증가하게 된다. MR소자의 열저항이 증가하면, MR헤드에 의해 자기디스크로부터 재생되는 신호파형이 변동하는 현상, 즉 서멀 어스페리티가 발생한다. 구체적으로는 서멀 어스페리티가 발생하면, 자기디스크로부터 재생되는 신호파형의 직류성분에 급격한 변화가 생기므로, 자기디스크상에 기록된 데이터를 정확하게 재생할 수 없게 된다.

종래에는, 상기 서멀 어스페리티에 대해서는, 서멀 어스페리티를 검출하고, 데이터판독부의 아날로그/디지털 변환기의 입력다이나믹 범위를 확대하고, 데이터판독부의 자동이득제어(AGC) 루프 및 위상로크루프(PLL)의 동작을 홀딩하여, 데이터판독부의 입력의 교류결합(AC 커플링)의 컷오프(cut-off) 주파수를 올리는 등의 대책을 취하고 있었다. 이와 같은 대책은, 예를 들어 일본국 특개평 6-28785호 공보에 제안되어 있다.

그러나, 서멀 어스페리티에 대한 종래의 대책에서는, 자기디스크로부터 재생되는 신호파형의 직류(DC) 성분의 급격한 변화를 완전히 제거할 수 없다라고 하는 문제가 있었다. 또 서멀 어스페리티의 검출 후에 판독을 재시도하는 경우에는, AGC루프 및 PLL의 동작을 홀딩하여, 아날로그/디지털 변환기의 입력다이나믹 범위를 확대하고, 데이터 판독부의 입력의 AC 커플링의 컷오프 주파수를 올리는 3개의 조작을 할 필요가 있어서, 번잡한 제어가 필요해지는 문제도 있었다.

그런데, AGC루프 및 PLL의 동작을 홀딩하면, 홀딩기간 중에는 데이터로의 추종이 이루어질 수 없어서, 신호레벨의 목표치와의 어긋남 및 샘플링의 위상에 어긋남이 생겨서 데이터 에러의 원인이 되기 때문에, 홀딩시간은 매우 짧게 할 필요가 있었다. 또 아날로그/디지털 변환기의 입력다이나믹 범위를 확대하면, 분해능이 저하하는 문제도 있었다. 또한, 데이터 판독부의 입력의 AC 커플링의 컷오프주파수를 올릴 때의 전환 등에 사용되는 아날로그회로는 일반적으로 노이즈에 약하기 때문에 노이즈대책이 필요해지는 문제도 있었다.

따라서, 본 발명은 확실하게 서멀 어스페리티를 검출하여 제거할 수 있는 자기디스크장치 및 그 재시도방법을 제공하는 것을 목적으로 한다.

도 1은 자기디스크장치의 1실시예의 개략 구성을 나타낸 도면.

도 2는 자기디스크장치의 1실시예의 요부를 나타낸 블록도.

도 3은 디지털 고역필터의 1실시예를 나타낸 블록도.

도 4는 오프셋 보정회로 및 A/D 변환기의 1실시예를 나타낸 블록도.

도 5는 헤드에 의해 재생되어 전압제어증폭기에 입력되는 아날로그신호를 나타낸 도면.

도 6은 서멀 어스페리티에 대한 대책을 취하지 않고 디지털 고역필터나 오프셋 보정회로등을 설치하지 않을 경우의 A/D 변환기의 출력신호를 나타낸 도면.

도 7은 실시예에서 A/D 변환기의 출력신호를 나타낸 도면.

도 8은 실시예에서 디지털 고역필터에 의해 꺼낸 DC성분을 나타낸 도면.

도 9는 실시예에서 디지털 고역필터에 의해 DC성분이 제거된 신호를 나타낸 도면.

도 10은 TA 검출회로의 1실시예를 나타낸 블록도.

도 11은 TA 검출회로의 1실시예를 나타낸 블록도.

도 12는 디지털 이퀄라이저의 1실시예를 그 주변부분과 함께 나타낸 블록도.

도 13은 호스트 MPU의 판독 재시도시의 동작을 설명하는 플로차트.

도 14는 도 13중의 TA 재시도처리를 섬명하는 도면.

상기 목적은, 자기기록매체로부터 재생된 아날로그신호를 디지털신호로 변환하는 아날로그/디지털 변환수단과, 상기 아날로그신호에 포함된 서멀 어스페리티에 의한 직류성분을 상기 아날로그/디지털 변환수단의 출력으로부터 제거하는 디지털 필터를 갖는 장치의 재시도방법에 의해 달성될 수 있는데, 이 방법은, 상기 디지털신호에 의거해서 데이터 에러를 검출하는 스텝; 상기 디지털신호에 의거해서 서멀 어스페리티를 검출하는 스텝; 및 상기 데이터 에러가 검출되면 상기 서멀 어스페리티가 검출되었는지의 여부에 따라 판독의 재시도처리를 실행하는 스텝을 포함한다.

상기 재시도방법은, 상기 데이터 에러가 검출되고 상기 서멀 어스페리티가 검출된 경우에만, 상기 직류성분을 제거하도록 상기 디지털 필터를 제어하는 스텝을 더 포함하는 것이 바람직하다.

또한, 상기 목적은, 자기디스크로부터 재생된 신호에 포함된 직류성분을 검출하는 직류성분 검출수단; 상기 직류성분을 상기 자기 디스크로부터 재생된 아날로그신호로부터 감산하는 정정수단; 및 상기 정정수단에 의해 직류성분이 제거된 아날로그신호를 디지털 신호로 변환하는 아날로그/디지털 변환수단을 구비하는 본 발명에 따른 자기디스크장치로서, 상기 직류성분 검출수단은 상기 아날로그/디지털 변환수단으로부터 출력되는 디지털 신호로부터 직류성분을 검출하는 디지털 필터를 구비하고, 상기 디지털 필터는, 상기 디지털신호가 입력되는 n단(n은 정수)의 시프트레지스터; 상기 시프트레지스터와 상기 디지털신호 간의 차분(差分)을 구하는 감산수단; 상기 감산수단에 의해 출력되는 차분을 적산(積算)하는 어큐뮬레이터; 및 상기 어큐뮬레이터로부터의 적산결과를 n으로 제산(除算)하여 출력하는 1/n 제산수단을 갖는 자기디스크장치에 의하여 달성될 수 있다.

상기 자기디스크장치는 상기 시프트레지스터의 단수(段數)(n) 및 상기 제산수단의 제산치(1/n)를 가변 설정하는 수단을 더 구비한 것이 바람직하다.

또한, 상기 목적은, 자기디스크로부터 재생된 신호에 포함된 직류성분을 검출하는 직류성분 검출수단; 상기 직류성분을 상기 자기 디스크로부터 재생된 아날로그신호로부터 감산하는 정정수단; 및 상기 정정수단에 의해 직류성분이 제거된 아날로그신호를 디지털 신호로 변환하는 아날로그/디지털 변환수단을 구비하는 자기디스크장치로서, 상기 직류성분 검출수단은 상기 아날로그/디지털 변환수단으로부터 출력되는 디지털 신호로부터 직류성분을 검출하는 디지털 필터를 구비하고, 상기 자기디스크장치는, 상기 디지털 필터의 출력에 의거해서 자동이득제어를 실행하는 자동이득제어루프; 상기 디지털 필터의 출력에 의거해서 위상로크제어를 실행하는 위상로크루프; 상기 디지털 필터의 출력에 의거해서 이퀄라이징 처리를 실행하는 디지털 이퀄라이저; 및 상기 자동이득제어루프, 상기 위상로크루프 및 상기 디지털 이퀄라이저의 출력에 의거해서 상기 디지털신호를 디코딩하는 디코딩 수단을 더 구비하는 것을 특징으로 하는 자기디스크장치에 의하여 달성될 수 있다.

상기 디지털 필터는, 적어도 일부가 상기 디지털 이퀄라이저와 겸용인 시프트레지스터를 갖는 것이 바람직하다.

상기 자기디스크장치는 디지털 신호에 의거하여 상기 자기디스크로부터 재생된 신호에 포함된 직류성분의 원인인 서멀 어스페리티를 검출하는 수단을 더 구비하며, 상기 디지털 필터는, 상기 서멀 어스페리티를 검출하는 수단이 상기 서멀 어스페리티를 검출한 경우에만, 상기 직류성분을 제거하는 것이 더 바람직하다.

상기 목적은 또한, 자기디스크로부터 재생된 신호에 포함된 직류성분을 검출하는 직류성분 검출수단; 상기 직류성분을 상기 자기 디스크로부터 재생된 아날로그신호로부터 감산하는 정정수단; 및 상기 정정수단에 의해 직류성분이 제거된 아날로그신호를 디지털 신호로 변환하는 아날로그/디지털 변환수단을 구비하는 자기디스크장치로서 상기 직류성분 검출수단은 상기 아날로그/디지털 변환수단으로부터 출력되는 디지털 신호로부터 직류성분을 검출하는 디지털 필터를 구비하고, 상기 자기디스크장치는, 상기 디지털신호에 의거해서 데이터 에러를 검출하는 제 1 검출수단; 및 상기 디지털신호에 의거해서 상기 자기디스크로부터 재생된 신호에 포함된 직류성분의 원인인 서멀 어스페리티를 검출하는 제 2 검출수단을 더 구비하며, 상기 디지털 필터는, 상기 제 1 검출수단이 데이터 에러를 검출하고 또한 상기 제 2 검출수단이 상기 서멀 어스페리티를 검출한 경우에만, 상기 직류성분을 제거하는 것을 특징으로 하는 자기디스크장치에 의하여 달성될 수 있다.

상기 자기디스크장치는, 상기 제 1 검출수단이 데이터 에러를 검출하면, 상기 제 2 검출수단이 서멀 어스페리티를 검출하였는지의 여부에 따라 판독의 재시도처리를 실행하는 재시도수단을 더 구비하는 것이 바람직하다.

상기한 본 발명에 의하면, 확실하게 서멀 어스페리티를 검출하여 제거할 수 있으며, 디지털 처리에 의해 노이즈에 의한 악영향을 저감할 수 있다.

또한, 오프셋 보정을 실행함으로써, 아날로그/디지털 변환기 또는 변환수단의 입력다이나믹 범위내에 들어가는 데이터가 증가하기 때문에, 생성할 수 있는 데이터 범위가 넓어진다. 또, 아날로그/디지털 변환기 또는 변환수단의 입력다이나믹 범위를 확대할 필요가 없기 때문에 분해능의 열화를 방지할 수 있다.

또한, 비교적 간단한 회로로 서멀 어스페리티를 제거할 수 있고, 자동이득제어루프 및 위상로크루프의 동작을 홀딩하는 시간을 대폭적으로 감소시킬 수 있으므로, 재생 데이터의 신뢰성을 향상시킬 수 있다.

또한, 서멀 어스페리티의 제거와 재시도처리를 양립시킬 수 있다.

따라서, 본 발명에 의하면, 확실하게 서멀 어스페리티를 검출하여 제거할 수 있다.

[발명의 실시형태]

본 발명의 서멀 어스페리티를 검출하는 신호재생방법은 자기기록매체로부터 재생된 아날로그신호를 아날로그/디지탈 변환기를 사용하여 디지털신호로 변환하여, 디지털신호에 의거해서 서멀 어스페리티를 검출하고, 상기 서멀 어스페리티가 검출된 것을 펌웨어에 의해 자동적으로 인식하여 관리한다.

본 발명의 서멀 어스페리티를 제거하는 신호재생방법은 자기기록매체로부터 재생된 아날로그신호를 아날로그/디지털 변환기를 사용하여 디지털신호로 변환하여, 아날로그신호에 포함된 서멀 어스페리티에 의한 직류성분을 상기 변환 후에 디지털 필터를 사용하여 제거한다.

또 본 발명의 자기디스크장치는 자기디스크로부터 재생된 아날로그신호를 디지털신호로 변환하는 아날로그/디지털 변환수단과, 아날로그신호에 포함된 서멀 어스페리티에 의한 직류성분을 아날로그/다지털 변환수단의 출력으로 부터 제거하는 디지털 필터를 포함하도록 구성한다.

또한 본 발명의 재시도방법은 자기기록매체로부터 재생된 아날로그신호를 디지털신호로 변환하는 아날로그/디지털 변환수단과, 아날로그신호에 포함된 서멀 어스페리티에 의한 직류성분을 아날로그/디지털 변환수단의 출력으로 부터 제거하는 디지털 필터를 갖는 장치에 있어서, 상기 디지털신호에 의거해서 데이터 에러를 검출하고, 상기 디지털신호에 의거해서 상기 서멀 어스페리티를 검출하여, 상기 데이터 에러가 검출되면 서멀 어스페리티가 검출되는 여부에 의거해서 판독의 재시도처리를 실행한다.

따라서 본 발명에 의하면, 확실하게 서멀 어스페리티를 검출하여 제거할 수 있다.

[실시예]

본 발명의 자기디스크장치의 일실시예를 설명한다. 자기디스크장치의 본 실시예에서는, 본 발명의 서멀 어스페리티를 검출하는 신호재생방법, 본 발명의 서멀 어스페리티를 제거하는 신호재생방법 및 재시도방법의 각 실시예를 채용한다.

도 1은 본 실시예에 의한 자기디스크장치의 개략 구성을 나타낸 도면이다. 도 1의 자기디스크장치는 대략 도시한 바와 같이 접속된 디스크기구부(30), 전치증폭회로(31), 호스트 마이크로프로세서(MPU)(32), 판독/기입제어부(33), 인터페이스회로(34), 변복조회로(35) 및 구동회로(36)로 된다. 디스크기구부(30)는 대략 스핀들모터(도시하지 않음)에 의해 회전되는 스핀들(11)에 고정된 복수의 자기디스크(본 실시예에서는 설명의 편의상, 3개의 자기디스크로 한다)(1)와, 헤드 액추에이터(20)에 지지된 헤드(2)와, 보이스코일 모터(VCM)를 포함한 캐리지부(22)로 된다.

도 1에 나타낸 자기디스크장치 자체의 기본구성은 주지이므로, 각 부의 내부구성의 도시 및 그 설명은 본 명세서에서는 생략한다.

복수의 자기디스크(1) 중에서, 예를 들어 1개의 자기디스크(1)의 1개의 표면(10)에 서보정보가 기록되고, 다른 자기디스크(1)의 표면(10)에는 데이터가 기록된다.

호스트 MPU(32)는 자기디스크장치내의 각 부를 제어하면서, 상위장치(도시하지 않음)간의 명령이나 데이터의 제어 등을 행한다. 판독/기입 제어부(33)는 호스트 MPU(32)로부터의 지시에 의거해서 전치증폭회로(31)를 통해서 디스크기구부(30)에 대한 데이터의 판독/기입(리드/라이트) 제어 등을 행한다. 판독/기입 제어부(33)가 출력하는 재생신호는 변복조회로(35) 및 인터페이스회로(34)를 통해서 호스트 MPU(32)에 공급된다.

구동회로(36)는 호스트 MPU(32)로부터의 탐색(seek)명령을 받아서 캐리지부(22)를 구동제어하여, 디스크기구부(30)내의 헤드(2)의 위치결정 제어 등을 실시한다.

도 2는 본 실시예에 의한 자기디스크장치의 요부를 나타낸 블록도이다. 도 2에 있어서, 도 1의 전치증폭회로(31)와, 판독/기입제어부(33)와, 변복조회로(35)로 된 회로부분 중에서 본 발명과 직접 관계가 있는 재생계만을 나타낸다. 그리고 이 재생계는 부분응답 최우(partial response maximum likelihood, PRML) 방식을 채용한다.

재생계는, 대략 도 2에 나타낸 바와 같이 접속된 전압제어증폭기(41), 아날로그 필터(42), 아날로그/디지털(A/D) 변환기(43), 디지털 고역필터(44), 오프셋 보정회로(45), 타이밍 제어회로(46), 디지털 이퀄라이저(47), 게인 제어회로(48), 전압 제어발진기(49), 최우(likelihood) 복호(비터비(Viterbi)복호)회로(51), 9/8 디코더(52), 서멀 어스페리티(TA) 검출회로(55), TA 검출비트 레지스터(56), 단수설정 레지스터(58) 및 이네이블 레지스터(59)로 된다.

헤드(2)에 의해 자기디스크(1)로부터 재생된 아날로그신호는 전압제어증폭기(41)에 의해 최적의 진폭으로 증폭된다. 이 전압제어증폭기(41)의 이득은 게인 제어회로(48)로부터의 피드백에 의해 최적화되어 있다. 아날로그 필터(42)는 전압제어증폭기(41)가 출력하는 아날로그신호에 대해 부분응답파형을 등화(equalization)한다. A/D 변환기(43)는 타이밍 제어회로(46) 및 전압제어발진기(49)에 의해 최적화된 샘플링주기로 아날로그 필터(42)가 출력하는 아날로그신호를 디지털신호로 변환한다.

디지털 고역필터(44)는 A/D 변환기(43)가 출력하는 디지털신호로부터 직류(DC)성분을 꺼내어, DC성분을 오프셋 보정회로(45)에 공급함과 동시에, DC성분을 제거한 디지털신호를 출력한다. 이 DC성분은 서멀 어스페리티에 대응한다. 오프셋 보정회로(45)는 상기 DC성분을 전압으로 변환한다. A/D 변환기(43)는 아날로그 필터(42)로부터의 아날로그신호 입력으로부터 오프셋 보정회로(45)로부터의 전압 입력을 감산하고, 감산결과에 대해 A/D 변환을 실시하므로, A/D 변환기의 입력이 입력다이나믹 범위를 초과하여 포화하는 것을 방지할 수 있다. 예를 들어 A/D 변환기(43)의 입력다이나믹 범위는 400mVpp이며, 6비트의 2보수를 출력한다.

디지털 고역필터(44)의 출력 디지털신호는 상기 타이밍 제어회로(46)와 게인제어회로(48)와 디지털 이퀄라이저(47)에 공급된다. 디지털 이퀄라이저(47)는 파형등화의 미세조정을 실시하기 위해 설치되어 있다. 디지털 이퀄라이저(47)가 출력하는 디지털신호는 타이밍 제어회로(46)와, 게인 제어회로(48)와, 최우 복호회로(51)에 공급된다. 타이밍 제어회로(46)는 디지털 고역필터(44)의 출력 디지털신호 및 디지털 이퀄라이저(47)의 출력 디지털신호에 의거해서, 전압제어발진기(49)를 통해서 A/D 변환기(43)의 샘플링주기, 즉 샘플링의 타이밍을 제어하는 신호를 생성 출력한다. 게인 제어회로(48)는 디지털 고역필터(44)의 출력 디지털신호 및 디지털 이퀄라이저(47)의 출력 디지털신호에 의거해서, 전압제어증폭기(41)의 이득을 제어하는 신호를 생성 출력한다. 게인 제어회로(48)를 사용하여 실시하는 게인 조정방법은, 예를 들어 일본국 특개평 6-111478호 공보에 제안되어 있는 방법이어도 좋다.

최우 복호회로(51)는 디지털 이퀄라이저(47)의 출력 디지털신호를 복호하여 시리얼 데이터를 생성 출력한다. 또 9/8 디코더(52)는 최우 복호회로(51)로부터의 시리얼 데이터를 디코딩함과 동시에, 병렬 테이터로 변환하여 재생 데이터로서 도 1에 나타낸 인터페이스회로(34)를 통해서 호스트 MPU(32)에 공급한다.

TA 검출회로(55)는 A/D 변환기(43)의 출력 디지털신호로부터 동극성의 이상진폭을 검출함으로써 서멀 어스페리티를 검출한다. 이 TA 검출회로(55)에는 주지된 구성의 회로를 사용할 수 있으며, 예를 들어 일본국 특개평 6-28785호 공보에 제안되어 있는 회로를 사용할 수 있다. TA 검출회로(55)가 서멀 어스페리티를 검출하면, TA 검출비트 레지스터(56)에 TA 검출비트를 설정한다. 이 TA 검출비트 레지스터(56)는 도 1에 나타낸 호스트 MPU(32) 및 상위장치에 의해 참조 가능하며, 펌웨어가 TA 검출비트 레지스터(56)를 체크함으로써 서멀 어스페리티 발생 유무를 확인할 수 있다.

이네이블 레지스터(59)는 디지털 고역필터(44)를 이네이블하는 경우에 설정되는 1비트의 이네이블정보를 저장한다. 이네이블 레지스터(59)는 호스트 MPU(32) 및 상위장치로부터 세트/리세트가 가능하다. 이네이블 레지스터(59)는 통상은 리세트되어 있으므로, 디지털 고역필터(44)는 디스에이블상태에 있으며, 디지털 고역필터(44)가 동작함에 따른 S/N비의 열화를 방지한다. 한편, 후술하는 바와 같이 판독 에러가 발생하여 서멀 어스페리티가 TA 검출비트 레지스터(56)로부터 검출되면 이네이블 레지스터(59)는 세트되므로, 디지털 고역필터(44)는 이네이블상태가 되어 DC성분을 제거할 수 있다.

단수(段數)설정 레지스터(58)는 디지털 고역필터(44)를 구성하는 시프트레지스터의 단수를 설정하는 3비트의 단수설정정보를 저장한다. 단수설정 레지스터(58)는 호스트 MPU(32) 및 상위장치로부터 설정 가능하다. 본 실시예에서는 단수설정 레지스터(58)는 3비트의 단수설정정보로 3가지의 단수설정을 할 수 있으며, 단수를 변경 설정함으로써 디지털 고역필터(44)의 컷오프주파수를 변경할 수 있다. 데이터 에러가 발생하여 서멀 어스페리티가 TA 검출비트 레지스터(56)로부터 검출되면, 판독의 재시도(retry)가 이루어지나, 이때에 다시 데이터 에러가 발생하는 경우에는 펌웨어에 의해 단수설정 레지스터(58)내의 단수설정정보를 변경 설정한다.

도 3은 디지털 고역필터(44)의 일실시예를 나타낸 블록도이다. 디지털 고역필터(44)는 도 3에 나타낸 바와 같이 접속된 시프트레지스터(61), 셀렉터(62), 감산기(63), 가산기(64), 플립플롭(65), 1/n 제산기(66) 및 감산기(67)로 된다.

도 3에서 입력단자(60)에는 A/D 변환기(43)가 출력하는 6비트의 디지털 신호가 입력되고, 32단의 시프트레지스터(61)에 의해 차례로 시프트된다. 셀렉터(62)에는 시프트레지스터(61)에서 각각 8단, 16단 및 32단으로 지연시킨 3종류의 신호가 입력된다. 또 셀렉터(62)에는 도 2에 나타낸 단수설정 레지스터(58)로부터의 3비트의 선택신호도 공급된다. 이에 의하여, 시프트레지스터(61)에서 8단, 16단 및 32단 지연시킨 3종류의 신호 중에서, 선택신호에 의해 선택된 신호가 셀렉터(62)로부터 출력되어, 감산기(63)에 입력된다. 감산기(63)는 입력단자(60)로부터 직접 얻은 A/D변환기(43)의 출력디지털신호로부터, 셀렉터(62)로부터 얻어진 디지털신호를 감산하여, 이들 디지털신호의 차분을 구한다.

도 3에 나타낸 바와 같이 접속된 가산기(64) 및 플립플롭(65)은 감산기(63)로 구한 차분을 적산하는 어큐뮬레이터를 구성한다. 플립플롭(65)은 도 2에 나타낸 이네이블 레지스터(59)로부터의 이네이블신호에 의해 이네이블상태로 된다. 어큐뮬레이터로 적산된 적산결과는 1/n 제산기(66)에 입력된다.

1/n 제산기(66)에는 도 2에 나타낸 단수설정 레지스터(58)로부터의 3비트의 선택신호도 공급된다. 이에 의하여, 셀렉터(62)에서 n=8이 선택되어 있는 경우에는, 어큐뮬레이터로부터의 12비트의 적산결과 중에서 3비트 자릿수를 떨어뜨려서, 즉 비트 시프트를 실시하여, 1/8배한 6비트의 신호를 1/n 제산기(66) 내부의 셀렉터(도시하지 않음)로 전환하여 출력한다. 이 6비트의 신호는 출력단자(68)로부터 서멀 어스페리티의 DC성분으로 출력되어 도 2에 나타낸 오프셋 보정회로(45)에 공급된다. 또한 셀렉터(62)에서 n=16이 선택되어 있는 경우에는, 어큐뮬레이로부터의 12비트의 적산결과 중에서 4비트 자릿수를 떨어뜨려서, 1/16배한 6비트의 신호가 1/n 제산기(66)로부터 출력된다. 마찬가지로 셀렉터(62)에서 n=32가 선박되어 있는 경우에는, 어큐뮬레이로부터의 12비트의 적산결과 중에서 5비트 자릿수를 떨어뜨려서, 1/32배한 6비트의 신호가 1/n 제산기(66)로부터 출력된다.

1/n 제산기(66)에 의해 출력되는 6비트의 신호는 감산기(67)에도 공급된다. 이 감산기(67)에는 입력단자(60)로부터 직접 얻어지는 A/D 변환기(43)의 출력 디지털신호도 공급되어 있다. 따라서, 감산기(67)는 A/D 변환기(43)의 출력 디지털신호로부터 서멀 어스페리티의 DC성분을 감산함으로써, DC성분이 제거된 디지털신호를 출력한다. 감산기(67)의 출력 디지털신호는 출력단자(69)로부터 출력되어 도 2에 나타낸 타이밍 제어회로(46), 디지털 이퀄라이저(47) 및 게인 제어회로(48)에 공급된다.

플립플롭(65)에 공급되는 이네이블신호는 플립플롭(65)의 클리어단자에 입력된다. 따라서, 이네이블신호가 오프인 경우에는 플립플롭(65)은 클리어되어 출력단자(68)로부터 출력되는 DC성분은 제로가 된다. 이 경우에 디지털 고역필터(44)는 디스에이블상태가 되어, 출력단자(69)로부터 A/D 변환기(43)의 출력 디지털신호만을 출력한다.

도 4는 오프셋 보정회로(45) 및 A/D 변환기(43)의 일실시예를 나타낸 블록도이다. 도 4중에서 오프셋 보정회로(45)는 도면에 나타낸 바와 같이 접속된 디지털/아날로그(D/A) 변환회로(451)와 0.8의 루프게인을 갖는 루프게인 회로(452)로 된다. 한편 A/D 변환기(43)는 도면에 나타낸 바와 같이 접속된 아날로그 감산기(431)와 A/D 변환회로(432)로 된다. 또한 루프게인회로(452)의 루프게인은 0.8로 한정되지 않으며, 예를 들어 시뮬레이션 등에 의해 구해진 최적의 값으로 설정하면 좋다.

디지털 고역필터(44)의 출력단자로부터 얻어지는 DC성분은 입력단자(450)를 통해서 D/A 변환회로(451)에 입력되어, 아날로그전압으로 변환된다. 이 아날로그전압은 루프게인회로(452)를 통해서 A/D 변환기(43)의 아날로그 감산기(431)에 입력된다. 아날로그 감산기(451)에는 도 2에 나타낸 아날로그 필터(42)로부터의 아날로그신호도 입력단자(430)를 통해서 입력되어 있다. 따라서 아날로그 감산기(431)는 아날로그 필터(42)로부터의 아날로그신호로부터 루프게인회로(452)로부터의 아날로그전압을 감산하여, 감산결과를 A/D 변환회로(432)에 입력한다. A/D 변환회로(432)가 출력하는 6비트의 디지털신호는 출력단자(433)를 통해서 도 2에 나타낸 디지털 고역필터(44)에 출력된다.

본 실시예에서는 A/D 변환회로(432)의 입력다이나믹 범위는 400mVpp이며, 1비트의 웨이팅이 6.25mV인 6비트의 출력을 생성한다. 또 D/A 변환회로(451)도 A/D 변환회로(432)와 같은 웨이팅으로 ±200mV(400mVpp)인 출력을 생성한다. 다음의 표 1은 D/A 변환회로(451)의 입력과 출력간의 관계의 일례를 나타낸다.

도 5는 도 2에서 헤드(2)에 의해 재생되어 전압제어증폭기(41)에 입력된 아날로그신호를 나타낸 도면이다. 도 5중에서 종축은 진폭을 임의 단위로 나타내고, 횡축은 시간을 나타낸 것이다. 도 5는 서멀 어스페리티가 1000ns 부근에서 발생한 경우를 나타낸다.

도 6은 서멀 어스페리티에 대한 대책을 취하지 않고, 도 2에 나타낸 디지털 고역필터(44)나 오프셋 보정회로(45) 등을 설치하지 않은 경우의 A/D 변환기(43)의 출력신호를 나타낸 도면이다. 도 6중에서 종축은 진폭을 임의 단위로 나타내고, 횡축은 시간을 나타낸 것이다. 이 경우에 도 6으로부터 알수 있는 바와 같이 기간 A에서는 A/D 변환이 포화하고, 기간 B에서는 서멀 어스페리티가 발생하기 전인 기간 A에 비해 진폭이 감소하고, 기간 C에서는 위상의 어긋남이 생기고 있다.

한편, 본 실시예와 같이 도 2에 나타낸 디지털 고역필터(44)나 오프셋 보정회로(45)등이 설치되어 있으면, 상기의 경우와 같이 도 5에 나타낸 아날로그신호에 대해 A/D 변환기(43)의 출력신호는 도 7에 나타낸 바와 같이 되어, 디지털 고역필터(44)로 꺼내는 DC성분은 도 8에 나타낸 바와 같이 되어, 디지털 고역필터(44)에 의해 DC성분이 제거된 신호는 도 8에 나타낸 바와 같이 되는 것이 확인되었다. 도 7중의 기간 D에서는 A/D 변환이 포화되어 있으며, 도 9의 기간 D에서는 데이터의 재생이 불가능한 것으로 생각되나, 기간 D이후에서는 진폭의 저하나 위상의 어긋남이 보이지 않아서, 본 실시예가 서멀 어스페리티에 대해 대단히 효과적이라는 것이 확인되었다.

도 10은 도 2에 나타낸 TA 검출회로(55)의 일실시예를 나타낸 블록도이다. TA 검출회로(55)는 도 10에 나타낸 바와 같이 접속된 앤드회로(551), 절대치 회로(552), 레벨 비교기(553), 래치회로(554, 555), 배타적 논리합(EOR)회로(556), N비트 시프트레지스터(557) 및 래치회로(558)로 된다.

입력단자(560)에는 도 2에 나타낸 A/D 변환기(43)의 출력 디지털신호가 입력되고, 입력단자(561)에는 TA 검출회로(55)의 동작을 이네이블/디스에이블하는 신호가 제어입력된다. 이 제어신호는 상위장치 또는 호스트 MPU(32)로 부터 공급되어도, 상위장치 및 호스트 MPU(32)로부터 세트 가능한 레지스터(도시하지 않음)로부터 공급되어도 좋다. 앤드회로(551)는 입력단자(560, 561)로부터의 신호의 앤드를 구하여, 출력을 절대치 회로(552) 및 래치회로(554)에 공급한다. 절대치 회로(552)는 앤드회로(551)의 출력신호의 절대치를 구하여, 레벨 비교기(553)에 공급한다. 레벨 비교기(553)는 입력단자(562)에 입력되는 TA 슬라이스 레벨과 절대치 회로(552)의 출력신호를 비교한다. TA 슬라이스 레벨은 상위장치 또는 호스트 MPU(32)로부터 공급되어도, 상위장치 및 호스트 MPU(32)로부터 세트 가능한 레지스터(도시하지 않음)로부터 공급되어도 좋다. 레벨 비교기(553)의 출력신호는 N비트 시프트레지스터(557) 및 래치회로(554, 555)의 클록 입력단자(CLK)에 공급된다.

래치회로(554, 555) 및 EOR회로(556)는 극성 체크부를 구성한다. 래치회로(554)의 출력신호는 래치회로(555) 및 EOR회로(556)에 공급되며, EOR회로(556)에는 래치회로(555)의 출력신호도 공급된다. EOR회로(556)의 출력신호는 리세트펄스로서 N비트 시프트레지스터(557)의 리세트단자에 공급되고, N비트 시프트레지스터(557)는 이 리세트펄스가 고준위(논리치 "1")의 경우에 리세트된다.

한편 N비트 시프트레지스터(557)의 클리어단자에는 입력단자(563)로부터의 N비트 설정신호가 공급된다. 이 N비트 설정신호는 상위장치 또는 호스트 MPU(32)로부터 공급되어도, 상위장치 및 호스트 MPU(32)로부터 세트 가능한 레지스터(도시하지 않음)로부터 공급되어도 좋다. N비트 시프트레지스터(557)의 출력신호는 래치회로(558)의 세트단자에 공급된다. 래치회로(558)의 출력신호는 TA 검출비트로서 도 2에 나타낸 TA 검출비트 레지스터(56)에 공급된다. 이 래치회로(558)의 리세트단자에는 입력단자(564)로부터 TA 검출비트 클리어신호가 공급된다. 이 TA 검출비트 클리어신호는 상위장치 또는 호스트 MPU(32)로부터 공급되어도, 상위장치 및 호스트 MPU(32)로부터 세트 가능한 레지스터(도시하지 않음)로부터 공급되어도 좋다.

도 11은 디지털 이퀄라이저(47)의 일실시예를 그 주변부분과 함께 나타낸 블록도이다. 도 11중에서 도 2와 동일 부분에는 동일 부호를 붙이고, 그 설명은 생략한다. 본 실시예에서는 설명의 편의상, A/D 변환기(43)가 6비트인 경우에 대해 설명한다.

디지털 이퀄라이저(47)는 도 11에 나타낸 바와 같이 접속된 D 플립플롭(471~474)과, 계수승산기(481~484)와, 가산기(491)로 된다. 가산기(491)의 출력신호는 도 2에 나타낸 최우 복호회로(51)에 공급된다. 그리고 굵은 선으로 나타낸 신호선은 버스를 표시한다.

그런데, D 플립플롭(471~474)은 시프트레지스터를 구성하므로, 디지털 고역필터(44)내의 시프트레지스터의 적어도 일부와 겸용할 수 있다면 편리하다. 따라서 디지털 고역필터(44)내의 시프트레지스터의 적어도 일부를 디지털 이퀄라이저(47)와 겸용하는 실시예를 하기에 설명한다.

도 12는 디지털 고역필터(44) 및 디지털 이퀄라이저(47)의 일부를 겸용하는 실시예를 나타낸 블록도이다. 도 12중에서 도 11과 동일 부분에는 동일부호를 붙이고, 그 설명은 생략한다. 본 실시예에서는 디지털 고역필터(44)의 시프트레지스터의 일부를 디지털 이퀄라이저(47)의 시프트레지스터와 겸용함으로써, 회로규모 및 귀환루프의 단수를 감소시키고 있다. 그리고 본 실시예에서도 설명의 편의상, A/D 변환기(43)가 6비트인 경우에 대해 설명한다.

도 12에서 디지털 고역필터(44)의 시프트레지스터를 구성하는 플립플롭(471~475)중에서, 플립플롭(471~474)은 디지털 이퀄라이저(47)의 시프트레지스터와 겸용된다. 이 때문에 본 실시예에서는 A/D 변환기(43)가 6비트이므로, 디지털 고역필터(44)의 시프트레지스터와 디지털 이퀄라이저(47)의 시프트레지스터를 독립하여 설치하는 경우와 비교하면, 6 × 4개의 플립플롭을 절약할 수 있다.

또한 상기와 같은 플립플롭의 겸용에 의한 회로규모의 감소는 디지털 이퀄라이저(47)의 탭수나 디지털 고역필터(44)내의 시프트레지스터의 단수에 의해서도 변한다.

다음에 재시도방법의 실시예를 도 13 및 도 14와 함께 설명한다. 도 13은 도 1에 나타낸 호스트 MPU(32)의 판독·기입시의 동작을 설명하는 플로차트이다. 그리고 도 14는 도 13중의 TA 재시도처리를 설명하는 도면이다.

도 13에서 스텝 S101은 도 1에 나타낸 자기디스크장치의 동작을 개시한다. 이 개시상태에서는, 스텝 S114에 의해 도 2에 나타낸 디지털 고역필터(44)가 이네이블 레지스터(59)에 의해 디스에이블상태로 되고, 판독/기입(R/W) 파라미터는 디폴트값 또는 조정치로 설정되어 있다. 스텝 S102는 헤드(2)에 의해 재생된 데이터를 판독한다. 스텝 S103은 데이터 에러가 발생하고 있는지의 여부를 판정한다. 스텝 S103의 판정결과가 NO이면, 스텝 S105는 데이터 판독이 정상적으로 종료한 것으로 판단하여, 스텝 S106에서 처리가 종료된다.

한편, 스텝 S103의 판정결과가 YES이면, 스텝 S104는 데이터 에러가 오차정정 코드(ECC)에 의해 정정 가능한지의 여부를 판정한다. 스텝 S104의 판정결과가 YES이면, 스텝 S107은 정정가능 에러를 상위장치에 보고하고, 스텝 S106에서 처리가 종료된다.

스텝 S104의 판정결과가 NO의 경우에는, 스텝 S108은 재시도 스텝이 종료한지의 여부를 판정한다. 스텝 S108의 판정결과가 YES이면, 스텝 S109는 정정불능 에러를 상위장치에 보고하고, 스텝 S106에서 처리가 종료된다.

스텝 S108의 판정결과가 NO의 경우에는, 스텝 S110은 도 2에 나타낸 TA 검출비트 레지스터(56)를 참조하여 TA 검출비트가 온, 즉 세트되어 있는지의 여부를 판정한다. 스텝 S110의 판정결과가 NO이면, 스텝 S111은 통상의 판독 재시도 처리를 실행한다. 구체적으로는 스텝 S111은 도 14에 나타낸 헤드(2)의 센스전류 등의 R/W 파라미터만을 변경하고, 디지털 고역필터(44)를 이네이블 레지스터(59)의 내용에 의거해서 디스에이블상태로 한다. 통상의 판독 재시도 처리에서는 디지털 고역필터(44)의 설정은 변경하지 않는다. 스텝 S111 후의 처리는 스텝 S102로 복귀한다.

한편 스텝 S110의 판정결과가 YES의 경우에는 스텝 S112는 TA 재시도처리를 실행한다. 구체적으로는, 스텝 S112는 우선 디지털 고역필터(44)의 시프트 레지스터의 단수를 단수설정 레지스터(58)의 내용에 의거해서 변경한다. 또 통상의 판독·재시도 처리의 경우와 마찬가지로 R/W 파라미터를 변경한다. 또한 이네이블 레지스터(59)의 내용에 의거해서 디지털 고역필터(44)를 이네이블상태로 한다. 스텝 S112후의 처리는 스텝 S102로 복귀한다.

즉, TA 재시도처리를 실행할 경우에는 도 14에 나타낸 R/W 파라미터 이외에 도 14에 나타낸 디지털 고역필터(44)의 설정도 변경한다. 본 실시예에 의한 디지털 고역필터(44)의 설정에는 시프트레지스터의 단수와 이네이블/디스에이블상태가 있다. 또 R/W 파라미터에는 헤드(2)의 센스전류와, 헤드(2)의 오프셋량과, 아날로그 필터(42)의 중심주파수(Fc)와, 아날로그 필터(42)의 부스트와, 최우 복호회로(51)의 비타비 슬라이스 레벨이 있다. 또 파라미터의 조합은 도 14에 나타낸 바와 같이 63의 스텝수의 범위내에서 유효한 것을 설정한다.

이상, 본 발명을 실시예에 의해 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며. 본 발명의 범위내에서 여러가지 변형 및 개량이 가능하다는 것은 당업자에게는 자명하다.

본 발명에 의하면, 확실하게 서멀 어스페리티를 검출할 수 있고, 확실하게 서멀 어스페리티를 제거할 수 있다. 또한, 디지털 처리로 인하여 노이즈에 의한 악영향을 저감할 수 있다.

또한, 오프셋 보정을 실행함으로써, 아날로그/디지털 변환기 또는 변환수단의 입력다이나믹 범위 내에 들어가는 데이터가 증가하기 때문에 생성할 수 있는 데이터 범위가 넓어진다. 또 아날로그/디지털 변환기 또는 변환수단의 입력다이나믹 범위를 확대할 필요가 없기 때문에 분해능의 열화를 방지할 수 있다.

또한, 비교적 간단한 회로로 서멀 어스페리티의 제거를 실현할 수 있다.

또한, 자동이득제어루프 및 위상로크루프의 동작을 홀딩하는 시간을 대폭 감소시킬 수 있으므로, 재생 데이터의 신뢰성을 향상시킬 수 있다.

Claims

자기기록매체로부터 재생된 아날로그신호를 디지털신호로 변환하는 아날로그/디지털 변환수단과, 상기 아날로그신호에 포함된 서멀 어스페리티에 의한 직류성분을 상기 아날로그/디지털 변환수단의 출력으로부터 제거하는 디지털 필터를 갖는 장치의 재시도방법에 있어서, 상기 디지털신호에 의거해서 데이터 에러를 검출하는 스텝; 상기 디지털신호에 의거해서 서멀 어스페리티를 검출하는 스텝; 및 상기 데이터 에러가 검출되면 상기 서멀 어스페리티가 검출되었는지의 여부에 따라 판독의 재시도처리를 실행하는 스텝을 포함하는 것을 특징으로 하는 재시도방법.
제1항에 있어서, 상기 데이터 에러가 검출되고 상기 서멀 어스페리티가 검출된 경우에만, 상기 직류성분을 제거하도록 상기 디지털 필터를 제어하는 스텝을 더 포함하는 것을 특징으로 하는 재시도방법.
자기디스크로부터 재생된 신호에 포함된 직류성분을 검출하는 직류성분 검출수단; 상기 직류성분을 상기 자기 디스크로부터 재생된 아날로그신호로부터 감산하는 정정수단; 및 상기 정정수단에 의해 직류성분이 제거된 아날로그신호를 디지털 신호로 변환하는 아날로그/디지털 변환수단을 구비하는 자기디스크장치로서, 상기 직류성분 검출수단은 상기 아날로그/디지털 변환수단으로부터 출력되는 디지털 신호로부터 직류성분을 검출하는 디지털 필터를 구비하고, 상기 디지털 필터는, 상기 디지털신호가 입력되는 n단(n은 정수)의 시프트레지스터; 상기 시프트레지스터와 상기 디지털신호 간의 차분(差分)을 구하는 감산수단; 상기 감산수단에 의해 출력되는 차분을 적산(積算)하는 어큐뮬레이터; 및 상기 어큐뮬레이터로부터의 적산결과를 n으로 제산(除算)하여 출력하는 1/n 제산수단을 갖는 것을 특징으로 하는 자기디스크장치.
제3항에 있어서, 상기 시프트레지스터의 단수(段數)(n) 및 상기 제산수단의 제산치(1/n)를 가변 설정하는 수단을 더 구비한 것을 특징으로 하는 자기디스크장치.
자기디스크로부터 재생된 신호에 포함된 직류성분을 검출하는 직류성분 검출수단; 상기 직류성분을 상기 자기 디스크로부터 재생된 아날로그신호로부터 감산하는 정정수단; 및 상기 정정수단에 의해 직류성분이 제거된 아날로그신호를 디지털 신호로 변환하는 아날로그/디지털 변환수단을 구비하는 자기디스크장치로서, 상기 직류성분 검출수단은 상기 아날로그/디지털 변환수단으로부터 출력되는 디지털 신호로부터 직류성분을 검출하는 디지털 필터를 구비하고, 상기 디지털 필터의 출력에 의거해서 자동이득제어를 실행하는 자동이득제어루프; 상기 디지털 필터의 출력에 의거해서 위상로크제어를 실행하는 위상로크루프; 상기 디지털 필터의 출력에 의거해서 이퀄라이징 처리를 실행하는 디지털 이퀄라이저; 및 상기 자동이득제어루프, 상기 위상로크루프 및 상기 디지털 이퀄라이저의 출력에 의거해서 상기 디지털신호를 디코딩하는 디코딩 수단을 더 구비하는 것을 특징으로 하는 자기디스크장치.
제5항에 있어서, 상기 디지털 필터는, 적어도 일부가 상기 디지털 이퀄라이저와 겸용인 시프트레지스터를 갖는 것을 특징으로 하는 자기디스크장치.
자기디스크로부터 재생된 신호에 포함된 직류성분을 검출하는 직류성분 검출수단; 상기 직류성분을 상기 자기 디스크로부터 재생된 아날로그신호로부터 감산하는 정정수단; 및 상기 정정수단에 의해 직류성분이 제거된 아날로그신호를 디지털 신호로 변환하는 아날로그/디지털 변환수단을 구비하는 자기디스크장치로서, 상기 직류성분 검출수단은 상기 아날로그/디지털 변환수단으로부터 출력되는 디지털 신호로부터 직류성분을 검출하는 디지털 필터를 구비하고, 상기 자기디스크장치는, 상기 디지털신호에 의거해서 데이터 에러를 검출하는 제 1 검출수단; 및 상기 디지털신호에 의거해서 상기 자기디스크로부터 재생된 신호에 포함된 직류성분의 원인인 서멀 어스페리티를 검출하는 제 2 검출수단을 더 구비하며, 상기 디지털 필터는, 상기 제 1 검출수단이 데이터 에러를 검출하고 또한 상기 제 2 검출수단이 상기 서멀 어스페리티를 검출한 경우에만, 상기 직류성분을 제거하는 것을 특징으로 하는 자기디스크장치.
제7항에 있어서, 상기 제 1 검출수단이 데이터 에러를 검출하면, 상기 제 2 검출수단이 서멀 어스페리티를 검출하였는지의 여부에 따라 판독의 재시도처리를 실행하는 재시도수단을 더 구비하는 것을 특징으로 하는 자기디스크장치.
제3항 또는 제5항에 있어서, 상기 디지털 신호에 의거하여 상기 자기디스크로부터 재생된 신호에 포함된 직류성분의 원인인 서멀 어스페리티를 검출하는 수단을 더 구비하며, 상기 디지털 필터는, 상기 서멀 어스페리티를 검출하는 수단이 상기 서멀 어스페리티를 검출한 경우에만, 상기 직류성분을 제거하는 것을 특징으로 하는 자기디스크장치.