Nothing Special   »   [go: up one dir, main page]

KR100252879B1 - 반도체장치의 서브(sub)워드라인 드라이버 - Google Patents

반도체장치의 서브(sub)워드라인 드라이버 Download PDF

Info

Publication number
KR100252879B1
KR100252879B1 KR1019970066254A KR19970066254A KR100252879B1 KR 100252879 B1 KR100252879 B1 KR 100252879B1 KR 1019970066254 A KR1019970066254 A KR 1019970066254A KR 19970066254 A KR19970066254 A KR 19970066254A KR 100252879 B1 KR100252879 B1 KR 100252879B1
Authority
KR
South Korea
Prior art keywords
word line
pmos transistor
transistor
sub word
threshold voltage
Prior art date
Application number
KR1019970066254A
Other languages
English (en)
Other versions
KR19990047739A (ko
Inventor
이근철
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970066254A priority Critical patent/KR100252879B1/ko
Publication of KR19990047739A publication Critical patent/KR19990047739A/ko
Application granted granted Critical
Publication of KR100252879B1 publication Critical patent/KR100252879B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/14Word line organisation; Word line lay-out
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/08Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

본 발명은 집적화되는 반도체장치에 있어서, 낮은 문턱전압을 갖는 피모스 트랜지스터를 사용하여 레이아웃의 면적을 최소화하여 고집적에 적당하고, 피치를 감소시키켜 공정을 용이하게 구현할 수 있는 서브 워드라인을 제공하기 위한 것으로써, 워드라인이 플로팅되는 것을 방지하기 위한 서브 워드라인에 있어서, 데이터를 저장하는 셀 트랜지스터의 문턱전압보다 더 낮은 문턱전압을 갖고 게이트에 인가되는 글로벌 워드바라인 신호에 의해 동작하는 피모스 트랜지스터와, 드레인이 상기 피모스 트랜지스터의 드레인에 연결되고, 소오스는 접지단에 연결되는 앤모스 트랜지스터를 포함하여 구성되는 것을 특징으로 한다.

Description

반도체장치의 서브(SUB)워드라인 드라이버
본 발명은 반도체장치에 관한 것으로써 특히, 칩사이즈를 감소시키고 저전압특성을 개선시키는데 적당한 반도체장치의 서브 워드라인 드라이버에 관한 것이다.
일반적으로 소자의 집적도가 높아지고 셀 사이즈가 감소됨에 따라 워드라인에 연결되는 셀(Cell)의 숫자가 많아지게 되었다.
이로인해 발생되는 문제점중 하나는 워드라인에 연결되는 셀의 숫자가 많아짐에 따라 워드라인의 커패시턴스가 증가하게 되고 워드라인이 길어져야 하기 때문에 저항또한 증가하게 되어 결과적으로 스피드특성을 저하시키게 된다.
또한, 셀 사이즈가 작아짐에 따라 동시에 워드라인의 피치(Pitch)또한 줄어들게 되어 공정상의 어려움이 발생된다.
상기와 같은 문제들을 해결하기 위해 워드 션트 스킴(Word Shunt Scheme), 하이어라키컬 워드라인 스킴(Hierarchical Wordline Scheme)의 개념이 제안되었다.
그러나 상기 워드 션트 스킴은 스피드는 개선시킬 수는 있지만 메탈라인의 피치가 서브 워드라인의 피치와 같기 때문에 공정상에 어려움이 따른다.
그리고 상기 하이어라키컬 워드라인 스킴은 워드 션트 스킴에 비해 서브 워드라인 드라이버만큼 레이아웃의 사이즈가 커지지만 스피드를 개선시키고 메탈라인의 피치를 보다 더 크게할 수 있으므로 공정의 용이성으로 인해 현재 많이 사용되어지고 있다.
이하, 종래 반도체 메모리장치의 서브 워드라인 드라이버를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 앤모스(NMOS)만으로 이루어진 셀프-부스트 드라이버의 구성도이다.
도 1에 도시한 바와같이 종래 제 1 실시예에 따른 셀프-부스트 드라이버는 3개의 NMOS트랜지스터로 구성된다.
즉, 제 1 앤모스 트랜지스터(NM1)와 제 2 앤모스 트랜지스터(NM2)가 직렬로 구성되고, 상기 제 1 앤모스 트랜지스터(NM1)의 게이트에 제 3 앤모스 트랜지스터(NM3)의 드레인이 연결된다.
도 1에 도시한 셀프-부스트 드라이버는 앤모스 트랜지스터들로 이루어져 있기 때문에 레이아웃의 면적이 작은 이점이 있다.
이와같은 셀프-부스트 드라이버는 먼저, 게이트 제어신호(Vboot)가 인가되면 상기 제 3 앤모스 트랜지스터(NM3)는 턴-온된다.
따라서, 제 3 앤모스 트랜지스터(NM3)를 통해 하이레벨의 글로벌 워드라인 신호(GWL)가 제 1 앤모스 트랜지스터(NM1)를 턴-온시킨다.
따라서, DXi는 제 1 앤모스 트랜지스터( NM1)를 통해 서브 워드라인(SWL)에 전달된다.
한편, 도 2는 종래기술에 따른 CMOS 서브 워드라인 드라이버의 구성도이다.
도 2에 도시한 바와같이 종래 CMOS서브 워드라인 드라이버는 피모스 트랜지스터(PM)와, 제 1 앤모스 트랜지스터(NM1)으로 구성된 CMOS트랜지스터(21)와, 상기 피모스 트랜지스터(PM)와 병렬로 연결되는 제 2 앤모스 트랜지스터(NM2)로 구성된다.
여기서, 상기 CMOS트랜지스터(21)의 출력단과 상기 앤모스 트랜지스터(NM2)의 드레인이 공통으로 연결되어 서브 워드라인(SWL)에 연결된다.
이와같은 CMOS서브 워드라인 드라이버는 스피드가 빠르고 타이밍 컨트롤이 용이하다는 장점이 있다.
도 2에 도시한 바와같이 로우레벨의 글로벌 워드바라인의 신호(GWLb)에 의해 피모스 트랜지스터(PM)는 턴-온상태가 되고, 제 1 앤모스 트랜지스터(NM1)는 오프상태를 유지한다.
그리고 글로벌 워드라인(GWL)신호에 의해 제 2 앤모스 트랜지스터(NM2)가 턴-온되어 하이레벨의 DXi신호를 서브워드라인으로 전달한다.
만일, 상기 DXi가 로우레벨이고, 글로벌 워드바라인(GWLb)가 로우레벨이면, 상기 제 1, 제 2 앤모스 트랜지스터( NM1,NM2)는 오프상태가 된다.
이때 서브워드라인이 플로팅(Floating)되는 것을 방지하기 위해 상기 글로벌 워드라인신호로써, 제 2 앤모스 트랜지스터(NM2)를 턴-온시켠 준다.
도 3은 종래 CMOS서브 워드라인 드라이버의 다른 실시예로써, 워드라인 액티브시 플로팅(Floating)워드라인의 커플링 노이즈(Coupling Noise)를 없애기 위해 글로벌 워드라인(GWL)을 트위스트(Twist)시킨다.
도 3에 도시한 바와같이 다른 실시예에 따른 CMOS서브 워드라인 드라이버는 두 개의 트랜지스터 즉, 피모스 트랜지스터(PM)와, 앤모스 트랜지스터(NM)가 직렬로 구성된 CMOS트랜지스터이다.
도 1이나 도 2에 비해 두 개의 트랜지스터로 구성하기 때문에 레이아웃의 면적을 감소시킬 수 있는 잇점이 있다.
도 3에서와 같이 로우레벨의 글로벌 워드바라인(GWLb)에 의해 피모스 트랜지스터(PM)은 턴-온상태가 되고 앤모스 트랜지스터(NM)는 오프상태가 된다.
따라서, 상기 하이레벨의 DXi신호가 상기 피모스 트랜지스터(PM)를 통해 서브워드라인에 전달된다.
워드라인 액티브시, 플로팅 워드라인의 커플링 노이즈(Coupling Noise)를 제거하기 위해 글로벌 워드라인을 트위스트 시킨다.
즉, 플로팅 워드라인을 확실하게 로우상태로 유지되고 있는 워드라인으로 대체시킴으로써, 워드라인의 커플링 노이즈를 감소시킨다.
그러나 상기와 같은 종래 반도체장치의 서브 워드라인 드라이버는 다음과 같은 문제점이 있었다.
첫째, NMOS셀프 부스트 드라이버는 글로벌 워드라인을 Vboot신호로써 부팅시켜야 하기 때문에 글로벌 워드라인과 Vboot의 타이밍 메치(METCH)가 필요하고 높은 게이트전압이 가해지기 때문에 게이트절연막이 파괴되어 소자의 신뢰성을 저하시킨다.
둘째, 3개의 트랜지스터를 이용하는 CMOS서브 워드라인 드라이버는 피모스 트랜지스터를 만들기 위해 N웰이 필요하기 때문에 레이아웃의 면적이 증가하게 되고, 2개의 컴플리먼트 글로벌 워드라인이 필요하므로 메탈라인의 피치(Pitch)가 그 만큼 줄어들게 된다.
셋째, 두 개의 트랜지스터를 사용하는 다른 CMOS 서브 워드라인 드라이버의 경우, 선택되어지지 않는 DXi의 워드라인은 플로팅 상태가 되어 버린다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로써, 낮은 문턱전압을 갖는 피모스 트랜지스터를 이용하여 서브워드라인이 플로팅되는 것을 방지하고, 레이아웃을 최소화시켜 집적도를 향상시키는데 적당한 반도체장치의 서브 워드라인 드라이버를 제공하는데 그 목적이 있다.
도 1은 종래 셀프-부스트 드라이버의 회로적 구성도
도 2는 종래 CMOS서브 워드라인 드라이버의 회로적 구성도
도 3은 종래 다른 실시예에 따른 CMOS서브 워드라인 드라이버의 회로적 구성도
도 4는 본 발명의 CMOS 서브 워드라인 드라이버의 회로적 구성도
도면의 주요부분에 대한 부호의 설명
PM : 피모스 트랜지스터 NM : 앤모스 트랜지스터
상기의 목적을 달성하기 위한 본 발명에 따른 반도체장치의 서브 워드라인 드라이버는 워드라인이 플로팅되는 것을 방지하기 위한 서브 워드라인에 있어서, 데이터를 저장하는 셀 트랜지스터의 문턱전압보다 더 낮은 문턱전압을 갖고 게이트에 인가되는 글로벌 워드바라인 신호에 의해 동작하는 피모스 트랜지스터와, 드레인이 상기 피모스 트랜지스터의 드레인에 연결되고, 소오스는 접지단에 연결되는 앤모스 트랜지스터를 포함하여 구성되는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체장치의 서브 워드라인 드라이버를 첨부된 도면을 참조하여 설명하기로 한다.
도 4는 본 발명에 따른 반도체장치의 서브 워드라인 드라이버의 회로적 구성도이다.
도 4에 도시한 바와같이 본 발명의 서브 워드라인 드라이버는 두 개의 트랜지스터 즉, 낮은 문턱전압을 갖는 피모스 트랜지스터(PM)와, 앤모스 트랜지스터(NM)로 구성된다.
도 4에서와 같이 글로벌 워드바라인(GWLb)이 액티브되면 즉, 하이레벨에서 로우레벨로 떨어지면, 상기 피모스 트랜지스터(PM)가 턴-온되고, 앤모스 트랜지스터는 턴-오프상태가 되는 것이 아니라, 상기 글로벌 워드바라인(GWLb)가 하이레벨에서 로우레벨로 떨어짐에 따라 상기 피모스 트랜지스터는 낮은 문턱전압을 가지므로 곧 바로 턴-온상태가 된다.
이후에 상기 앤모스 트랜지스터(NM)가 턴-오프상태로 된다.
앤모스 트랜지스터가 턴-오프상태가 되었다고 하더라도 상기 글로벌 워드라인이 트랜지션(Transition)되는 시간이 짧기 때문에 상기 피모스 트랜지스터(PM)를 통해 흐르는 액티브 커런트의 양은 매우 작다.
따라서, 액티브 커런트에 의해서는 아무런 문제가 발생되지 않는다.
그리고 스탠바이시에는 리키지 커런트(leakage current)가 없기 때문에 Vpp레벨을 안전하게 유지할 수 있다.
이와같은 본 발명의 반도체장치의 서브 워드라인 드라이버의 동작설명을 보다 상세히 설명하면 다음과 같다.
도 4에 도시한 바와같이 낮은 문턱전압(VT)을 갖는 피모스 트랜지스터(PM)를 사용하여 플로팅 워드라인의 전압이 낮은 문턱전압을 갖는 상기 피모스 트랜지스터의 문턱전압만큼 상승하면, 피모스 트랜지스터(PM)가 턴-온되어 워드라인이 최소한 피모스 트랜지스터의 문턱전압만큼 상승하는 것을 막아준다.
이때, 셀내에 로우(low)데이터가 저장되어 있고, 비트라인이 로우(low)레벨인 경우, 플로팅 워드라인의 전압이 상승하여 셀 트랜지스터를 턴-온시켜도 셀의 데이터가 반전될 가능성은 전혀 없다.
만일, 비트라인이 하이(high)레벨인 경우에는 셀의 데이터가 하이레벨로 점차 높아질 가능성은 있지만, 완전하게 로우에서 하이레벨로 반전될 가능성은 전혀 없다.
또한, 시간이 지나면 리키지 커런트에 의해 다시 로우레벨의 데이터로 떨어지게 된다.
여기서, 셀에 하이레벨의 데이터가 저장되어 있을 경우에 대해서 설명하면 다음과 같다.
즉, 셀에 저장된 데이터가 하이레벨이고, 비트라인이 하이레벨이면, 워드라인이 Vpp레벨로 상승하지 않기 때문에 셀 데이터는 안전하게 유지된다.
이와같이 낮은 문턱전압을 갖는 피모스 트랜지스터를 이용하여 셀 트랜지스터의 문턱전압보다 피모스 트랜지스터의 문턱전압을 낮게하여 셀 트랜지스터가 턴-온되기 이전에 피모스 트랜지스터가 턴-온되도록 함으로써, 플로팅 워드라인의 전압을 피모스 트랜지스터의 문턱전압 아래에서 컨트롤할 수 있다.
이상 상술한 바와같이 본 발명의 반도체장치의 서브 워드라인 드라이버는 다음과 같은 효과가 있다.
낮은 문턱전압을 갖는 피모스 트랜지스터를 사용함으로써, 워드라인을 플로팅 시키지 않기 위해 별도로 앤모스 트랜지스터를 구성할 필요가 없어 레이아웃의 면적을 최소화시킬 수 있다.
또한, 메탈라인의 피치(Pitch)를 늘릴 수 있어 공정을 손쉽게 구현할 수 있으며, 낮은 문턱전압을 갖는 피모스 트랜지스터를 사용함에 따라 동일한 속도에서 피모스 트랜지스터의 위스(Width)를 줄일 수 있으므로 그 만큼 노말(normal)한 문턱전압을 갖는 피모스 트랜지스터에 비해 레이아웃의 면적을 감소시킬 수 있다.

Claims (3)

  1. 워드라인이 플로팅되는 것을 방지하기 위한 서브 워드라인에 있어서,
    데이터를 저장하는 셀 트랜지스터의 문턱전압보다 더 낮은 문턱전압을 갖고 게이트에 인가되는 글로벌 워드바라인 신호에 의해 동작하는 피모스 트랜지스터와,
    드레인이 상기 피모스 트랜지스터의 드레인에 연결되고, 소오스는 접지단에 연결되는 앤모스 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 반도체장치의 서브 워드라인 드라이버.
  2. 제 1 항에 있어서,
    상기 피모스 트랜지스터와 앤모스 트랜지스터의 공통 드레인에 서브 워드라인에 연결되는 것을 특징으로 하는 반도체장치의 서브 워드라인 드라이버.
  3. 제 2 항에 있어서,
    상기 피모스 트랜지스터는 상기 서브 워드라인의 전압을 자신의 문턱전압보다 낮도록하여 서브 워드라인이 플로팅되는 것을 방지하는 것을 특징으로 하는 반도체장치의 서브 워드라인 드라이버.
KR1019970066254A 1997-12-05 1997-12-05 반도체장치의 서브(sub)워드라인 드라이버 KR100252879B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970066254A KR100252879B1 (ko) 1997-12-05 1997-12-05 반도체장치의 서브(sub)워드라인 드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066254A KR100252879B1 (ko) 1997-12-05 1997-12-05 반도체장치의 서브(sub)워드라인 드라이버

Publications (2)

Publication Number Publication Date
KR19990047739A KR19990047739A (ko) 1999-07-05
KR100252879B1 true KR100252879B1 (ko) 2000-04-15

Family

ID=19526540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066254A KR100252879B1 (ko) 1997-12-05 1997-12-05 반도체장치의 서브(sub)워드라인 드라이버

Country Status (1)

Country Link
KR (1) KR100252879B1 (ko)

Also Published As

Publication number Publication date
KR19990047739A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
US5566120A (en) Apparatus and method for controlling transistor current leakage
US5302870A (en) Apparatus for providing multi-level potentials at a sense node
US6850453B2 (en) Deep power down control circuit
KR0155078B1 (ko) 강전계용의 mos 회로를 갖춘 반도체 회로
KR100313787B1 (ko) 반도체 메모리 장치의 워드라인 구동 회로
KR100220939B1 (ko) 반도체 메모리 장치의 워드라인 구동방법
US6445226B2 (en) Output circuit converting an internal power supply potential into an external supply potential in a semiconductor apparatus
US4618784A (en) High-performance, high-density CMOS decoder/driver circuit
US5132575A (en) Method for providing multi-level potentials at a sense node
KR0121131B1 (ko) 반도체 메모리장치의 구동회로
CN110266302B (zh) 功率门控电路以及功率门控控制系统
US20100066406A1 (en) Semiconductor device
KR20010107755A (ko) 반도체 메모리 장치의 다수의 워드 라인을 테스트하기위한 방법
US6215351B1 (en) Fuse-latch circuit
KR100252879B1 (ko) 반도체장치의 서브(sub)워드라인 드라이버
US6559691B2 (en) Voltage level converting circuit
US5675542A (en) Memory bit-line pull-up scheme
KR100282445B1 (ko) 센스앰프
KR100224763B1 (ko) 반도체 메모리 장치의 전원전압 공급회로
KR100250928B1 (ko) 서브 로오 디코더 회로
KR19980037951A (ko) 입출력 라인 프리차지 회로
KR0182011B1 (ko) 출력 데이타 안정화를 위한 라이트 드라이버
KR0183876B1 (ko) 반도체 메모리 장치의 워드라인스위치 회로
US5881004A (en) Burn-in stress control circuit for a semiconductor memory device
KR100280436B1 (ko) 입력레벨에대한허용한계를갖는출력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee