Nothing Special   »   [go: up one dir, main page]

KR100230515B1 - 요철이 형성된 리드 프레임의 제조방법 - Google Patents

요철이 형성된 리드 프레임의 제조방법 Download PDF

Info

Publication number
KR100230515B1
KR100230515B1 KR1019970012453A KR19970012453A KR100230515B1 KR 100230515 B1 KR100230515 B1 KR 100230515B1 KR 1019970012453 A KR1019970012453 A KR 1019970012453A KR 19970012453 A KR19970012453 A KR 19970012453A KR 100230515 B1 KR100230515 B1 KR 100230515B1
Authority
KR
South Korea
Prior art keywords
lead frame
dimples
raw material
die pad
lead
Prior art date
Application number
KR1019970012453A
Other languages
English (en)
Other versions
KR19980076001A (ko
Inventor
송근호
성시찬
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970012453A priority Critical patent/KR100230515B1/ko
Priority to JP9345270A priority patent/JPH10284677A/ja
Publication of KR19980076001A publication Critical patent/KR19980076001A/ko
Priority to US09/369,897 priority patent/US6197615B1/en
Application granted granted Critical
Publication of KR100230515B1 publication Critical patent/KR100230515B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 딤플이 형성되어 있는 리드 프레임 및 그를 이용한 반도체 패키지와 그 리드 프레임을 제조하기 위한 방법을 제공하는 것에 관한 것으로서, 리드, 타이바 및 다이패드를 포함하는 리드 프레임 전체 표면에 딤플을 기계적으로 형성하는 방법을 제공하고 이를 이용한 신뢰성이 우수한 반도체 패키지를 제공하는 것에 관한 것이다. 즉, 리드 프레임의 전체 표면에 딤플 모양의 요철면을 형성하여 리드 프레임과 성형수지간의 접착력 향상 및 반도체 칩과 다이패드간의 접착력을 향상시켜 반도체 패키지의 박형화로 발생하는 박리현상을 제거하는 동시에 딤플을 리드 프레임 전체 표면에 형성하는 방법을 기계적 표면개질 처리 방법인 노즐을 통하여 압축 공기와 함께 메디아를 리드 프레임 표면에 충돌시킴으로서 딤플을 형성하는 방법을 제공하여 저가로 대량 생산이 가능한 이점을 제공하는데 있다.

Description

요철이 형성된 리드 프레임의 제조방법 { Method for producting lead frame with uneven surface }
본 발명은 고집적 회로(IC ; integrated circuit) 소자(device)와 같은 반도체 칩을 패키지화(packageing)하는 리드 프레임(lead frame)에 관한 것으로서, 보다 상세하게는 리드 프레임과 성형수지 간의 접착력을 증대시킬 수 있는 리드 프레임 및 이의 제조방법에 관한 것이다.
일반적으로 리드 프레임은 여러 개의 유니트(unit)로 이루어진 스트립(strip) 상태의 리드 프레임 스트립으로 제작되고 있으며, 이러한 스트립은 한 개에서 다섯 개까지의 리드 프레임을 수용하고 있다. 이 리드 프레임은 제작되는 동안 리드 프레임의 소정의 위치에 캐리어 레일(carrier rail) 및 가이드 홀(guide hole)이 갖추어져 있고, 또한 리드 프레임은 복수 개의 내부리드(inner lead)와 외부리드(outer lead)를 포함하는 리드(lead), 타이바(tie bar) 및 다이패드(die pad)를 갖고 있다. 다이패드는 리드 프레임의 중앙에 사각형의 모양으로 형성되어 반도체 칩이 접착될 면적을 갖고 있다.
플라스틱(plastic) 계열의 에폭시(epoxy) 성형수지와 리드 프레임간의 박리 현상은 반도체 패키지의 주요 불량 원인이고, 이러한 불량은 성형수지 내부에 침투한 수분이 열을 수반하는 경화(cure)공정 및 테스트 공정 진행시 기화되면서 팽창하는 압력에 의하여 발생하고 있다.
이러한 불량은 사용자의 요구에 따라 반도체 패키지가 박형화 및 소형화되면서 보다 심각한 문제로 대두되고 있으며, 그 불량 원인을 제거하기 위한 방법으로 리드 프레임과 성형수지간의 접착력을 향상시키려는 노력이 진행되어 왔고, 그 노력의 일환중의 하나가 바로 리드 프레임의 다이패드부에 딤플 형성 및 새로운 성형수지 소재의 개발이다.
현재 적용하고 있는 방법은 식각(etch) 리드 프레임인 경우 리드 프레임의 다이패드 밑면에 여러 가지 모양의 딤플(dimple)을 만들거나, 스탬핑(stamping)의 경우 다이패드에 슬롯(slot)을 만들거나, 또는 펀칭(punching)을 하여 딤플을 만드는 것과 같은 효과를 내도록 하여 고온 다습한 조건에서도 성형수지와 리드 프레임과의 접착력을 향상시키고 있다.
이와 같이 리드 프레임의 다이패드부에 딤플을 형성하거나 슬롯을 형성하는 방법 및 구조는 미국 특허 공보 특허번호 4,942,452와 5,459,103 및 4,910,577등에 개재되어 있다.
즉, 이와 같이 식각하는 방법으로 리드 프레임의 다이패드에 딤플을 만들어 넣는 경우 상당히 효과를 보고 있으나 리드 프레임을 제작하는데 비용이 스탬핑 리드 프레임에 비해 2배 내지 3배 정도 많이 소요되고, 다이패드에서 내부리드로 진행하는 박리현상에 대해서는 여전히 문제를 갖고 있다.
또한, 스탬핑 리드 프레임인 경우 딤플을 규칙적으로 정확하게 만들기 어려워 슬롯을 만든다. 그러나 슬롯을 만든후에 조립공정에서의 슬롯을 피해 반도체 칩을 다이패드에 접착하는 공정이 어렵고 정밀한 설비가 필요하게 된다. 또한, 다이패드 뒷면에 바늘처럼 펀칭하는 방법은 딤플을 만들어 넣는 효과에 비해서 상당히 떨어진다.
따라서, 본 발명의 목적은 리드 프레임과 성형수지간의 박리현상으로 인한 반도체 패키지의 불량을 제거하기 위하여 간단한 기계적인 방법으로 리드 프레임 전체에 딤플을 형성하는 제조 방법을 제공하는 한편, 리드 프레임 표면의 거칠기를 주기 위한 화학약품 처리 방법을 제공하여 이와 같은 리드 프레임을 이용한 반도체 패키지를 제공하는데 있다.
도 1은 본 발명에 의한 리드 프레임을 나타내는 평면도.
도 2는 도 1의 Ⅰ-Ⅰ선을 따라 자른 단면도.
도 3은 본 발명에 의한 리드 프레임을 적용하여 반도체 패키지를 완성한 모양을 나타내는 단면도.
도 4는 본 발명에 의한 다른 예에 의한 반도체 패키지를 나타내는 단면도.
도 5는 본 발명에 의한 젯트 노즐을 이용하여 리드 프레임에 딤플을 형성하는 모양을 나타내는 개략도.
도 6은 본 발명에 의한 리드 프레임의 제조 방법을 나타내는 흐름도.
<도면의 주요 부호에 대한 설명>
10 ; 다이패드 12 ; 접착제
14 ; 반도체 칩 16 ; 본딩패드
18 ; 와이어 20 ; 타이바
30 ; 딤플 또는 요홈 40 ; 내부리드
50 ; 외부리드 60 ; 댐바
70 ; 가이드 레일 80 ; 가이드 홀
90 ; 성형 수지 100 ; 리드 프레임
200 ; 노즐 250 ; 메디아
300 ; 이송수단
상기 목적을 달성하기 위하여 프레임 몸체에 연결되고 딤플이 형성된 타이바; 상기 타이바에 연결되어 반도체 칩이 안착될 수 있는 일차면과 그 일차면과 대항하는 이차면을 갖고 있는 동시에 상기 일차면과 이차면에 딤플이 형성된 다이패드; 및 상기 반도체 칩이 안착될 다이패드 방향으로 연장된 복수 개의 내부리드와 외부리드를 갖고 있고 그 내부리드와 외부리드에 딤플이 형성되어 있는 리드들; 을 포함하고 있는 것을 특징으로 하는 리드 프레임을 제공한다.
그리고, 상기 다른 목적을 달성하기 위하여 딤플이 형성된 타이바에 연결되어 서로 대항하는 일차면과 이차면을 갖고 있는 동시에 그 일차면과 이차면에 딤플이 형성된 다이패드; 상기 다이패드의 일차면에 접속수단으로 고정되고 복수개의 본딩패드들이 형성되어 있는 반도체 칩; 상기 반도체 칩이 안착될 다이패드 방향으로 연장된 복수 개의 내부리드와 외부리드를 갖고 있고, 그 내부리드에 딤플이 형성된 리드들; 상기 반도체 칩의 본딩패드와 대응되는 내부리드를 전기적으로 연결하는 연결수단; 그리고, 상기 반도체 칩을 포함하는 전기적 연결부위를 봉지하는 성형수지; 를 포함하는 것을 특징으로 하는 반도체 패키지를 제공한다.
또한, 상기 목적을 달성하기 위한 리드 프레임의 제조방법으로서, (a) 휠에 감겨져 있는 릴 테이프 형태의 리드 프레임 원자재를 턴테이블과 언코일러 장치를 통과시켜 리드 프레임 성형가공을 준비하는 단계; (b) 상기 준비된 리드 프레임을 기계적 표면개질 장치에 인입시켜 그 리드 프레임의 전표면에 기계적인 방법으로 요철부를 형성하는 단계; (c) 전표면에 요철이 형성된 리드 프레임을 레벨러로 평탄화 시키고, 피이더에 공급하여 리드 프레임의 모양을 스탬핑하는 단계; 를 포함하는 것을 특징으로 하는 리드 프레임 제조 방법을 제공한다.
이하, 도면을 참조하여 본 발명에 관하여 보다 상세하게 설명하고자 한다.
도 1은 본 발명에 의한 리드 프레임을 나타내는 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ선을 따라 자른 단면도이다.
도 3은 본 발명에 의한 리드 프레임을 적용하여 반도체 패키지를 완성한 모양을 나타내는 단면도이다.
도 4는 본 발명에 의한 다른 예에 의한 반도체 패키지를 나타내는 단면도이다.
도 5는 본 발명에 의한 젯트 노즐을 이용하여 리드 프레임에 딤플을 형성하는 모양을 나타내는 개략도이다.
도 6은 본 발명에 의한 리드 프레임의 제조 방법을 나타내는 흐름도이다.
먼저, 도 1과 도 2는 프레임(frame) 몸체인 가이드 레일(guide rail)(70)에 타이바(tie bar)(20)가 연결되어 있고, 가이드 레일(70)과 연결되지 않은 쪽의 타이바의 일측에는 반도체 칩(도면에 도시안됨)이 안착될 수 있는 다이패드(10)가 연결되어 일체로 형성되어 있는 모양을 나타내고 있다. 계속해서, 다이패드(10)는 사각 평판형의 반도체 칩이 안착될 일차면과 이차면이 서로 대항되어 형성되어 있으며, 상기 반도체 칩이 안착될 다이패드(10) 방향으로 연장된 내부리드(40)와 내부리드(40)에서 연장된 외부리드(50)가 다이패드(10) 주변에 형성되어 있다. 내부리드(40)와 외부리드(50)에 직각하는 방향으로 댐바(dam bar)(60)가 가로질러 형성되어 있으며, 댐바(60)는 몰딩(molding) 공정이 액상의 플라스틱(plastic) 계열의 성형수지가 흘러넘치지 못하도록 하는 동시에 외부리드(50)와 내부리드(40)를 구분하는 역할을 한다.
그리고, 다이패드(10), 타이바(20) 및 내부리드(40)와 외부리드(50)의 전체 표면에 딤플(dimple)(30)이 형성되어 있다. 딤플(30)은 일정한 간격과 모양을 갖고 있지 않고 불규칙적인 모양과 간격으로 마치 리드 프레임(100) 전체 표면에 요철이 형성된 것처럼 형성되어 있는 것이다.
즉, 다이패드(10)의 안착될 일차면과 이차면에도 동일한 형태의 딤플이 형성되어 있고, 내부리드의 양측면에도 딤플이 모두 형성되어 있는 것은 물론 타이바에도 동일한 형태의 딤플이 형성되어 있다.
종래 기술에 의해서는 반도체 칩이 안착될 다이패드의 하부면에만 규칙적으로 딤플을 형성하였으나, 본 발명에 의하면 반도체 칩이 안착될 다이패드의 일차면 및 내부리드와 타이바를 포함하는 리드 프레임의 전체에 딤플 형상의 요철을 형성한 것이다.
또한, 도면에는 나타내지 않았지만 다이패드에 락(lock)이 형성된 리드 프레임 및 SOJ(small outline "J" bended package)용 리드 프레임, TSOP(thin small outline package)용 리드 프레임, TQFP(thin quad flat package)용 리드 프레임 등의 다양한 형태의 패키지를 형성하는 리드 프레임의 구조에서도 그 리드 프레임의 양쪽면에 모두 딤플을 형성하여 적용할 수 있다.
도 3은 도 1의 리드 프레임(100)을 이용한 반도체 패키지를 나타내는 단면도로서, 다이패드(10)의 일차면에 은-에폭시(Ag-epoxy) 계열의 접착성을 갖는 접착제(12)로 고집적 회로가 형성된 반도체 칩(14)이 접착되어 있고, 반도체 칩(14)의 상부면에는 외부와 전기적으로 연결되기 위한 본딩패드(16)들이 형성되어 있으며, 본딩패드(16)들과 대응되는 내부리드(40)들이 전기적 연결수단인 와이어(18)로 서로 연결되어 있고, 반도체 칩(14)을 포함하는 전기적 연결부위가 성형수지(90)로 봉지되어 있는 모양을 나타내고 있다.
그리고, 상기 다이패드(10)의 반도체 칩(14)이 접착되어 있는 일차면 및 그 반대편의 다이패드(10) 하면인 이차면에는 딤플(30) 모양의 요철이 형성되어 있다. 또한, 딤플(30)은 내부리드(40) 및 성형수지(90)로 둘러싸여지는 타이바 부분의 양측면에도 모두 형성되어 있다. 반도체 칩(14)이 안착되는 다이패드(10)의 일차면에 형성된 딤플(30)은 다이패드(10)와 반도체 칩(14) 사이의 접착력을 증가시키는 역할을 한다. 즉, 딤플(30)은 접착제(12)와 다이패드(10)간의 접착면적을 증가시키고, 이 접착면적의 증가는 접착력을 향상시키게 된다.
또한, 그 다이패드(10)의 하면인 이차면에 형성된 딤플(30)은 다이패드(10)의 표면 면적을 증가시키므로서 다이패드와 성형수지(90)간의 접착력을 향상시킬 수 있을 뿐만이 아니라 내부리드부(40)와 타이바 부분에 형성된 딤플 또한 성형수지와의 접착력을 향상시킬 수 있는 구조로 되어 있다.
반도체 칩(14)의 본딩패드(16)와 전기적으로 연결되는 내부리드(40)의 말단부는 리드 프레임 성형 공정시 프레스(press) 공정에 포함되어 있는 코이닝(coining) 공정이 진행되어 납작하게 되므로 딤플(30)이 형성되지 않는다. 이는 와이어 본딩(wire bonding) 공정시 와이어(18)와 내부리드(40)간의 접착력에 문제를 야기하지 않게 된다.
도 4는 본 발명에 따른 다른 예로서, 다이패드(11)가 반도체 칩(14)보다 작은 SDP(small die pad) 반도체 패키지의 경우 반도체 칩(14)과 다이패드(11)간의 접착력이 다이패드(11)의 일차면에 형성된 딤플로 인하여 접착 면적이 증가되고, 이로 인하여 SDP 반도체 패키지에서도 유용하게 적용할 수 있음을 나타내고 있다.
뿐만 아니라 도면에는 나타내지 않았지만, 다이패드가 없이 연장된 내부리드부가 반도체 칩 상면에 접착되는 리드 온 칩(lead on chip) 패키지 등의 경우 성형수지로 봉지하여 내재되는 내부리드 및 타이바 부분에도 딤플을 형성하고, 그 딤플로 인하여 성형수지와 리드 프레임간의 접착력을 증가시킬 수 있다.
도 5는 본 발명에 의한 리드 프레임의 표면에 딤플을 형성하는 공정(이하 "기계적 표면개질 공정" 또는 "기계적 표면개질 방법"이라고 한다)을 개략적으로 나타내는 도면으로서, 리드 프레임을 이송시키는 이송수단(300)이 있고, 이송수단(300)으로 이송된 리드 프레임(100)의 상면과 하면에 각각 노즐(200)에서 메디아(media)(250)를 분사시켜 리드 프레임(100)의 표면에 딤플을 형성하는 공정을 개략적으로 나타내고 있다.
이와 같이 연속적으로 리드 프레임(100)을 이송시키면서 그 리드 프레임(100)의 표면에 일정한 알갱이 크기를 갖고 있는 메디아(250)를 노즐(200)로 분사하는 장치는 일반적인 공지 기술을 적용하여 만들 수 있으므로 여기서는 상세한 리드 프레임의 표면개질 장치의 구성 및 설명은 생략하기로 한다.
이 표면개질 장치는 리드 프레임의 원자재를 프레스 가공하기 전 단계에서 사용하여야 하며, 표면개질 장치를 이용한 리드 프레임의 제조 방법을 나타내는 도 6을 설명하면, 먼저 일반적으로 리드 프레임 원자재를 가공하기 위한 준비를 하고, 준비된 리드 프레임을 언코일링(uncoiling) 공정을 진행한다. 계속해서 연속적으로 기계적 표면개질 공정을 진행하여 리드 프레임 표면에 요철을 형성하고, 이후 리드 프레임 모양을 형성하는 프레스 공정을 진행하여 리드 프레임을 완성하는 방법으로 이루어져 있다.
이하, 상기와 같은 방법으로 리드 프레임을 제조하는 각 단계별 공정을 좀더 상세히 설명하기로 한다.
일반적으로 리드 프레임은 전기적 전도성이 우수한 구리 또는 구리합금 등의 금속재질로 이루어져 있으며, 연속적인 생산공정을 적용하기 위하여 리드 프레임 원자재가 박막(薄膜)의 테이프(tape) 또는 코일(coil) 형태로 릴(reel)에 다량이 감겨져 있다. 이와 같이 원형의 릴에 리드 프레임 원자재를 감아 놓은 이유는 리드 프레임 원자재의 보관 및 취급이 용이할 뿐만 아니라 연속적인 생산공정이 가능하기 때문이다. 그 원형의 릴에 감겨겨 있는 리드 프레임 원자재를 평평하게 펴기 위하여 진행하는 공정이 언코일링 공정이며, 언코일링은 릴 상태로 포장되어 있어 감겨져 있는 리드 프레임 원자재를 풀어주는 턴테이블(turn table)과 언코일러(uncoiler)장치로 진행한다. 또한, 릴에 감겨져 있는 리드 프레임 원자재 사이에는 릴 페이퍼(reel paper)가 개재되어 있고, 그 릴 페이퍼는 리드 프레임 원자재의 손상을 방지하기 위하여 개재되어 있고 언코일링 공정을 진행하면서 자동적으로 풀어지도록 되어 있다.
그리고, 리드 프레임 원자재는 연속적인 이동 수단에 의하여 기계적 표면개질 장치로 인입되게 된다. 기계적 표면개질 장치는 다른 리드 프레임 장치와 마찬가지로 리드 프레임 원자재가 연속적으로 그 기계적 표면개질 장치에 인입시키는 로더(loader) 또는 피더(feeder)가 장착되어 있다. 상기 로더 또는 피더는 리드 프레임 원자재를 일정한 속도로 기계적 표면개질 장치에 인입시키는 역할을 하고, 상기 기계적 표면개질 장치의 후단에는 언로더(unloader)가 장착되어 기계적 표면개질 장치를 통과하여 성형된 리드 프레임 원자재를 다음 공정으로 이송하는 역할을 하도록 되어 있다. 이와 같이 기계적 표면개질 장치에 리드 프레임 원자재를 인입시키고 배출하는 로더 및 언로더는 일반적인 공지기술을 이용하여 형성할 수 있으므로 여기서는 자세한 언급은 생략하기로 한다.
그리고, 상기 기계적 표면개질 장치의 내부에는 리드 프레임 원자재가 통과하는 내부공간이 형성되어 있고, 그 내부공간의 상부와 하부에는 각각 노즐(nozzle)이 리드 프레임 원자재 방향으로 부착되어 있다. 즉, 상기 기계적 표면개질 장치의 내부공간에 있는 리드 프레임의 양 표면에서 일정거리 떨어진 위치에 노즐이 고정되도록 하고, 그 노즐을 통하여 미세 알갱이 형태의 메디아(media)가 혼합되어 있는 압축 공기를 분출하는 구조로 이루어져 있다.
즉, 리드 프레임의 원자재 표면에 딤플을 형성하기 위하여 미세 알갱이 형태의 메디아를 압축 공기와 함께 노즐로 리드 프레임 원자재의 표면에 충돌시키는 방법을 이용한 것이다. 특히 리드 프레임의 양면에 딤플을 형성하기 위하여 일정한 속도로 진행하는 리드 프레임 원자재의 양면에 한쌍의 노즐을 설치하고, 동시에 동일한 압축 공기와 메디아를 리드 프레임 원자재의 서로 마주보는 양쪽면에 분사하여 리드 프레임 원자재가 한쪽 방향으로만 치우쳐지거나 기계적인 스트레스(stress)에 의한 영향을 감소할 수 있다.
여기서 기계적 표면개질 장치에 관하여 좀더 상세하게 설명하면, 상기 리드 프레임의 원자재에 딤플을 형성하기 위하여 직접 리드 프레임의 표면에 접촉하는 미세 알갱이 형태의 메디아는 연마재(硏磨材) 또는 표면처리재로 쓰이고 있는 플라스틱(plastic) 계열, 규소, 유리 및 호두껍질 등의 미세 알갱이 재료를 사용한다. 이와 같은 미세 알갱이 형태의 메디아의 크기는 약 5㎛ 내지 200㎛ 정도의 것을 사용하며, 상기 메디아의 밀도는 리드 프레임의 두께에 따라 약 100ｇ/ℓ 내지 200ｇ/ℓ 정도의 것을 사용한다. 그리고, 상기 노즐을 통하여 메디아를 분사하기 위한 공기 압력은 대략 1.2㎏/㎠ 내지 4.5㎏/㎠ 정도로 하고 본 발명에 의한 최적의 실시예는 약 2.3±1㎏/㎠을 사용한다.
그러면, 상기 미세 알갱이 형태의 메디아는 압축 공기를 따라 일정한 속도로 노즐을 통과하여 공기와 함께 외부로 분사되고, 그 일정한 속도로 분사된 메디아는 리드 프레임 원자재의 표면에 충돌하게 된다. 이때 메디아가 리드 프레임의 원자재에 충돌할 때 그 충격으로 인하여 리드 프레임 원자재 표면에 딤플이 형성되며, 그 딤플의 깊이는 리드 프레임의 두께에 따라 약 5㎛ 내지 200㎛ 정도로 형성된다.
상기 딤플의 모양 및 간격은 규칙적인 배열을 갖지 않고 불규칙한 배열 및 모양을 갖게 되며, 이는 분사되는 메디아의 알갱이 크기가 서로 조금씩 다르고 분사되어 리드 프레임 원자재 표면에 충돌하는 각도가 서로 조금씩 다르기 때문이다. 즉, 충돌하는 메디아의 크기가 크면 무게가 더 무겁게 되고, 그 무거운 메디아는 리드 프레임 원자재 표면에 충돌할 때 충격 에너지가 상승하게 되며, 충격 에너지가 크게 되면 리드 프레임 원자재 표면에 생성되는 딤플의 크기 또한 깊고 커지게 된다. 또한, 노즐을 통하여 분사되는 메디아는 일정한 범위내에서 분사 각도를 갖고 분출하게 되며, 이러한 분사각도의 차이는 딤플의 깊이와 모양에 영향을 주게 된다. 이와 같은 요인으로 인하여 기계적 표면처리 공정을 거친 리드 프레임 원자재 표면에 형성된 딤플은 불규칙한 모양의 딤플을 갖게 되며, 이는 리드 프레임 원자재 표면에 요철이 형성되는 것과 같은 모양을 갖게 된다.
따라서, 본 발명에 의한 기계적 표면개질 공정은 리드 프레임 원자재 표면에 미세 알갱이 입자를 압축 공기와 함께 분사하여 딤플을 형성하는 방법을 사용하고 있으므로 분사하는 압축 공기압력과 메디아의 크기 및 메디아의 밀도를 조절하는 방법으로 다양한 형태의 딤플을 형성할 수 있다.
예를 들어, 리드 프레임 원자재 표면에 일정한 단위 면적당 많은 수의 딤플을 형성하려고 한다면, 분사되는 메디아의 밀도를 180ｇ/ℓ 내지 200ｇ/ℓ 정도로 하거나 리드 프레임 원자재의 노즐 통과 속도를 감소하는 방법으로 달성할 수 있다. 또한, 리드 프레임 원자재 표면에 형성되는 딤플의 깊이를 깊게 형성하려고 한다면, 분사되는 메디아 알갱이 크기, 알갱이 재질 또는 알갱이의 모양을 변경한다거나 알갱이를 분사시키는 노즐 압축 공기의 공기압을 증가시키는 방법으로 형성할 수 있다. 뿐만 아니라 본 발명에 의한 기계적 표면개질 방법에서 기술한 메디아의 크기 및 분사되는 공기압력 등의 여러 가지 변수를 조정하여 여러 가지 다른 유형의 딤플 또는 요철면을 용이하게 형성할 수 있다.
상기 노즐은 일반적인 압축 공기 공급장치와 압축 공기 배관에 연결되어 있고, 또한 압력 조절장치와 중간에 메디아를 혼합하여 공급할 수 있는 장치를 구비하고 있다. 압축 공기에 메디아를 일정한 밀도로 혼합하는 것은 벤튜리 현상을 이용한 방법 등의 공지 기술을 이용하여 실시할 수 있다.
또한, 본 발명에 의하면 상기와 같이 고체 미세 알갱이 형태의 메디아를 사용하지 않고, 노즐로 물과 압축 공기를 분사하는 방법을 적용하여 리드 프레임 원자재 표면에 일정한 모양의 딤플을 형성할 수 있다.
상기 전술한 리드 프레임 원자재 표면에 딤플을 형성하는 기계적 표면개질 처리 방법을 간략하게 설명하면, 기계적 표면개질 장치에 리드 프레임 원자재가 일정한 속도로 인입되는 단계와, 인입된 리드 프레임 원자재의 양면에 설치된 노즐로 메디아가 혼합된 압축 공기를 분사하는 단계 및 리드 프레임을 기계적 표면개질 장치에서 반출하는 단계로 되어 있다.
그리고, 이후 공정은 일반적인 리드 프레임을 제작하는 공정인 리드 프레임 모양을 형성하는 단계를 진행하여 리드 프레임의 모양을 완성한다. 즉, 상기 전술한 기계적 표면개질 공정이 완료된 리드 프레임 원자재를 프레스 공정에 투입되기 전에 원자재를 두 개의 롤러(roller) 사이에 통하게 함으로써 소재의 굴절을 펴주고, 원자재가 무거워 늘어짐을 방지하여 리드 프레임 원자재가 프레스(press) 장치에 용이하게 인입될 수 있도록 레벨러(leveler) 또는 롤러 스트레이너(roller straightener) 공정을 진행한다. 계속해서, 리드 프레임 원자재는 피더(feeder) 공정 및 스탬핑(stamping) 공정을 진행하게 되고, 피더 공정은 스탬핑 프레스의 매 스트로크(stroke) 마다 원자재를 일정한 길이로 프레스 장치에 투입되도록 조정하는 역할을 하는 공정이며, 스탬핑 공정은 리드 프레임 가공 금형을 프레스에 장착하여 기계적으로 리드 프레임의 모양을 찍어내는 공정이다.
상기 스탬핑 공정은 리드 프레임의 모양을 형성하는 공정이며, 이 공정에는 내부리드부의 말단을 납작하게 하는 코이닝(coining) 공정이 포함되어 있다. 이 코이닝 공정으로 인하여 내부리드부 말단에 형성된 딤플이 제거되는 것이고, 이는 내부리드부의 말단에 추후에 진행된 와이어 본딩 공정시 내부리드와 와이어의 전기적 접속력을 강화하기 위한 것이다.
따라서, 본 발명은 리드 프레임의 모양을 형성하는 스탬핑 공정 전단계에서 리드 프레임의 원자재에 기계적 표면개질 공정을 실시하여 리드 프레임 원자재 전체 표면에 딤플을 형성하고, 추후에 리드 프레임의 모양을 형성하는 스탬핑 공정을 진행하는 방법을 적용하고 있다. 이는 리드 프레임 완성후 다이패드부분 뿐만이 아니라 내부리드, 외부리드 및 타이바를 포함하는 리드 프레임 전체 양쪽면에 딤플이 형성되어 있고, 단지 스탬핑 공정시 진행되는 코이닝 공정으로 내부리드의 말단 부분만이 납작하게 눌려 딤플이 제거되어 있는 구조를 갖게 된다.
따라서, 본 발명에 의한 딤플을 형성하기 위한 기계적 표면개질 처리방법 및 그를 이용한 리드 프레임과 반도체 패키지의 장점은 다음과 같다.
1) 리드 프레임의 다이패드 상부면과 하부면, 내부리드 및 타이바를 포함하는 부분에도 딤플이 형성되어 있으므로 리드 프레임과 성형수지간의 접착력이 강화되어 박리현상으로 인한 불량을 감소시킬 수 있는 이점이 있다. 또한, 성형수지와 리드 프레임간의 접착력의 강화는 가격이 저렴한 기존의 에폭시 수지를 적용할 수 있어 원가 절감의 이점이 있다.
2) 반도체 칩 크기의 변경에 따른 다이패드의 크기가 변하여도 다이패드, 타이바 및 내부리드부에 딤플이 형성되어 리드 프레임과 성형수지간의 접착력을 강화할 수 있어 반도체 패키지의 신뢰도를 향상시킬 수 있다.
3) 반도체 칩이 접착되는 다이패드의 일차면에도 딤플이 형성되어 있어 반도체 칩과 다이패드간의 접착력이 증대되는 이점이 있다. 또한, 기존에 개발된 SDP(small die pad)인 경우 반도체 칩보다 작은 다이패드와의 접착력을 향상시킬 수 있는 이점(利點)이 있다.
4) 리드 프레임에 딤플을 형성할 수 있는 방법으로 기계적 표면개질 장치를 이용함으로써 공정이 단순화 되는 한편, 저렴한 비용으로 딤플이 형성된 리드 프레임을 양산할 수 있는 이점이 있다.

Claims (5)

  1. 반도체 패키지용 리드 프레임의 스탬핑 제조 방법에 있어서,
    (a) 휠에 감겨져 있는 릴 테이프 형태의 리드 프레임 원자재를 턴테이블과 언코일러 장치를 통과시켜 리드 프레임 성형가공을 준비하는 단계;
    (b) 상기 준비된 리드 프레임을 기계적 표면개질 장치에 인입시켜 그 리드 프레임의 전표면에 기계적인 방법으로 딤플을 형성하는 단계;
    (c) 전표면에 요철이 형성된 리드 프레임을 레벨러로 평탄화 시키고, 피더에 공급하여 리드 프레임의 모양을 스탬핑하는 단계;
    를 포함하는 것을 특징으로 하는 요철이 형성된 리드 프레임 제조방법.
  2. 제 1항에 있어서, 상기 기계적 표면개질 단계가
    (a) 기계적 표면개질 장치에 리드 프레임 원자재가 일정한 속도로 인입되는 단계;
    (b) 인입된 리드 프레임 원자재의 양면에 설치된 노즐로 메디아가 혼합된 압축 공기를 분사하는 단계; 및
    (c) 리드 프레임을 기계적 표면개질 장치에서 반출하는 단계;
    를 포함하고 있는 것을 특징으로 하는 요철이 형성된 리드 프레임 제조방법.
  3. 제 2항에 있어서, 상기 (b) 단계의 메디아 밀도가 약 100ｇ/ℓ 내지 200ｇ/ℓ인 것을 특징으로 하는 요철이 형성된 리드 프레임 제조방법.
  4. 제 2항에 있어서, 상기 (b)단계의 메디아 입자크기가 약 10㎛ 내지 200㎛인 것을 특징으로 하는 요철이 형성된 리드 프레임 제조방법.
  5. 제 2항에 있어서, 상기 (b)단계의 압축 공기압이 약 1.2㎏/㎠ 내지 4.5㎏/㎠인 것을 특징으로 하는 요철이 형성된 리드 프레임 제조방법.
KR1019970012453A 1997-04-04 1997-04-04 요철이 형성된 리드 프레임의 제조방법 KR100230515B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970012453A KR100230515B1 (ko) 1997-04-04 1997-04-04 요철이 형성된 리드 프레임의 제조방법
JP9345270A JPH10284677A (ja) 1997-04-04 1997-12-15 リードフレーム及びその製造方法
US09/369,897 US6197615B1 (en) 1997-04-04 1999-08-09 Method of producing lead frame having uneven surfaces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970012453A KR100230515B1 (ko) 1997-04-04 1997-04-04 요철이 형성된 리드 프레임의 제조방법

Publications (2)

Publication Number Publication Date
KR19980076001A KR19980076001A (ko) 1998-11-16
KR100230515B1 true KR100230515B1 (ko) 1999-11-15

Family

ID=19501954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970012453A KR100230515B1 (ko) 1997-04-04 1997-04-04 요철이 형성된 리드 프레임의 제조방법

Country Status (3)

Country Link
US (1) US6197615B1 (ko)
JP (1) JPH10284677A (ko)
KR (1) KR100230515B1 (ko)

Families Citing this family (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100300666B1 (ko) * 1997-08-04 2001-10-27 기타지마 요시토시 수지밀봉형반도체장치와거기에사용되는회로부재및회로부재의제조방법
KR19990016567A (ko) * 1997-08-18 1999-03-15 윤종용 반도체 칩 패키지의 리드 프레임 표면 처리 방법 및 그 리드프레임
US6229200B1 (en) 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US8330270B1 (en) * 1998-06-10 2012-12-11 Utac Hong Kong Limited Integrated circuit package having a plurality of spaced apart pad portions
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR20010037254A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6424031B1 (en) 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6779240B2 (en) 2001-05-02 2004-08-24 Matthew J. Kluck Golf shaft alteration technique
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
JP3906767B2 (ja) * 2002-09-03 2007-04-18 株式会社日立製作所 自動車用電子制御装置
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US20040113240A1 (en) 2002-10-11 2004-06-17 Wolfgang Hauser An electronic component with a leadframe
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
JP2004179253A (ja) * 2002-11-25 2004-06-24 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
US7091602B2 (en) * 2002-12-13 2006-08-15 Freescale Semiconductor, Inc. Miniature moldlocks for heatsink or flag for an overmolded plastic package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7368320B2 (en) * 2003-08-29 2008-05-06 Micron Technology, Inc. Method of fabricating a two die semiconductor assembly
US7109570B2 (en) * 2003-09-08 2006-09-19 United Test And Assembly Test Center Ltd. Integrated circuit package with leadframe enhancement and method of manufacturing the same
JP4372508B2 (ja) * 2003-10-06 2009-11-25 ローム株式会社 リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびに半導体装置ならびにそれを備えた携帯機器および電子装置
US6984878B2 (en) * 2004-05-24 2006-01-10 Advanced Semiconductor Engineering, Inc. Leadless leadframe with an improved die pad for mold locking
JP2006222406A (ja) * 2004-08-06 2006-08-24 Denso Corp 半導体装置
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US20070200253A1 (en) * 2006-02-28 2007-08-30 Gogoi Bishnu P Electronic assembly and method for forming the same
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
JP4739111B2 (ja) * 2006-05-15 2011-08-03 ローム株式会社 リードフレームの製造方法および製造装置
TWI305407B (en) * 2006-05-22 2009-01-11 Advanced Semiconductor Eng Package structure and lead frame using the same
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US20080001264A1 (en) * 2006-07-03 2008-01-03 Texas Instruments Incorporated Exposed top side copper leadframe manufacturing
US8067271B2 (en) * 2006-09-15 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US20080067639A1 (en) * 2006-09-15 2008-03-20 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
US8093693B2 (en) 2006-09-15 2012-01-10 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
JP2008103455A (ja) * 2006-10-18 2008-05-01 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
JP2008258541A (ja) * 2007-04-09 2008-10-23 Nec Electronics Corp 半導体装置及びその製造方法
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
JP2009032906A (ja) * 2007-07-27 2009-02-12 Seiko Instruments Inc 半導体装置パッケージ
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
JP2009302209A (ja) * 2008-06-11 2009-12-24 Nec Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法および半導体装置の製造方法
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US9947605B2 (en) 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US20100155260A1 (en) * 2008-12-22 2010-06-24 Kwan Yiu Fai Micro-blasting treatment for lead frames
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
IL196635A0 (en) * 2009-01-21 2009-11-18 Solomon Edlin High current capacity inner leads for semiconductor device
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8252634B2 (en) * 2009-06-19 2012-08-28 Stats Chippac Ltd. Integrated circuit packaging system with a leadframe having radial-segments and method of manufacture thereof
US8044495B2 (en) * 2009-06-22 2011-10-25 Texas Instruments Incorporated Metallic leadframes having laser-treated surfaces for improved adhesion to polymeric compounds
US9449900B2 (en) * 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) * 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US20110140253A1 (en) * 2009-12-14 2011-06-16 National Semiconductor Corporation Dap ground bond enhancement
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8319247B2 (en) * 2010-03-25 2012-11-27 Koninklijke Philips Electronics N.V. Carrier for a light emitting device
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
TW201203627A (en) * 2010-07-15 2012-01-16 Lextar Electronics Corp Light emitting diode and method for forming supporting frame thereof and improved structure of the supporting frame
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
KR101802850B1 (ko) * 2011-01-11 2017-11-29 해성디에스 주식회사 반도체 패키지
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US8836104B2 (en) * 2012-03-03 2014-09-16 Ho-Yuan Yu Apparatus for chip thermal stress relief
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US8643159B2 (en) 2012-04-09 2014-02-04 Freescale Semiconductor, Inc. Lead frame with grooved lead finger
US8587099B1 (en) 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US8956920B2 (en) * 2012-06-01 2015-02-17 Nxp B.V. Leadframe for integrated circuit die packaging in a molded package and a method for preparing such a leadframe
US9397031B2 (en) 2012-06-11 2016-07-19 Utac Thai Limited Post-mold for semiconductor package having exposed traces
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
MY184608A (en) * 2013-12-10 2021-04-07 Carsem M Sdn Bhd Pre-molded integrated circuit packages
JP6279339B2 (ja) * 2014-02-07 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP6650723B2 (ja) * 2015-10-16 2020-02-19 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
US9922843B1 (en) 2015-11-10 2018-03-20 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
KR20170067426A (ko) 2015-12-08 2017-06-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
US9881870B2 (en) * 2015-12-30 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP6577373B2 (ja) * 2016-01-18 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
US9905498B2 (en) * 2016-05-06 2018-02-27 Atmel Corporation Electronic package
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
JP2018046057A (ja) * 2016-09-12 2018-03-22 株式会社東芝 半導体パッケージ
WO2018074035A1 (ja) 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法
US20190206770A1 (en) * 2017-12-29 2019-07-04 Texas Instruments Incorporated Integrated circuit package with lead lock
US10777489B2 (en) * 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
CN110945649B (zh) * 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块
US10998255B2 (en) 2018-07-12 2021-05-04 Nxp Usa, Inc. Overmolded microelectronic packages containing knurled flanges and methods for the production thereof
CN111211059B (zh) * 2018-11-22 2023-07-04 矽品精密工业股份有限公司 电子封装件及其制法与散热件
CN110416178A (zh) * 2019-07-12 2019-11-05 南通沃特光电科技有限公司 一种集成电路封装结构及其封装方法
US11715678B2 (en) 2020-12-31 2023-08-01 Texas Instruments Incorporated Roughened conductive components

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685133A (ja) * 1992-08-31 1994-03-25 Mitsubishi Electric Corp 半導体集積回路装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126820A (en) 1985-02-01 1992-06-30 Advanced Micro Devices, Inc. Thermal expansion compensated metal lead frame for integrated circuit package
US4974057A (en) 1986-10-31 1990-11-27 Texas Instruments Incorporated Semiconductor device package with circuit board and resin
US4942452A (en) 1987-02-25 1990-07-17 Hitachi, Ltd. Lead frame and semiconductor device
JPS6442847A (en) 1987-08-10 1989-02-15 Toshiba Corp Lead frame
US5406700A (en) * 1990-11-20 1995-04-18 Seiko Epson Corporation Method for producing pin integrated circuit lead frame
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
JPH0621305A (ja) * 1992-06-30 1994-01-28 Matsushita Electron Corp 半導体装置
JP2934357B2 (ja) 1992-10-20 1999-08-16 富士通株式会社 半導体装置
US5497032A (en) * 1993-03-17 1996-03-05 Fujitsu Limited Semiconductor device and lead frame therefore
US5327008A (en) 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
US5459103A (en) 1994-04-18 1995-10-17 Texas Instruments Incorporated Method of forming lead frame with strengthened encapsulation adhesion
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685133A (ja) * 1992-08-31 1994-03-25 Mitsubishi Electric Corp 半導体集積回路装置

Also Published As

Publication number Publication date
US6197615B1 (en) 2001-03-06
KR19980076001A (ko) 1998-11-16
JPH10284677A (ja) 1998-10-23

Similar Documents

Publication Publication Date Title
KR100230515B1 (ko) 요철이 형성된 리드 프레임의 제조방법
US11355449B2 (en) Semiconductor device having EMI shielding structure and related methods
US6445060B1 (en) Coated semiconductor die/leadframe assembly and method for coating the assembly
US7015593B2 (en) Semiconductor device having contact prevention spacer
US7572725B2 (en) Methods for wafer-level packaging of microelectronic devices and microelectronic devices formed by such methods
US6372539B1 (en) Leadless packaging process using a conductive substrate
US7811859B2 (en) Method of reducing memory card edge roughness by edge coating
US8174096B2 (en) Stamped leadframe and method of manufacture thereof
US20070284416A1 (en) Wire bonding method for forming low-loop profiles
US8338922B1 (en) Molded leadframe substrate semiconductor package
JPH1131776A (ja) 半導体チップパッケージ
US20080003718A1 (en) Singulation Process for Block-Molded Packages
US20160049357A1 (en) Thin plastic leadless package with exposed metal die paddle
US5310702A (en) Method of preventing short-circuiting of bonding wires
US6395584B2 (en) Method for improving the liquid dispensing of IC packages
US6454153B2 (en) Apparatuses for forming wire bonds from circuitry on a substrate to a semiconductor chip, and methods of forming semiconductor chip assemblies
JPH06275764A (ja) リードフレーム及びそのリードフレームを用いた半導体装置の製造方法
US20030197267A1 (en) Ultrathin leadframe BGA circuit package
JP2000012575A (ja) 半導体チップのモールド方法およびこれに用いるモールド装置
US5923957A (en) Process for manufacturing a lead-on-chip semiconductor device package having a discontinuous adhesive layer formed from liquid adhesive
JPH1167808A (ja) 半導体装置の製造方法および半導体装置
US20050266611A1 (en) Flip chip packaging method and flip chip assembly thereof
US20050023682A1 (en) High reliability chip scale package
JPH09129661A (ja) 成形装置および成形方法
JP2754269B2 (ja) 不用レジン除去装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee