Nothing Special   »   [go: up one dir, main page]

KR100234345B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100234345B1
KR100234345B1 KR1019950052356A KR19950052356A KR100234345B1 KR 100234345 B1 KR100234345 B1 KR 100234345B1 KR 1019950052356 A KR1019950052356 A KR 1019950052356A KR 19950052356 A KR19950052356 A KR 19950052356A KR 100234345 B1 KR100234345 B1 KR 100234345B1
Authority
KR
South Korea
Prior art keywords
film
thin film
gas
gate electrode
electrode
Prior art date
Application number
KR1019950052356A
Other languages
English (en)
Other versions
KR960026981A (ko
Inventor
노부야 나가히사
다카아키 가미무라
구니오 마츠무라
다카요시 도이
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR960026981A publication Critical patent/KR960026981A/ko
Application granted granted Critical
Publication of KR100234345B1 publication Critical patent/KR100234345B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액티브 매트릭스형 표시장치의 화소 스위치 또는 구동회로 등에 유용한 반도체 장치 및 그 제조방법에 관한 것으로서, 반도체 장치는 절연성 재료로 이루어지는 기판과, 기판상에 형성된 게이트 전극과, 게이트 전극상에 게이트 절연막을 통하여 형성된 규화물 반도체로 이루어지는 박막과, 박막상에 형성되고 대향하는 2개의 주표면을 갖는 보호막고, 박막과 전기적으로 접속하도록 형성된 소스전극 및 드레인 전극을 포함하고, 보호막의 2개의 주표면 중 제 1 주표면이 박막과 접촉하고 있고, 보호막의 제 2 주표면 근방의 영역은 산호를 함유하며, 반도체 장치의 제조 방법은 절연성재료로 이루어지는 기판상에 게이트 전극을 형성하고, 게이트 전극상에 게이트 절연막을 통하여 규화물 반도에로 이루어지는 박막을 형성하고, 대향하는 2개의 주표면을 갖고 있으며, 2개의 주표면 중 제 1 주표면이 박막과 접촉하고, 제 2 주표면 근방의 영역에 산소를 함유하는 보호막을 박막상에 형성하여 막막과 전기적으로 접속하도록 소스 전극 및 드레인 전극을 형성하는 것을 특징으로 한다.

Description

반도체장치 및 그 제조방법
제1도는 종래의 반도체 장치의 일부를 나타내는 단면도.
제2도는 본 발명의 반도체 장치의 일부를 나타내는 정면도.
제3a도 내지 제3f도는 제2도에 나타낸 반도체 장치의 제조 프로세스를 설명하기 위한 도면.
제4도는 본 발명의 반도체 장치의 제조방법에 사용하는 박막형성 장치의 개략도.
제5도는 제4도에 나타낸 장치의 일부를 나타내는 설명도.
제6도는 본 발명의 반도체 장치의 일부를 나타내는 정면도.
제7a도 내지 제7f도는 제6도에 나타낸 반도체 장치의 제조 프로세스를 설명하기 위한 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
10 : 투명절연기판 11 : 게이트 절연막
13 : 게이트전극 23 : 규화물 반도체 박막
33 : 채널 보호막 43, 45 : 저저항 반도체막
53 : 드레인 전극 55, 155 : 소스 전극
59, 159 : TFT(박막 트랜지스터) Cgs : 게이트, 소스간 용량
Cgd : 게이트, 드레인간 용량 100 : 유리기판
101 : 어레이기판 105 : 주사선
107 : 보조용량선 111 : 제 1 게이트 절연막
113 : 제 2 게이트 절연막 121 : a-Si : H 박막
123 : 반도체 박막 131 : SiNx박막
135 : SiNxOy막 151 : 신호선
161 : 화소전극 201 : 가스공급부
202 : 프로세스 챔버 203 : 전력공급부
204 : 배기수단 211 : 반응로
212 : 서셉터 213 : 히터
214 : 피처리체 215 : 고정구
216 : 가스 공급구멍 217 : 전극
218 : 가스공급관 219 : 배기관
본 발명은 액티브 매트릭스형 표시장치의 화소 스위치 도는 구동회로 등에 유용한 반도체 장치 및 그 제조방법에 관한 것이다.
종래 활성층에 비정질 실리콘(이하, a-Si : H라고 약칭함), 미결정 실리콘, 다결정 실리콘(이하, p-Si 라고 약칭함) 등의 규화물 반도체가 사용된 반도체 장치는 절연기판상에 비교적 대면적에 걸쳐 균일하게 형성할 수 있기 때문에 액티브 매트릭스형 표시장치의 화소 스위치 또는 구동회로 등에 이용되고 있다.
제 1 도는 액티브 매트릭스형 표시장치의 화소 스위치로서 이용되는 일반적인 트랜지스터(이하, TFT라고 약칭함)의 개략단면도이고, 이 도면을 참조하여 간단하게 설명한다.
TFT(59)는 유리기판이나 석영기판 등의 투명절연기판(10)과, 투명절연기판(10) 상에 형성된 게이트 전극(13)과, 게이트 전극(13)을 피복하는 게이트 절연막(11)과, 게이트 절연막(11)을 통하여 게이트 전극(13)상에 형성된 a-Si : H 또는 p-Si 등으로 이루어지는 규화물 반도체 박막(23)과, 규화물 반도체 박막(23)상에 형성된 채널 보호막(33)과, 규화물 반도체 박막(23)에 전기적으로 접속된 소스전극(55) 및 드레인 전극(53)과, 규화물 반도체 박막(23)과 소스전극(55) 및 드레인 전극(53)과의 사이에 양호한 오믹접촉을 얻기 위해서 형성된 저저항 반도체막(43, 45)으로 주로 구성되어 있다.
게이트 전극(13)과 소스전극(55)과의 사이에 형성된 게이트.소스간 용량(Cgs)이나, 게이트 전극(13)과 드레인 전극(53)과의 사이에 형성되는 게이트.그레인간 용량(Cgd) 등의 기생용량은 박막 트랜지스터(59)의 동작에 악영향을 끼치기 때문에 특히 채널 보호막(33)을 게이트 전극(13)에 자기정합하여 형성하는 것이 알려져 있다. 즉 채널 보호막(33)상에 포토 레지스트막을 형성하고, 게이트 전극(13)을 마스크로서 투명절연기판(10)측에서 이면노광하여 현상함으로써 소망하는 채널보호막(33)형성영역에만 포토 레지스트막을 남기고, 이 포토 레지스트막을 마스크로 패터닝하여 채널 보호막(33)을 형성한다. 이것에 의해 채널 보호막(33)은 게이트 전극(13)에 자기정합되어 있기 때문에 게이트 전극(13)과 소스전극(55) 또는 드레인 전극(53)과의 오버랩영역을 충분하게 작게 할 수 있으며, 이것에 의해 게이트.소스간 용량(Cgs)이나 게이트.그레인간 용량(Cgd) 등의 기생용량을 저감할 수 있다.
상기 TFT(59)에 있어서는 채널 보호막(33)으로는 질화 실리콘(SiNx)막 등이 일반적으로 사용되고 있다. 이것은 질화 실리콘막이 규화물 반도체 박막(23)과의 계면에 악영향을 끼치지 않고, 또 패터닝이 용이하기 때문이다.
그런데 질화 실리콘막으로 이루어지는 채널 보호막은 채널 보호막을 패터닝하기 위한 포토 레지스트막과의 밀작성이 좋지 않고, 이 때문에 제조도중에 레지스트막이 벗겨지고, 채널 보호막(33)을 양호하게 패터닝할 수 없는 경우가 있다. 이 때문에 TFT(59)의 게이트.소스간 용량(Cgs)이나 게이트.그레인간 용량(Cgd)에 증대를 초래하거나, 또한 각 TFT(59)에서 게이트.소스간 용량(Cgs)이나 게이트.그레인간 용량(Cgd)에 불규칙이 생기는 악영향을 끼친다.
본 발명은 이러한 점을 감안하여 실시된 것으로, 소자간에 있어서의 특성의 불규칙이 작은 반도체 장치 및 이와 같은 반도체 장치를 제품화율이 좋게 얻을 수 있는 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 절연성 재료로 이루어지는 기판과, 상기 기판상에 형성된 게이트 전극과, 상기 게이트 전극상에 절연막을 통하여 형성된 규화물 반도체로 이루어지는 박막과, 상기 박막상에 형성되고 대향하는 2개의 주표면을 갖는 보호막과, 상기 박막과 전기적으로 접속하도록 형성된 소스전극 및 드레인 전극을 구비하고, 상기 보호막의 상기 2개의 주표면 중 제 1 주표면이 상기 박막과 접촉하고 있으며, 상기 보호막의 제 2 주표면 근방의 영역은 산호를 함유하는 반도체 장치를 제공한다.
본 발명의 장치에 있어서, 보호막의 제 1 주표면 근방의 영역은 실질적으로 산소를 함유하지 않는 것이 바람직하고, 보호막은 질화 실리콘층 및 산소함유 질화 실리콘층을 포함하고, 상기 질화 실리콘층이 제 1 주표면을 구성하며, 상기 산소 함유 질화 실리콘층이 제 2 주표면을 구성하는 것이 바람직하다.
또한, 본 발명의 장치에 있어서, 보호막은 질화 실리콘층으로 구성되고, 상기 제 2 주표면근방의 영역이 산소로 변성되어 있는 것이 바람직하다.
또한, 본 발명의 장치에 있어서, 제 2 주표면 근방의 영역은 상기 제 2 주표면에서 약 300Å이하의 깊이의 영역인 것이 바람직하다.
본 발명은 절연성 재료로 이루어지는 기판상에 게이트 전극을 형성하고, 상기 게이트 전극상에 게이트 절연막을 통하여 규화물 반도체로 이루어지는 박막을 형성하는 공정과, 대향하는 2개의 주표면을 갖고 있고, 상기 2개의 주표면 중 제 1 주표면이 상기 박막과 접촉하고, 제 2 주표면근방의 영역에 산호를 함유하는 보호막을 상기 박막상에 형성하는 공정과, 상기 박막과 전기적으로 접속하도록 소스전극 및 드레인 전극을 형성하는 공정을 구비하는 반도체 장치의 제조방법을 제공한다.
본 발명의 방법에 있어서, 보호막을 박막상에 형성하는 공정은 상기 박막상에 제 1 절연막을 형성하는 공정과, 상기 제 1 절연막상에 산소를 함유하는 제 2 절연막을 형성하는 공정과, 상기 제 1 및 제 2 절연막을 패터닝하는 공정을 포함하는 것이 바람직하다. 또 보호막을 박막상에 형성하는 공정은 상기 박막상에 절연막을 형성하는 공정과, 상기 절연막의 표면에 산화처리를 실시하는 공정과, 상기 절연막을 패터닝하는 공정을 포함하는 것이 바람직하다. 또한 산화처리는 상기 절연막을 상기 박막상에 형성한 후에 상기 절연막을 대기에 방치하는 일이 없이 실질적으로 연속하여 실시하는 것이 바람직하다. 또한 산화처리에 있어서 N2O가스를 이용하는 것이 바람직하다.
본 발명에 의하면 보호막의 2개의 주표면 중 하나의 주표면(레지스트막과 접촉하는 주표면)근방의 영역이 산소를 함유하고 있기 때문에, 보호막의 패터닝시에 사용되는 포지티브형 레지스트로서 크레졸.노보락계 수지나 네가형 레지스트 등의 감광성 수지조성물로 이루어지는 레지스트막과 보호막 사이의 밀착성이 향상한다. 이때문에 보호막의 패터닝을 정상적으로 균일하게 실시할 수 있으며, 이것에 의해 제조제품화율이 우수하고, 또한 소자간에 불규칙함이 없는 소망의 특성을 갖는 반도체장치를 제작할 수 있다.
본 발명에 있어서 주표면근방의 영역이란 주표면에서 약 10Å까지의 영역을 말한다. 또한 보호막의 하나의 주표면 근방영역에 있어서의 산소농도는 레지스트막과의 충분한 밀착성을 얻기 위해서 50atomic% 이상인 것이 바람직하다. 보호막을 SiNxOy로 나타내는 산소함유 질화실리콘(실리콘 옥시나이트라이드)으로 구성하는 경우에는 산소의 화학적량론비 y는 1이상인 것이 바람직하다.
레지스트막과의 밀착성만을 고려한다면 보호막을 산화 실리콘(SiO2)등의 산화물로 구성해도 좋지만, 산화 실리콘(SiO2)으로 보호막을 구성하면 산화 실리콘(SiO2)의 막형성공정에 있어서 규화물 반도체 박막과의 계면에 산소에 의한 계면준위가 형성되고, 이것에 의해 소자특성을 불량하게 하는 문제가 발생한다.
이와 같은 점에서 보호막은 2개의 주표면 중 제 1 주표면이 규화물 반도체 박막과 접촉하고, 제 2 주표면 근방의 영역에 산소가 함유되는 구성으로 한다. 또한 이 명세서에 있어서 산소를 실질적으로 함유하지 않는다는 것은 막중의 산소농도가 약 2×1019atomic/cc미만인 것을 의미한다.
이와 같은 보호막은 산소를 실질적으로 함유하지 않는 층과 함유하는 층을 적층하여 형성하는 방법, 상기 양 층을 연속하여 적층형성하는방법, 또는 산소를 실질적으로 함유하지 않는 층을 형성한 후 그 표면을 산소로 변성하는 방법 등에 의해 형성할 수 있다. 또한 표면을 산소로 변성하는 경우에 N2O가스 또는 O2가스 분위기중에서 처리하는 것이 바람직하다. 또한 처리방법으로는 직류, 고주파, 또는 마이크로파 등의 에너지를 이용하여 가스를 플라즈마 상태로 하는 방법이나 광 에너지 등으로 가스를 라디칼상태로 하는 방법을 들 수 있다.
보호막의 산호를 함유하는 영역(주표면근방의 영역)으로는 보호막의 패터닝성이나 오버랩에 의한 소스전극 및 드레인 전극의 단선을 고려하면 얇은 것이 바람직하고, 10∼500Å, 특히 30∼300Å인 것이 바람직하다.
또한 산소를 실질적으로 함유하지 않는 영역은 그 에칭가공성을 고려하면 질화 실리콘, 특히 화학량론비로 Si : n = 1 : x (x=1.0∼2.0)인 SiNx가 바람직하다. 또한 활성 매트릭스형 표시장치용 어레이 기판 등의 제작에 있어서는 게이트 절연막과의 에칭 비율의 선택성을 확보할 필요가 있는 점 등에서 게이트 절연막은 질화 실리콘이나 SiNx와 다른 재료로 이루어지는 절연막, 예를 들면 산화 실리콘(SiO2)을 포함하는 절연막으로 구성하면 좋다.
또한, 보호막의 산소를 실질적으로 함유하지 않는 층으로서 질화 실리콘이나 SiNx를 이용하는 경우 산소를 함유하는 층을 산소함유 실리콘 나이트 라이드(SiNxOy)로 구성함으로써 그 성막 또는 변성에 있어서 진공파괴하는 일이 없이 실질적으로 연속하여 층형성할 수 있으며, 생산성을 저하시키지 않고 제조할 수 있다. 이 경우 주표면 근방의 영역을 산소로 변성하는 경우에 N2O가스 플라즈마를 사용할 때도 마찬가지로 동일 반응로에서 연소하여 막을 형성할 수 있기 때문에 생산성을 저하시티는 일이 없이 제조할 수 있다.
이하, 본 발명의 반도체 장치의 제조방법의 실시예에 있어서 액티브 매트릭스형 표시장치용 어레이 기판을 예로 들어 도면을 참조하여 구체적으로 설명한다.
제 2 도는 본 발명의 액티브 매트릭스형 표시장치용 어레이 기판의 일부를 나타내는 정면도이고, 제 3a 도 내지 제 3f 도는 제 2 도의 IIIF-IIIF선을 따르는 단면도이고, 제조 프로세스를 설명하기 위한 도면이다.
이 액티브 매트릭스형 표시장치용 어레이 기판(101)은 투명한 유리기판(100)상에 복수개의 알루미늄(Al)으로 이루어지는 신호선(151)과, 이 신호선(151)과 직교하는 복수개의 Mo-Ta합금막으로 이루어지는 주사선(105)이 매트릭스 형상으로 배치되고, 신호선(151)과 주사선(105)에 의해 둘러싸이는 영역내에 ITO(Indium Tin Oxide)로 이루어지는 투명한 화소전극(161)이 배치되어 있다. 신호선(151)과 주사선(105)과의 교차부분에는 주사선(105)자체를 게이트 전극(103)(제 3F 도 참조)으로 한 역스태거 구조의 TFT(159)가 배치되어 있다.
이 TFT(159)는 제 3f 도에 나타내는 바와 같이 게이트 전극(103)상에 형성된 산질화 실리콘(SiON)막으로 이루어지는 제 1 게이트 절연막(111)과, 질화 실리콘(SiNx)막으로 이루어지는 제 2 게이트 절연막(113)과, 제 1 게이트 절연막(111) 및 제 2 게이트 절연막(113)상에 배치되는 a-Si : H박막으로 이루어지는 반도체 박막(123)과, 반도체 박막(123)상에 게이트 전극(103)에 자기정합된 제 1 및 제 2 채널 보호막(133,137)과, 반도체 박막(123)에 저저항 반도체막(143, 145)을 통하여 전기적으로 접속되는 소스전극(155)과, 신호선(151)과 일체화한 드레인 전극(153)으로 주로 구성되어 있다.
제 1 채널 보호막(133)은 두께 3000Å의 SiNx막이고, 제 2 채널 보호막(137)은 두께 100Å의 산소함유 실리콘 나이트 라이드(SiNxOy)막이다. 이 경우 제 1 채널 보호막(133)이 제 1 주표면을 갖고 있으며, 제 2 채널 보호막(137)이 제 2 주표면을 갖고 있다.
또한 이 액티브 매트릭스형 표시장치용 어레이 기판(101)은 투명한 유리 기판(100)상에 신호선(151)과 거의 평향으로 배치되고, 주사선(105)과 동일 재료의 Mo-Ta합금으로 이루어지는 보조용량선(107)을 구비하고 있고, 보조용량선(107)과 보조용량선(107) 및 제 1 및 제 2 게이트의 절연막(111, 113)을 통하여 배치되는 화소전극(161)과의 사이에서 보조용량(Cs)을 형성하고 있다.
다음에 이 액티브 매트릭스형 표시장치용 어레이 기판(101)의 제조 방법에 대해서 제 3a 도 내지 제 3f 도를 참조하여 설명한다.
우선, 제 3a 도에 나타내는 바와 같이 유리 기판(100)의 표면상에 스퍼터링에 의해 Mo-Ta합금막을 형성하고, 이것을 복수개의 스트라이프형상으로 패터닝하여 일부를 게이트 전극(103)으로 하는 주사선(105)(제 2 도 참조) 및 보조용량선(107)을 형성한다. 다음으로, CVD(Chemical Vapor Deposition)에 의한 막을 형성한다.
제 4 도 및 제 5 도는 이 제조방법에 사용하는 박막 형성장치(CVD장치)를 도시하는 도면이다. 이 박막형성장치는 제 4 도에 나타내는 바와 같이 가스 공급부(201), 프로세스 쳄버(202), 전력공급부(203) 및 배기수단(204)으로 주로 구성되어 있다. 가스 공급부(201)는 밸스 V1∼V6을 통하여 각각 NH3가스, N2가스, H2가스, SiH4가스 및 N2O가스를 프로세스 쳄버(202)에 공급할 수 있도록 구성되어 있으며, 배기수단(204)은 밸브 V6를 통하여 프로세스 쳄버(202)내에서 처리완료된 가스를 배기하는 것이다.
프로세스 쳄버(202)는 제 5 도에 나타내는 바와 같이 구성되어 있다. 제 5 도 중 '211'은 반응로를 나타낸다. 반응로(211)내에는 서셉터(susceptor)(212)가 놓여 있다. 서셉터(212)내에는 히터(213)가 내장되어 있으며, 서셉터(212)상에 놓이는 피처리체(214)를 소정의 온도로 승온할 수 있게 되어 있다. 또한 서셉터(212)상에는 피처리체(214)를 고정하는 고정구(215)가 설치되어 있다.
피처리체(214)의 위방향에는 가스 공급구멍(216)을 갖는 전극(217)이 배치되어 있고, 전극(217)은 전력공급부(203)와 전기적으로 접속되어 있다. 반응로(211)의 정상부에는 가스 공급부(201)와 연통하는 가스 공급관(218)이 설치되어 있고, 가스 공급부(201)에서 공급된 가스가 가스 공급관(218)을 통과하여 가스 공급구멍(216)을 통해 반응로(211)내에 흐르고, 피처리체(214)와 접촉한다. 처리후의 가스는 반응로(211)의 측벽에 설치된 배기관(219)을 통하여 배기수단(204)에 통한다.
상기 구성을 갖는 박막 형성장치를 이용하여 게이트 전극(103) 및 보조용량선(107)상에 제 1 게이트 절연막(111)으로서 두께 3500Å의 산질화 실리콘(SiON)막을 형성한다. 이 때의 막형성은 실란(SiH4)가스를 유량 4000sccm로 반응로(211)내에 도입함과 동시에 반응로내 압력 1.2 Torr로 유지하고, 1300W의 고주파 전력을 공급하여 실시한다.
다음으로 게이트 전극(103), 주사선(105), 보조용량선(107) 및 제 1 게이트 절연막(111)이 설치된 유리기판(100)을 반응로(211)의 서셉터(212)상에 놓고, 반응 가스로서 SiH4가스를 유량 200sccm, 암모니아(NH3)가스를 유량 1000sccm, N2가스를 유량 7000sccm로 반응로내에 도입하고, 반응로내를 1.2 Torr로 유지하며, 또 유리기판의 온도를 히터(213)에 의해 가열하고 330℃까지 상승시킨다. 그리고 전력 공급부(203)에서 1300W의 고주파전력을 공급하고, 이것에 의해 SiH4가스 및 NH3가스를 플라즈마 여기시켜 SiNx를 제 2 게이트 절연막(113)으로 두께 500Å으로 형성한다.
다음으로 반응가스를 유량 500sccm의 SiH4가스, 유량 2800sccm의 수소(H2)가스로 전환하여 반응로내에 도입하고, 반응로내를 3.0 Torr로 유지하며, 유리기판의 온도를 300℃로 제어하고, 또 150W의 고주파 전력을 공급하고, 제 2 게이트 절연막(113)상에 두께 500Å의 s-Si : H박막(121)을 형성한다.
다음으로 반응가스로서 유량 350sccm의 SiH4가스, 유량 2800sccm의 NH3가스, 캐리어가스로서 유량 3500sccm의 N2가스를 반응로내에 도입함과 동시에 반응로내를 3.5 Torr로 유지하고, 유리기판의 온도를 330℃로 제어하며, 또 1700W의 고주파 전력을 공급하여 두께 3000Å의 SiNx막(131)을 형성한다.
다음으로 반응가스로서 유량 500sccm의 SiH4가스, 유량 2500sccm의 NH3가스, 캐리어가스로서 유량 3500sccm의 N2가스, 또 유량 1200sccm의 N2O가스를 반응로내에 도입함과 동시에 반응로내를 3.5 Torr로 유지하고, 유리기판의 온도를 330℃로 제어하며, 또 1400W의 고주파전력을 공급하고, 두께 100Å의 SiNxOy막(135)을 형성한다.
이와 같이 형성된 SiNxOy막(135)의 산소함유량을 XPS(X선광전자분광)에 의해 측정한 바, 50 atomic%이상인 53 atomic%였다. 또한 SiNxOy막(135)표면에서 100Å까지는 산소원자가 검출되었지만, 표면에서 200Å을 초과하면 실질적으로 산소원자는 검출되지 않았다.
이와 같이 하여 제 3b 도에 나타내는 바와 같이 제 1 게이트 절연막(111)으로서 실리콘 산화막을 포함하는 유리기판(100) 상에 SiNx로 이루어지는 제 2 게이트 절연막(113), a-Si : H박막(121), SiNx막(131) 및 SiNxOy막(135)의 4층을 연속하여 형성한 후 반응로내를 감압하여 배출수단(204)에 의해 가스를 배출한다.
그 후 SiNxOy막(135)상에 크레졸.노보락계 수지를 주체로 하는 포토 레지스트를 스핀코터를 이용하여 도포하여 레지스트막을 형성하고, 게이트 전극(103)을 마스크로서 유리기판(100)의 안측에서 광을 조사하고, 또 유리기판(100) 정면에서 마스크를 통하여 광을 조사하므로써 레지스트막을 감광시키고, 제 3c 도에 나타내는 바와 같이 게이트 전극(103)에 대응하는 영역의 레지스트막(139)을 남기고, SiNx막(131) 및 SiNxOy막(135)를 레지스트막(139)을 마스크로서 패터닝하여 제 1 채널 보호막(133) 및 제 2 채널 보호막(137)을 형성한다.
다음으로 제 3d 도에 나타내는 바와 같이 제 1 채널 보호막(133) 및 제 2 채널 보호막(137)상에 레지스트막(139)을 박리액에 의해 제거한다. 또한 a-Si : H박막(121)표면을 희불산액중에서 세정한 후 n+a-Si : H박막(140)을 형성한다. 또한 상기한 세정시에 제 2 채널 보호막(137)의 막두께에 의해서는 제 2 채널 보호막(137)전체가 제거되는 일이 있는데, 제 2 채널 보호막(137)은 잔존해도, 제거되어도 무방하다. 그런데 제 2 채널 보호막(137)의 유전율은 4정도로 제 1 채널 보호막(133)의 유전율이 6정도인 것에 비해 작다. 이 때문에 제 1 채널 보호막(133) 및 제 2 채널 보호막(137)을 통하여 소스 전극이나 드레인 전극과 게이트 전극과 사이에서 형성되는 기생용량을 보다 경감할 수 있기 때문에 제 2 채널 보호막(137)은 잔존시키는 편이 좋다.
그 후, 제 3e 도에 나타내는 바와 같이 n+a-Si : H박막(141)이 섬 형상으로 잔존하는 것과 같이 패터닝하여 섬 형상의 n+a-Si : H박막(141) 및 반도체 박막(123)을 형성하고, 또 ITO막을 형성하여 패터닝하여 화소전극(161)을 형성한다.
제 3f 도에 나타내는 바와 같이 이 위에 알루미늄을 피착하고, 패터닝하여 소스전극(155) 및 드레인 전극(153)을 각각 형성하여 액티브 매트릭스형 표시장치용 어레이 기판(101)을 제작한다. 또한 여기서는 소스전극(155), 드레인 전극(153)을 형성할 때에 섬 형상의 n+a-Si : H박막(141)도 동시에 패터닝하여 저저항 반도체(143, 145)으로 한다.
상기한 바와 같이 이 실시예의 액티브 매트릭스형 표시장치용 어레이 기판(101)의 TFT(159)에 의하면 제 2 채널 보호막(137)이 53atomic%의 산소를 함유하는 SiNxOy막(135)에 기초하여 구성되기 때문에 레지스트막과 양호한 밀착성을 확보할 수 있으며, 이것에 의해 소망하는 형상의 제 1 채널 보호막(133) 및 제 2 채널 보호막(137)을 형성할 수 있다. 이 결과 각 TFT(159)는 기생용량을 충분하게 저감시킬 수 있으며, 또한 TFT(159)간에서 소자특성에 불규칙함이 발생하는 일도 없다.
또한 제 2 채널 보호막(137)을 구성하는 SiNxOy(135)의 막두께는 특히 100Å으로 설정되어 있기 때문에 그 패터닝성을 손상하는 일도 없다. 게다가 반도체 박막(123)과 접하는 제 1 채널 보호막(133)은 반도체 박막(123) 근방의 산소농도가 2×1019atomic/cc이하의 7×1018atomic/cc이기 때문에 반도체 박막(123)에 악영향을 끼치는 일이 없으며 소자특성을 열화시키는 일도 없다.
또한 실시예에 의하면 제 1 채널 보호막(133) 및 제 2 채널 보호막(137)을 구성하는 SiNx막(131) 및 SiNxOy막(135)가 동일 반응로내에서 연속하여 막이 형성되기 때문에 생산성을 대폭 손상하는 일도 없다.
다음에 본 발명의 반도체 박막의 제조방법의 다른 실시예에 대해서 설명한다. 또한 상기 실시예에 있어서의 동일 부분은 동일 부호로 설명한다.
제 6 도는 본 발명의 액티브 매트릭스형 표시장치용 어레이 기판의 일부를 나타내는 정면도이고, 제 7a 도 내지 제 7f 도는 제 2 도의 VIIF-VIIF선을 따픈 단면도이고, 제조 프로세스를 설명하기 위한 도면이다.
이 액티브 매트릭스형 표시장치용 어레이 기판(101)은 유리기판(100) 상에 복수개의 알루미늄으로 이루어지는 신호선(151)과, 이 신호선(151)과 직교하는 복수개의 Mo-Ta합금막으로 이루어지는 주사선(105)과 매트릭스형상으로 배치되고, 신호선(151)과 주사선(105)에 의해 둘러싸이는 영역내에 ITO로 이루어지는 투명한 화소전극(161)이 배치되어 있다. 신호선(151)과 주사선(105)과의 교차부분에는 주사선(105)자체를 게이트 전극(103)(제 7 도 참조)으로 한 역스태거 구조의 TFT(159)가 배치되어 있다.
이 TFT(159)는 제 7f 도에 나타내는 바와 같이 게이트 전극(103)상에 형성된 SiON막으로 이루어지는 제 1 게이트 절연막(111)과, SiNx막으로 이루어지는 제 2 게이트 절연막(113)과, 제 1 게이트 절연막(111) 및 제 2 게이트 절연막(113)상에 배치되는 a-Si : H박막으로 이루어지는 반도체 박막(123)과, 반도체 박막(123)상에 게이트 전극(103)에 자기정합된 채널 보호막(133)과, 반도체 박막(123)에 저저항 반도체막(143, 145)을 통하여 전기적으로 접속되는 소스전극(155)과, 신호선(151)과 일체화한 드레인 전극(153)으로 주로 구성되어 있다.
채널 보호막(133)은 두께 3000Å의 SiNx박막이고, 그 표층은 산소로 변성되어 이루어지는 산소변성영역(136)을 구비하고 있다. 산소변성영역(136)은 채널 보호막(133)의 최표층으로부터 산소농도가 서서히 저하하고, 약 100Å의 깊이까지 실질적으로 산소를 함유하고 있다.
또한 액티브 매트릭스형 표시장치용 어레이 기판(101)은 유리기판(100) 상에 주사선(105)과 거의 평행하게 배치되고, 주사선(105)과 동일 재료의 Mo-Ta합금으로 이루어지는 보조용량선(107)을 구비하고 있으며, 보조용량선(107)과, 보조용량선(107) 및 제 1 및 제 2 게이트 절연막(111, 113)을 통하여 배치되는 화소전극(161)과의 사이에 보조용량(Cs)을 형성하고 있다.
다음에 이 액티브 매트릭스형 표시장치용 어레이 기판(101)의 제조방법에 대해서 제 7a 도 내지 제 7f 도를 참조하여 설명한다.
제 7a 도에 나타내는 바와 같이 유리기판(100) 의 표면상에 스퍼터링에 의해 Mo-Ta합금막을 형성하고, 이것을 복수개의 스트라이프형상으로 패터닝하여 일부를 게이트 전극(103)으로 하는 주사선(105)(제 2 도 참조) 및 보조용량선(107)을 형성한다. 다음으로 CVD에 의한 막형성을 실시한다.
상기 구성을 갖는 박막형성장치를 이용하여 게이트 전극(103) 및 보조용량선(107)상에 제 1 게이트 절연막(111)으로서 두께 3500Å의 산질화 실리콘(SiON)막을 형성한다. 이 때의 막형성은 실란(SiH4)가스를 유량 200sccm, 이산화질소(N2O)가스를 유량 1200sccm, 질소(N2)가스를 유량 4000sccm으로 반응로(211)내에 도입함과 동시에 반응로내 압력 1.2 Torr로 유지하고, 1300W의고주파 전력을 공급하여 실시한다.
다음으로 게이트 전극(103), 주사선(105), 보조용량선(107) 및 제 1 게이트 절연막(111)이 설치된 유리기판(100)을 반응로(211)의 서셉터(212)상에 놓고, 반응 가스로서 SiH4가스를 유량 200sccm, 암모니아(NH3)가스를 유량 1000sccm, N2가스를 유량 7000sccm로 반응로내에 도입하고, 반응로내를 1.2 Torr로 유지하며, 또 유리기판의 온도를 히터(213)에 의해 가열하고 330℃까지 상승시킨다. 그리고 전력 공급부(203)에서 1300W의 고주파전력을 공급하고, 이것에 의해 SiH4가스 및 NH3가스를 플라즈마 여기시켜 SiNx를 제 2 게이트 절연막(113)으로 두께 500Å으로 형성한다.
다음으로 반응가스를 유량 500sccm의 SiH4가스, 유량 2800sccm의 수소(H2)가스로 전환하여 반응로내에 도입하고, 반응로내를 3.0 Torr로 유지하며, 유리기판의 온도를 300℃로 제어하고, 또 150W의 고주파 전력을 공급하고, 제 2 게이트 절연막(113)상에 두께 500Å의 s-Si : H박막(121)을 형성한다.
다음으로 반응가스로서 유량 350sccm의 SiH4가스, 유량 2800sccm의 NH3가스, 캐리어가스로서 유량 3500sccm의 N2가스를 반응로내에 도입하고 또한 동시에 반응로내를 3.5 Torr로 유지하고, 유리기판의 온도를 330℃로 제어하며, 또 1700W의 고주파 전력을 공급하여 두께 3000Å의 SiNx막(131)을 형성한다.
다음으로 유리기판과 전극과의 사이의 거리를 25mm로 설정하고, 반응가스로서 유량 1000sccm의 N2O가스를 반응로내에 도입하고, 그 상태에서 10초간 유지한다. 동시에 압력을 1.5 Torr로 조정한다. 다음으로 이것에 1300W의 고주파 전력을 공급하여 N2O플라즈마를 발생시켜 이 N2O플라즈마에 의해 SiNx막(131)의 표면을 산화하여 SiNxOy으로 이루어지는 산소변성영역(136)을 형성한다. 또한 채널 보호막으로 이루어지는 SiNx막의 산화시간은 5초 이상으로 하고, 반응로내는 1.5 Torr로 유지한다.
이와 같이 산화된 SiNx막(131)의 산소함유량을 XPS(X선광전자분광)에 의해 측정한 바, 50 atomic%이상인 53 atomic%였다. 또한 SiNx막(131)표면(주표면)에서 100Å까지는 산소원자가 검출되었지만, 표면에서 200Å을 초과하면 실질적으로 산소원자는 검출되지 않았다.
이와 같이 하여 제 7b 도에 나타내는 바와 같이 제 1 게이트 절연막(111)으로서 실리콘 산화막을 포함하는 유리기판(100) 상에 SiNx로 이루어지는 제 2 게이트 절연막(113), a-Si : H박막(121), SiNx막(131)의 3층을 연속적으로 형성하고, SiNx막(131)의 표층부분을 N2O플라즈마로 산화하여 산소변성영역(136)을 형성한 후 반응로내를감압하고, 배출수단(204)에 의해 가스를 배출한다.
그 후 산소변성영역(136)상에 크레졸.노보락계 수지를 주체로 하는 포토 레지스트를 스핀 코터를 이용하여 도포하여 레지스트막을 형성하고, 게이트 전극(103)을 마스크로서 유리기판(100)의 뒷쪽에서 광을 조사하고, 또 유리기판(100) 정면에서 마스크를 통하여 광을 조사하므로써 레지스트막을 감광시키고, 제 7c 도에 나타내는 바와 같이 게이트 전극(103)에 대응하는 영역의 레지스트막(139)을 남기고, SiNx막(131) 를 레지스트막(139)을 마스크로서 패터닝하여 제 1 채널 보호막(133) 및 제 2 채널 보호막(137)을 형성한다.
다음으로 제 7d 도에 나타내는 바와 같이 제 1 채널 보호막(133)상의 레지스트막(139)을 박리액에 의해 제거한다. 또한 a-Si : H박막(121)표면을 희불산액중에서 세정한 후 n+a-Si : H박막(140)을 형성한다. 또한 상기한 세정시에 채널 보호막(133)도 에칭되어, 경우에 따라서는 산소변성영역(136)이 제거되는 경우도 있지만, 산소변성영역(136)은 잔존해도, 제거되어도 무방하다.
그 후, 제 7e 도에 나타내는 바와 같이 n+a-Si : H박막(141)이 섬 형상으로 잔존하는 것과 같이 패터닝하여 섬 형상의 n+a-Si : H박막(141) 및 반도체 박막(123)을 형성하고, 또 ITO막을 형성하여 패터닝하여 화소전극(161)을 형성한다.
제 7f 도에 나타내는 바와 같이 이 위에 몰리브덴, 알루미늄, 몰리브덴을 순차 피착하고, 패터닝하여 소스전극(155) 및 드레인 전극(153)을 각각 형성하여 액티브 매트릭스형 표시장치용 어레이 기판(101)을 제작한다. 또한 여기서는 소스전극(155), 드레인 전극(153)을 형성할 때에 섬 형상의 n+a-Si : H박막(141)도 동시에 패터닝하여 저저항 반도체(143, 145)으로 한다.
상기한 바와 같이 이 실시예의 액티브 매트릭스형 표시장치용 어레이 기판(101)의 TFT(159)에 의하면 SiNx막(131)의 표층부분이 산소변성영역(136)을 구비하고 있기 때문에 레지스트막과 양호한 밀착성을 확보할 수 있으며, 이것에 의해 소망하는 형상의 채널 보호막(133)을 형성할 수 있다. 이 결과 각 TFT(159)는 기생용량을 충분하게 저감시킬 수 있으며, 또한 TFT(159)간에서 소자특성에 불규칙함이 발생하는 일도 없다.
또한 이 실시예의 액티브 매트릭스형 표시장치용 어레이 기판(101)은 SiNx막(131)의 표층부분을 산소로 변성하는 것으로 산소변성영역(136)을 형성하고 있다. 이 어레이 기판은 상기 실시예의 액티브 매트릭스형 표시장치용 어레이 기판(101)과 동등하고, 프로세스 제어가 용이한 이점을 갖고 있다.
또한 산소변성영역(136)이 특히 100Å으로 설정되어 있기 때문에 그 패터닝성을 손상하는 일도 없다. 또 반도체 박막(123)과 접하는 제 1 채널 보호막(133)은 반도체 박막(123) 근방의 산소농도가 2×1019atomic/cc이하의 7×1018atomic/cc이기 때문에 반도체 박막(123)에 악영향을 끼치는 일이 없으며 소자특성을 열화시키는 일도 없다.
또한 이 실시예에 의하면 산소변성영역(136)이 채널 보호막(133)을 구성하는 SiNx막(131)와 동일 반응로내에서 연속하여 막이 형성되기 때문에 생산성을 대폭 손상하는 일도 없다.
또한 이 실시예에 있어서는 산소변성영역(136)을 형성하는 경우에 N2O가스를 이용하고 있지만, 이 밖에 O2가스 등의 가스를 이용해도 좋다.
상기 각 실시예에서는 제작된 어레이 기판(101)을 이용하고, 통상적인 방법에 따라서 스페이서를 이용하여 소정의 간격을 두고 어레이 기판(101) 위방향으로 대향기판을 배치하고, 그 기판간에 액정조성물을 주입하고, 기판단부를 봉지하여 액정 패널을 제작한다. 이 액정 패널에 구동회로기판을 전기적으로 접속하며 또한 필요에 따라서 액정패널 외표면에 편광판을 배치하여 액정표시장치를 제작했다.
상기한 각 실시예에 있어서는 본 발명의 반도체 장치를 각 표시화소의 스위칭 소자로서 이용한 예에 대해서 설명했는데, 본 발명의 반도체 장치를 구동회로부에 적용해도 좋다. 또한 반도체 박막으로서 a-Si : H박막을 이용한 경우에 대해서 설명했는데 반도체 박막으로서 p-Si막 등의 다른 비단결정 실리콘 박막을 이용해도 좋다.
또한 상기한 각 실시예에 있어서는 반도체 박막(123)과 소스전극(153), 드레인 전극(155)과 오옴접촉을 얻기 위해서 반도체 박막(123)과 소스전극(153), 드레인 전극(155)과의 사이에 저저항 반도체막(143, 145)을 개재시키는 구성으로 했는데, 채널 보호막(133)을 마스크로서 인(P) 등의 불순물 이온을 이온주입하고, 이것에 의해 반도체 박막(123)중에 소스, 드레인 영역을 형성해도 좋다.
이상 설명한 바와 같이 본 발명에 의하면 채널 보호막의 최표층이 패터닝할 때에 산소를 함유하고 있기 때문에 채널 보호막의 패터닝시에 사용되는 레지스트막과의 사이의 밀착성이 향상하고, 정확하게 채널 보호막의 패터닝을 실시할 수 있고, 이것에 의해 소자간에 있어서 불규칙함이 없이 소망하는 특성을 갖는 반도체 장치를 제품화율이 좋게 얻을 수 있다.

Claims (5)

  1. 절연재료로 이루어진 기판상에 게이트전극을 형성하는 공정 ; 상기 게이트전극상에 게이트 절연막을 통해서 규화물 반도체로 이루어진 박막을 형성하는 공정 ; 상기 박막상에 보호층을 이루는 질화 실리콘층을 형성하는 공정 ; 상기 기판의 상기 질화 실리콘층을 대기에 노출시키지 않고, 상기 질화 실리콘 층의 상기 박막과 접하는 제1주표면의 근방영역의 산소농도가 2×1019atomic/cc미만으로 유지되도록 상기 제1주표면과 대향하는 제2주표면을 N2O 플라즈마에 의해 산화처리하여 변성영역으로 만드는 공정 ; 및 상기 보호층을 소정 형상으로 패터닝하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 실리콘 질화막은 플라즈마 CVD에 의해 형성되는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 보호층의 상기 변성 영역은 산소 농도가 50atomic% 이상인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 보호층의 상기 변성 영역은 상기 제2주표면에서 300Å이하의 깊이의 영역인 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 보호층은 상기 게이트전극에 자기 정합되어 패터닝되는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019950052356A 1994-12-14 1995-12-14 반도체장치 및 그 제조방법 KR100234345B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-310113 1994-12-14
JP31011394 1994-12-14

Publications (2)

Publication Number Publication Date
KR960026981A KR960026981A (ko) 1996-07-22
KR100234345B1 true KR100234345B1 (ko) 1999-12-15

Family

ID=18001340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052356A KR100234345B1 (ko) 1994-12-14 1995-12-14 반도체장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US5888855A (ko)
JP (1) JPH08228011A (ko)
KR (1) KR100234345B1 (ko)
TW (1) TW362274B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
US6903007B1 (en) * 1995-06-07 2005-06-07 Advanced Micro Devices, Inc. Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing
TW418432B (en) * 1996-12-18 2001-01-11 Nippon Electric Co Manufacturing method of thin film transistor array
US6140668A (en) * 1998-04-28 2000-10-31 Xerox Corporation Silicon structures having an absorption layer
JP3592535B2 (ja) 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100344777B1 (ko) * 2000-02-28 2002-07-20 엘지.필립스 엘시디 주식회사 박막트랜지스터를 포함하는 소자 제조방법
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100726132B1 (ko) * 2000-10-31 2007-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6861104B2 (en) * 2002-05-22 2005-03-01 United Microelectronics Corp. Method of enhancing adhesion strength of BSG film to silicon nitride film
TWI231996B (en) * 2003-03-28 2005-05-01 Au Optronics Corp Dual gate layout for thin film transistor
KR101126396B1 (ko) * 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
TW200746022A (en) * 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
JP4200458B2 (ja) 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
TW201017888A (en) 2008-10-22 2010-05-01 Au Optronics Corp Bottom-gate thin-film transistor and method for fabricating the same
JP5500907B2 (ja) * 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
CN102738243B (zh) * 2012-06-06 2016-07-06 北京京东方光电科技有限公司 晶体管、阵列基板及其制造方法、液晶面板和显示装置
CN105974579B (zh) * 2016-07-18 2018-03-02 西安交通大学 基于离轴抛物面镜大口径平行光束的角度改变装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045066A (ja) * 1983-08-22 1985-03-11 Fujitsu Ltd 薄膜トランジスタの製造方法
JPS63137479A (ja) * 1986-11-29 1988-06-09 Sharp Corp 薄膜トランジスタ
JPH01173650A (ja) * 1987-12-26 1989-07-10 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
JPH01184928A (ja) * 1988-01-20 1989-07-24 Toshiba Corp 薄膜形成方法
JPH01227127A (ja) * 1988-03-07 1989-09-11 Mitsubishi Electric Corp 薄膜トランジスタアレイ
JP2797584B2 (ja) * 1990-01-11 1998-09-17 松下電器産業株式会社 アクティブマトリクスアレー及びその製造方法と表示装置の製造方法
JPH05275702A (ja) * 1992-03-30 1993-10-22 Sanyo Electric Co Ltd 薄膜トランジスタ
US5258333A (en) * 1992-08-18 1993-11-02 Intel Corporation Composite dielectric for a semiconductor device and method of fabrication
JPH06132536A (ja) * 1992-10-14 1994-05-13 Sharp Corp 薄膜トランジスタ

Also Published As

Publication number Publication date
KR960026981A (ko) 1996-07-22
JPH08228011A (ja) 1996-09-03
US5888855A (en) 1999-03-30
TW362274B (en) 1999-06-21

Similar Documents

Publication Publication Date Title
KR100234345B1 (ko) 반도체장치 및 그 제조방법
JP3409542B2 (ja) 半導体装置の製造方法
KR100299555B1 (ko) 고저항백채널영역을갖는박막트랜지스터및그제조방법
US6133620A (en) Semiconductor device and process for fabricating the same
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US6537843B2 (en) Thin film transistor and method of manufacturing the same
KR101278477B1 (ko) 박막 트랜지스터 기판의 제조 방법
CN106876327A (zh) 一种阵列基板及其制备方法、显示装置
KR19980042862A (ko) 박막트랜지스터, 박막트랜지스터의 제조방법 및액정표시장치
JP2814319B2 (ja) 液晶表示装置及びその製造方法
US6921685B2 (en) Method of fabricating thin film transistor
US5897345A (en) Semiconductor device and process for fabricating the same
JPH01309378A (ja) 薄膜半導体素子
JP3486421B2 (ja) 薄膜半導体装置の製造方法
KR100509660B1 (ko) 피막제조방법
JPH11354441A (ja) 半導体装置の製造方法
JP3358284B2 (ja) 薄膜トランジスタの製造方法
JPH04221854A (ja) 薄膜半導体装置
JPH10223913A (ja) 薄膜半導体装置の製造方法
JPH05291220A (ja) 半導体装置の製造方法
JPH10223911A (ja) 薄膜半導体装置
JP3730185B2 (ja) 薄膜トランジスタの製造方法
JPH065627A (ja) 半導体装置の製造方法
JPS62290180A (ja) 半導体装置の製法
JPH02196470A (ja) 薄膜トランジスタとその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080813

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee