Nothing Special   »   [go: up one dir, main page]

KR100219842B1 - 이동 전화시스템 - Google Patents

이동 전화시스템 Download PDF

Info

Publication number
KR100219842B1
KR100219842B1 KR1019970008222A KR19970008222A KR100219842B1 KR 100219842 B1 KR100219842 B1 KR 100219842B1 KR 1019970008222 A KR1019970008222 A KR 1019970008222A KR 19970008222 A KR19970008222 A KR 19970008222A KR 100219842 B1 KR100219842 B1 KR 100219842B1
Authority
KR
South Korea
Prior art keywords
data
input
deinterleaver
address
output
Prior art date
Application number
KR1019970008222A
Other languages
English (en)
Other versions
KR19980073102A (ko
Inventor
김대식
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019970008222A priority Critical patent/KR100219842B1/ko
Priority to JP5633198A priority patent/JPH10313275A/ja
Priority to DE19810532A priority patent/DE19810532C2/de
Priority to US09/038,233 priority patent/US6201838B1/en
Publication of KR19980073102A publication Critical patent/KR19980073102A/ko
Application granted granted Critical
Publication of KR100219842B1 publication Critical patent/KR100219842B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)
  • Read Only Memory (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

본 발명은 이동 전화시스템에 관한 것으로, 종래 통신 데이터를 처리하는 일반 메모리 구조를 이동 전화시스템의 속도 개선을 위하여 적용하고자 할 경우 소형 경량을 중요시하는 이동 전화시스템에서는 비트 단위로 데이터를 액세스하므로 적용이 어렵고, 이에따라 PCS(Personal Communication System) 등의 데이터 처리 속도개선을 어렵게 하는 문제점이 있다. 따라서 본 발명은 고주파로 받은 데이터를 변조시켜 출력하는 변조부(120)와; 상기 변조부(120)에서 변조된 데이터를 받아 IS-95의 표준안에 의해 인터리빙(interleaving)하여 송신된 상기 변조 데이터를 받아 디인터리빙(deinterleaving)하는 디인터리버 데이터 어레이(140)와; 상기 변조부(120)에서 변조되고 상기 디인터리버 데이터 어레이(140)에서 디인터리빙된 데이터를 에러 보정을 위해 비터비 디코더로 보내기 위한 비터비 디코더 입력 램(150)과; 상기 디인터리버 데이터 어레이(140)와 비터비 디코더 입력 램(150)에 상기 변조부(120)로 부터의 데이터를 32

Description

이동 전화시스템
본 발명은 전화 시스템의 데이터를 고속 처리할 수 있도록 한 것으로, 특히 연속적(sequential)으로 처리된 데이터를 하나의 저장체에 비트 단위로 라이트하고 일정 블록 단위로 리드할 수 있도록 하여 처리 속도 향상과 많은 양의 데이터 처리에 적합하도록 한 이동 전화시스템에 관한 것이다.
외부로 부터 인가되는 신호들(/RAS,/CAS,/WE,/DT,SC,RBA)을 이용하여 16
Figure kpo00002
16비트 단위로 데이터를 액세스할 수 있게 하는 랜덤 블록 액세스(RBA : Random Block Access) 동작 모드를 제어하는 RBA 콘트롤러(30)와; 상기 RBA 콘트롤러(30)의 제어에 따라 칩 외부에서 인가되는 스타트 어드레스를 이용하여 칩 내부의 어드레스를 발생시키는 어드레스 발생부(10)와; 상기 RBA 콘트롤러(30)와 어드레스 발생부(10)의 제어에 따라 데이터를 저장하는 메모리 셀 어레이(40)와; 상기 RBA 콘트롤러(30)와 어드레스 발생부(10)의 제어에 따라 상기 메모리 셀 어레이(40)의 데이터 전송을 제어하는 전송 제어부(20)와; 상기 RBA 콘트롤러(30)와 전송 제어부(20)의 제어에 따라 데이터 입출력을 수행하는 입출력부(50)로 구성한다.
상기에서 어드레스 발생부(10)는 RBA 콘트롤러(30)의 제어신호에 따라 칩 외부로 부터 스타트 어드레스를 시작으로 다음의 액세스할 로우(ROW) 방향의 어드레스를 발생하는 로우 어드레스 발생기(11)와; 칼럼(COLUMN)방향의 어드레스를 발생하는 칼럼 어드레스 발생기(12)로 구성하고, 전송 제어부(20)는 메모리 셀 어레이(40)로 데이터를 저장하거나 그로부터 데이터를 읽어들이기 위한 선택신호(SELn)를 출력하는 RBA 선택기(21)와; 입력되는 데이터를 병렬로 만들어 출력하도록 하는 시리얼 레지스터(22)와; RBA 콘트롤러(30)의 제어신호에 따라 입력되는 칼럼 어드레스를 이용하여 상기 시리얼 레지스터(22)를 제어하기 위한 Y-어드레스를 만들어 출력하는 RBA-Y디코더(23)로 구성하며, 입출력부(50)는 입력되는 제어신호에 따라 데이터를 입력 또는 출력하는 입출력 블록(51)과, RBA 콘트롤러(30)로 부터 출력된 신호에 따라 상기 입출력 블록(51)을 제어하는 입출력 제어기(52)로 구성한다.
도 2는 도 1에서 RBA 콘트롤러(30)의 상세 블록도로서 이에 도시한 바와같이, 외부로 부터 입력되는 제어신호를 체크하여 칩의 동작모드를 현재 동작중인 모드로 계속할 것인지 새로운 모드로 동작할 것인지를 선택하는 모드 선택기(34)와; 상기 모드 선택기(34)의 선택에 따라 외부로 부터 입력되는 시리얼 클럭(SC)의 매 사이클마다 1씩 증가하면서 현재 액세스되고 있는 로우 어드레스의 변위값을 카운트하는 X-스테이트 포인터(31)와; 상기 모드 선택기(34)의 선택에 따라 외부로 부터 입력되는 시리얼 클럭(SC)의 매 사이클마다 1씩 증가하면서 현재 액세스되고 있는 칼럼 어드레스의 변위값을 카운트하는 Y-스테이트 포인터(32)와; 상기 X,Y-스테이트 포인터(31)(32)의 카운트값과 칩 외부로 부터 입력되는 신호(/RAS, /CAS)를 입력받아 내부의 각 부를 제어하기 위한 내부 제어신호(/RASi,/CASi,XF,RGE,SDE)를 생성하여 출력하는 내부 제어신호 발생부(33)와; 칩 외부로 부터 입력되는 시리얼 클럭(SCx)에 따라 내부에 필요한 시스템클럭(SYCK)을 생성하여 발생하는 내부 클럭 발생기(35)로 구성한다.
이와같이 구성된 종래 기술에 대하여 상세히 살펴보면 다음과 같다.
디지털 영상신호 처리용 메모리에서 데이터의 압축과 복원을 위하여 블록(BLOCK)단위의 랜덤 리드(RANDOM READ)와 시리얼 라이트(SERIAL WRITE)를 하는데 필요한 기본 처리 블록 사이즈가 16
Figure kpo00003
16비트로 규정되어 있다.
따라서 16
Figure kpo00004
16비트의 블록 사이즈(BLOCK SIZE)로 연속적으로 데이터를 리드/라이트를 수행하게 된다.
이러한 데이터 처리를 위하여 칩의 외부에서 주어지는 스타트 어드레스(ROW/COLUMN ADDRESS)를 시작으로 하여 어드레스 발생부(10)에서 다음의 액세스할 어드레스를 생성하여 출력한다.
이때 RBA 콘트롤러(30)내의 X-스테이트 포인터(31)는 외부로 부터 인가되는 시리얼 클럭(SCx)의 매 16사이클 마다 1씩 증가하면서 블록의 스타트 로우 어드레스로 부터 현재 액세스되고 있는 로우 어드레스의 변위값을 0-15까지 카운팅하고, Y-스테이트 포인터(32)는 시리얼 클럭(SCx)의 매 사이클 마다 1씩 증가하면서 블록의 스타트 컬럼 어드레스로 부터 현재 액세스되고 있는 칼럼 어드레스의 변위값을 0-15까지 카운팅을 계속하게 된다.
이렇게 카운팅된 X,Y-스테이트 포인터(31)(32)의 출력값(XRn)(YRn)은 내부 제어신호 발생기(33)와 모드 선택기(34)로 각각 입력된다.
그러면 내부 제어신호 발생기(33)는 상기 X,Y-스테이트 포인터(31)(32)의 출력값(XRn)(YRn)과 칩 외부로 부터의 로우 어드레스 스트로브신호(/RASx), 칼럼 어드레스 스트로브신호(/CASx)를 입력받아 어드레스 발생부(11), 전송 제어부(20)의 각 부를 제어하기 위한 내부 로우 어드레스 스트로브신호(/RASi), 내부 칼럼 어드레스 스트로브신호(/CASi), 트랜스미션(transmission)신호(XF), 레지스터 인에이블신호(RGE), 시리얼 디코더 인에이블신호(SDE)를 생성하여 각 부로 발생한다.
그리고 모드 선택기(34)에서는 외부의 시리얼 클럭(SCx)의 16
Figure kpo00005
16(256사이클) 마다 외부의 제어신호를 체크하여 칩의 동작 모드를 현재 동작중인 모드로 계속할 것인지, 새로운 모드로 동작할 것인지를 제어하게 된다.
이때 RBA 리드 모드시에는 스타트 어드레스를 랜덤하게 주어서 블록단위의 액세스가 가능하고, 시리얼 블록 라이트 모드시에는 라이트 데이터의 중복을 피하기 위해 16의 배수로 스타트 어드레스를 주어서 16
Figure kpo00006
16비트 블록 단위의 연속적인 라이트를 수행하게 된다.
이상에서와 같이 RBA 콘트롤러(30)의 내부 제어신호 발생기(33)에서 내부 로우 어드레스 스트로브신호(/RASi)를 입력받는 로우 어드레스 발생기(11)는 스타트 로우 어드레스(ROW ADDRESS)를 이용하여 내부 로우 어드레스를 상기 메모리 셀 어레이(40)로 발생하고, 칼럼 어드레스 발생기(12)는 RBA 콘트롤러(30)로 부터 출력되는 신호와 칩 외부로 부터 인가되는 스타트 칼럼 어드레스(COLUMN ADDRESS)를 이용하여 내부 칼럼 어드레스를 전송 제어부(20)의 RBA 선택기(21)와 RBA-Y 디코더(23)로 각각 출력한다.
이때 RBA-Y 디코더(23)는 RBA 콘트롤러(30)로 부터 출력되는 디코더 인에이블 신호(SDE)와 칼럼 어드레스 발생기(12)로 부터 출력되는 칼럼 어드레스를 각각 입력받아 Y-어드레스를 만들어 RBA 선택기(21)와 시리얼 레지스터(22)로 각각 출력한다.
그러면 RBA 선택기(21)는 RBA-Y 디코더(23)로 부터의 Y-어드레스를 출력한다.
이에따라 메모리 셀 어레이(40)에는 로우 어드레스 발생기(11)로 부터는 로우방향의 어드레스와 RBA 선택기(21)로 부터는 칼럼 방향의 어드레스를 각각 입력받는다.
이때 상기 RBA 선택기(21)에서 메모리 셀 어레이(40)에 데이터를 라이트(WRITE)하거나 그 메모리 셀 어레이(40)로 부터 데이터를 리드(READ)하고자 하는 선택신호(SELn)를 출력하면, 상기 로우와 칼럼 어드레스에 의한 블록을 지정한다.
상기 메모리 셀 어레이(40)에 블록이 지정되면, 그 지정된 블록에 데이터를 라이트하거나 그 블록으로 부터 데이터를 리드한다.
시리얼 레지스터(22)는 RBA 콘트롤러(30), RBA-Y 디코더(23) 또는 RBA 선택기(21)로 부터 입력되는 제어신호에 따라 메모리 셀 어레이(40) 또는 입출력부(50)로 부터 데이터를 순차적으로 입력받거나 순차적으로 입력된 데이터를 병렬로 상기 메모리 셀 어레이(40) 또는 입출력부(50)로 출력한다.
입출력부(50)의 입출력 제어부(52)는 RBA 콘트롤러(30)로 부터 출력된 신호에 따라 입출력 블록(51)을 제어한다.
그러면 상기 입출력 블록(51)은 상기 입출력 제어부(52)의 제어에 따라 입력되는 데이터를 수신하거나 수신한 데이터를 시리얼 레지스터(22)로 출력한다.
따라서, RBA 콘트롤러(30)의 모드 선택기(34)로 부터 RBA 리드 모드가 선택되면, 입출력 제어부(52)에서 입출력 블록(51)으로 데이터를 출력하도록 제어하고, RBA-Y 디코더(23)는 Y-어드레스와 RBA 리드 모드임을 알리는 신호를 RBA 선택기(21)와 시리얼 레지스터(22)로 출력한다.
따라서 RBA 선택기(21)는 메모리 셀 어레이(40)로 칼럼 어드레스와 리드 모드임을 알리는 선택신호(SELn)를 출력한다.
메모리 셀 어레이(40)에서 해당 블록의 데이터를 순차적으로 출력하면, 이를 시리얼 레지스터(22)에서 순차적으로 입력받아 병렬로 데이터를 입출력 블록(51)로 출력한다.
그러면 상기 입출력 블록(51)에서 메모리 셀 어레이(40)로 부터 리드한 데이터를 출력한다.
반대로 입출력 블록(51)으로 데이터가 입력되면, 시리얼 레지스터(22)에서 순차적으로 받아들인 다음 병렬로 데이터를 메모리 셀 어레이(40)로 제공하여 라이트하도록 한다.
이상에서와 같이 RBA 리드 및 라이트 동작은 16
Figure kpo00007
16 비트 블록 단위로 이루어진다.
그러나, 상기에서와 같은 종래기술을 동작 속도의 개선을 위하여 이동 전화기용으로 사용할 경우 소형 경량을 중요시하는 이동 전화시스템에서는 비트 단위로 데이터를 액세스하므로 적용이 어렵고, 이에따라 PCS(Personal Communication System) 등의 고속 처리나 속도개선을 어렵게 하는 문제점이 있다.
따라서 상기에서와 같은 문제점을 해결하기 위한 본 발명의 목적은 연속적으로 처리된 데이터를 하나의 저장체에 비트 단위로 라이트 하고, 일정 블록 단위로 리드하도록 함으로써 많은 양의 데이터 처리에 적합하고, 처리 속도를 향상시키도록 한 이동 전화시스템을 제공함에 있다.
본 발명의 다른 목적은 데이터를 블록 단위로 리드할 때 블록 크기를 가변할 수 있도록 하여 고속 처리를 필요로 하는 시스템에 적용할 수 있도록 한 이동 전화시스템을 제공함에 있다.
도 1은 종래 디지탈 영상신호 처리용 메모리 구조도.
도 2는 도 1에서, RBA(Random Block Access) 콘트롤러의 상세 블록 구성도.
도 3은 본 발명 이동 전화시스템의 블록 구성도.
도 4는 도 3에서, 콘트롤러의 상세 블록 구성도.
도 5는 도 3에 대한 각 부의 신호 파형도.
도면의 주요부분에 대한 부호의 설명
100 : 콘트롤러 101 : X-스테이트 포인터
102 : Y-스테이트 포인터 103 : 내부 제어신호 발생부
110 : 어드레스 발생부 111 : 로우 어드레스 카운터
112 : 칼럼 어드레스 카운터
120 : 변조부 130 : 입출력부
140 : 디인터리버 데이터 어레이
150 : 비터비 디코더 입력 램
상기 목적을 달성하기 위한 본 발명의 이동 전화시스템 구성은, 도 3에 도시한 바와같이, 고주파로 받은 데이터를 변조시켜 출력하는 변조부(120)와; 상기 변조부(120)에서 변조된 데이터를 받아 IS-95의 표준안에 의해 인터리빙(interleaving)하여 송신된 상기 변조 데이터를 받아 디인터리빙(deinterleaving)하는 디인터리버 데이터 어레이(140)와; 상기 변조부(120)에서 변조되고 디인터리버 데이터 어레이(140)에서 디인터리빙된 데이터를 에러 보정을 위해 비터비 디코더로 보내기 위한 비터비 디코더 입력 램(150)과; 상기 디인터리버 데이터 어레이(140)와 비터비 디코더 입력 램(150)에 상기 변조부(120)로 부터의 데이터를 32
Figure kpo00008
8비트 단위로 액세스할 수 있게 하는 콘트롤러(100)와; 씨피유로 부터 스타트 어드레스(ADD)를 받아서 블록 사이즈 만큼의 어드레스를 상기 디인터리버 데이터 어레이(140)로 발생하는 어드레스 발생부(110)와; 데이터의 입출력을 제어하는 입출력부(130)로 구성한다.
상기에서 어드레스 발생부(110)는 다음의 액세스할 로우 어드레스를 발생하는 로우 어드레스 발생기(111)와; 칼럼 어드레스를 발생하는 칼럼 어드레스 발생기(112)로 구성한다.
그리고, 상기 콘트롤러(100)는, 도 4에 도시한 바와같이, 칩 외부로 부터 입력되는시리얼 클럭(SCx)의 매 사이클마다 1씩 증가하면서 현재 액세스되고 있는 로우 어드레스의 변위값을 0-31까지 카운팅하고 이 카운트한 값(XRn)을 출력하는 X-스테이트 포인터(101)와; 상기 시리얼 클럭(SCx)의 매 32사이클 마다 1씩 증가하면서 현재 액세스되고 있는 칼럼 어드레스의 변위값을 0-7까지 카운트하고 이 카운트한 값(YRn)을 출력하는 Y-스테이트 포인터(102)와; 상기 X,Y-스테이트 포인터(101)(102)의 출력값(XRn)(YRn)과 외부로 부터 입력되는 로우 어드레스 스트로브신호(/RASx), 칼럼 어드레스 스트로브신호(/CASx), 라이트 인에이블신호(/WE), 데이터 전송신호(/DT)를 입력받아 내부에서 필요로 하는 내부 로우 어드레스 스트로브 신호(/RASi), 내부 칼럼 어드레스 스트로브 신호(/CASi), 입출력 제어신호(IOC)를 만들어 발생하는 내부 제어신호 발생부(103)로 구성한다.
이와같이 구성된 본 발명의 동작 및 작용효과에 대하여 상세히 설명하면 다음과 같다.
고주파(RF) 안테나로 수신되는 데이터를 변조부(120)에서 받아 변조를 하게 된다.
이렇게 변조된 데이터를 출력하면 데이터의 버스트 에러를 방지하기 위하여 인터리빙되어온 변조된 데이터를 입출력부(130)를 경유하여 디인터리버 데이터 어레이(140)로 보낸다.
이에 상기 디인터리버 데이터 어레이(140)는 인터리빙된 변조된 데이터를 받아 디인터리빙(Deinterleaving)을 한 후 저장한다.
이때 변조부(120)가 연속적으로 데이터를 출력하므로 비트(bit)단위로 디인터리버 데이터 어레이(140)에 데이터가 라이트하게 된다.
상기 디인터리버 데이터 어레이(140)에 라이트된 데이터가 한 데이터 프레임(data frame)만큼 저장되면, 상기 디인터리버 데이터 어레이(140)는 데이터의 에러 보정을 위해 입출력부(130)를 통해 비터비 디코더 입력 램(150)으로 전송하게 된다.
그러면 상기 비터비 디코더 입력 램(150)은 수신데이터를 비터비 디코더로 전송하여 에러 보정 디코딩을 하게 된다.
이때 콘트롤러(100)는 칩 외부로 부터 입력되는 로우 어드레스 스트로브신호(/RASx), 칼럼 어드레스 스트로브신호(/CASx), 라이트 인에이블신호(/WE), 데이터 전송신호(/DT) 및 시리얼 클럭(SCx)을 받아서 디인터리버 데이터 어레이(140)으로 부터의 리드(read)동작과, 비터비 디코더 입력 램(150)으로의 라이트(write)동작을 블록(block) 단위로 시행하게 된다.
즉, 외부로 부터 주어지는 어드레스(ADD)를 시작으로 하여 어드레스 발생부(110)의 로우 어드레스 발생기(111)와 칼럼 어드레스 발생기(112)에서 다음의 액세스할 로우 어드레스와 칼럼 어드레스를 생성하여 32
Figure kpo00009
8비트의 블록 사이즈를 하나의 데이터를 액세스할 때 마다 어드레싱을 하지않고 연속적으로 액세스한다.
이때 콘트롤러(100)의 X-스테이트 포인터(101)는 외부로 부터 입력되는 시리얼 클럭(SCx)의 매 사이클 마다 1씩 증가하면서(XRn) 스타트 어드레스(ADD)로 부터 현재 액세스되고 있는 로우 어드레스의 변위값을 0-31까지 카운팅하고, Y-스테이트 포이터(102)는 시리얼 클럭(SCx)의 매 32사이클 마다 1씩 증가하면서(YRn) 블록의 스타트 어드레스(ADD)로 부터 현재 액세스되고 있는 칼럼 어드레스의 변위값을 0-7까지 카운팅을 계속하게 된다.
이렇게 하여 한 블록(32
Figure kpo00010
8)에 대한 액세스가 끝나면, 나머지 한 블록(32
Figure kpo00011
8)에 대하여 액세스한다.
즉, 상기 X,Y-스테이트 포인터(101)(102)가 액세스한 값(XRn)(YRn)을 내부 제어신호 발생부(103)로 출력하고 이에따라 상기 내부 제어신호 발생부(103)는 액세스한 값(XRn)(YRn)과 외부로 부터 입력되는 로우 어드레스 스트로브신호(/RASx), 칼럼 어드레스 스트로브신호(/CASx), 라이트 인에이블신호(/WE), 데이터 전송신호(/DT)를 이용하여 로우 어드레스 발생기(11)와 칼럼 어드레스 발생기(12) 및 입출력부(130)를 제어하기 위한 내부 로우 어드레스 스트로브신호(/RASi), 내부 칼럼 어드레스 스트로브신호(/CASi)와 입출력 제어신호(IOC)를 각각 출력한다.
그러면 상기 로우 어드레스 발생기(111)와 칼럼 어드레스 발생기(112)는 새로운 스타트 어드레스를 외부로 부터 액세스하여 디인터리버 데이터 어레이(140)의 절반 블록인 32
Figure kpo00012
8을 연속적으로 액세스한다.
상기와 같은 동일한 동작을 2회 진행하면 디인터리버 데이터 어레이(140)의 모든 데이터를 비터비 디코더 입력 램(150)에 전달할 수 있다.
현재의 IS-95 표준에 디인터리버 데이터 어레이(140)의 사이즈가 32
Figure kpo00013
16이고, 비터비 디코더가 비동기(Asynchronous)식으로 동작을 진행하므로, 앞에서 언급한 바와같이 처리하면 된다.
그리고 많은 양의 데이터를 고속으로 처리해야 할 시스템에서는 블록 사이즈를 가변시켜 처리하면 된다.
결국 본 발명은 변조부(120)에서 처리된 데이터를 연속적으로 출력하면, 이를 디인터리버 데이터 어레이(140)에 비트 단위로 라이트(write)하게 되고, 상기 디인터리버 데이터 어레이(140)에 한 데이터 프레임 만큼 저장되면 이를 32
Figure kpo00014
8과 같은 한 일정 블록 크기로 리드(read)하여 비터비 디코더 입력 램(150)으로 전송하고, 이와같은 동작을 연속적으로 수행하므로 라이트 동작과 리드 동작을 동시에 진행할 수 있게 된다.
상술한 바와 같이, 본 발명은 현재의 음성 위주의 이동 전화기 뿐만 아니라 향후 PCS(Personal Communication System)에 적용가능한 고속 데이터 처리알고리즘에 적용함으로써 많은 데이터의 양을 고속으로 처리할 수 있고, 또한 비동기 시스템을 부분적인 동기식으로 동작할 수 있도록 함으로써 시스템 실행을 향상시키도록 한 효과가 있다.

Claims (5)

  1. 고주파로 받은 데이터를 변조시켜 출력하는 변조부와; 상기 변조부에서 변조된 데이터를 받아 IS-95의 표준안에 의해 변조 데이터를 인터리빙(interleaving)하여 송신된 상기 변조 데이터를 받아 디인터리빙(deinterleaving)하는 디인터리버 데이터 어레이와; 상기 변조부에서 변조되고 디인터리버 데이터 어레이에서 디인터리빙된 데이터를 에러 보정을 위해 비터비 디코더로 보내기 위한 비터비 디코더 입력 램과; 상기 디인터리버 데이터 어레이와 비터비 디코더 입력 램에 상기 변조부로 부터의 데이터를 비트 단위로 액세스할 수 있게 하는 콘트롤러와; 외부로 부터 스타트 어드레스를 받아서 블록 사이즈 만큼의 어드레스를 상기 디인터리버 데이터 어레이로 발생하는 어드레스 발생부와; 데이터의 입출력을 제어하는 입출력부로 구성함을 특징으로 하는 이동 전화시스템.
  2. 제1항에 있어서, 콘트롤러는 비트 단위로 데이터를 디인터리버 데이터 어레이에 라이트하고, 상기 디인터리버 데이터 어레이로 부터 데이터를 일정 블록 단위로 리드할 수 있도록 제어함을 특징으로 하는 이동 전화시스템.
  3. 제2항에 있어서, 블록 단위는 블록 크기를 가변할 수 있도록 함을 특징으로 하는 이동 전화시스템.
  4. 제1항 또는 제2항에 있어서, 콘트롤러는 디인터리버 데이터 어레이로의 라이트 동작과 그로부터의 리드동작을 동시에 진행할 수 있도록 제어함을 특징으로 하는 이동 전화시스템.
  5. 제1항 또는 제2항에 있어서, 콘트롤러는 칩 외부로 부터 입력되는시리얼 클럭(SCx)의 매 사이클마다 1씩 증가하면서 현재 액세스되고 있는 로우 어드레스의 변위값을 0-31까지 카운팅하고 이 카운트한 값(XRn)을 출력하는 X-스테이트 포인터와; 상기 시리얼 클럭(SCx)의 매 32사이클 마다 1씩 증가하면서 현재 액세스되고 있는 칼럼 어드레스의 변위값을 0-7까지 카운트하고 이 카운트한 값(YRn)을 출력하는 Y-스테이트 포인터와; 상기 X,Y-스테이트 포인터의 출력값(XRn)(YRn)과 외부로 부터 입력되는 신호(/RASx, /CASx, /WE, /DT)를 입력받아 내부에서 필요로 하는 내부 로우 어드레스 스트로브 신호(/RASi), 내부 칼럼 어드레스 스트로브 신호(/CASi), 입출력 제어신호(IOC)를 만들어 발생하는 내부 제어신호 발생부로 구성함을 특징으로 하는 이동 전화시스템.
KR1019970008222A 1997-03-12 1997-03-12 이동 전화시스템 KR100219842B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970008222A KR100219842B1 (ko) 1997-03-12 1997-03-12 이동 전화시스템
JP5633198A JPH10313275A (ja) 1997-03-12 1998-03-09 移動電話システムのデータ処理用メモリ
DE19810532A DE19810532C2 (de) 1997-03-12 1998-03-11 Mobiles Kommunikationssystem
US09/038,233 US6201838B1 (en) 1997-03-12 1998-03-11 Mobile communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008222A KR100219842B1 (ko) 1997-03-12 1997-03-12 이동 전화시스템

Publications (2)

Publication Number Publication Date
KR19980073102A KR19980073102A (ko) 1998-11-05
KR100219842B1 true KR100219842B1 (ko) 1999-09-01

Family

ID=19499414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008222A KR100219842B1 (ko) 1997-03-12 1997-03-12 이동 전화시스템

Country Status (4)

Country Link
US (1) US6201838B1 (ko)
JP (1) JPH10313275A (ko)
KR (1) KR100219842B1 (ko)
DE (1) DE19810532C2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526512B1 (ko) * 1999-05-20 2005-11-08 삼성전자주식회사 이동 통신시스템의 직렬 쇄상 컨볼루션 부호화를 위한 인터리빙장치 및 방법
KR100800704B1 (ko) * 2000-07-19 2008-02-01 삼성전자주식회사 이동 통신 단말기의 메시지 전처리기 및 그 제어 방법
US20040255230A1 (en) * 2003-06-10 2004-12-16 Inching Chen Configurable decoder
US7779338B2 (en) * 2005-07-21 2010-08-17 Realtek Semiconductor Corp. Deinterleaver and dual-viterbi decoder architecture
US8055979B2 (en) * 2006-01-20 2011-11-08 Marvell World Trade Ltd. Flash memory with coding and signal processing
US7844879B2 (en) * 2006-01-20 2010-11-30 Marvell World Trade Ltd. Method and system for error correction in flash memory
US7388781B2 (en) * 2006-03-06 2008-06-17 Sandisk Il Ltd. Multi-bit-per-cell flash memory device with non-bijective mapping
US8848442B2 (en) 2006-03-06 2014-09-30 Sandisk Il Ltd. Multi-bit-per-cell flash memory device with non-bijective mapping
US9088568B1 (en) 2013-09-11 2015-07-21 Talati Family LP Apparatus, system and method for secure data exchange

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2829963B2 (ja) * 1988-05-16 1998-12-02 ソニー株式会社 ディジタルデータ記録／再生装置
JPH0210574A (ja) * 1988-06-28 1990-01-16 Matsushita Electric Ind Co Ltd 復調回路
GB2260244B (en) * 1991-10-04 1995-04-05 Technophone Ltd Digital radio receiver
US5241563A (en) * 1992-08-10 1993-08-31 General Instrument Corporation Method and apparatus for communicating interleaved data
JPH06216882A (ja) * 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 誤り訂正送信装置及び受信装置
ZA947317B (en) * 1993-09-24 1995-05-10 Qualcomm Inc Multirate serial viterbi decoder for code division multiple access system applications
KR970008412B1 (ko) * 1993-10-15 1997-05-23 엘지반도체 주식회사 디지탈 영상신호 처리용 메모리 시스템
CA2153956A1 (en) * 1994-07-15 1996-01-16 Masami Aizawa Transmission system and apparatus therefor
US5640670A (en) 1994-12-08 1997-06-17 Broadcom Corporation Narrow-band quadrature demodulator for recovering analog video and digital audio in a direct broadcast system
KR0179166B1 (ko) * 1995-10-04 1999-05-01 문정환 디지탈 영상신호처리용 메모리장치
KR0166853B1 (ko) * 1996-04-26 1999-03-20 문정환 디지탈 영상신호 처리용 메모리 시스템

Also Published As

Publication number Publication date
US6201838B1 (en) 2001-03-13
DE19810532A1 (de) 1998-09-24
DE19810532C2 (de) 2003-06-18
JPH10313275A (ja) 1998-11-24
KR19980073102A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
US5991857A (en) Interleaving and de-interleaving of data in telecommunications
JP4383672B2 (ja) 第３世代の符号分割多重アクセスのためのターボコード・インターリーバ
CN100489996C (zh) 产生错误更正码的方法与系统
US4047008A (en) Pseudo-random number sequence generator
GB2317540A (en) Base-band interleaver for code division multiple access mobile telecommunicatio system
KR100219842B1 (ko) 이동 전화시스템
US6182265B1 (en) Method for encoding a channel using a parallel convolutional encoder
CN100566185C (zh) 用于turbo编码器和解码器中的交织器的地址产生装置和方法
US5978883A (en) Block interleaving and deinterleaving method and device therefor
US7073012B2 (en) System and method for interleaving data in a communications device
US6346896B1 (en) Decoding apparatus and method for deinterleaving data
KR100248395B1 (ko) 디지털 통신용 채널 부호기 설계방법
US7061988B2 (en) Interleaver memory access apparatus and method of mobile communication system
WO2000027036A9 (en) A system and method for reducing deinterleaver memory requirements through chunk allocation
KR0179166B1 (ko) 디지탈 영상신호처리용 메모리장치
KR100925429B1 (ko) 터보 코더
US20040267968A1 (en) Implementation of a column interleaving function with a limited amount of columns
KR100194641B1 (ko) 변조기의 입력신호 다중화 장치
JPH08335887A (ja) 複数インタリーブ・マトリクスのインタリーブアドレス生成回路
JPH0962585A (ja) インターリーブ装置
JPH1188199A (ja) インタリーブ回路およびデインタリーブ回路
JP3277305B2 (ja) 可変インタリーブ回路
JP2004096492A (ja) インタリーバ又はデインタリーバにおけるデータ読出および書込装置
JPH05300028A (ja) インターリーブアドレス発生回路
KR950022333A (ko) 메모리를 이용한 길쌈 디인터리버

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970312

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970312

Comment text: Request for Examination of Application

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990203

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990528

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990616

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990617

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020329

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030219

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040601

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050330

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060523

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20070522

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20070522

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090509