DE19810532C2 - Mobiles Kommunikationssystem - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf ein mobiles Kommu­ nikationssystem und insbesondere auf ein mobiles Telefonsy­ stem sowie eine Empfängereinheit hierfür, das bzw. die sich durch eine hohe Durchsatzrate und die Fähigkeit auszeichnet, eine große Menge von Daten verarbeiten zu können.

Fig. 1 veranschaulicht eine herkömmliche digitale Videosi­ gnal-Verarbeitungsschaltung, wie sie aus DE 195 46 808 C1 bekannt ist. Die Schaltung umfaßt einen RBA- (Random-Block-Access bzw. Zugriff-)Controller 30 zum Steuern eines RBA-Betriebsmodus, der einen Biteinheit-(16 × 16 Bits)- Datenzugriff mittels extern angelegter Signale/RAS (Row Ad­ dress Strobe), /CAS (Column Address Strobe), /WE (Write En­ able), /DT (Data Transmission), /SC (Serial Clock), /RBA freigibt. Ein Adreßsignalgenerator 10 erzeugt interne Adreß­ signale mittels eines extern angelegten Startadreßsignales (ROW/COLUMN ADDRESS bzw. Zeilen/Spalten-Adresse) gemäß einer Steuerung des RBA-Controllers 30. Ein Speicherzellenarray 40 speichert Daten gemäß einer Steuerung durch den RBA- Controller 30 über den Adreßsignalgenerator 10. Eine Übertra­ gungssteuereinheit 20 steuert eine Datenübertragung des Spei­ cherzellenarrays 40 gemäß einer Steuerung durch den RBA- Controller 30 und den Adreßsignalgenerator 10. Eine Einga­ be/Ausgabeeinheit 50 führt eine Dateneingabe/Ausgabe gemäß einer Steuerung des RBA-Controllers 30 und der Übertragungs­ steuereinheit 20 aus.

Der Adreßsignalgenerator 10 umfaßt einen Zeilenadreßsignalge­ nerator 11 zum Erzeugen eines Zeilenadreßsignales abhängig von dem extern angelegten Startadreßsignal gemäß einem von dem RBA-Controller 30 ausgegebenen Steuersignal und einen Adreßsignalgenerator 12 zum Erzeugen eines Spaltenadreßsigna­ les. Hier liegt für ein Zugreifen auf Daten in Stößen die Startadresse extern von einer Zentraleinheit (CPU) an, wäh­ rend eine Adresse, auf die zu einer späteren Zeit zugegriffen wird, intern erzeugt wird.

Die Übertragungssteuereinheit 20 umfaßt einen RBA-Wähler 21 zum Ausgeben eines Wählsignales SELn, das dazu dient, Daten in dem Speicherzellenarray 40 zu speichern oder aus diesem auszulesen. Ein Serienregister 22 setzt die anliegenden Daten in ein Parallelformat um und gibt die sich ergebenden Daten aus. Ein RBA-Y-Dekodierer 23 liefert ein Y-Adreßsignal, um das Serienregister 22 mittels des dort anliegenden Spalten­ adreßsignales gemäß dem von dem RBA-Controller 30 ausgegebe­ nen Steuersignal zu steuern.

Die Eingabe/Ausgabeeinheit 50 umfaßt einen Eingabe/Aus­ gabeblock 51 zum Eingeben oder Ausgeben von Daten gemäß dem Steuersignal und einen Eingabe/Ausgabecontroller 52 zum Steuern des Eingabe/Ausgabeblockes 51 gemäß dem von dem RBA-Con­ troller 30 ausgegebenen Steuersignal.

Fig. 2 veranschaulicht ein detailliertes Blockdiagramm des RBA-Controllers 30 in der Schaltung von Fig. 1. Der Control­ ler 30 umfaßt einen Moduswähler 34 zum Bestimmen, ob unter einem vorliegenden Operationsmodus oder einem neuen Operati­ onsmodus hinsichtlich eines Halbleiterchip-Operationsmodus zu arbeiten ist, indem ein extern anliegendes Steuersignal ge­ prüft wird. Ein X-Zustandszeiger 31 (0-7 Zeilen) zählt einen Verschiebungswert eines "Zeilenadreß"-Signales, auf das gera­ de zugegriffen wird, in einer Weise, in welcher der Verschie­ bungswert um eins je Zyklus eines extern angelegten Serien­ taktes SCx gemäß einer Auswahl des Moduswählers 34 erhöht wird. Ein Y-Zustandszeiger 32 (0-31 Zeilen) zählt einen Ver­ schiebungswert des Spaltenadreßsignales, auf das gerade zuge­ griffen wird, in einer Weise, bei welcher der Verschiebungs­ wert um eins je Zyklus des extern angelegten Serientaktes SCx gemäß einer Auswahl des Moduswählers 34 erhöht wird. Ein in­ terner Steuersignalgenerator 33 empfängt die gezählten Werte (Zählerstand) der X-Zustands- und Y-Zustandszeiger 31, 32 und legt extern Signale/RAS, /CAS an und erzeugt interne Steuer­ signale/RASi, /CASi, ein Übertragungssignal (XF), ein Regi­ sterfreigabesignal (RGE), ein serielles Dekodiererfreigabe­ signal (SDE), um die jeweiligen Teile in einem Halbleiterchip zu steuern. Ein interner Taktsignalgenerator 35 erzeugt ein intern erforderliches Systemtaktsignal SYCK gemäß dem extern angelegten seriellen Taktsignal SCx.

Die herkömmliche Digitalvideoverarbeitungsschaltung wird im folgenden näher in Einzelheiten erläutert.

Zum Durchführen einer Datenpressung und -wiederherstellung in einer derartigen digitalen Videosignalverarbeitungsschaltung sind Basis-16 × 16-Bits einer Datenverarbeitungsblockgröße vorgeschrieben, um ein Blockeinheitsrandomlesen und ein Bloc­ keinheitsserienschreiben auszuführen. Die Blockgröße von 16 × 16 Bits dient dazu, eine sukzessive Lese/Schreiboperation durchzuführen.

Beginnend mit einem extern angelegten Startadreßsignal ROW/COLUMN ADDRESS erzeugt die Adreßsignalerzeugungseinheit 10 ein Adreßsignal, auf das für eine Datenverarbeitung zuge­ griffen werden muß. Zu dieser Zeit fährt der X-Zustandszeiger 31 des RBA-Controllers 30 fort, null bis fünfzehn eines Ver­ schiebungswertes eines Zeilenadreßsignales zu zählen, auf das gerade zugegriffen wird, im Anschluß an einen Start eines Zeilenadreßsignales, wobei ein extern angelegtes Serientakt­ signal SCx um eins je 16 Zyklen erhöht wird. Ein Y-Zustands­ zeiger 32 in dem RBA-Controller 30 fährt fort, von null bis fünfzehn einen Verschiebungswert eines Spaltenadreßsignales zu zählen, auf das gerade zugegriffen wird, im Anschluß an ein Spaltenadreßsignal, wobei ein extern angelegtes Serien­ taktsignal SCx um eins je Zyklus erhöht wird.

Die gezählten Ausgangswerte XRn, YRn der X-Zustands- und Y- Zustandszeiger 31, 32 werden jeweils an den internen Steuer­ signalgenerator 33 und den Moduswähler 34 angelegt.

Dann empfängt der interne Steuersignalgenerator 33 die Aus­ gangswerte XRn, YRn von den jeweiligen X-Zustands- und Y- Zustandszeigern 31, 32, ein extern angelegtes Zeilenadreß­ strobesignal/RASx und ein extern angelegtes Spaltenadreßstro­ besignal/CASx. Der interne Steuersignalgenerator 33 erzeugt ein internes Zeilenadreßstrobesignal/RASi, ein internes Spaltenadreßstrobesignal/CASi, ein Übertragungssignal XF, ein Re­ gisterfreigabesignal RGE und ein serielles Dekodiererfreiga­ besignal SDE, um jeweilige Teile in dem Adreßsignalgenerator 10 und der Übertragungssteuereinheit 20 zu steuern.

Der Moduswähler 34 dient zum Bestimmen, ob ein Halbleiter­ chip-Betriebsmodus einem gegenwärtigen Modus oder einem neuen Modus zu folgen hat, indem ein extern angelegtes Steuersignal für alle 16 × 16 Bits (256 Zyklen) hinsichtlich eines extern angelegten Serientaktsignales SCx geprüft wird. In dem seri­ ellen Blockschreibmodus des RBA-Modus werden Daten in Einhei­ ten von 16 × 16 Blöcken geschrieben. Wenn so die anfängliche Startschreibadresse als (0,0) gegeben ist, ist beim Schreiben des ersten Blockes die Startadresse des zweiten Blockes als ein Adreßwert gegeben, der ein Vielfaches von 16 ist, was nicht mit demjenigen des ersten Blockes überlappt. Beispiels­ weise ist (16,0) für den zweiten Block gegeben. Somit ist ei­ ne Adresse, die um 16 größer als die Adresse des vorangehen­ den Blockes ist, für einen neuen zu schreibenden Block gege­ ben.

In ähnlicher Weise erzeugt der Adreßsignalgenerator 11, der ein internes Zeilenadreßstrobesignal/RASi von dem internen Steuersignalgenerator 33 in dem RBA-Controller 30 empfängt, ein internes Zeilenadreßsignal für das Speicherzellenarray 40 mittels des Startzeilenadreßsignales ROW ADDRESS. Der Spal­ tenadreßsignalgenerator 12 liefert eine interne Spaltenadres­ se für den RBA-Wähler 21 bzw. den RBA-Y-Dekodierer 23 in der Übertragungssteuereinheit 20 mittels des durch den RBA- Controller 30 ausgegebenen Steuersignales und eines extern angelegten Startspaltenadreßsignales COLUMN ADDRESS.

Zu dieser Zeit empfängt der RBA-Y-Dekodierer 23 das Deko­ diererfreigabesignal SDE, das von dem RBA-Controller 30 aus­ gegeben ist, und das Spaltenadreßsignal, das von dem Spal­ tenadreßgenerator 12 geliefert ist, und gibt die empfangenen Signale an den RBA-Wähler 21 und das Serienregister 22 ab, wodurch der RBA-Wähler 21 ein von dem RBA-Y-Dekodierer 23 ausgegebenes Y-Adreßsignal abgibt.

Demgemäß empfängt das Speicherzellenarray 40 ein Zeilenadreß­ signal von dem Zeilenadreßgenerator 11 und ein Spaltenadreß­ signal von dem RBA-Wähler 21. Wenn der RBA-Wähler 21 ein Wählsignal SELn zum Schreiben von Daten in dem Speicherzel­ lenarray 40 oder zum Lesen von Daten aus dem Speicherzellen­ array 40 ausgibt, wird ein Block in dem Speicherzellenarray 40 gemäß den Zeilen- und Spaltenadreßsignalen bezeichnet. Wenn ein Block in dem Speicherzellenarray 40 bezeichnet wird, werden Daten in den Block eingeschrieben oder aus dem Block ausgelesen.

Das Serienregister 22 empfängt Daten sequentiell von dem Speicherzellenarray 40 oder der Eingabe/Ausgabeeinheit 50 ge­ mäß den von dem RBA-Controller 30, dem RBA-Y-Dekodierer 23 oder dem RBA-Wähler 21 ausgegebenen Steuersignalen, und die sequentiell angelegten Daten werden parallel zu dem Speicher­ zellenarray 40 oder der Eingabe/Ausgabeeinheit 50 ausgegeben. Der Eingabe/Ausgabecontroller 52 in der Eingabe/Ausgabeein­ heit 50 steuert den Eingabe/Ausgabeblock 51 gemäß einem von dem RBA-Controller 30 ausgegebenen Signal. Dann empfängt der Eingabe/Ausgabeblock 51 dort gemäß einer Steuerung des Einga­ be/Ausgabecontrollers 52 anliegende Daten oder liefert die empfangenen Daten zu dem Serienregister 22.

Wenn daher ein RBA-Lesemodus von dem Moduswähler 34 in dem RBA-Controller 30 gewählt ist, werden die von dem Eingabe/­ Ausgabecontroller 52 zu dem Eingabe/Ausgabeblock 51 auszuge­ benden Daten gesteuert. Auch liefert der RBA-Y-Dekodierer 23 die Y-Adresse und ein über den RBA-Lesemodus informierendes Signal zu dem RBA-Wähler 21 und dem Serienregister 22. Der RBA-Wähler 21 gibt an das Speicherzellenarray 40 das Spal­ tenadreßsignal und das über den Lesemodus informierende Wähl­ signal SELn ab.

Wenn das Speicherzellenarray 40 sequentiell die entsprechen­ den Blockdaten abgibt, empfängt das Serienregister 22 sequen­ tiell die ausgegebenen Daten, um dadurch die Daten parallel zu dem Eingabe/Ausgabeblock 51 auszugeben. Dann gibt der Ein­ gabe/Ausgabeblock 51 die aus dem Speicherzellenarray 40 gele­ senen Daten ab.

Inzwischen werden die an dem Eingabe/Ausgabeblock 51 anlie­ genden Daten sequentiell zu dem Serienregister 22 übertragen und zu dem Speicherzellenarray 40 parallel geliefert, um dar­ in eingeschrieben zu werden.

Jedoch ist ein Anpassen der herkömmlichen Digitalvideo-Ver­ arbeitungsschaltung an ein System, wie beispielsweise ein mo­ biles Kommunikations- (beispielsweise Telefon-)System zum Verbessern von dessen Betriebsgeschwindigkeit schwierig. Ins­ besondere ist es mühsam, eine derartige Biteinheit-Daten­ zugrifftechnik auf das mobile Telefonsystem anzuwenden, das ein Format bevorzugt, das eine Mindestgröße und ein Mindest­ gewicht hat. Somit haben derartige Nachteile es schwierig ge­ macht, den Durchsatz und die Datenverarbeitungsgeschwindig­ keit in einem System, wie beispielsweise einem PCS (Personal- Kommunikationssystem) zu verbessern.

US 5,535,220 offenbart einen Empfänger mit den Merkmalen des Oberbegriffs des Anspruchs 1.

EP 0 696 108 A1 offenbart ein Datenübertragungssystem mit den Merkmalen des Oberbegriffs des Anspruchs 11.

WP 95/08888 A1 offenbart die Verwendung eines Viterbi-Decoders zum Decodieren von codierten Daten in einem mobilen Kommunikationssystem.

US 5,241,563 offenbart ein Verfahren und eine Vorrichtung zum Übertragen von verschachtelten Daten, bei denen verschachtelte Daten über einen Demodulator empfangen, von einer Entschachtelungseinheit entschachtelt und an einen Decoder übertragen werden. Bei einer Ausführungsform ist der Decoder ein Viterbi-Decoder.

US 5,060,221 offenbart eine Vorrichtung zum Aufzeichnen und Wiedergeben digitaler Daten, insbesondere bei Musik-CD's, bei der zur Wiedergabe von verschachtel­ ten/codierten Daten diese über einen Demodulator zu einer Entschachtelungseinheit übertragen werden.

Es ist daher Aufgabe der vorliegenden Erfindung, ein mobiles Kommunikationssystem zu schaffen, das im wesentlichen die obigen Probleme hinsichtlich Einschränkungen und Nachteilen des Standes der Technik überwindet; es soll insbesondere ein mobiles Kommunikationssystem geschaffen werden, das es ermög­ licht, den Durchsatz und die Verarbeitung von zahlreichen Da­ ten bzw. Massendaten zu verbessern; außerdem soll ein mobiles Kommunikationssystem ermöglicht werden, das eine Fehlerkor­ rektur von Daten, die einen Stoßimpulsfehler haben, erlaubt; schließlich soll ein mobiles Kommunikationssystem angegeben werden, das eine variable Blockgröße ermöglicht, wenn ein Blockeinheitslesen von Daten ausgeführt wird, um ein System zu erhalten, das einen Prozeß mit hoher Geschwindigkeit er­ fordert.

Zur Lösung dieser Aufgabe schafft die vorliegende Erfindung eine Empfängereinheit mit den Merkmalen des Patentanspruches 1 bzw. ein mobiles Kommunikationssystem mit den Merkmalen des Patentanspruches 11 bzw. ein mobiles Telefonsystem mit den Merkmalen des Patentanspruches 19.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den jeweiligen Unteransprüchen.

Die Empfängereinheit für ein mobiles Kommunikationssystem umfaßt einen Demodulator, der ein Eingangssignal empfängt, das verschachtelte Daten enthält, eine mit dem Demodulator gekoppelte Eingabe/Ausgabeeinheit, ein Entschachtelungsdaten­ array, das mit der Eingabe/Ausgabeeinheit gekoppelt ist, wo­ bei das Entschachtelungsdatenarray die verschachtelten Daten entschachtelt, einen mit dem Entschachtelungsdatenarray ge­ koppelten Adreßgenerator, einen mit der Eingabe/Ausgabeeinheit und dem Adreßgenerator gekoppelten Control­ ler, eine mit der Eingabe/Ausgabeeinheit gekoppelte Spei­ chereinheit und einen mit der Speichereinheit gekoppelten De­ kodierer.

Außerdem umfaßt das mobile bzw. Mobilkommunikationssystem einen Demodulator, der ein verschachteltes Datensignal emp­ fängt und demoduliert und demodulierte verschachtelte Daten ausgibt, ein Entschachtelungsdatenarray, das die demodulier­ ten, verschachtelten Daten empfängt und entschachtelt und entschachtelte demodulierte Daten ausgibt, einen Speicher, der die entschachtelten demodulierten Daten speichert, einen Viterbi-Dekodierer, der die entschachtelten, demodulierten Daten von dem Speicher empfängt, wobei der Viterbi-Dekodierer jeden Fehler in den entschachtelten demodulierten Daten kor­ rigiert, einen Controller, der jeweils auf von dem Demodula­ tor zu dem Entschachtelungsdatenarray und dem Speicher ausge­ gebene Blockeinheitsdaten zugreift, einen Adreßgenerator, der ein extern anliegendes Startadreßsignal empfängt und Adreßsi­ gnale entsprechend zu den Blockeinheitsdaten zu dem Ent­ schachtelungsdatenarray ausgibt, und eine mit dem Demodula­ tor, dem Entschachtelungsdatenarray und dem Controller gekop­ pelte Eingabe/Ausgabeeinheit, die Dateneingabe/Ausgabe­ operationen steuert.

Das mobile bzw. Mobiltelefonsystem umfaßt einen Demodulator zum Demodulieren eines bei Hochfrequenz empfangenen Datensi­ gnales, ein Entschachtelungsdatenarray zum Empfangen und Ent­ schachteln der demodulierten Daten, einen Viterbi-Dekodierer­ eingabe-RAM (Speicher mit wahlfreiem Zugriff), um zu dem Vi­ terbi-Dekodierer zur Fehlerkorrektur die in dem Demodulator demodulierten und in dem Entschachtelungsdatenarray ent­ schachtelten Daten zu übertragen, einen Controller zum Zugreifen auf Einheitsdaten, die von dem Demodulator zu dem Entschachtelungsdatenarray bzw. dem Viterbi-Dekodierer­ eingabe-RAM ausgegeben sind, einen Adreßgenerator zum Empfan­ gen eines extern angelegten Startadreßsignales und zum Ausge­ ben von so vielen Adreßsignalen wie eine Blockgröße zu dem Entschachtelungsdatenarray und eine Eingabe/Ausgabeeinheit zum Steuern des Dateneingabe/Ausgabebetriebes.

Erfindungsgemäß weist der bei der Empfängereinheit, dem mobilen Kommunika­ tionssystem bzw. dem mobilen Telefonsystem verwendete Controller einen X- Zustandszeiger, der abhängig von einem Taktsignal ein erstes Signal abgibt, einen Y- Zustandszeiger, der abhängig von dem Taktsignal ein zweites Signal abgibt, und einen mit dem X-Zustands- und dem Y-Zustandszeiger gekoppelten internen Steuer­ signalgenerator auf, der das erste und das zweite Signal, ein externes Zeilenadress­ strobesignal, ein externes Spaltenadressstrobesignal, ein Schreibfreigabesignal und ein Datenübertragungssignal empfängt, wobei der interne Steuersignalgenerator ein internes Zeilenadressstrobesignal, ein internes Spaltenadressstrobesignal und ein Eingabe/Ausgabesteuersignal abgibt.

Das System verwendet einen Hochgeschwindigkeits-Datenver­ arbeitungsalgorithmus für eine Hochgeschwindigkeitsverarbei­ tung einer großen Menge an Daten, um auf ein PCS (Personal- Kommunikationssystem) sowie auf ein vorliegendes Mobiltele­ fonsystem für Sprachkommunikation anwendbar zu sein, und er­ laubt es, ein asynchrones System in einer partiellen synchro­ nen Methode zu betreiben, um so die Systemeigenschaften zu verbessern.

Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 ein Blockdiagramm einer herkömmlichen Digitalvideo- Verarbeitungsschaltung,

Fig. 2 ein detailliertes Blockdiagramm, das einen Random­ blockzugriff-(RBA-)Controller in der Schaltung von Fig. 1 zeigt,

Fig. 3 ein Blockdiagramm, das ein Mobiltelefonsystem gemäß der vorliegenden Erfindung veranschaulicht,

Fig. 4 ein detailliertes Blockdiagramm eines Controllers in der Schaltung von Fig. 3 und

Fig. 5A und 5B 32 × 16-Datenblock- und Zeitdiagramme der Signale in der in Fig. 3 dargestellten Schaltung.

Im folgenden werden bevorzugte Ausführungsbeispiele der vor­ liegenden Erfindung anhand der beigefügten Zeichnungen näher erläutert.

Ein mobiles bzw. Mobiltelefonsystem gemäß der vorliegenden Erfindung umfaßt einen Demodulator zum Demodulieren eines bei Hochfrequenz empfangenen Datensignales, ein Entschachtelungs­ datenarray zum Empfangen und Entschachteln der modulierten Daten gemäß einem IS-95-Standard. Ein Viterbi-Dekodierer­ eingangs-RAM (Speicher mit wahlfreiem Zugriff) überträgt zu einem Viterbi-Dekodierer zum Fehlerkorrigieren die in dem De­ modulator demodulierten und in dem Entschachtelungsdatenarray entschachtelten Daten. Ein Controller greift auf 32 × 8 Bits der von dem Demodulator zu dem Entschachtelungsdatenarray bzw. dem Viterbi-Dekodierereingangs-RAM ausgegebenen Ein­ heitsdaten zu. Ein Adreßgenerator empfängt ein extern anlie­ gendes Startadreßsignal und liefert so viele Adreßsignale wie ein Blockgröße zu dem Entschachtelungsdatenarray. Eine Einga­ be/Ausgabeeinheit steuert den Dateneingabe/Ausgabebetrieb.

Die obige Entschachtelungsoperation wird wie folgt erklärt. Bei einer herkömmlichen drahtlosen Kommunikation können, da Daten digital durch Hochfrequenz durch die Luft übertragen sind, die übertragenen Daten Burst- bzw. Stoßimpulsfehler in­ folge von Rauschen haben, und eine Fehlerkorrektur an der Empfangsseite ist nicht möglich. Um derartige Burstfehler bei der vorliegenden Erfindung zu verhindern, wird eine Ver­ schachtelungseinheit an dem Übertragungs- bzw. Sendeende ver­ wendet, und eine Entschachtelungseinheit wird an dem Empfangsende eingesetzt. Wenn beispielsweise die von der Ver­ schachtelungseinheit gesandten Daten durch 1, 6, 11, 16, 2, 7, 12, 17, 3, 8, . . . gegeben sind und wenn in den Daten 2, 7 und 12 Fehler aufgetreten sind, betragen die empfangenen Da­ ten 1, 6, 11, 16, x, x, x, 17, 3, 8, . . ., was so zu einem Burstfehler führt. Jedoch stellt die Entschachtelungseinheit die Daten als 1, x, 3, 4, 5, 6, x, 8, 9, 10, 11, x, 13, . . . wieder her, was den an dem Sende- bzw. Übertragungsende er­ zeugten Burstfehler ausstreut und die Möglichkeiten einer ge­ eigneten Datenwiederherstellung selbst bei Vorhandensein von Rauschen steigert.

Wie in Fig. 3 gezeigt ist, umfaßt das mobile bzw. Mobiltele­ fonsystem gemäß der vorliegenden Erfindung einen Demodulator 120 zum Demodulieren eines Hochfrequenzdatensignales. Ein Entschachtelungsdatenarray 140 empfängt und entschachtelt die modulierten Daten gemäß einem IS-95-Standard. Der IS-95- Standard wurde 1995 für Digital-Zellen- und Personalkommuni­ kationssystem-(PCS-)Technologien eingeführt. Dieser Standard gilt für drahtlose Mobiltelekommunikationssysteme, die die "Commercial-Code-Division-Multiple-Access (CDMA-)Technologie" verwenden und ist Standard für die gegenwärtig in Korea ein­ gesetzte Digital-Zellen-Telefontechnologie. Ein Viterbi- Dekodierereingangs-RAM 150 überträgt zu einem Viterbi- Dekodierer 160 für Fehlerkorrektur die in dem Demodulator 120 demodulierten und in dem Entschachtelungsdatenarray 140 ent­ schachtelten Daten. Ein Controller 100 gibt die von dem Demo­ dulator 120 ausgegebenen Daten frei, um in 32 × 8 Bits der Einheitsdaten zu dem Entschachtelungsdatenarray 140 und dem Viterbi-Dekodierereingangs-RAM 150 zugegriffen zu werden. Ein Adreßsignalgenerator 110 empfängt eine Startadresse ADD von einer Zentraleinheit und erzeugt so viele Adreßsignale wie die Anzahl der Blöcke für das Entschachtelungsdatenarray 140.

Eine Eingabe/Ausgabeeinheit 130 steuert den Dateneinga­ be/Ausgabebetrieb.

Der Adreßgenerator 110 umfaßt einen Zeilenadreßsignalgenera­ tor 111 zum Erzeugen eines Zeilenadreßsignales, auf das gera­ de zugegriffen wird, wobei das extern anliegende Serientakt­ signal SCx um eins für alle 32 Zyklen erhöht wird, und gibt den gezählten Wert YRn ab (Fig. 4). In Fig. 4 empfängt ein interner Steuersignalgenerator 103 die Ausgangswerte XRn, YRn der jeweiligen X-Zustands- und Y-Zustandszeiger 101, 102, ein extern anliegendes Zeilenadreßstrobesignal/RASx, ein extern anliegendes Spaltenadreßstrobesignal/CASx, ein Schreibfreiga­ besignal/WE und ein Datenübertragungssignal/DT und erzeugt ein internes Zeilenadreßstrobesignal/RASi, ein internes Spal­ tenadreßstrobesignal/CASi und ein Eingabe/Ausgabesteuersignal IOC.

Der Betrieb und die Effekte des Mobiltelefonsystems gemäß der vorliegenden Erfindung werden im folgenden beschrieben.

Ein über eine Hochfrequenz-(HF-)Antenne empfangenes Datensi­ gnal wird in dem Demodulator 120 demoduliert. Die demodulier­ ten Daten werden ausgegeben. Die demodulierten Daten, die als verschachtelte Daten empfangen werden, um einen Datenburst­ fehler zu überwinden, werden über die Eingabe/Ausgabeeinheit 130 zu dem Entschachtelungsdatenarray 140 übertragen. Das Entschachtelungsdatenarray 140 empfängt und speichert die nach Entschachtelung entschachtelten und demodulierten Daten.

Zu dieser Zeit gibt der Demodulator 120 sukzessiv Daten ab, und die Daten werden in eine Biteinheit in dem Entschachte­ lungsdatenarray 140 eingeschrieben.

Wenn ein Rahmen bzw. Vollbild von Daten, die in dem Ent­ schachtelungsdatenarray 140 eingeschrieben sind, gespeichert wird, überträgt das Entschachtelungsdatenarray 140 die Rah­ mendaten über die Eingabe/Ausgabeeinheit 130 zu dem Viterbi- Dekodierereingabe-RAM 150, um dadurch eine Fehlerdatenkorrek­ tur auszuführen. Dann überträgt der Viterbi-Dekodiererein­ gabe-RAM 150 die empfangenen Daten zu dem Viterbi-Dekodierer 160, um eine Dekodieroperation für eine Fehlerkorrektur aus­ zuführen.

Zu dieser Zeit empfängt der Controller 150 das extern anlie­ gende Zeilenadreßstrobesignal/RASx, das extern anliegende Spaltenadreßstrobesignal/CASx, das Schreibfreigabesignal/WE, das Datenübertragungssignal/DT und das Serientaktsignal SCx. Der Controller führt in Blockeinheiten eine Leseoperation aus dem Entschachtelungsdatenarray 140 und eine Schreiboperation in dem Viterbi-Dekodierereingabe-RAM 150 aus. Das heißt, aus­ gehend von einem extern anliegenden Adreßsignal ADD erzeugen der Zeilenadreßgenerator 111 bzw. der Spaltenadreßgenerator 112 in dem Adreßgenerator 110 ein entsprechendes Signal von einem Zeilenadreßsignal und einem Spaltenadreßsignal, um da­ durch einen sukzessiven Blockgrößezugriff, wie beispielsweise 32 × 8 Bits, anstelle eines Adressierens in jedem Datenzu­ griff auszuführen.

Zu dieser Zeit zählt der X-Zustandszeiger 101 in dem Control­ ler 100 einen Verschiebungswert von 0 bis 7 des Zeilenadreß­ signales, auf das gerade zugegriffen wird, wobei ein extern anliegendes Serientaktsignal SCx je Zyklus um eins erhöht wird. Der Y-Zustandszeiger 102 zählt einen Verschiebungswert von 0 bis 31 des Spaltenadreßsignales, auf das dort gerade zugegriffen wird, in einer Weise, in welcher das extern anliegende Serientaktsignal SCx um eins je 32 Zyklen erhöht wird. Wenn so ein Block- (beispielsweise 32 × 8 Bits) Zugriff beendet ist, wird ein anderer Block- (beispielsweise 32 × 8 Bits) Zugriff gestartet. Das heißt, die Zugriffwerte XRn, YRn der jeweiligen X-Zustands- und Y-Zustands-Zeiger 101 und 102 werden, wie in Fig. 4 gezeigt ist, zu dem internen Steuersi­ gnalgenerator 103 ausgegeben. Der interne Steuersignalgenera­ tor 103 verwendet die Zugriffwerte XRn, YRn, das extern an­ liegende Zeilenadreßstrobesignal/RASx, das extern anliegende Spaltenadreßstrobesignal/CASx, das Schreibfreigabesignal/WE und das Datenübertragungssignal/DT und erzeugt das interne Zeilenadreßstrobesignal/RASi, das interne Spaltenadreßstrobe­ signal/CASi und das Eingabe/Ausgabesteuersignal IOC, um den Zeilenadreßgenerator 111, den Spaltenadreßgenerator 112 und die Eingabe/Ausgabeeinheit 130 zu steuern.

Dann empfangen der Zeilenadreßgenerator 111 bzw. der Spal­ tenadreßgenerator 112 ein neues Startadreßsignal und übertra­ gen nacheinander zu dem Entschachtelungsdatenarray 140 einen halben Block (32 × 8 Bits) des Entschachtelungsdatenarrays 140 (wo ein voller Block durch 32 × 16 gegeben ist). Wenn der oben erläuterte Betrieb zweimal ausgeführt wird, können alle Daten in dem Entschachtelungsdatenarray 140 zu dem Viterbi- Dekodierereingabe-RAM 150 übertragen werden.

Gemäß dem vorliegenden üblichen IS-95-Standard beträgt die Größe des Entschachtelungsdatenarrays 140 32 × 16 Bits, und der Viterbi-Dekodierer 160 wird asynchron betrieben und kann in der oben erläuterten Weise betrieben sein. Darüber hinaus kann in einem System, in welchem eine große Menge an Daten mit hoher Geschwindigkeit verarbeitet werden muß, die Block­ größe verändert werden, und die entsprechende Menge an Daten kann demgemäß verarbeitet werden.

Wenn folglich die in dem Demodulator 120 verarbeiteten Daten nacheinander ausgegeben werden, werden die ausgegebenen Daten in das Entschachtelungsdatenarray 140 in einer Bitblockein­ heit eingeschrieben. Wenn ein Rahmen der Daten in dem Ent­ schachtelungsdatenarray 140 gespeichert wird, wird eine vor­ bestimmte Blockgröße, wie beispielsweise 32 × 8 Bits ausgele­ sen und zu dem Viterbi-Dekodierereingabe-RAM 150 übertragen. Somit können gemäß derartigen aufeinanderfolgenden Operatio­ nen Schreib- und Leseoperationen gleichzeitig ausgeführt wer­ den.

Die Fig. 5A und 5B zeigen einen 32 × 16 Datenblock und Zeit­ steuerdiagramme der Signale in der in Fig. 3 dargestellten Schaltung. Die Erzeugung der internen Adressen und der Be­ trieb der X-Zustands- und Y-Zustandszeiger, die die gegenwär­ tigen Zugriffzustände während Systemzugriffoperationen ange­ ben, werden anhand der Fig. 5A und 5B erläutert.

Die Zeitsteuerdiagramme der Fig. 5B zeigen die Zustände des vorliegenden Zugriffes (Lesen/Schreiben) einiger der Zeilen (XRO-7) und Spalten (YRO-31) und werden als Zeitreferenz für interne Steueroperationen gemäß Datenzugriffzuständen verwen­ det. Der Zugriff von 1-Bitdaten wird innerhalb eines Zyklus des SCx-Taktsignales vervollständigt. Um kontinuierlich auf die in der ersten Zeile positionierten Daten zuzugreifen, wir das XRO-Signal (eine Zeile; eine Wortleitung in einem DRAM) auf einem logisch hohen Zustand für die Zeitdauer der Spalten 0 bis 31 gehalten. Die YRO-31-Signale (eine Spalte; eine Bit­ leitung in einem DRAM) werden angelenkt, während auf Daten entsprechend einer Zeile kontinuierlich zugegriffen wird. Im allgemeinen tritt dies als ein Burst eines Zugriffes auf, je­ doch liegt in dem Fall eines DRAM dies in einem schnellen Page- bzw. Seitenmodus vor. Nachdem der Zugriff auf die erste Zeile abgeschlossen ist, erfolgt ein Zugriff auf die zweite bis siebte Zeile durch Zugreifen von Daten während des Anlen­ kens der 32-Spaltensignale für jede Zeile, wie dies in dem Fall der ersten Zeile geschehen ist. Hier bedeutet XRn den logisch hohen Zustand gemäß dem Zugriff der Spaltendaten für eine definierte Blockgröße, während YRn das Anlenken bei je­ dem XRn für die definierte Größe von 0 bis 31 Spalten an­ zeigt.

Wie oben beschrieben ist, verwendet das Mobiltelefonsystem gemäß der vorliegenden Erfindung einen Hochgeschwindigkeits- Datenverarbeitungsalgorithmus für ein Hochgeschwindigkeits­ verarbeiten einer großen Menge an Daten, um auf ein PCS (Personal-Kommunikationssystem) sowie gegenwärtige Mobiltele­ fone mit Sprachkommunikation anwendbar zu sein.

Weiterhin ermöglicht die vorliegende Erfindung einen asyn­ chronen Systembetrieb in einem partiellen synchronen Verfah­ ren, um dadurch das Systemverhalten zu verbessern. Gemäß der Struktur der oben beschriebenen Erfindung werden, nachdem Da­ ten in die Entschachtelungseinheit gemäß einer Speicherkarte geschrieben sind, die Daten zurück zu dem Viterbi-Dekodierer­ eingabe-RAM 150 übertragen, und sodann führt der Viterbi- Dekodierer 160 eine Fehlerkorrektur aus. Da die Schreib- und Leseoperationen in Blockeinheiten möglich sind, kann, falls ein Einschreiben in die Entschachtelungseinheit mittels der Mindestdatengröße durchgeführt wird, die für einen Betrieb des Viterbi-Dekodierers 160 notwendig ist, die Schreibopera­ tion kontinuierlich stattfinden, indem die bereits einge­ schriebenen Daten zu dem Viterbi-Dekodierereingabe-RAM 150 übertragen werden, um den Viterbi-Dekodierer 160 zu betrei­ ben.

Beispielsweise werden die Daten als ein Halbblock geschrie­ ben. Der Halbblock der geschriebenen Daten wird zu dem Viter­ bi-Dekodierereingabe-RAM 150 übertragen, während neue Daten kontinuierlich eingeschrieben werden. Ein Dekodieren des Halbblockes der geschriebenen Daten beginnt nach dem Abschluß des Schreibens der Halbblockdaten. Die neuen Daten werden eingeschrieben, da der Viterbi-Dekodierer arbeitet. Somit können Anwendungen auf eine Datenverarbeitung, die einen Hochgeschwindigkeitsbetrieb erfordert, vorgenommen werden, da ein asynchrones System in partieller synchroner Methode be­ trieben werden kann.

Claims (26)

1. Empfängereinheit für Mobilkommunikationssystem, umfas­ send:
einen Demodulator (120), der ein Eingangssignal emp­ fängt, das verschachtelte Daten enthält,
eine mit dem Demodulator (120) gekoppelte Einga­ be/Ausgabeeinheit (130),
ein mit der Eingabe/Ausgabeeinheit (120) gekoppeltes Entschachtelungsdatenarray (140), das die verschachtel­ ten Daten entschachtelt,
einen mit dem Entschachtelungsdatenarray (140) gekop­ pelten Adreßgenerator (110),
einen mit der Eingabe/Ausgabeeinheit (130) und dem Adreßgenerator (110) gekoppelten Controller (100),
eine mit der Eingabe/Ausgabeeinheit (130) gekoppelte Speichereinheit (150) und
einen mit der Speichereinheit (150) gekoppelten Deko­ dierer (160),
dadurch gekennzeichnet, daß
der Controller (100) aufweist:
einen X-Zustandszeiger (101), der abhängig von einem Taktsignal (SCx) ein erstes Signal (XRn) abgibt,
einen Y-Zustandszeiger (102), der abhängig von dem Taktsignal (SCx) ein zweites Signal (YRn) abgibt, und
einen mit dem X-Zustands- und dem Y-Zustandszeiger (101; 102) gekoppelten internen Steuersignalgenerator (103), der das erste und das zweite Signal, ein externes Zeilenadresstrobesignal (RAS-Signal), ein externes Spaltenadresstrobesignal (CAS-Signal), ein Schreibfreiga­ besignal und ein Datenübertragungssignal empfängt, wobei der interne Steuersignalgenerator (103) ein internes Zeilenadreßstrobesignal, ein internes Spaltenadreßstro­ besignal und ein Eingabe/Ausgabesteuersignal abgibt.

2. Empfängereinheit nach Anspruch 1, dadurch gekennzeich­ net, daß der X-Zustandszeiger (101) einen Wert von 0 bis m zählt, und daß der Y-Zustandszeiger (102) einen Wert von 0 bis n zählt, wobei m und n ganzzahlig sind.

3. Empfängereinheit nach Anspruch 1 oder 2, da­ durch gekennzeichnet, daß das Entschachtelungsdatenarray (140) Daten von der Eingabe/Ausgabeeinheit (130) in Blockeinheiten empfängt und die Blockeinheiten in das Entschachtelungsdatenarray (140) eingeschrieben sind.

4. Empfängereinheit nach Anspruch 3, dadurch gekennzeich­ net, daß jede der Blockeinheiten eine Größe hat, die ei­ ne für den Dekodierer (160) erforderliche Mindestdaten­ größe ist.

5. Empfängereinheit nach Anspruch 3, dadurch gekennzeich­ net, daß die Größe jeder Blockeinheit 32 × 8 Bits be­ trägt.

6. Empfängereinheit nach einem der Ansprüche 3 bis 5, da­ durch gekennzeichnet, daß die Größe der Blockeinheiten veränderbar ist.

7. Empfängereinheit nach einem der Ansprüche 1 bis 6, da­ durch gekennzeichnet, daß der Dekodierer (160) ein Vi­ terbi-Dekodierer ist.

8. Empfängereinheit nach Anspruch 7, dadurch gekennzeich­ net, daß die Speichereinheit (150) einen Viterbi- Dekodierereingabe-RAM enthält.

9. Empfängereinheit nach einem der Ansprüche 1 bis 8, da­ durch gekennzeichnet, daß der Adreßgenerator (110) einen Zeilenadreßgenerator (111) und einen Spaltenadreßgenera­ tor (112) umfaßt.

10. Empfängereinheit nach einem der Ansprüche 1 bis 9, da­ durch gekennzeichnet, daß der Adreßgenerator (110) so viele Adreßsignale wie die Anzahl der Blockeinheiten der Daten für das Entschachtelungsdatenarray (140) erzeugt.

11. Mobilkommunikationssystem, umfassend:
einen Demodulator (120), der ein verschachteltes Da­ tensignal empfängt und demoduliert und demodulierte ver­ schachtelte Daten ausgibt,
ein Entschachtelungsdatenarray (140), das die demodu­ lierten verschachtelten Daten empfängt und entschachtelt und entschachtelte Daten ausgibt,
einen Speicher (150) zum Speichern der entschachtel­ ten Daten,
einen Viterbi-Dekodierer (160), der die entschachtel­ ten Daten von dem Speicher (150) empfängt und jeglichen Fehler in den entschachtelten Daten korrigiert,
einen Controller (100), der auf Blockeinheitsdaten zugreift, die jeweils von dem Demodulator (120) zu dem Entschachtelungsdatenarray (140) und dem Speicher (150) ausgegeben sind,
einen Adreßgenerator (110), der ein extern angelegtes Startadreßsignal empfängt und Adreßsignale entsprechend den Blockeinheitsdaten zu dem Entschachtelungsdatenarray (140) ausgibt, und
eine mit dem Demodulator (120), dem Entschachtelungs­ datenarray (140) und dem Controller (100) gekoppelte Eingabe/Ausgabeeinheit (130), die Dateneinga­ be/Ausgabeoperationen steuert,
dadurch gekennzeichnet, daß
der Controller (100) aufweist:
einen X-Zustandszeiger (101), der abhängig von einem Taktsignal (SCx) ein erstes Signal (XRn) abgibt,
einen Y-Zustandszeiger (102), der abhängig von dem Taktsignal (SCx) ein zweites Signal (YRn) abgibt, und
einen mit dem X-Zustandszeiger (101) und dem Y- Zustandszeiger (102) gekoppelten internen Steuersignal­ generator (103), der die ersten und zweiten Signale (XRn, YRn), ein externes Zeilenadresstrobesignal (RAS-Signal), ein externes Spaltenadresstrobesignal (CAS- Signal), ein Schreibfreigabesignal und ein Datenübertra­ gungssignal empfängt und ein internes Zeilenadreßstrobe­ signal, ein internes Spaltenadreßstrobesignal und ein Eingabe/Ausgabesteuersignal abgibt.

12. Mobilkommunikationssystem nach Anspruch 11, dadurch ge­ kennzeichnet, daß der X-Zustandszeiger (101) einen Wert von 0 bis m zählt, und daß der Y-Zustandszeiger (102) einen Wert von 0 bis n zählt, wobei m und n ganzzahlig sind.

13. Mobilkommunikationssystem nach Anspruch 11 oder 12, da­ durch gekennzeichnet, daß das Entschachtelungsdatenarray (140) Daten von der Eingabe/Ausgabeeinheit (130) in Blockeinheiten empfängt, und daß die Blockeinheiten in das Entschachtelungsdatenarray (140) eingeschrieben sind.

14. Mobilkommunikationssystem nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß jede der Blockein­ heiten eine Größe hat, die eine Mindestdatengröße ist, die für den Viterbi-Dekodierer (160) erforderlich ist.

15. Mobilkommunikationssystem nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß eine Größe jeder der Blockeinheiten 32 × 8 Bits beträgt.

16. Mobilkommunikationssystem nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß eine Größe der Bloc­ keinheiten veränderbar ist.

17. Mobilkommunikationssystem nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß der Adreßgenerator (110) einen Zeilenadreßgenerator (111) und einen Spal­ tenadreßgenerator (112) enthält.

18. Mobilkommunikationssystem nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, daß der Adreßgenerator (110) so viele Adreßsignale wie eine Anzahl von Block­ einheiten von Daten für das Entschachtelungsdatenarray (140) erzeugt.

19. Mobiltelefonsystem, umfassend:
einen Demodulator (120), der ein verschachteltes Da­ tensignal empfängt und demoduliert und demodulierte ver­ schachtelte Daten ausgibt,
ein Entschachtelungsdatenarray (140), das die demodu­ lierten verschachtelten Daten empfängt und entschachtelt und entschachtelte Daten ausgibt,
einen Speicher (150) zum Speichern der entschachtel­ ten Daten,
einen Viterbi-Dekodierer (160), der die entschachtel­ ten Daten von dem Speicher (150) empfängt und jeglichen Fehler in den entschachtelten Daten korrigiert,
einen Controller (100), der auf Blockeinheitsdaten zugreift, die von dem Demodulator (120) zu dem Ent­ schachtelungsdatenarray (140) bzw. dem Speicher (150) ausgegeben sind, und aufweist:
einen X-Zustandszeiger (101), der ein erstes Signal (XRn) abhängig von einem Taktsignal (SCx) ausgibt,
einen Y-Zustandszeiger (102), der ein zweites Signal (YRn) abhängig von dem Taktsignal (SCx) abgibt, und
einen internen Steuersignalgenerator (103), der mit dem X-Zustandszeiger (101) und dem Y-Zustandszeiger (102) gekoppelt ist und das erste und das zweite Signal (XRn, YRn), ein externes Zeilenadresstrobesignal (RAS-Signal), ein externes Spaltenadresstrobesignal (CAS- Signal), ein Schreibfreigabesignal und ein Datenüber­ gangssignal empfängt, wobei der interne Steuersignalge­ nerator (103) ein internes Zeilenadreßstrobesignal, ein internes Spaltenadreßstrobesignal und ein Einga­ be/Ausgabesteuersignal abgibt,
einen Adreßgenerator (110), der ein extern angelegtes Startadreßsignal empfängt und Adreßsignale entsprechend den Blockeinheitsdaten zu dem Entschachtelungsdatenarray (140) ausgibt, und
eine mit dem Demodulator (120), dem Entschachtelungs­ datenarray (140) und dem Controller (100) gekoppelte Eingabe/Ausgabeeinheit (130), die Einga­ be/Ausgabeoperationen steuert.

20. Mobiltelefonsystem nach Anspruch 19, dadurch gekenn­ zeichnet, daß der X-Zustandszeiger (101) einen Wert von 0 bis m zählt, und daß der Y-Zustandszeiger (102) einen Wert von 0 bis n zählt, wobei m und n ganzzahlig sind.

21. Mobiltelefonsystem nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß das Entschachte­ lungsdatenarray (140) Daten von der Eingabe/Ausgabeein­ heit (130) in Blockeinheiten empfängt und die Blockein­ heiten in das Entschachtelungsdatenarray (140) einge­ schrieben sind.

22. Mobiltelefonsystem nach einem der Ansprüche 19 bis 21, dadurch ge­ kennzeichnet, daß jede der Blockeinheiten eine Größe hat, die eine Mindestdatengröße ist, die für den Viter­ bi-Dekodierer (160) erforderlich ist.

23. Mobiltelefonsystem nach einem der Ansprüche 19 bis 22, dadurch gekennzeichnet, daß eine Größe von jeder der Blockeinheiten 32 × 8 Bits beträgt.

24. Mobiltelefonsystem nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, daß eine Größe der Blockeinhei­ ten veränderbar ist.

25. Mobiltelefonsystem nach einem der Ansprüche 19 bis 24, dadurch gekennzeichnet, daß der Adreßgenerator (110) ei­ nen Zeilenadreßgenerator (111) und einen Spaltenadreßge­ nerator (112) umfaßt.

26. Mobiltelefonsystem nach einem der Ansprüche 19 bis 25, dadurch gekennzeichnet, daß der Adreßgenerator (110) so viele Adreßsignale wie eine Anzahl von Blockeinheiten von Daten für das Entschachtelungsdatenarray (140) er­ zeugt.