Nothing Special   »   [go: up one dir, main page]

KR100217253B1 - 일반메모리를 사용한 티브이 엔코더 장치 - Google Patents

일반메모리를 사용한 티브이 엔코더 장치 Download PDF

Info

Publication number
KR100217253B1
KR100217253B1 KR1019950067192A KR19950067192A KR100217253B1 KR 100217253 B1 KR100217253 B1 KR 100217253B1 KR 1019950067192 A KR1019950067192 A KR 1019950067192A KR 19950067192 A KR19950067192 A KR 19950067192A KR 100217253 B1 KR100217253 B1 KR 100217253B1
Authority
KR
South Korea
Prior art keywords
image data
memory
line
lines
signal
Prior art date
Application number
KR1019950067192A
Other languages
English (en)
Other versions
KR970058005A (ko
Inventor
김성수
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950067192A priority Critical patent/KR100217253B1/ko
Publication of KR970058005A publication Critical patent/KR970058005A/ko
Application granted granted Critical
Publication of KR100217253B1 publication Critical patent/KR100217253B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/74—Circuits for processing colour signals for obtaining special effects
    • H04N9/76—Circuits for processing colour signals for obtaining special effects for mixing of colour signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00—Television
    • Y10S348/91—Flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Color Television Systems (AREA)
  • Television Systems (AREA)

Abstract

본 발명은 일반 메모리를 사용한 TV 엔코더 장치에 관한 것으로서, 종래에는 PC 주사방식이 넌 인터래이스방식으로서 한 프레임에 다수 라인으로 구성되어 있고, NTSC방식의 TV에서의 주사방식은 상기 PC라인의 주사방식에 ½인 프레임 라인으로 구성되어 있으므로서, 상기 PC의 주사방식이 TV의 주사방식보다 약 2배 정도 빠르기 때문에 화상데이타 처리용 라인 메모리의 용량은 PC의 해상도에 따라 PC의 영상데이타가 변화되는 것을 감안하여 일정 해상도(640×480)의 경우, 한 라인용으로 최소한 일정바이트(640 Byte)가 필요하게 되었다.
즉, 상기 PC에서 출력시킨 영상데이타를 저장시킨후, TV로 전송시키기 위해서는 일정바이트(640 Byte)를 지닌 화상데이타 처리용 라인 메모리를 2개 구성해야 하므로서, 가격적으로 제품의 상승 원인을 제공하게 되며, 이에 따라 에이에스아이씨(ASIC)에 적용할 경우, 제품의 크기가 커지는 문제점이 있었다.
따라서, 본 발명은 이와같은 문제점을 해결하기 위해 TV의 엔코더에서 PC의 영상정보를 저장시키는 메모리를 단일 메모리로 구성시키므로서, PC에서 넌 인터래이스 방식의 VGA출력의 TV의 복합영상신호로 출력시킬 수 있도록 하여 TV 엔코더 보드 및 TV 엔코더 에이에스아이씨(ASIC)의 제작에 있어 원가절감을 이룰수 있도록 하는 일반 메모리를 사용한 티브이 엔코더(TV Encoder)장치이다.

Description

일반 메모리를 사용한 티브이 엔코더 장치
제1도는 종래 TV 엔코더 장치의 구조를 보인 블록도.
제2도의 (a)∼(n)은 종래 TV 엔코더 장치에 의해 발생되는 각부 출력 파형도.
제3도는 본발명 일반 메모리를 사용한 TV엔코더 장치의 구조를 보인 블록도.
제4도의 (a)∼(q)는 본발명 일반 메모리를 사용한 TV 엔코더 장치에 의해 발생되는 각부 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
11 : VGA 제어부 12 : 저장수단
13 : 메모리 제어부 14 : 제어부
15 : 변환수단 16 : 믹싱부
17 : NTSC엔코더부 18 : 제1마스터 라인 메모리부
19 : 제2마스터 라인 메모리부 20 : 제1슬라이브 라인 메모리부
21 : 제2슬라이브 라인 메모리부 22 : 제1램 D/A 변환부
23 : 제2램 D/A변환부
본 발명은 일반 메모리를 사용한 TV엔코더 장치에 관한 것으로서, 특히 TV의 엔코더에서 PC의 영상정보를 저장시키는 메모리를 단일 메모리(Single Port Memory)(예; SRAM,DRAM)로 구성시키므로서, 피씨(PC)에서 넌 인터래이스(Non Interace)방식의 브이지에이(VGA) 출력을 TV의 복합영상신호로 출력시키고자 하는 일반 메모리를 사용한 TV엔코더 장치에 관한 것이다.
종래 TV 엔코더 장치의 구성 및 동작에 대하여 도면 제1도에 도시된 바와 같이, 먼저 다수 라인(525라인)의 피씨(PC) 영상데이터(PC-DATA)와 이에 따른 일정클럭신호(PCLK)(PCLK/2) 및 수직/수평 동기신호(PC-HS)(PC-VS)와 블랭크신호(PC-BLANK)를 출력시키는 브이지에이(VGA:Video Graphics Array)제어부(1)와, 상기 VGA제어부(1)에서 출력된 수직/수평 동기신호(PC-HS)/(PC-VS)와 블랭크신호(PC-BLANK)에 따라 시스템 각부를 제어하는 제어부(2)와, 상기 제어부(2)의 제어에 따라 VGA제어부(1)에서 출력된 다수 라인(525라인)의 PC 영상데이터(PC-DATA)를 저장시키는 화상데이터 처리용 저장수단(3)과, 상기 저장수단(3)에서 출력된 다수 라인(525라인)의 영상데이터(PC-DATA)를 넌 인터래이스(Non Interace)방식에 따라 일정 알지비(RGB)신호로 변환시킨 후, 이를 아날로그로 변환하여 출력시키는 변환수단(4)과, 상기 변환수단(4)에 의해 아날로그로 변환되어 출력된 일정 RGB신호를 믹싱하여 출력시키는 믹싱부(5)와, 상기 믹싱부(5)에 의해 믹싱된 일정 RGB신호를 엔코딩하여 복합영상신호를 TV로 출력시키는 엔티에스씨(NTSC)엔코더부(6)로 구성되며, 상기 저장수단(3)에는 입력되는 일정 클럭신호(PCLK)(PCLK/2) 및 제어부(2)의 제어에 따라 VGA제어부(1)에서 출력시킨 영상데이터(525라인)중 일정라인(n, n+2,; n1)의 영상데이터(PC-DATA)를 저장시키는 마스터 라인 메모리부(Master Line Memory)(7)와, 입력되는 일정 클럭신호(PCLK)(PCLK/2) 및 제어부(2)의 제어에 따라 상기 마스터 라인 메모리부(7)에 저장된 일정라인(n, n+2,; n1)의 영상데이터(PC-DATA)에서 발생되는 플리커(Flicker)현상을 방지시키도록 근접되는 라인(n+1, n+3,: n1)의 영상데이터(PC-DATA)를 저장시키는 슬라이브 라인 메모리부(Slave Line Memory)(8)로 구성된다.
그리고, 상기 변환수단(4)은 저장수단(3)의 마스터 라인 메모리부(7)에서 출력시킨 일정라인(n, n+2,; n1)의 영상데이터(PC-DATA)를 넌 인터래이스(Non Interace)방식에 따라 일정 알지비(RGB)신호로 변환시킨 후, 이를 아날로그로 변환하여 믹싱부(5)에 출력시키는 제1램 디/에이(RAM D/A)변환부(9)와, 상기 저장수단(3)의 슬라이브 라인 메모리부(8)에서 출력시킨 근접되는 라인(n+1, n+3,; n1)의 영상데이터(PC-DATA)를 넌 인터래이스(Non Interace)방식에 따라 일정 알지비(RGB)신호로 변환시킨 후, 이를 아날로그로 변환하여 믹싱부(5)에 출력시키는 제2램 D/A변환부(10)로 구성된 것이다.
이와같이 구성된 종래 TV 엔코더 장치의 동작에 대하여 설명하면 다음과 같다.
먼저, 제2도의(e)와 같이 한 프레임(Field)에 다수 라인(525라인)으로 주사되도록 일정 수평동기 라인(PC-HS Line)을 가진 PC의 일정 영상데이터(PC-DATA)를 한 프레임에 일정라인(262.5라인)으로 주사되는 도면 제2도의(i)와 같은 TV의 수평동기 주사라인(NTSC-HS LINE)에 출력시키고자 할 경우, 상기 PC의 VGA제어부(1)에서 도면 제2도의 (a)(b)(k)와 같이 일정 클럭신호(PCLK)(PCLK/2)와 다수 라인(525라인)의 PC 영상데이터(PC-DATA)를 화상데이터 처리용 저장수단(3)에 구성된 마스터 라인 및 슬라이브 라인 메모리부(7)(8)에 출력시키면, 제어부(2)에서는 도면 제2도의(c)(d)와 같이 입력되는 PC의 수직/수평 수직 동기신호(PC-VS)(PC-HS)와 제2도의 (j)와 같은 PC의 블랭크신호(PC-BLANK)에 따라 상기 마스터라인 및 슬라이브 라인 메모리부(7)(8)에 도면 제2도의(l)(m)(n)과 같은 마스터-멤 라이트 및 슬라이브-멤 라이트 신호(MMW; Master Men Write)(SMW; Slave Men Write)를 출력시켜 상기 마스터 라인 및 슬라이브 라인 메모리부(7)(8)를 제어하게 된다.
예를들어, 상기 제어부(2)에서 출력시킨 마스터-멤 라이트 신호(MMW) 및 블랭크신호(PC-BLANK)에 따라 마스터 라인 메모리부(7)에서는 도면 제2도의(i)와 같이 TV NTSC방식(262.5라인)의 일정라인(예;NTSC15라인)에서부터 디스플레이 될 수 있도록 다수라인(525라인)의 PC 영상데이터(PC-DATA)중에서 일정라인(예; PC29라인)의 영상데이터(PC-DATA)를 초기에 라이트하면서 저장하게 된다.
이때, 상기 슬라이브 라인 메모리부(8)에서는 마스터 라인 메모리부(7)에 라이트되어 저장된 일정라인(예; PC29라인)의 영상데이터(PC-DATA)에서 플리커현상을 방지하기 위해 상기 일정라인(예; PC29)의 영상데이터(PC-DATA)에 근접되는 라인(예; PC28라인)의 영상데이터(PC-DATA)를 상기 제어부(2)에서 출력시킨 슬라이브-멤 라이트 신호(SMW)에 따라 라이트하여 저장시키게 된다.
이후, 상기 제어부(2)에서는 마스터 라인 및 슬라이브 라인 메모리부(7)(8)에 마스터-멤 리드 및 슬라이브-멤 리드 신호(MMR; Master Men Read)(SMR; Slave Mem Read)를 출력시키면, 상기 마스터 라인 및 슬라이브 라인 메모리부(7)(8)에서는 저장되었던 일정라인(예; PC29라인)의 영상데이터(PC-DATA)와 근접되는 라인(예; PC28라인)의 영상데이터(PC-DATA)를 리드하면서 변환수단(4)에 구성된 제1 및 제2램 D/A변환부(9)(10)에 출력시키게 된다.
그리고, 상기 변환수단(4)에 구성된 제1램 D/A변환부(9)에서는 마스터 라인 메모리부(7)에 저장되었다 리드되어 출력된 일정라인(예; PC29라인)의 영상데이터(PC-DATA)를 넌인터래이스(Non Interace)방식에 따라 일정 알지비(RGB)신호로 변환시킨 후, 이를 아날로그로 변환하여 믹싱부(5)에 출력시키게 되고, 상기 변환수단(4)에 구성된 제2램 D/A변환부(10)에서는 일정라인(예; PC29라인) 영상데이터(PC-DATA)의 플리커현상을 제어하기 위한 보조적인 데이터로서, 슬라이브 라인 메모리부(8)에 저장되었다 리드되어 출력되는 근접 라인(예; PC28라인)의 영상데이터(PC-DATA)를 넌 인터래이스방식에 따라 일정 알지비(RGB)신호로 변환시킨 후, 이를 아날로그로 변환하여 믹싱부(5)에 출력시키게 된다.
따라서, 상기 믹싱부(5)에서는 제1 및 제2램 D/A변환부(9)(10)에 의해 아날로그로 변환되어 출력된 일정 RGB신호를 혼합시키므로서, 도면 제2도의(i)에서 보는 바와같이 일정라인(예; PC28라인, PC29라인)의 PC 영상데이터(PC-DATA)가 TV NTSC방식의 일정라인(예; NTSC15라인)에 구성되어 하나의 영상 RGB신호를 NTSC엔코더부(6)에 출력시키게 된다.
즉, 상기 설명한 동작을 반복하므로서, PC에서의 일정 영상데이터가 TV로 전송완료되며, 상기 NTSC엔코더부(5)에서는 전송완료되는 PC에서의 일정 영상데이터를 도면 제2도의(f)(g)(h)에서와 같이 제어부(2)에서 출력시킨 NTSC방식의 수직 및 수평동기신호(NTSC-VS)(NTSC-HS)와 칼라신호(NTSC-CS)에 따라 TV화면에 디스플레이 시킬 수 있는 복합영상신호와 휘도(Y)/칼라(C)신호로 엔코딩시키게 되는 것이다.
그러나, 종래 TV엔코더 장치는 PC주사방식이 넌 인터래이스방식으로서 한 프레임에 다수 라인(525라인)으로 구성되어 있고, NTSC방식의 TV에서의 주사방식은 한 프레임에 일정라인(262.5)으로 구성되어 있으므로서, 상기 PC의 주사방식이 TV의 주사방식보다 약 2배 정도 빠르기 때문에 화상데이터 처리용 라인 메모리(9)(10)의 용량은 PC의 해상도(Resolution)에 따라 PC의 영상데이터가 변화되는 것을 감안하여 일정 해상도(640×480)의 경우, 한 라인용으로 최소한 일정바이트(640 Byte)가 필요하게 되었다.
즉, 상기 PC에서 출력시킨 영상데이터를 저장시킨후, TV로 전송시키기 위해서는 일정바이트(640 Byte)를 지닌 화상데이터 처리용 라인 메모리를 2개 구성해야 하므로서, 가격적으로 제품의 상승 원인을 제공하게 되며, 이에 따라 에이에스아이씨(ASIC; Application Specific Inergrated Circuit)에 적용할 경우, 제품의 크기가 커지는 문제점이 있었다.
따라서, 본 발명은 이와같은 문제점을 해결하기 위해 TV의 엔코더에서 PC의 영상정보를 저장시키는 메모리를 단일 메모리(Single Port Memory)(예; SRAM, DRAM)로 구성시키므로서, 피씨(PC)에서 넌 인터래이스(Non Interace)방식의 브이지에이(VGA) 출력을 TV의 복합영상신호로 출력시킬 수 있도록 하여 TV엔코더 보드 및 TV엔코더 ASIC의 제작에 있어 원가절감을 이룰 수 있도록 하는데 목적이 있는 것이다.
상기 목적 달성을 위한 본 발명 일반 메모리를 사용한 티브이 엔코더 장치의 구성 및 동작에 대하여 첨부된 도면 제3도를 참조하여 설명하면 다음과 같다.
먼저, 다수 라인(525라인)의 피씨(PC) 영상데이터(PC-DATA)와 이에 따른 일정클럭신호(PCLK)(PCLK/2) 및 수직/수평 동기신호(PC-HS)(PC-VS)와 블랭크신호(PC-BLANK)를 출력시키는 브이지에이(VGA; Video Graphics Array)제어부(11)와, 상기 VGA제어부(1)에서 출력된 다수 라인(525라인)의 PC영상데이터(PC-DATA)를 저장시키는 저장수단(12)과, 상기 저장수단(12)의 라이트/리드 동작을 제어하는 메모리 제어부(13)와, VGA제어부(11)에서 출력된 수직/수평 동기신호(PC-HS)/(PC-VS)와 블랭크신호(PC-BLANK) 및 상기 메모리 제어부(13)에서의 라이트/리드 동작에 따라 시스템을 제어하는 제어부(14)와, 메모리 제어부(13)에 라이트/리드 제어된 상기 저장수단(12)의 다수 라인(525라인)의 영상데이터(PC-DATA)를 넌 인터래이스(Non Interace)방식에 따라 일정 알지비(RGB)신호로 변환시킨 후, 이를 아날로그로 변환하여 출력시키는 변환수단(15)과, 상기 변환수단(15)에 의해 아날로그로 변환되어 출력된 일정 RGB신호를 믹싱하여 출력시키는 믹싱부(16)와, 상기 믹싱부(16)에 의해 믹싱된 일정 RGB신호를 엔코딩하여 복합영상신호를 TV로 출력시키는 엔티에스씨(NTSC)엔코더부(17)로 구성되며, 상기 저장수단(12)은 입력되는 일정 클럭신호(PCLK)(PCLK/2) 및 메모리 제어부(13)의 라이트/리드 제어에 따라 VGA제어부(11)에서 출력시킨 일정라인(n, n+4, n+8,: n1)의 영상데이터(PC-DATA)를 저장시키는 제1마스터 라인 메모리부(Master Line Memory)(18)와, 상기 메모리 제어부(13)의 라이트/리드 제어에 따라 상기 제1마스터 라인 메모리부(18)의 다음 수순에 의한 일정라인(n+2, n+6, n+10,: n1)의 영상데이터(PC-DATA)를 저장시키는 제2마스터 라인 메모리부(19)와, 입력되는 일정 클럭신호(PCLK)(PCLK/2) 및 메모리 제어부(13)의 라이트/리드 제어에 따라 상기 제1 및 제2마스터 라인 메모리부(18)(19)에 저장된 일정라인(n, n+4, n+8,; n1)(n+2, n+6, n+10,: n1)의 영상데이터(PC-DATA)에서 발생되는 플리커(Flicker)현상을 방지시키도록 근접되는 라인(n+1, n+5, n+9,: n1)(n+3, n+7, n+11,: n1)의 영상데이터(PC-DATA)를 저장시키는 제1 및 제2슬라이브 라인 메모리부(Slave Line Memory)(20)(21)로 구성된다.
그리고, 상기 변환수단(15)은 메모리 제어부(13)에서 출력시킨 일정라인(n, n+4, n+8,:n1)(n+2, n+6, n+10,: n1)의 영상데이터(PC-DATA)를 넌 인터래이스(Non Interace)방식에 따라 일정 알지비(RGB)신호로 변환시킨 후, 이를 아날로그로 변환하여 믹싱부(16)에 출력시키는 제1램 디/에이(RAM D/A)변환부(22)와, 상기 메모리 제어부(13)에서 출력시킨 근접되는 라인(n+1, n+5, n+9,: n1)(n+3, n+7, n+11,; n1)의 영상데이터(PC-DATA)를 넌 인터래이스(Non Interace)방식에 따라 일정 알지비(RGB)신호로 변환시킨 후, 이를 아날로그로 변환하여 믹싱부(16)에 출력시키는 제2램 D/A변환부(23)로 구성된 것이다.
이와같이 구성된 본 발명 일반 메모리를 사용한 티브이 엔코더(TV Encoder)장치의 동작에 대하여 설명하면 다음과 같다.
먼저, 제4도의(e)와 같이 한 프레임(Frame)에 다수 라인(525라인)으로 주사되도록 일정 수평동기 라인(PC-HS Line)을 가진 PC의 일정 영상데이터(PC-DATA)를 한 프레임에 일정라인(262.5라인)으로 주사되는 도면 제4도의(i)와 같은 TV의 수평동기 주사라인(NTSC-HS LINE)에 출력시키고자 할 경우, 상기 PC의 VGA제어부(11)에서 도면 제4도의(a)(b)(k)와 같이 일정 클럭신호(PCLK)(PCLK/2)와 일정라인(525)의 PC 영상데이터(PC-DATA)를 단일 포트 메모리(Single Port Memory)(예; SRAM 또는 DRAM)의 특성을 지닌 저장수단(12)에 구성된 제1 및 제2마스터 라인 및 제1 및 제2슬라이브 라인 메모리부(18)(19)(20)(21)에 출력시키면, 상기 저장수단(12)의 라이트/리드 동작을 제어하는 메모리 제어부(13)에서는 도면 제4도의 (l)(m)와 같은 제1마스테-멤 라이트 및 제1슬라이브-멤 라이트 신호(MMW1; Master Men Write)(SMW1; Slave Men Write)를 출력시켜 상기 제1마스터 라인 및 제1슬라이브 라인 메모리부(18)(20)를 제어하게 된다.
예를들어, 상기 메모리 제어부(13)에서 제1마스터-멤 라이트 신호(MMW1)를 제1마스터 라인 메모리부(18)에 출력시키면, 상기 제1마스터 라인 메모리부(18)에서는 도면 제4도의 (i)와 같이 TV NTSC방식(262.5라인)에서의 일정라인(예; NTSC15라인)을 디스플레이 시키기 위해 일정라인(525)의 PC영상데이터(PC-DATA)중에서 제4도의(c)(d)(j)와 같이 제어부(14)의 수직/수평 동기신호(PC-VS)(PC-HS) 및 블랭크신호(PC-BLANK)에 의해 블랭크된 일정라인(예; PC27라인)의 영상데이터(PC-DATA)를 초기에 라이트하면서 저장시키게 되고, 상기 제1슬라이브 라인 메모리부(20)에서는 제1마스터 라인 메모리부(18)에 라이트되어 저장된 일정라인(예; PC27라인)의 영상데이터(PC-DATA)에서 발생되는 플리커현상을 방지하기 위해 상기 일정라인(예; PC27라인)의 영상데이터(PC-DATA)에 근접되는 라인(예; PC28라인)의 영상데이터(PC-DATA)를 상기 메모리 제어부(13)에서 출력시킨 제1슬라이브-멤 라이트 신호(SMW1)에 따라 라이트되어 저장되면서, 도면 제4도의(i)와 같이 TV의 NTSC방식에서 일정라인(예; 15라인)을 구성하게 된다.
이후, 상기 메모리 제어부(13)에서는 도면 제4도의(n)과 같이 제1마스터 라인 및 제1슬라이브 라인 메모리부(18)(20)에 제1마스터-멤 리드 및 제1슬라이브-멤 리드신호(MMR1; Master Men Read)(SMR1; Slave Men Read)를 출력시키면서, 상기 제1마스터 라인 및 제1슬라이브 라인 메모리부(18)(20)에 저장되었던 일정라인(예; PC27라인)의 영상데이터(PC-DATA)와 근접되는 라인(예; PC28라인)의 영상데이터(PC-DATA)를 리드하면서 메모리 제어부(13)를 통해 변환수단(15)에 구성된 제1 및 제2램 D/A변환부(22)(23)에 출력시키게 된다.
한편, 상기 메모리 제어부(13)에서의 리드 제어에 따라 상기 제1마스터 라인 메모리부(18) 및 제1슬라이브 라인 메모리부(20)에 저장되었던 일정라인(예; PC27라인)의 영상 데이터(PC-DATA)와 근접되는 라인(예; PC28라인)의 영상데이터(PC-DATA)를 리드 동작시킬 동안, 상기 저장수단(12)에 구성된 제2마스터 라인 메모리부(19)와 제2슬라이브 라인 메모리부(21)를 제어하게 된다.
즉, 상기 제2마스터 라인 메모리부(19)에서는 제1마스터 라인 메모리부(18)에서 라이트하여 저장하였던 일정라인(예; PC27라인)의 영상데이터(PC-DATA)를 리드시키는 동안에 도면 제4도의(i)와 같이 TV NTSC방식(262.5라인)에서의 일정라인(예; NTSC16라인)을 디스플레이 시키기 위해 제어부(14)의 블랭크신호(PC-BLANK)에 의해 블랭크된 다수 라인(525라인)의 PC영상데이터(PC-DATA)중에서 상기 일정라인(예; PC27라인)의 영상데이터(PC-DATA) 다음에 올 수 있는 일정라인(예; PC29라인)의 영상데이터(PC-DATA)를 메모리 제어부(13)에서 출력시킨 도면 제4도의(o)와 같은 제2마스터-멤 라이트신호(MMW2)에 따라 라이트하여 저장시키게 되며, 상기 제2슬라이브 라인 메모리부(21)에서는 제2마스터 라인 메모리부(19)에 라이트 되어 저장된 일정라인(예; PC29라인)의 영상데이터(PC-DATA)에서 발생되는 플리커현상을 방지하기 위해 상기 일정라인(예; PC29라인)의 영상데이터(PC-DATA)에 근접되는 라인(예; PC30라인)의 영상데이터(PC-DATA)를 상기 메모리 제어부(13)에서 도면 제4도의(p)와 같이 출력시킨 제2슬라이브-멤 라이트 신호(SMW2)에 따라 라이트되어 저장되므로서, 도면 제4도의(i)와 같이 TV의 NTSC방식에서 일정라인(예; 16라인)을 구성하게 된다.
그리고, 상기 제1마스터 라인 메모리부(18)와 제1슬라이브 라인 메모리부(20)에서의 리드동작이 완료되면, 상기 제2마스터 라인 메모리부(19)와 제2슬라이브 라인 메모리부(21)에서는 도면 제4도의 (a)와 같이 메모리 제어부(13)에서 출력시키는 제2마스터-멤 리드 및 제2슬라이브-멤 리드신호(MMR2)(SMR2)에 따라 저장되었던 일정라인(예; PC29라인)의 영상데이터(PC-DATA)에 근접되는 라인(예; PC29라인)의 영상데이터(PC-DATA)를 상기 메모리 제어부(13)를 통해 변환수단(15)에 구성된 제1 및 제2램 D/A변환부(22)(23)에 출력시키게 되는 것이다.
따라서, 상기 변환수단(15)에 구성된 제1램 D/A변환부(22)에서는 제1 및 제2마스터 라인 메모리부(18)(29)에 저장되었다 리드되어 출력된 일정라인(예; PC27라인)(예; PC29라인)의 영상데이터(PC-DATA)를 넌 인터래이스(Non Interace)방식에 따라 배열시키면서 마스터 알지비(RGB)신호로 변환시킨 후, 이를 아날로그로 변환하여 믹싱부(16)에 출력시키게 되고, 상기 변환수단(15)에 구성된 제2램 D/A변환부(23)에서는 일정라인(예; PC27라인)(예; PC29라인)의 영상데이터(PC-DATA)에서 발생되는 플리커현상을 제어하기 위한 보조적인 데이터로서, 상기 제1 및 제2슬라이브 라인 메모리부(20)(21)에 저장되었다 리드되어 출력되는 근접 라인(예; PC28라인)(예; PC30라인)의 영상데이터(PC-DATA)를 넌 인터래이스방식에 따라 배열시키면서 슬라이브 알지비(RGB)신호로 변환시킨 후, 이를 아날로그로 변환하여 믹싱부(16)에 출력시키게 된다.
이때, 상기 믹싱부(16)에서는 제1 및 제2램 D/A변환부(22)(23)에 의해 아날로그로 변환되어 출력된 마스터 및 슬라이브 RGB신호를 혼합시키므로서, 도면 제4도의(i)에서 보는 바와같이 일정라인(예; PC27라인, PC28라인)(예; PC29라인, PC30라인)의 PC 영상데이터(PC-DATA)가 TV NTSC방식의 일정라인(Dp; NTSC15라인)(예; NTSC16라인)에 구성되어 하나의 영상 RGB신호를 NTSC엔코더부(6)에 출력시키게 된다.
즉, 상기 설명한 동작을 반복하므로서, PC에서의 일정 영상데이터가 TV로 전송완료되며, 상기 NTSC엔코더부(17)에서는 전송완료되는 PC에서의 일정 영상데이터를 도면 제4도의(f)(g)(h)에서와 같이 제어부(14)에서 출력시킨 NTSC방식의 수직 및 수평동기신호(NTSC-VS)(NTSC-HS)와 칼라신호(NTSC-CS)에 따라 TV화면에 디스플레이 시킬 수 있는 복합 영상신호와 휘도(Y/칼라(C)신호로 엔코딩시키게 되는 것이다.
이상에서 설명한 바와같이 본 발명은 TV의 엔코더에서 PC의 영상정보를 저장시키는 메모리를 단일 메모리(Single Port Memory)(예; SRAM, DRAM)로 구성시키므로서, 피씨(PC)에서 넌 인터래이스(Non Interace)방식의 브이지에이(VGA) 출력을 TV의 복합영상신호로 출력시킬 수 있도록 하여 TV 엔코더 보드 및 TV 엔코더 ASIC의 제작에 있어 원가절감을 이룰 수 있는 효과가 있는 것이다.

Claims (4)

  1. 다수 라인의 PC영상데이터와 이에 따른 일정클럭신호 및 수직/수평 동기신호와 블랭크신호를 출력시키는 VGA제어부(11)와, 상기 VGA제어부(11)에서 출력된 다수 라인의 PC 영상데이터를 저장시키는 저장수단(12)과, 상기 저장수단(12)의 라이트/리드 동작을 제어하는 메모리 제어부(3)와, VGA제어부(11)에서 출력된 수직/수평 동기신호와 블랭크신호 및 상기 메모리 제어부(13)에서의 라이트/리드 동작에 따라 시스템을 제어하는 제어부(14)와, 메모리 제어부(13)에 의해 라이트/리드 제어된 상기 저장수단(12)의 다수 라인의 영상데이터를 넌 인터래이스 방식에 따라 일정 RGB신호로 변환시킨 후, 이를 아날로그로 변환하여 출력시키는 변환수단(15)과, 상기 변환수단(15)에 의해 아날로그로 변화되어 출력된 일정 RGB신호를 믹싱하여 출력시키는 믹싱부(16)와, 상기 믹싱부(16)에 의해 믹싱된 일정 RGB신호를 엔코딩하여 복합영상신호를 TV로 출력시키는 엔티에스씨(NTSC)엔코더부(17)를 포함하여 구성된 티브이 엔코더 장치에 있어서, 상기 저장수단(12)은 입력되는 일정 클럭신호 및 메모리 제어부(13)의 라이트/리드 제어에 따라 VGA제어부(11)에서 출력시킨 일정라인(n, n+4, n+8,: n1)의 영상데이터를 저장시키는 제1마스터 라인 메모리부(18)와, 상기 메모리 제어부(13)의 라이트/리드 제어에 따라 상기 제1마스터 라인 메모리부(18)의 다음 수순에 의한 일정라인(n+2, n+6, n+10,: n1)의 영상데이터를 저장시키는 제2마스터 라인 메모리부(19)를 포함하는 것을 특징으로 하는 일반 메모리를 사용한 티브이 엔코더(TV Encoder)장치.
  2. 제1항에 있어서, 상기 저장수단(12)은 입력되는 일정 클럭신호 및 메모리 제어부(13)의 라이트/리드 제어에 따라 상기 제1 및 제2마스터 라인 메모리부(18)(19)에 저장된 일정라인(n, n+4, n+8,; n1)(n+2, n+6, n+10,; n1)의 영상데이터에서 발생되는 플리커현상을 방지시키도록 근접되는 라인(n+1, n+5, n+9,: n1)(n+3, n+7, n+11,; n1)의 영상데이터를 저장시키는 제1 및 제2슬라이브 라인 메모리부(20)(21)를 더 포함하여 구성하는 것을 특징으로 하는 일반 메모리를 사용한 티브이 엔코더(TV Encoder)장치.
  3. 제1항에 있어서, 변환수단(15)은 메모리 제어부(13)에서 출력시킨 일정라인(n, n+4, n+8,: n1)(n+2, n+6, n+10,:n1)의 영상데이터를 넌 인터래이스 방식에 따라 일정 RGB신호로 변환시킨 후, 이를 아날로그로 변환하여 믹싱부(16)에 출력시키는 제1램 D/A변환부(22)와, 상기 메모리 제어부(13)에서 출력시킨 근접되는 라인(n+1, n+5, n+9,: n1)(n+3, n+7, n+11,; n1)의 영상데이터를 넌 인터래이스 방식에 따라 일정 RGB신호로 변환시킨 후, 이를 아날로그로 변환하여 믹싱부(16)에 출력시키는 제2램 D/A변환부(23)로 구성된 것을 특징으로 하는 일반 메모리를 사용한 티브이 엔코더(TV Encoder)장치.
  4. 제1항 또는 제2항에 있어서, 저장수단(12)에 구성된 각 메모리부(18)(19)(20)(21)의 라이트/리드 및 저장 동작 상태를 단일 포트 메모리인 SRAM 또는 DRAM의 특성을 이용한 것을 특징으로 하는 일반 메모리를 사용한 티브이 엔코더(TV Encoder)장치.
KR1019950067192A 1995-12-29 1995-12-29 일반메모리를 사용한 티브이 엔코더 장치 KR100217253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067192A KR100217253B1 (ko) 1995-12-29 1995-12-29 일반메모리를 사용한 티브이 엔코더 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067192A KR100217253B1 (ko) 1995-12-29 1995-12-29 일반메모리를 사용한 티브이 엔코더 장치

Publications (2)

Publication Number Publication Date
KR970058005A KR970058005A (ko) 1997-07-31
KR100217253B1 true KR100217253B1 (ko) 1999-09-01

Family

ID=19447578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067192A KR100217253B1 (ko) 1995-12-29 1995-12-29 일반메모리를 사용한 티브이 엔코더 장치

Country Status (1)

Country Link
KR (1) KR100217253B1 (ko)

Also Published As

Publication number Publication date
KR970058005A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5777601A (en) System and method for generating video in a computer system
EP0354480B1 (en) Display signal generator
JP2748562B2 (ja) 画像処理装置
US5253062A (en) Image displaying apparatus for reading and writing graphic data at substantially the same time
KR100217253B1 (ko) 일반메모리를 사용한 티브이 엔코더 장치
JP2593427B2 (ja) 画像処理装置
JPH10276411A (ja) インタレース／プログレッシブ走査変換回路
US5047849A (en) Image display apparatus with image turbulence suppression
US4754331A (en) Digitizer for an image processing system
KR100403692B1 (ko) 화상표시장치
JP2951871B2 (ja) 表示データ出力装置及び情報処理装置及び表示データ出力方法
US6128343A (en) Apparatus and method for converting video signal in scanning line order
JPH05236435A (ja) 表示装置
KR970005648Y1 (ko) 컴퓨터 영상데이타를 티브이에 디스플레이하는 장치
JPH08108981A (ja) エレベータシステムにおける情報表示システム
KR100272695B1 (ko) 듀얼 포트 메모리를 이용한 컴퓨터 영상신호 스캔변환 및 합성장치
US5237317A (en) Image display apparatus
JP3122996B2 (ja) 動画・静止画表示装置
JPH07225562A (ja) 走査変換装置
JPH07306664A (ja) 表示制御装置
JPH0833716B2 (ja) 映像信号変換装置
JPH11338408A (ja) スキャンコンバータ
KR200165707Y1 (ko) 엘씨디 프로젝터의 데이터 전송율 변환장치
KR100224314B1 (ko) 마이크로 프로세서를 이용한 그래픽 처리장치
JPH0370288A (ja) スキャンコンバータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee