KR0146630B1 - 반도체 소자의 메모리 블록 선택회로 - Google Patents
반도체 소자의 메모리 블록 선택회로Info
- Publication number
- KR0146630B1 KR0146630B1 KR1019940012271A KR19940012271A KR0146630B1 KR 0146630 B1 KR0146630 B1 KR 0146630B1 KR 1019940012271 A KR1019940012271 A KR 1019940012271A KR 19940012271 A KR19940012271 A KR 19940012271A KR 0146630 B1 KR0146630 B1 KR 0146630B1
- Authority
- KR
- South Korea
- Prior art keywords
- node
- block selection
- selection circuit
- memory block
- semiconductor device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4082—Address Buffers; level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 소자의 메모리 블록 선택회로에 관한 것으로, 기능 테스트시 리패어 불가능 처리되어 버려지는 다이중 일부의 블록에만 결함비트가 발생된 다이를 사용할 수 있게 하기 위하여 필요에 따라 선택적으로 휴즈(Fuse)를 블로윙(Blowing)시켜 메모리 블록 선택 어드레스 신호를 하이 또는 로우(High 또는 Low)전위로 고정할 수 있도록 메모리 블록 선택회로에 선택 휴즈(option fuse)를 설치하므로써 전체 메모리 블록의 최대 3/4이하의 블록에 결함비트가 발생되어 사용 불가능 처리되는 다이중 최소 1/4블록에 결함이 없는 다이를 한단계 낮은 집적도를 갖는 소자로 사용가능하게 할 수 있는 반도체 소자의 메모리 블록 선택회로에 관한 것이다.
Description
첨부된 도면은 본 발명에 따른 반도체 소자의 메모리 블록 선택회로도
*도면의 주요 부분에 대한 부호의 설명
Q1 내지 Q4:트랜지스터 F1 내지 F3:선택휴즈
G1 내지 G3:게이트
본 발명은 반도체 소자의 메모리 블록 선택회로에 관한 것으로, 특히 필요에 따라 선택적으로 휴즈(Fuse)를 블로윙(Blowing)시켜 메모리 블록 선택 어드레스신호를 하이 또는 로우(High 또는 Low) 전위로 고정할 수 있도록 메모리 블록 선택회로에 선택 휴즈(option fuse)를 설치하므로써 전체 메모리 블록의 최대 3/4이하의 블록에 결함비트(Fail Bit)가 발생되어 사용 불가능 처리되는 다이(Die)중 최소 1/4블록에 결함이 없는 다이를 한단계 낮은 집적도를 갖는 소자로 사용가능하게 하여 동일한 집적도의 메모리 소자에 비해 특성이 향상된 소자를 얻을 수 있으며 생산 수율을 증대시킬 수 있는 반도체 소자의 메모리 블록 선택회로에 관한 것이다.
일반적으로 DRAM과 같은 메모리 소자의 회로는 셀영역(Cell Area)과 이 셀내에 데이터를 독출 및 서입(Read and Write)하기 위한 회로영역(Circuit Area)으로 구성된다. 상기 셀내에는 수율향상을 위해 결함비트가 존재할 경우에 대비하여 리패어(Repair)가 가능하도록 소정수의 리던던시 라인(Redundancy Line)이 설계되어 있으나 그 한계를 넘는 결함비트가 발생되면 결함다이(Fail die)로 인식되어 사용 불가능 처리하게 된다.
종래에는 특정 로우 또는 컬럼 어드레스(Row 또는 Column Address)에 연관된 워드라인 또는 비트라인에 결함(Defect)이 발생됐을 경우 리던던시 워드라인 또는 비트라인으로 대체하여 리패어 시키므로써 다이의 사용이 가능하였으나 결함이 발생된 워드 또는 비트라인의 수가 리던던시 워드 또는 비트라인의 수보다 많을 경우에는 리패어 불가능처리되어 버려지게 된다. 또한 일부의 메모리 블록에만 결함이 발생된 경우에는 어드레스 선택이 입력 어드레스 신호(input address signal)에 의존되기 때문에 일부의 블록이 사용가능하다 하더라도 결함다이로 인식하여 사용불가능 처리된다. 그러므로 일부의 메모리 블록을 이용해 한단계 낮은 집적도를 갖는 다이로 전환시킨다면 원가절감 효과 및 생산수율을 높이며, 동일 집적도의 메모리 소자에 비해 특성이 향상된 소자를 생산할 수 있을 것으로 보인다.
따라서 본 발명은 필요에 따라 선택적으로 휴즈(Fuse)를 블로윙(Blowing)시켜 메모리 블록 선택 어드레스 신호를 하이 또는 로우(High 또는 Low) 전위로 고정할 수 있도록 메모리 블록 선택회로에 선택 휴즈(option fuse)를 설치하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 메모리 블록 선택회로를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 다수의 메모리 블록으로 이루어진 메모리 소자중 사용가능한 메모리 블록만을 선택시키기 위하여 어드레스 선택신호 및 선택 휴즈를 포함하는 블록선택 회로의 출력에 따라 블록선택 어드레스 신호가 생성되도록 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
첨부된 도면은 본 발명에 따른 반도체 소자의 메모리 블록 선택회로도로서, 전원단자(Vcc) 및 노드(N3)간에 게이트 단자가 노드(N1)와 접속된 트랜지스터(Q1)가 접속되고, 상기 전원단자(Vcc) 및 상기 노드(N1)사이에는 게이트 단자가 RAS 신호 입력단자와 접속된 트랜지스터(Q3) 및 휴즈(F2)가 직렬로 접속된다. 또한 상기 노드(N1)는 낸드 게이트(G1)의 출력단자와 접속되며, 이 낸드게이트(G1)의 입력단자에는 전원단자(Vcc) 및 RAS 신호 입력단자로부터 반전게이트(G3)를 거친 신호가 입력되도록 접속된다. 그리고 상기 노드(N3) 및 접지단자(Vss)간에는 게이트 단자가 노드(N2)와 접속된 트랜지스터(Q2)가 접속되고, 상기접지단자(Vss) 및 상기 노드(N2)사이에는 게이트 단자가 RAS 신호 입력단자와 접속된 트랜지스터(Q4) 및 휴즈(F3)가 직렬로 접속된다. 또한 상기 노드(N2)는 노아 게이트(G2)의 출력단자와 접속되며, 이 노아게이트(G2)의 입력단자에는 RAS 신호 입력단자 및 접지단자(Vss)가 접속되며, 상기 노드(N3) 및 블록 선택어드레스 신호 입력단자(AX9 또는 AY9) 사이에는 휴즈(F1)가 접속 구성되는데 동작을 설명하면 다음과 같다.
정상동작(Normal Operation)시 RAS 신호는 로우(Low) 상태로 입력되므로 반전게이트(G3)를 거친 하이(High) 신호에 의해 낸드 게이트(G1)의 출력은 로우 상태가 되는데, 이때 트랜지스터(Q3)가 턴온(Turn On) 상태이므로 노드(N1)의 전위는 하이상태를 유지하므로 트랜지스터(Q1)는 턴오프(Turn Off)된다. 또한 노아게이트(G2)의 출력은 하이 상태가 되지만 트랜지스터(Q4)의 턴온으로 인해 노드(N2)의 전위가 로우 상태로 유지되어 트랜지스터(Q2)도 턴오프 상태가 되므로 블록선택 어드레스 신호(AX9 또는 AY9)의 출력에는 변화가 없다.
그러면 본 발명에 따라 한단계 낮은 집적도를 갖는 소자로 사용하기 위해 블록선택 어드레스 신호(AX9, AY9)를 하이 또는(및)로우 상태로 고정시키는 방법으로써 선택휴즈를 단선(Cutting)하였을 경우를 정상동작시의 설명을 참조하여 설명하기로 한다.
AX9 및 AY9 신호가 하이인 블록만 사용하려할 경우 AX9 및 AY9 회로의 휴즈(F1 및 F2)를 단선시키면, 노드(N2)의 상태는 변화가 없고, 노드(N1)의 전위만 로우 상태가 되어 트랜지스터(Q1)을 턴온시키므로 블록선택 어드레스 신호는 하이상태로 고정(Fix)된다.
AX9 및 AY9 신호가 로우인 블록만 사용하려 할 경우 AX9 및 AY9 회로의 휴즈(F1 및 F3)를 단선시키며, 노드(N1)의 상태는 변화가 없고 노드(N2)의 전위만 하이 상태가 되어 트랜지스터(Q2)를 턴온시키므로 블록선택 어드레스 신호는 로우상태로 고정된다.
AX9 신호는 하이, AY9 신호는 로우인 블록만 사용하려 할 경우 AX9 회로에서는 휴즈(F1 및 F2)를 단선시키면 AX9 신호는 하이상태로 고정되고, AY9 회로에서는 휴즈(F1 및 F3)를 단선시키면 AY9 신호는 로우상태로 고정된다.
AX9 신호는 로우, AY9 신호는 하이인 블록만 사용하려 할 경우 AX9 회로에서는 휴즈(F1 및 F2)를, AY9 회로에서는 휴즈(F1 및 F3)를 단선시키면 된다.
상기 선택휴즈(F1, F2 및 F3)의 단선 위치는 리패어전 기능 테스트(Function Test) 단계에서 찾아낼 수 있으며 레이져 빔에 의한 휴즈 단선만으로 메모리 블록 선택이 가능하여 메모리 비트수가 한단계 낮은 소자의 생산에 적용이 가능하며, 대기(standby)상태일 경우 RAS 신호는 하이 상태이므로 누설전류의 발생이 방지된다. 이 회로는 메모리 소자의 동작방식이 X1 또는 X4일 경우에 모두 적용이 가능하며, 특히 4M와 1M 메모리 소자는 팩키지(Package) 형태가 동일하기 때문에 4M의 재활용시에는 동일한 4M팩키지로한 후 1M로 분류(sorting)만 하면 되고, 1M의 재활용시에는 팩키지 후 핀 지정(pin ID)을 바꾸어 사용하면 256K DRAM으로 사용할 수 있다. 차세대 메모리 소자에도 적용이 가능할 것으로 보며, 현재의 소자 설계 구조상 I/O 사용방법은 특정 블록에 특정 I/O를 배치하는데 이럴경우에는 본 발명을 적용할 수 없게된다. 그러므로 반드시 I/O 사용을 블록당 공동분배하는 방식을 채택해야 하며, 메모리 블록선택 어드레스 신호(AX9,AY9)는 임의적인 어드레스이며 셀블록을 선택하는 설계 구조에 따라 바뀌어질 수 있다.
상술한 바와같이 본 발명에 의하면 최상단 블록선택 어드레스를 결함비트가 존재하지 않는 블록에 고정시켜 메모리 비트가 한단계 낮은 소자로 사용하므로써 원가절감효과 및 생산수율을 높이며, 동일집적도의 메모리 소자에 비해 특성이 향상된 소자를 생산할 수 있는 탁월한 효과가 있다.
Claims (2)
- 반도체 소자의 메모리 블록 선택회로에 있어서, 다수의 메모리 블록으로 이루어진 메모리 소자중 사용가능한 메모리 블록만을 선택시키기 위하여 어드레스 선택신호 및 선택 휴즈를 포함하는 블록선택 회로의 출력에 따라 블록선택 어드레스 신호가 생성되도록 구성되는 것을 특징으로 하는 반도체 소자의 메모리 블록 선택회로.
- 제1항에 있어서, 상기 메모리 블록선택 회로는 전원단자(Vcc) 및 노드(N3)간에 접속되며 노드(N1)의 전압에 따라 구동되는 트랜지스터(Q1)와, 상기 전원단자(Vcc) 및 상기 노드(N1)간에 휴즈(F2)를 통해 접속되며 RAS 신호의 입력에 따라 구동되는 트랜지스터(Q3)와, 상기 RAS 신호를 입력으로 하여 반전된 전압을 출력시키기 위한 반전게이트(G3)와, 상기 반전게이트(G3)의 출력전압 및 전원단자(Vcc)로부터 공급되는 각각의 전압에 따라 상기 노드(N1)의 전위를 결정하기위한 낸드게이트(G1)와, 상기 노드(N3) 및 접지단자(Vss)간에 접속되며 노드(N2)의 전압에 따라 구동되는 트랜지스터(Q2)와, 상기 접지단자(Vss) 및 상기 노드(N2)간에 휴즈(F3)를 통해 접속되며 RAS 신호의 입력에 따라 구동되는 트랜지스터(Q4)와, 상기 RAS 신호 및 접지단자(Vss)로부터 공급되는 전압에 따라 상기 노드(N2)의 전위를 결정하기 위한 노아게이트(G2)와, 상기 노드(N3) 및 블록 선택회로 어드레스 신호 입력단자 간에 접속되는 휴즈(F1)을 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 메모리 블록 선택회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940012271A KR0146630B1 (ko) | 1994-06-01 | 1994-06-01 | 반도체 소자의 메모리 블록 선택회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940012271A KR0146630B1 (ko) | 1994-06-01 | 1994-06-01 | 반도체 소자의 메모리 블록 선택회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002810A KR960002810A (ko) | 1996-01-26 |
| KR0146630B1 true KR0146630B1 (ko) | 1998-08-01 |
Family
ID=19384436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940012271A KR0146630B1 (ko) | 1994-06-01 | 1994-06-01 | 반도체 소자의 메모리 블록 선택회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0146630B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477921B1 (ko) * | 1997-12-30 | 2005-06-10 | 주식회사 하이닉스반도체 | 반도체메모리장치 |
-
1994
- 1994-06-01 KR KR1019940012271A patent/KR0146630B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002810A (ko) | 1996-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4837747A (en) | Redundary circuit with a spare main decoder responsive to an address of a defective cell in a selected cell block | |
| US4970686A (en) | Semiconductor memory cells and semiconductor memory device employing the semiconductor memory cells | |
| US6566937B1 (en) | Fuse circuit | |
| US4587639A (en) | Static semiconductor memory device incorporating redundancy memory cells | |
| US4485459A (en) | Redundant columns for byte wide memories | |
| US5703816A (en) | Failed memory cell repair circuit of semiconductor memory | |
| US6285603B1 (en) | Repair circuit of semiconductor memory device | |
| KR100287541B1 (ko) | 반도체 메모리 장치의 리던던시 디코더 인에이블회로 | |
| KR100402041B1 (ko) | 반도체 기억 장치 | |
| JP2007172720A (ja) | 半導体装置、半導体記憶装置、制御信号生成方法、及び救済方法 | |
| US5612917A (en) | Semiconductor memory device including improved redundancy circuit | |
| US6509598B2 (en) | Semiconductor memory device having a redundant block and reduced power consumption | |
| KR0146630B1 (ko) | 반도체 소자의 메모리 블록 선택회로 | |
| KR100356774B1 (ko) | 반도체 메모리 장치의 결함 어드레스 저장 회로 | |
| KR20030011402A (ko) | 메이크-링크를 구비하는 퓨즈 박스 및 이를 구비하는리던던트 어드레스 디코더 | |
| KR100390146B1 (ko) | 번-인 테스트 기능을 구비한 반도체 메모리 장치 | |
| US6392940B2 (en) | Semiconductor memory circuit | |
| KR100649970B1 (ko) | 리던던시 회로 | |
| KR100671598B1 (ko) | 워드라인 풀업 및 풀다운 회로 | |
| KR100206699B1 (ko) | 개선된 로우 리던던시 효율을 가지는 휘발성 반도체 메모리 장치 | |
| KR100454632B1 (ko) | 반도체소자의워드라인리페어장치 | |
| KR20020062438A (ko) | 마스터 퓨즈 회로를 구비한 반도체 메모리 장치 | |
| KR100345369B1 (ko) | 퓨즈 회로 | |
| KR20020002913A (ko) | 반도체 메모리 소자의 리던던시 장치 | |
| KR100487491B1 (ko) | 반도체메모리장치의리던던시선택회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060502 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |