Nothing Special   »   [go: up one dir, main page]

JPWO2018021322A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2018021322A1
JPWO2018021322A1 JP2018529918A JP2018529918A JPWO2018021322A1 JP WO2018021322 A1 JPWO2018021322 A1 JP WO2018021322A1 JP 2018529918 A JP2018529918 A JP 2018529918A JP 2018529918 A JP2018529918 A JP 2018529918A JP WO2018021322 A1 JPWO2018021322 A1 JP WO2018021322A1
Authority
JP
Japan
Prior art keywords
electrode plate
metal
metal member
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018529918A
Other languages
English (en)
Other versions
JP6602480B2 (ja
Inventor
藤野　純司
純司 藤野
井本　裕児
裕児 井本
翔平 小川
翔平 小川
三紀夫 石原
三紀夫 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018021322A1 publication Critical patent/JPWO2018021322A1/ja
Application granted granted Critical
Publication of JP6602480B2 publication Critical patent/JP6602480B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/352—Mechanical processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37025—Plural core members
    • H01L2224/37026—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

表面電極を有する半導体素子（２１、２２）と、平面視で半導体素子（２１、２２）の表面電極より面積が大きく、アルミニウムまたはアルミニウム合金からなる電極板（６３）と、半導体素子（２１、２２）の表面電極にはんだ（３１、３２）で接合された接合面を有し、平面視で半導体素子（２１、２２）の表面電極より面積が小さく、電極板（６３）とは異なる金属からなり、電極板（６３）に固着され、半導体素子（２１、２２）の表面電極と電極板（６３）とを電気的に接続した金属部材（６１、６２）と、を備える。

Description

本発明は、半導体素子を備えた半導体装置に関する。
半導体装置は、高電圧・大電流の用途に適した電力用の半導体素子をケース内に設け、基板に形成された回路パターンやリードフレームなどの配線部材を介して半導体素子の電極と電気的に接続された主端子をケースの外側に設けてパッケージ化したものである。半導体装置の主端子には外部の電気回路が接続され、半導体装置は、外部の電気回路に流れる電流を制御することで搭載された機器の動作を制御する。半導体装置は、機器内への搭載が容易であるため、産業機器から家電機器まで幅広い分野で利用されている。
半導体装置に用いられる半導体素子は、表面電極と裏面電極とを有しており、表面電極と裏面電極との間に高電圧が印加され大電流が流れる縦型構造となっている。半導体装置では、熱伝導率が大きいセラミック材料からなる絶縁基板に半導体素子の裏面電極を接合して、半導体素子の発熱を効率的に排熱している。また、リードフレームなどの電極板を、半導体素子の表面電極に直接はんだで接合することで、半導体素子の表面電極に接続される配線部の電気抵抗を小さくしている。電極板は、半導体素子の表面電極より面積が大きく、半導体装置内で１つあるいは複数の半導体素子の表面電極に接合される。電極板は、銅やアルミニウムなどの導電率が大きい金属で形成され、電極板がアルミニウムで形成される場合には、はんだが濡れるように電極板の表面に銅めっきなどのメタライズ処理が施される。
従来の半導体装置は、電極板に、電極板の表面から突出したハーフカット部と、ハーフカット部からさらに突出したエンボス加工部とが形成され、ハーフカット部の突出した側と半導体素子の表面電極とがはんだで接合されていた。エンボス加工部が半導体素子の表面電極に当接されてはんだ接合されることで、半導体素子の表面電極と電極板のハーフカット部との間にエンボス加工部の高さと同じ厚さのはんだ量が確保されていた（例えば、特許文献１参照）
特開２０１２−７４５４３号公報
しかしながら、特許文献１に記された従来の半導体装置にあっては、電極板の面積が半導体素子の表面電極より大きいため、はんだ接合時の加熱により電極板の反りや熱変形が生じ、電極板と半導体素子の表面電極との間の距離が大きくなる場合があり、電極板にはんだが濡れ広がって吸い取られてしまうため、電極板と半導体素子の表面電極との間のはんだ接合部のはんだ量が不足するという問題点があった。
本発明は、上述のような問題を解決するためになされたもので、はんだ接合を用いて半導体素子の表面電極に電極板を電気的に接続しても、電極板にはんだが吸い取られるのを防止することができる半導体装置を提供することを目的とする。
本発明に係る半導体装置は、表面電極を有する半導体素子と、平面視で半導体素子の表面電極より面積が大きく、アルミニウムまたはアルミニウム合金からなる電極板と、半導体素子の表面電極にはんだで接合された接合面を有し、平面視で半導体素子の表面電極より面積が小さく、電極板とは異なる金属からなり、電極板に固着され、半導体素子の表面電極と電極板とを電気的に接続した金属部材と、を備える。
本発明に係る半導体装置によれば、アルミニウムまたはアルミニウム合金からなる電極板と金属部材とを固着させて半導体素子の表面電極と金属部材とをはんだで接合するので、電極板にはんだが濡れないため、電極板にはんだが吸い取られるのを防止することができる。
本発明の実施の形態１における半導体装置を示す平面図である。 本発明の実施の形態１における半導体装置を示す断面図である。 本発明の実施の形態１における半導体装置の製造方法を示す断面図である。 本発明の実施の形態１における半導体装置の第１のリードフレームの製造方法を示す部分断面図である。 本発明の実施の形態１における半導体装置の第１のリードフレームの他の製造方法を示す部分断面図である。 本発明の実施の形態１における半導体装置の第１のリードフレームのさらに他の製造方法を示す部分断面図である。 本発明の実施の形態２における半導体装置を示す断面図である。 本発明の実施の形態３における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の構成を示す部分断面図である。 本発明の実施の形態３における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の他の構成を示す部分断面図である。 本発明の実施の形態３における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の他の構成を示す部分断面図である。 本発明の実施の形態４における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の構成を示す部分断面図である。 本発明の実施の形態４における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の他の構成を示す部分断面図である。 本発明の実施の形態５における半導体装置を示す平面図である。 本発明の実施の形態５における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の構成を示す部分断面図である。 本発明の実施の形態５における他の構成半導体装置を示す平面図である。 本発明の実施の形態６における本導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の構成を示す部分断面図である。 本発明の実施の形態７における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の構成を示す部分断面図である。 本発明の実施の形態７における半導体装置の金属管からなる金属部材の構成を示す斜視図である。 図２に対応する図であって、金属部材が積層された複数の金属層で構成された半導体装置を示す断面図である。 図８に対応する図であって、金属部材が積層された複数の金属層で構成された第１のリードフレームと半導体素子の表面電極とのはんだ接合部の構成を示す部分断面図である。 図１０に対応する図であって、金属部材が積層された複数の金属層で構成された第１のリードフレームと半導体素子の表面電極とのはんだ接合部の他の構成を示す部分断面図である。 図１４に対応する図であって、金属部材が積層された複数の金属層で構成された第１のリードフレームと半導体素子の表面電極とのはんだ接合部の構成を示す部分断面図である。
実施の形態１．
まず、本発明の実施の形態１における半導体装置の構成を説明する。図１は、本発明の実施の形態１における半導体装置を示す平面図である。また、図２は、本発明の実施の形態１における半導体装置を示す断面図である。なお、図１において、封止樹脂部７０は省略して示している。
図１および図２において、半導体装置１００は、絶縁基板１０と、絶縁基板１０に設けられた導体層１１に裏面電極が接合された半導体素子２１、２２と、半導体素子２１、２２の表面電極に電気的に接続され主回路電流が流れる第１のリードフレーム６０と、半導体素子２１、２２に電気的に接続され半導体素子２１、２２を制御するための制御信号が入力される第２のリードフレーム６７と、半導体素子２１、２２および半導体素子２１、２２の周辺部材を覆う封止樹脂部７０と、これらの構成部材を収容するケース５０とを備えている。第１のリードフレーム６０は、平面視で半導体素子２１、２２の表面電極より面積が大きく、アルミニウムまたはアルミニウム合金からなる電極板６３と、平面視で半導体素子２１、２２の表面電極より面積が小さく、電極板６３に固着され、半導体素子２１、２２の表面電極にはんだで接合された金属部材６１、６２とを備えている。ここで、主回路電流とは半導体装置１００を用いて構成される電気回路に流れる電流であり、半導体装置１００は、表面電極と裏面電極との間に流れる主回路電流の導通および遮断を制御するために用いられる。
絶縁基板１０は、窒化アルミニウム（ＡｌＮ）など熱伝導率が大きいセラミック基板などの絶縁物基板で構成されており、例えば、外形寸法が４０ｍｍ×２５ｍｍで、厚さが０．６ｍｍである。絶縁基板１０の表面には銅（Ｃｕ）あるいは銅合金などの導電率が大きい金属で形成された導体層１１が設けられ、絶縁基板１０の裏面には銅あるいは銅合金などの熱伝導率が大きい金属で形成された導体層１３が設けられている。表面側の導体層１１および裏面側の導体層１３は異なる材料で形成されてもよいが、同じ材料で形成される方が製造コストを低減する上でも好ましい。導体層１１および導体層１３は、例えば、厚さ０．４ｍｍの銅で形成されている。
絶縁基板１０は、絶縁性が得られ、銅のようにはんだが濡れる導体層が形成できる基板であれば窒化アルミニウム基板に限るものではなく、例えば、アルミナ（Ａｌ２Ｏ３）や炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ３Ｎ４）などのセラミック基板であってもよく、ガラスエポキシ基板や金属ベース基板などセラミック以外の基板であってもよい。
導体層１１には、半導体素子２１、２２に主回路電流を流すための回路パターンが形成されており、半導体素子２１、２２がはんだやダイボンドなどの接合材により接合されるため、導体層１１は導電率が大きい金属が好ましい。また、導体層１３は半導体素子２１、２２で発生した熱を半導体装置１００の外部に排熱するヒートシンク（図示せず）にはんだなどの接合材により接合されるため、熱伝導率が大きい金属が好ましい。このため導体層１１および導体層１３は、銅や銅合金が好ましいが、はんだが濡れないアルミニウムやアルミニウム合金などの導電率および熱伝導率が大きい金属材料の表面に、錫（Ｓｎ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）などをメタライズ処理で形成し、はんだが濡れるようにした金属材料であってもよい。
半導体素子２１および半導体素子２２は、ダイオード、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ―Ｏｘｉｄｅ―Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ―Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの電力用の半導体スイッチング素子や制御用のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）である。本発明では、半導体素子２１がダイオードであり、半導体素子２２がＩＧＢＴである場合について説明する。半導体素子２１、２２は、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの半導体材料で形成されている。半導体素子２１、２２は、例えば、外形寸法が１５ｍｍ×１５ｍｍで、厚さが０．３ｍｍである。
図１および図２に示すように、本発明では、半導体装置１００がダイオードである半導体素子２１とＩＧＢＴである半導体素子２２とを一対備えた１ｉｎ１構成の半導体装置について説明するが、ダイオードとＩＧＢＴとを二対備えた２ｉｎ１構成の半導体装置や、六対備えた６ｉｎ１構成の半導体装置であってもよい。また、ＩＧＢＴに代えてＭＯＳＦＥＴなど他の半導体スイッチング素子を備えた構成の半導体装置であってもよい。
ダイオードである半導体素子２１およびＩＧＢＴである半導体素子２２は、絶縁基板１０に導体層１１を介して接合された裏面電極と、裏面電極の反対側の面に設けられた表面電極とを備えている。表面電極には第１のリードフレーム６０が接続される。半導体素子２１、２２の表面電極と裏面電極との間には主回路電流が流れ、半導体素子２１、２２は、半導体素子２１、２２に設けられた制御電極に入力される制御信号に基づいて、主回路電流の導通と遮断とを制御する。
ダイオードである半導体素子２１は、裏面電極としてのカソード電極を裏面側に有しており、表面電極としてのアノード電極を表面側に有している。また、ＩＧＢＴである半導体素子２２は、裏面電極としてのコレクタ電極を裏面側に有しており、表面電極としてのエミッタ電極と、制御電極としてのゲート電極を表面側に有している。制御電極であるゲート電極は、ワイヤ４０により第２のリードフレーム６７に電気的に接続されている。制御電極は、半導体素子２２のゲート電極に限らず、半導体装置１００内に設けられた温度センサなどの電極も制御電極と呼ぶ。なお、図１では、半導体素子２１の表面電極３３および半導体素子２２の表面電極３４を示したが、図２では省略している。
半導体素子２１および半導体素子２２の裏面電極は、絶縁基板１０に設けられた導体層１１にはんだなどの接合材（図示せず）で接合されている。すなわち、半導体素子２１、２２は、導体層１１を介して裏面電極が絶縁基板１０に接合されている。導体層１１には、アルミニウムやアルミニウム合金などの導電率が大きい金属で形成された端子板６６が超音波接合などの方法で接合されている。端子板６６には、主端子６５が設けられておりケース５０に固定されている。これにより、半導体素子２１、２２の裏面電極と主端子６５とが電気的に接続されている。主端子６５には、外部の配線部材をネジ止めできるようにネジ穴が設けられている。主端子６５は、例えば、幅１０ｍｍ、厚さ０．６ｍｍの大きさで形成されており、必要に応じて銅めっきやニッケルめっきが施されていてもよい。
第１のリードフレーム６０は、はんだが濡れないアルミニウムまたはアルミニウム合金で形成された電極板６３に、銅や銅合金などのはんだが濡れる金属材料で形成された金属部材６１、６２が固着されて構成されている。電極板６３は、平面視で半導体素子２１、２２の表面電極より面積が大きく、金属部材６１、６２より面積が大きい。また、金属部材６１、６２は、平面視で半導体素子２１、２２の表面電極より面積が小さく、電極板６３より面積が小さい。金属部材６１、６２は、全体が銅や銅合金で構成されていてもよく、銅や銅合金で形成された金属部材６１、６２に銀めっきやニッケルめっきなどのはんだが濡れる金属材料によるメタライズ処理を施していてもよい。なお、金属部材６１、６２は、銅や銅合金以外に、ニッケル、銀、金などのはんだが濡れる金属で形成してもよいが、銅や銅合金が電気伝導およびコストに優れているため好ましい。
また、金属部材６１、６２は、銅や銅合金の他に、熱膨張率が小さい銅タングステン（Ｃｕ−Ｗ）焼成材や銅／インバー／銅（ＣＩＣ）クラッド材などの複数の金属層を積層して形成されていてもよく、半導体素子２１、２２の表面電極にはんだで接合される部分が銅または銅合金で構成されていればよい。すなわち、金属部材６１、６２は、銅または銅合金からなる第１の金属層のみで構成されていてもよく、第１の金属層と第１の金属層とは異なる金属からなる第２の金属層とを含む複数の金属層を積層して構成され、半導体素子２１、２２の表面電極３３、３４にはんだで接合される接合面が第１の金属層に設けられていればよい。
なお、本発明でいうアルミニウムとは、純度９９．００％以上のアルミニウムをいい、具体的には、ＪＩＳ規格における１０００系アルミニウムをいう。また、アルミニウム合金とはアルミニウムを主成分とする合金であり、具体的には、ＪＩＳ規格における２０００系〜８０００系のアルミニウム合金をいう。また、銅とはＪＩＳ規格における１０００系の銅をいい、銅合金とはＪＩＳ規格で２０００系〜７０００系の銅合金をいう。
電極板６３と金属部材６１、６２とは、はんだなどの接合材を介さずに接合されており、電極板６３と金属部材６１、６２とは接触して電気的に接続されている。電極板６３に金属部材６１、６２を固着させる方法についての詳細は後述するが、例えば、図１および図２に示すように、電極板６３に設けられた開口部に金属部材６１、６２を挿入して密着させることで、電極板６３と金属部材６１、６２とを固着している。
電極板６３は、例えば、厚さ０．６ｍｍのアルミニウムまたはアルミニウム合金で形成されており、電極板６３の表面も電極板６３の内部と同じアルミニウムまたはアルミニウム合金で構成されている。すなわち、電極板６３は、全体がアルミニウムまたはアルミニウム合金で形成されており、電極板６３の表面には強力な自然酸化膜が存在するため、はんだが濡れないようになっている。電極板６３は、複数の半導体素子の表面電極を電気的に接続したり、半導体装置の外部の電気回路と電気的に接続したりするため、電極板６３は、平面視で半導体素子の表面電極より面積が大きくなっている。金属部材６１、６２は、例えば、外形寸法が８ｍｍ×８ｍｍで、厚さが１ｍｍで形成された銅や銅合金で構成されている。金属部材６１、６２は、例えば、焼嵌め、熱かしめ、プレス加工によって電極板６３に固着してよく、あるいは超音波接合や熱圧着によって金属部材６１、６２と電極板６３とを固着してもよい。
図２に示すように、第１のリードフレーム６０の金属部材６１、６２の厚さは電極板６３の厚さより大きいので、金属部材６１および金属部材６２の一部が電極板６３から突出している。このように金属部材６１、６２は、金属部材６１、６２の一部が電極板６３の表面から突出した凸部を構成するように突出部を有しており、金属部材６１、６２と電極板６３とが固着されて第１のリードフレーム６０が構成されている。なお、金属部材６１、６２は必ずしも電極板６３の表面から突出した突出部を有する必要はなく、電極板６３の表面に対して、金属部材６１、６２の半導体素子２１、２２との接合面が同一面あるいは凹部を構成してもよい。ただし、金属部材６１、６２が電極板６３の表面から突出した突出部を有する方が、金属部材６１、６２の突出部と半導体素子２１、２２とのはんだ接合の接合強度を高め、接合信頼性を高めることができるので好ましい。
図２に示すように、第１のリードフレーム６０の金属部材６１と半導体素子２１の表面電極とは、はんだ３１により接合されており、第１のリードフレーム６０の金属部材６２と半導体素子２２の表面電極とは、はんだ３２により接合されている。はんだ３１およびはんだ３２は、錫（Ｓｎ）と銀（Ａｇ）とを主成分とするＳｎ／Ａｇ系、錫と銅とを主成分とするＳｎ／Ｃｕ系、錫とビスマス（Ｂｉ）とを主成分とするＳｎ／Ｂｉ系など銅に対して濡れ性が優れたはんだ材料で形成されている。なお、はんだ３１、３２の材料に鉛（Ｐｂ）を含んでいても本発明の効果が得られるが、鉛を含むはんだは環境負荷が高いため好ましくない。
第１のリードフレーム６０の電極板６３は、アルミニウムまたはアルミニウム合金で形成されているため、はんだ接合時に、はんだ３１、３２が電極板６３に濡れ広がって電極板６３に吸い取られることがない。この結果、金属部材６１、６２と半導体素子２１、２２との接合に用いられるはんだの量が不足することがなく、十分な量のはんだ３１、３２により、金属部材６１、６２と半導体素子２１、２２とが接合される。
半導体素子２１、２２の表面電極は、例えば、１２ｍｍ×１２ｍｍの大きさであり、金属部材６１、６２の半導体素子２１、２２の表面電極３３、３４との接合面の大きさは、例えば、８ｍｍ×８ｍｍである。すなわち、図１に示すように、平面視で、金属部材６１、６２は全体が半導体素子２１、２２の表面電極３３、３４の外周より内側に位置しており、平面視で、金属部材６１、６２は半導体素子２１、２２の表面電極３３、３４より面積が小さくなっている。そして、金属部材６１、６２は、平面視で電極板６３の面積より小さくなっている。
従って、金属部材６１、６２のはんだ接合面が半導体素子２１、２２の表面電極３３、３４の外周より内側に位置しており、半導体素子２１、２２の表面電極３３、３４より面積が小さいので、はんだ３１、３２は半導体素子２１、２２の表面電極３３、３４側に広く裾野が広がったようなフィレット形状となる。そして、金属部材６１、６２は電極板６３の表面から突出した突出部において、半導体素子２１、２２の表面電極に対向した突出部の底面、および底面と電極板との間に設けられた突出部の側面で、半導体素子２１、２２にはんだ接合されているので、金属部材６１、６２とはんだ３１、３２との接合面積が増加している。このため、第１のリードフレーム６０を半導体素子２１、２２にはんだ３１、３２ではんだ接合した後の検査におけるはんだ接合部の視認性に優れ、また、はんだ３１、３２による接合応力が分散されるためはんだ接合部の信頼性を高めることができる。
半導体素子２１、２２の裏面電極と絶縁基板１０の導体層１１との接合には、はんだの代わりに、銀（Ａｇ）フィラーをエポキシ樹脂に分散させた導電性接着剤や、ＡｇやＣｕなどの金属ナノ粒子を低温で焼成させて接合する金属ナノ粒子接合材を用いてもよい。また、半導体素子２１の表面電極３３と金属部材６１の接合、あるいは半導体素子２２の表面電極３４と金属部材６２との接合のいずれか一方に、導電性接着剤や金属ナノ粒子接合材を用いてもよい。アルミニウムやアルミニウム合金で形成された電極板６３は、表面に自然酸化膜を有しているので、導電性接着剤や金属ナノ粒子接合材で接合すると良好な導電性が得られないが、金属部材６１、６２は銅や銅合金からなり、自然酸化膜はポーラスで比較的破壊されやすく、新生面が形成されやすいため、導電性接着剤や金属ナノ粒子接合材を用いて接合しても、接合部の電気抵抗を小さくすることができる。
第１のリードフレーム６０は、金属部材６１、６２が設けられた側とは反対側の端部に主端子６４が設けられており、主端子６４はケース５０に固定されている。主端子６４には、主端子６５と同様に、外部の配線部材をネジ止めできるようにネジ穴が設けられている。また、主端子６４は、例えば、幅１０ｍｍ、厚さ０．６ｍｍの大きさで形成されており、必要に応じて銅めっきやニッケルめっきが施されていてもよい。以上の構成により、主端子６５と主端子６４とが、導体層１１、半導体素子２１、２２、第１のリードフレーム６０を介して電気的に接続され、主端子６５と主端子６４との間に主回路電流を流すことができるようになる。
第２のリードフレーム６７は、銅や銅合金あるいはアルミニウムやアルミニウム合金で形成され、ケース５０に固定されている。第２のリードフレーム６７の一端は半導体装置１００の外部に露出しており、制御信号を入力するための制御端子となっている。第２のリードフレーム６７をアルミニウムやアルミニウム合金で形成した場合には、半導体装置１００の外部に露出した制御端子の部分に銅めっきやニッケルめっきを施してはんだの濡れ性を良くしてもよい。
第２のリードフレーム６７の他端は、半導体素子２２の表面側に設けられた制御電極２３に、ワイヤ４０によって電気的に接続されている。ワイヤ４０は、例えば、直径が０．１５ｍｍのアルミニウムワイヤ、アルミニウム被覆された銅ワイヤ、あるいは金ワイヤなどであってよく、ワイヤボンディングにより第２のリードフレーム６７および制御電極２３に超音波接合されている。第２のリードフレームと制御電極２３とは、ワイヤボンディングに限らず、リボンボンドや金属板を超音波接合したバスバーによって電気的に接続してもよい。
ケース５０は、ＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ：ポリフェニレンサルファイド）樹脂やＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ：液晶ポリマー）樹脂などにより枠状に形成されている。例えば、外形寸法は４８ｍｍ×２８ｍｍで、高さは１２ｍｍである。ケース５０の底部には、絶縁基板１０が設けられ、導体層１３を半導体装置１００の外部に露出させている。絶縁基板１０は、絶縁基板１０の周囲に設けられた接着材８０によりケース５０に接着固定されている。
封止樹脂部７０は、ポッティング樹脂により形成されており、導体層１１、半導体素子２１、２２、第１のリードフレーム６０、第２のリードフレーム６７、ワイヤ４０、およびはんだ３１、３２を覆って絶縁封止している。なお、封止樹脂部７０を形成する封止樹脂は、絶縁性が確保され、流し込んで常温で硬化させることができるものであれば、ポッティング樹脂に限らず、液状ゲル等であってもよい。以上のように半導体装置１００は構成される。
次に、半導体装置１００の製造方法について説明する。
図３は、本発明の実施の形態１における半導体装置の製造方法を示す断面図である。図３（ａ）は、絶縁基板１０に半導体素子２１、２２を接合するまでの工程を示す図であり、図３（ｂ）は、半導体素子２１、２２の表面電極と第１のリードフレーム６０の金属部材６１、６２との間に板はんだ３１ａ、３２ａを載置するまでの工程を示す図である。また、図３（ｃ）は、半導体素子２１、２２の表面電極と第１のリードフレーム６０の金属部材６１、６２とをはんだ接合して、半導体素子２２の制御電極と第２のリードフレーム６７とを電気的に接続するまでの工程を示す図であり、図３（ｄ）は、封止樹脂部７０を形成して半導体装置１００を完成させるまでの工程を示す図である。
まず、図３（ａ）に示すように、表面側に導体層１１が、裏面側に導体層１３が接合された絶縁基板１０の導体層１１に、半導体素子２１および半導体素子２２の裏面電極を接合する。半導体素子２１、２２の裏面電極と導体層１１との接合は、はんだにより接合してもよく、金属ナノ粒子接合材で接合してもよい。ただし、はんだで接合する場合には、図３（ｃ）に示す半導体素子２１、２２の表面電極と第１のリードフレーム６０とをはんだ接合する工程時の加熱で、はんだが再溶融しないように、半導体素子２１、２２の表面電極と第１のリードフレーム６０との接合に用いられるはんだ３１、３２より融点が高いはんだを用いる方が好ましい。
次に、図３（ｂ）に示すように、枠状のケース５０の底部に半導体素子２１、２２を接合した絶縁基板１０を配置し、絶縁基板１０の周囲とケース５０との間にシリコーン製の接着材８０を埋めて接着固定する。接着材８０が、絶縁基板１０とケース５０との間の隙間を埋めることで、図３（ｄ）に示す封止樹脂部７０を形成する工程でケース５０内に充填されるポッティング材が漏れるのを防止することができる。
ケース５０には、予めインサート成形により、電極板６３と金属部材６１、６２とで構成された第１のリードフレーム６０、端子板６６、第２のリードフレーム６７が設けられており、ケース５０の上部に、第１のリードフレーム６０の端部に設けられた主端子６４と、端子板６６の端部に設けられた主端子６５とが固定されている。なお、電極板６３に金属部材６１、６２を固着させる方法については後述する。
ケース５０の所定位置に絶縁基板１０を挿入した際に、第１のリードフレーム６０は、金属部材６１、６２の接合面が絶縁基板１０に接合された半導体素子２１、２２の表面電極に対向するようにケース５０に固定されており、第２のリードフレーム６７は、絶縁基板１０に接合された半導体素子２２の制御電極に対応する位置にワイヤボンディング部が位置するようにケース５０に固定されている。
絶縁基板１０に接合された半導体素子２１、２２の表面電極と第１のリードフレーム６０の金属部材６１、６２との間には、板はんだ３１ａ、３２ａが配置され、絶縁基板１０の周囲が接着材８０によりケース５０に接着固定される。
次に、図３（ｃ）に示すように、半導体素子２１、２２の表面電極と第１のリードフレーム６０の金属部材６１、６２との間に配置した板はんだ３１ａ、３２ａを溶融、凝固させ、はんだ３１、３２によりはんだ接合する。また、半導体素子２２の制御電極と第２のリードフレーム６７とをワイヤ４０により電気的に接続し、端子板６６と絶縁基板１０に設けた導体層１１とを接合する。
半導体素子２１、２２の表面電極と第１のリードフレーム６０の金属部材６１、６２との間に配置した板はんだ３１ａ、３２ａは、リフロー炉やホットプレートにより加熱されて溶融する。板はんだ３１ａ、３２ａには、絶縁基板１０の導体層１１に半導体素子２１、２２を接合した接合材の融点より低い温度で溶融するはんだを用い、導体層１１と半導体素子２１、２２の裏面電極との間の接合材が再溶融しない温度で加熱する。
溶融したはんだ３１、３２は、半導体素子２１、２２の表面電極に濡れるとともに、第１のリードフレーム６０の金属部材６１、６２に濡れる。金属部材６１、６２は、平面視で半導体素子２１、２２の表面電極の外周より内側に位置し、平面視で半導体素子２１、２２の表面電極より面積が小さいので、図３（ｃ）に示すように、半導体素子２１、２２の表面電極に対して接触角が小さく裾野が広がった形状を呈し、第１のリードフレーム６０の金属部材６１、６２の突出部の底面だけでなく側面にも濡れ広がった形状を呈するフィレットが形成される。
そして、第１のリードフレーム６０の電極板６３がアルミニウムまたはアルミニウム合金で形成されているので、溶融したはんだ３１、３２は電極板６３には濡れることができず、溶融したはんだ３１、３２が電極板６３に濡れ広がっていくことはない。このため、電極板６３にはんだ３１、３２が吸い取られることがなく、半導体素子２１、２２と第１のリードフレーム６０の金属部材６１、６２との間には所定量のはんだ３１、３２が保持され、はんだ接合のためのはんだの量が不足することがない。また、金属部材６１、６２は、平面視で半導体素子２１、２２の表面電極より面積が小さいので、金属部材６１、６２の表面に必要以上にはんだが濡れ広がることも無く、はんだ接合のためのはんだの量が不足することがない。
その後、溶融したはんだ３１、３２は冷却されて、凝固したはんだ３１、３２になり、半導体素子２１、２２の表面電極と金属部材６１、６２とがはんだ接合される。はんだ３１、３２は半導体素子２１、２２と金属部材６１、６２との間にのみ設けられており、平面視で半導体素子２１、２２の表面電極より面積が大きい電極板６３には広がっていないので、半導体素子２１、２２の表面電極と金属部材６１、６２との間に十分な量のはんだが存在し、強固で信頼性の高いはんだ接合が行われる。
なお、金属部材６１、６２の接合面を構成する半導体素子２１、２２の表面電極と対向する面は平面であってよいが、突起が形成された面、尖った形状を呈する面、あるいは半導体素子２１、２２の表面電極側に凸の形状を呈する曲面であってもよい。
そして、半導体素子２２の制御電極と第２のリードフレーム６７とを、ワイヤボンディングによる超音波接合で接合する。すなわち、ワイヤ４０で半導体素子２２の制御電極と第２のリードフレーム６７とを電気的に接続する。また、端子板６６と絶縁基板１０に設けられた導体層１１とを超音波接合により接合する。これらの超音波接合による接合は、半導体素子２１、２２の表面電極と第１のリードフレーム６０の金属部材６１、６２とのはんだ接合の前に行ってもよく、後に行ってもよい。以上のはんだ接合および超音波接合により、半導体装置１００の主端子６４と主端子６５との間に半導体素子２１、２２が電気的に接続される。
次に、図３（ｄ）に示すように、ケース５０内にポッティング樹脂で封止樹脂部７０を形成し、ケース５０を絶縁封止する。６０℃に加熱したポッティング樹脂をケース５０内に流し込み、真空脱泡して、１００℃で１．５時間加熱後、１４０℃で１．５時間加熱を行い、ポッティング樹脂を硬化させて封止樹脂部７０を形成する。以上の工程により半導体装置１００が完成する。
次に、第１のリードフレームの製造方法について説明する。
図４は、本発明の実施の形態１における半導体装置の第１のリードフレームの製造方法を示す部分断面図である。図４は、第１のリードフレーム６０の金属部材６２とその周辺の電極板６３とを示しており、焼嵌めにより金属部材６２と電極板６３とを固着させる方法を示したものである。図４（ａ）は、電極板６３を加熱して、電極板６３に形成した開口部の面積を拡大させた状態を示す図であり、図４（ｂ）は、電極板６３を冷却して、電極板６３に形成された開口部が縮小し、金属部材６２と電極板６３とが焼嵌めにより固着された状態を示す図である。図４では、金属部材６１を省略して示しているが、金属部材６１についても、金属部材６２と同一の方法により電極板６３に固着される。
まず、アルミニウムまたはアルミニウム合金からなる電極板６３にプレス加工などで、開口部を形成する。また、銅や銅合金などはんだが濡れる金属材料からなる金属部材６２をプレス加工などで形成する。上述のように金属部材６２を、例えば、外形寸法が８ｍｍ×８ｍｍ、厚さが１ｍｍで形成する場合には、電極板６３に形成する開口部は、８ｍｍ×８ｍｍよりも少し小さい大きさとし、例えば、７．９９ｍｍ×７．９９ｍｍとする。
次に、図４（ａ）に示すように電極板６３を加熱し、電極板６３に形成した開口部を熱膨張により拡大させる。例えば、電極板６３をアルミニウムで形成し、金属部材６２を銅で形成した場合、アルミニウムの線熱膨張率は２３ｐｐｍ／Ｋ、銅の線熱膨張率は１６ｐｐｍ／Ｋである。金属部材６２の温度を常温（例えば２５℃）とし、電極板６３の温度を金属部材６２の温度より例えば３２５Ｋ高い温度（例えば３５０℃）に加熱すると、電極板６３の開口部の大きさは約０．７５％大きくなるので、約８．０５ｍｍ×約８．０５ｍｍになり、金属部材６２の外形寸法８ｍｍ×８ｍｍより大きくなる。従って、図４（ａ）に示すように、電極板６３の開口部に金属部材６２を嵌め込むことができる。
次に、図４（ｂ）に示すように、電極板６３の開口部に金属部材６２を嵌め込んだ状態で、電極板６３を冷却し、電極板６３と金属部材６２とを同じ温度にする。電極板６３が冷却されると電極板６３に形成された開口部が小さくなるので、電極板６３と金属部材６２とが密着し、金属部材６２が電極板６３の開口部に挿入された状態で固着される。すなわち、金属部材６２に電極板６３が固着される。電極板６３の開口部は、金属部材６２の外形寸法より小さく形成されているが、電極板６３が冷却されると、電極板６３の開口部と金属部材６２とが変形して両者が密着した状態となって第１のリードフレーム６０が形成される。また、簡易な加工によって、銅に比較して軽量なアルミニウムを電極板として用いることが可能となる。
このように形成された第１のリードフレーム６０は、銅で形成された金属部材６２とアルミニウムで形成された電極板６３とで、線熱膨張率に差があるため、半導体装置１００に流れる主回路電流によるジュール熱や半導体素子２１、２２の発熱により第１のリードフレームの温度が上昇した場合に、電極板６３の開口部の大きさが金属部材６２の外形寸法より大きくなる場合がある。上記の例の場合では、第１のリードフレーム６０の温度が常温（例えば２５℃）より１８０Ｋ温度上昇すると（例えば、２０５℃になると）、電極板６３の開口部と金属部材６２の外形寸法が同じ大きさになり、電極板６３と金属部材６２との密着性が低下し始める。しかし、第１のリードフレーム６０の温度が２００℃以下であれば、電極板６３と金属部材６２とは密着しているため電気抵抗が小さい良好な電気伝導が得られる。なお、第１のリードフレームの温度が２００℃以上になる場合には、電極板６３に形成される開口部の大きさをさらに小さくすればよい。以上のように、第１のリードフレーム６０を焼嵌めにより製造することができる。
このように製造された第１のリードフレーム６０は、金属部材６１、６２と電極板６３とが接合材を介さずに互いに接触して固着されて構成されているので、電気伝導および熱伝導に優れ、また接合材の腐食や剥離などが生じないので高い信頼性が得られる。
次に、第１のリードフレームを製造する他の製造方法について説明する。図５は、本発明の実施の形態１における半導体装置の第１のリードフレームの他の製造方法を示す部分断面図である。図５は、図４と同様、第１のリードフレーム６０の金属部材６２とその周辺の電極板６３とを示しており、金属部材６２をプレス加工して、金属部材６２と電極板６３とを固着させる方法を示したものである。図５（ａ）は、電極板６３に形成した開口部に、開口部より少し小さく形成した金属部材６２ａを嵌め込んだ状態を示す図であり、図５（ｂ）は、金属部材６２ａをプレス加工して外形寸法を大きくして、金属部材６２と電極板６３とが固着された状態を示す図である。図５では、図４と同様、金属部材６１を省略して示しているが、金属部材６１についても、金属部材６２と同一の方法により電極板６３に固着される。
まず、図５（ａ）に示すように、電極板６３に開口部を形成し、電極板６３の開口部より外形寸法が小さい、金属部材６２ａをプレス加工などにより形成する。例えば、電極板６３の開口部の大きさを８ｍｍ×８ｍｍとした場合には、金属部材６２ａの外形寸法を７．９ｍｍ×７．９ｍｍ、厚さを１ｍｍで形成してもよい。そして、電極板６３の開口部に金属部材６２ａを嵌め込む。
次に、図５（ｂ）に示すように、プレス加工により金属部材６２ａの厚さ方向に圧力を加えて金属部材６２ａを押し潰す。その結果、金属部材６２ａを押し潰して形成した金属部材６２は、厚さ方向に垂直な外形寸法が大きくなり、電極板６３の開口部に金属部材６２が挿入された状態で固着されて、第１のリードフレーム６０が完成する。金属部材６２と電極板６３とは密着しているため、電気抵抗が小さい良好な電気伝導が得られる。以上のように、第１のリードフレーム６０をプレス加工により製造することができる。
このように製造された第１のリードフレーム６０は、焼嵌めにより製造した場合と同様に、金属部材６１、６２と電極板６３とが接合材を介さずに互いに接触して固着されて構成されているので、電気伝導および熱伝導に優れ、また接合材の腐食や剥離などが生じないので高い信頼性が得られる。
図６は、本発明の実施の形態１における半導体装置の第１のリードフレームのさらに他の製造方法を示す部分断面図である。図６は、図４と同様、第１のリードフレーム６０の金属部材６２とその周辺の電極板６３とを示しており、レーザ溶接により金属部材６２と電極板６３とを接合する方法を示したものである。図６（ａ）は、電極板６３に形成した開口部に、開口部より少し小さく形成した金属部材６２を嵌め込んだ状態を示す図であり、図６（ｂ）は、レーザ溶接により金属部材６２と電極板６３とが固着された状態を示す図である。図６では、図４と同様、金属部材６１を省略して示しているが、金属部材６１についても、金属部材６２と同一の方法により電極板６３に固着される。
まず、図６（ａ）に示すように、電極板６３に開口部を形成し、電極板６３に形成した開口部より外形寸法が小さい金属部材６２を形成する。例えば、電極板６３の開口部の大きさを８ｍｍ×８ｍｍとした場合には、金属部材６２ａの外形寸法を７．９ｍｍ×７．９ｍｍ、厚さを１ｍｍで形成してもよい。そして、電極板６３の開口部に金属部材６２を嵌め込む。
次に、図６（ｂ）に示すように、電極板６３と金属部材６２との接合部にレーザを照射し、レーザ溶接する。この結果、電極板６３と金属部材６２との接合部に銅とアルミニウムとの合金から成る溶接痕６２ｂが形成され、金属部材６２と電極板６３とが固着され、第１のリードフレーム６０が完成する。金属部材６２は電極板６３に接合されて固着しているため、電気抵抗が小さい良好な電気伝導が得られる。以上のように、第１のリードフレーム６０をレーザ溶接により製造することができる。また、熱処理等により、電極板６３と金属部材６２との間の金属拡散を促進させることで電気伝導や熱伝導、あるいは機械的強度を増大させることが可能となる。この場合、金属部材６２と電極板６３との間の少なくとも一部に、金属拡散を伴った接合部が形成されている。
以上のように、第１のリードフレーム６０は、焼嵌め、プレス加工、レーザ溶接により電極板６３の開口部に金属部材６１、６２を挿入して固着させることで製造することができるが、第１のリードフレーム６０の製造方法は上記方法に限るものではない。例えば、開口部を形成していない電極板６３と金属部材６１、６２とを接合して、金属部材６１、６２と電極板６３とを固着させてもよく、超音波を印加しながら荷重をかけて超音波接合を行ったり、アルミニウムの再結晶温度以上に加熱しながら荷重をかけて熱圧着したり、あるいは摩擦撹拌溶接などにより、金属部材６１、６２と電極板６３とを接合して固着させてもよい。そして、電極板６３の面積は、平面視で金属部材６１、６２の面積より大きい。すなわち、半導体素子の表面電極に平行に配置される面の面積は、電極板６３の方が金属部材６１、６２より大きい。
なお、金属部材６１、６２を銅や銅合金で形成した場合、防錆処理のため、金属部材６１、６２の表面にはんだ被覆やＮｉ／Ａｕめっきなどのメタライズ処理を行ってもよい。このようなメタライズ処理により金属部材６１、６２の表面に形成された金属膜は、金属部材６１、６２と半導体素子２１、２２の表面電極とをはんだで接合する際にはんだ内に溶融するので、はんだ接合後の金属部材６１、６２の表面には残存せず、はんだ内からメタライズ処理に用いた金属元素が検出される。
次に、半導体装置１００の作用効果について説明する。
上述したように、本発明の半導体装置１００は、第１のリードフレーム６０が、銅または銅合金などのはんだが濡れる金属で形成された金属部材６１、６２に、アルミニウムまたはアルミニウム合金からなり表面に自然酸化膜を有するためにはんだが濡れない電極板６３が固着されて形成されている。このため、半導体素子２１、２２の表面電極と第１のリードフレーム６０とを電気的に接続するために、半導体素子２１、２２の表面電極と金属部材６１、６２との間にはんだを配置してはんだを溶融させても、溶融したはんだは、半導体素子２１、２２の表面電極上および金属部材６１、６２の表面上にしか濡れない。つまり、アルミニウムまたはアルミニウム合金で形成された電極板６３には、溶融したはんだは濡れ広がることができない。つまり、平面視で半導体素子２１、２２の表面電極より面積が小さい金属部材６１、６２の表面上にのみはんだを濡れさせ、平面視で半導体素子２１、２２の表面電極より面積が大きい電極板６３にははんだを濡れ広がらせないので、はんだ接合に必要なはんだ量を低減することができる。
この結果、半導体素子２１、２２の表面電極と金属部材６１、６２との接合に必要な量のはんだが、半導体素子２１、２２の表面電極と金属部材６１、６２との間に確保され、十分な量のはんだ３１、３２で半導体素子２１、２２の表面電極と金属部材６１、６２とがはんだ接合されるために、半導体素子２１、２２の表面電極と第１のリードフレーム６０との間のオープン不良の発生を抑制することができる。さらに、加熱されて溶融したはんだが濡れる領域が、半導体素子２１、２２の表面電極上と金属部材６１、６２の表面上に限られるため、半導体素子２１、２２の表面電極と金属部材６１、６２とのはんだ接合部に設けられるはんだ３１、３２の量を適切な量に低減することができ、はんだ３１、３２によって半導体素子２１、２２の表面電極に加えられる応力を低減することができる。
半導体装置１００に流れる主回路電流は、例えば、数１０Ａ以上といった大電流であるため、半導体素子２１、２２の発熱など半導体装置１００内で発生した熱を効率的に排熱するために半導体装置１００の底部に配置され、半導体素子２１、２２の裏面電極が接合される絶縁基板１０には、窒化アルミニウム（ＡｌＮ）などの熱伝導率が大きいセラミックで形成されたセラミック基板が用いられる。そして、半導体素子２１、２２の表面電極には第１のリードフレーム６０が直接はんだで接合される構成となっている。このため、半導体素子２１、２２の表面電極および裏面電極には、表面電極および裏面電極に接合される部材の線熱膨張率と半導体素子との線熱膨張率との差によって発生する熱応力が印加される。
第１のリードフレーム６０の電極板６３がアルミニウムからなる場合の線熱膨張率は２３ｐｐｍ／Ｋであり、金属部材６１、６２が銅からなる場合の線熱膨張率は１６ｐｐｍ／Ｋである。また、半導体素子２１、２２の線熱膨張率は、半導体素子２１、２２の材料が、Ｓｉの場合は３〜３．５ｐｐｍ／Ｋ、ＳｉＣの場合は４．２〜４．７ｐｐｍ／Ｋ、ＧａＮの場合は３．２〜５．６ｐｐｍ／Ｋである。ＧａＮは異方性であるため、方向によって線熱膨張率の値が大きく変わる。さらに、半導体素子２１、２２が接合される窒化アルミニウム製の絶縁基板１０の線熱膨張率は、絶縁基板１０の両面に設けられた導体層１１および導体層１３を含めた全体で約１０ｐｐｍ／Ｋである。
半導体素子２１、２２との線熱膨張率の差は、表面電極側のアルミニウムからなる電極板６３あるいは銅からなる金属部材６１、６２の方が、裏面電極側の絶縁基板１０より大きい。従って、第１のリードフレームの全体をアルミニウムからなる電極板で形成し、アルミニウムからなる電極板に銅めっきを施して、電極板と半導体素子の表面電極とをはんだで接合するよりも、本発明の半導体装置１００のように、第１のリードフレーム６０を銅からなる金属部材６１、６２に固着されたアルミニウムからなる電極板６３で構成し、金属部材６１、６２と半導体素子２１、２２の表面電極とをはんだで接合する方が、半導体素子２１、２２の表面電極に加わる熱応力を小さくできるので、半導体素子２１、２２の信頼性を高めることができる。
さらに、半導体素子２１、２２が炭化ケイ素（ＳｉＣ）で形成されている場合には、半導体素子２１、２２の温度が２００℃を超える状態で連続使用される場合がある。銅めっきを施したアルミニウムからなる電極板のみで第１のリードフレームを構成し、電極板と半導体素子の表面電極とをはんだで接合した半導体装置では、半導体素子の温度が２００℃といったアルミニウムの再結晶温度を上回るような温度で連続使用されると、第１のリードフレームを構成する電極板のアルミニウムの結晶粒が粗大化して、電極板に施した銅めっき膜の亀裂や剥離を生じさせ、電極板と半導体素子の表面電極とのはんだ接合部の信頼性を低下させる。
しかし、本発明の半導体装置１００は、第１のリードフレーム６０がアルミニウムまたはアルミニウム合金からなる電極板６３とはんだ接合部が銅または銅合金からなる金属部材６１、６２とを固着させて構成しているので、金属部材６１、６２はアルミニウムに比較して高い耐熱性を有し、半導体素子２１、２２の温度が２００℃を超えるような状態で連続使用されても、半導体素子２１、２２の表面電極と金属部材６１、６２とのはんだ接合部の信頼性を十分に高くすることができる。
また、従来の半導体装置では、第１のリードフレームをアルミニウムまたはアルミニウム合金からなる電極板で構成する場合には、電極板に銅めっきを施して、電極板にはんだが濡れるようにしていた。しかし、アルミニウムまたはアルミニウム合金へのめっき処理には高度な技術が必要であり、電極板をアルミニウムまたはアルミニウム合金で形成しても、結果的に、電極板を銅または銅合金で形成する場合と同等以上のコストを要していた。さらに、はんだ接合時に薄い銅めっき膜の銅が溶融したはんだ内に溶け出す、いわゆるはんだ食われや、半導体装置の使用時における銅めっき膜の剥がれが発生するため、はんだ接合部に高い信頼性を確保するのが困難であった。
しかし、本発明の半導体装置１００は、第１のリードフレーム６０がアルミニウムまたはアルミニウム合金からなる電極板６３と銅または銅合金などのはんだが濡れる金属からなる金属部材６１、６２とを固着させて構成しているので、第１のリードフレーム６０を低コストで製造することができ、金属部材６１、６２は、剥がれやはんだ食われなどの問題を有さないのではんだ接合部に高い信頼性を確保することができる。
実施の形態２．
図７は、本発明の実施の形態２における半導体装置を示す断面図である。図７において、図１および図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、半導体装置２００がケースおよび封止樹脂部を備えておらず、モールド樹脂を用いたトランスファーモールドにより封止された構成が相違している。
図７に示すように、半導体装置２００は、第１のリードフレーム６０が、銅または銅合金などのはんだが濡れる材料からなる金属部材６１、６２とアルミニウムまたはアルミニウム合金からなる電極板６３とが固着されて構成されている。金属部材６１、６２は、絶縁基板１０に接合された半導体素子２１、２２の表面電極にはんだで接合されている。
第１のリードフレーム６０を構成する電極板６３は、金属部材６１、６２が固着された側とは反対側の端部に外部の電気回路に接続される主端子部６８が設けられている。主端子部６８は半導体装置２００の外部に露出しており、必要に応じてニッケルめっきや銅めっきなどはんだが濡れる金属によるメタライズ処理が施されている。また、絶縁基板１０の導体層１１に接合された端子板（図示せず）が設けられており、端子板の導体層１１に接合された側と反対側の端部に、外部の電気回路に接続される主端子部（図示せず）が設けられている。
そして、半導体装置２００の構成部材が、トランスファーモールドにより封止樹脂部７１で封止されている。絶縁基板１０の裏面側に設けられた導体層１３は、封止樹脂部７１の外部に露出して設けられており、導体層１３を排熱用のヒートシンク（図示せず）にはんだなどの接合材で接合できるように構成されている。
以上のように構成された半導体装置２００であっても、半導体素子２１、２２の表面電極にはんだで接合され、平面視で半導体素子２１、２２の表面電極の外周より内側に位置し、半導体素子２１、２２の表面電極および電極板５３より面積が小さい金属部材６１、６２に、アルミニウムまたはアルミニウム合金からなる電極板６３を固着させて第１のリードフレーム６０を構成したので、はんだ３１、３２が電極板６３に濡れ広がらず、はんだ３１、３２が電極板６３に吸い取られないので、十分な量のはんだを半導体素子２１、２２の表面電極と金属部材６１、６２との接合に確保することができ、実施の形態１と同様の効果を得ることができる。
実施の形態３．
図８は、本発明の実施の形態３における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の構成を示す部分断面図である。なお、図８では、半導体素子２２と金属部材６２とのはんだ接合部の構成について示しているが、半導体素子２１と金属部材６１とのはんだ接合部についても同様の構成となっている。図８において、図１および図２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、第１のリードフレーム６０を構成する電極板６３と金属部材６２との固着構造が相違している。
図８に示すように、本実施の形態３の半導体装置は、絶縁基板１０の表面側に設けられた導体層１１に、半導体素子２２の裏面電極がはんだなどの接合材３６で接合されており、半導体素子２２の表面電極に第１のリードフレーム６０がはんだ３２で接合されている。第１のリードフレーム６０は、半導体素子２２の表面電極にはんだ３２で接合された金属部材６２と、金属部材６２に固着された電極板６３とで構成されている。電極板６３は金属部材６２を介して半導体素子２２の表面電極に電気的に接続されている。
図８に示すように、アルミニウムまたはアルミニウム合金からなる電極板６３には、電極板６３の表面から窪んで形成された止まり穴からなる開口部が設けられており、電極板６３に設けられた止まり穴からなる開口部に金属部材６２が挿入されて、電極板６３と金属部材６２とが固着されている。電極板６３と金属部材６２とを焼嵌めや熱かしめによって接合することで、金属部材６２と電極板６３とを固着させることができる。
図９は、本発明の実施の形態３における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の他の構成を示す部分断面図である。図９において、図８と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。図８の構成とは、第１のリードフレーム６０を構成する電極板６３の表面に金属部材６２が接合されて固着された構造が相違している。
図９に示すように、アルミニウムまたはアルミニウム合金からなる電極板６３の表面に銅または銅合金などのはんだが濡れる金属からなる金属部材６２が貼り付けられて固着されている。すなわち、金属部材６２の全体が、電極板６３の表面から突出した突出部となっている。金属部材６２は超音波接合によって電極板６３に貼り付けて固着させることができる。また、金属部材６２は、めっきや印刷などの成膜プロセスにより電極板６３の表面に形成してもよい。
金属部材６２の厚さが薄い場合には、半導体素子２２の表面電極とはんだで接合する際に、金属部材６２を構成する銅などの金属材料が溶融したはんだ内に溶け出す、いわゆるはんだ食われにより、金属部材６２の一部が無くなりはんだ接合強度が低下する場合がある。従って、金属部材６２は、はんだ食われによっても無くならない厚さである必要がある。すなわち、金属部材６２の厚さは、１０μｍ以上であって、好ましくは５０μｍ以上である。そして、金属部材６２は、めっきなどの成膜プロセスにより形成されるよりも、金属板や金属箔で形成し、電極板６３に接合させる方が好ましい。従って、金属部材６２を接合する場合の取扱いの容易さから、金属部材６２の厚さは１００μｍ以上がさらに好ましい。なお、金属部材６２の厚さは、図９に示した構成の半導体装置に限らず、本発明の全ての実施の形態に示した半導体装置の構成において、１０μｍ以上であって、好ましくは５０μｍ以上であり、さらに好ましくは１００μｍ以上である。なお、金属部材が、複数の金属層を積層して構成される場合には、はんだで半導体素子の表面電極に接合される接合面を有する金属層の厚さが、１０μｍ以上であって、好ましくは５０μｍ以上であり、さらに好ましくは１００μｍ以上である。
図１０は、本発明の実施の形態３における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の他の構成を示す部分断面図である。図１０において、図８と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。図８の構成とは、第１のリードフレーム６０を構成する電極板６３の表面に対して金属部材６２のはんだ接合面が同一面となるように電極板６３と金属部材６２とが固着された構造が相違している。
金属部材６２は、第１のリードフレーム６０を構成する電極板６３に設けられた開口部に挿入されて固着されている。電極板６３のはんだ３２が接合される側の表面と、金属部材６２のはんだ３２が接合される接合面とは同一面を構成している。すなわち、金属部材６２は、電極板６３の表面から突出した突出部を有していない。従って、金属部材６２の半導体素子２２の表面電極に対向した面のみにはんだ３２が設けられており、金属部材６２が突出部を有する図８や図９あるいは実施の形態１および２に示した半導体装置に比べ、はんだ３２が接合される面積が少ないので、はんだ３２の接合強度は低下している。しかし、金属部材６２は、図１０に示すように、電極板６３のはんだ３２が接合される側の表面と、金属部材６２のはんだ３２が接合される接合面とが同一面であってもよい。金属部材６２は、平面視で半導体素子２２の表面電極の外周より内側に位置しているので、はんだ３２は半導体素子２２の表面電極側に裾野が広がったフィレット形状で形成され、高い接合信頼を得ることができる。
また、図１０では、金属部材６２が電極板６３に設けられた電極板６３を貫通する開口部に挿入されて固着されているが、図８に示したような電極板６３に設けられた止まり穴からなる開口部に金属部材６２が挿入されて固着されていてもよい。その場合も、電極板６３のはんだ３２が接合される側の表面と、金属部材６２のはんだ３２が接合される接合面とが同一面であってもよい。
実施の形態４．
図１１は、本発明の実施の形態４における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の構成を示す部分断面図である。なお、図１１では、半導体素子２２と金属部材６２とのはんだ接合部の構成について示しているが、実施の形態３で示した半導体装置と同様、半導体素子２１と金属部材６１とのはんだ接合部についても同様の構成となっている。図１１において、図１、図２および図８と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、第１のリードフレーム６０を構成する金属部材１６２の構造が相違している。
図１１に示すように、第１のリードフレーム６０は、アルミニウムまたはアルミニウム合金からなる電極板６３と、銅または銅合金などのはんだが濡れる金属材料からなる金属部材１６２とにより構成されており、金属部材１６２と電極板６３とが固着されている。金属部材１６２は、電極板６３に設けられた開口部に挿入された挿入部１６２ａと、半導体素子２２の表面電極とはんだ３２で接合された接合面を有する接合部１６２ｂとを有している。平面視で、接合部１６２ｂの面積は、挿入部１６２ａの面積より大きくなっている。すなわち、平面視で金属部材１６２の接合面の面積が電極板６３に設けられた開口部の面積より大きくなっている。また、平面視で、接合部１６２ｂの面積は、半導体素子２２の表面電極の面積より小さくなっている。
金属部材１６２は、焼嵌めやプレス加工など実施の形態１で説明した方法により、電極板６３の開口部に挿入部１６２ａを挿入して、電極板６３に固着されている。そして、金属部材１６２の接合部１６２ｂが、電極板６３の表面から突出した突出部を構成しており、半導体素子２２の表面電極と金属部材１６２の接合部１６２ｂとがはんだ３２で接合されている。これにより、第１のリードフレーム６０と半導体素子２２とが電気的に接続されている。
このように金属部材１６２を、電極板６３に挿入した挿入部１６２ａと、平面視で電極板６３の開口部より面積が大きい接合面を有する接合部１６２ｂとで構成することにより、電極板６３の幅が十分に広くなく、接合部１６２ｂの幅と同等である場合であっても、金属部材１６２が半導体素子２２の表面電極にはんだ３２で接合される接合面積を十分に確保し、さらに金属部材１６２と電極板６３との固着を強固に行うことができる。この結果、第１のリードフレーム６０と半導体素子２２との間に良好な電気伝導および熱伝導を確保することができる。
なお、図１１では、金属部材１６２の接合部１６２ｂが電極板６３の表面から突出しているため、接合部１６２ｂは突出部であるとも言えるが、接合部１６２ｂは必ずしも電極板６３の表面から突出していなくてもよい。すなわち、電極板６３に接合部１６２ｂが収まるような窪み部が形成されており、接合部１６２ｂが窪み部内に収容されて、接合部１６２ｂが電極板６３の表面から突出しないようにしてもよい。
図１２は、本発明の実施の形態４における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の他の構成を示す部分断面図である。なお、図１２では、図１１と同様、半導体素子２２と金属部材６２とのはんだ接合部の構成について示しているが、半導体素子２１と金属部材６１とのはんだ接合部についても同様の構成となっている。図１２において、図１１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。図１１とは、第１のリードフレーム６０を構成する金属部材１６３が、金属部材１６３の接合面に対して窪んだ凹部１６３ａを有する点が相違している。
図１２に示すように、第１のリードフレーム６０は電極板６３と金属部材１６３とが固着されて構成されている。金属部材１６３には、はんだ３２が設けられた接合面に凹部１６３ａが設けられており、凹部１６３ａは金属部材１６３を貫通する貫通孔となっている。このため、はんだ３２が凹部１６３ａ内に入り込んで設けられている。なお、凹部１６３ａは、金属部材１６３を貫通する貫通孔に限るものではなく、金属部材１６３の接合面から窪んだ形状を呈し、凹部１６３ａ内にはんだ３２が入り込める形状であればよい。
このように、金属部材１６３の接合面にはんだ３２が入り込める凹部１６３ａを設けることによって、半導体素子２２の表面電極と金属部材１６３との間に設けられたはんだ３２の量が過剰であった場合に、凹部１６３ａが余分な量のはんだを濡れ上げさせて、半導体素子２２の表面電極と金属部材１６３との接合部の周囲に広がり、周囲の部位に付着してショート不良が発生するのを防止することができる。
なお、図１２に示した凹部は、図１１に示した挿入部と接合部とを有する金属部材に設けてもよく、図１１に示した形状の金属部材であっても同様の効果が得られる。
実施の形態５．
図１３は、本発明の実施の形態５における半導体装置を示す平面図である。また、図１４は、本発明の実施の形態５における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の構成を示す部分断面図である。図１３および図１４において、図１と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態１とは、第１のリードフレーム６０の構造が相違している。なお、図１３では、封止樹脂部を省略して示している。
図１３および図１４に示すように、半導体装置３００の第１のリードフレーム６０は、アルミニウムまたはアルミニウム合金で形成された電極板６３に、銅または銅合金などのはんだが濡れる金属で形成された金属管からなる金属部材１６５が固着されて構成されている。金属部材１６５を構成する金属管は、偏平したパイプ形状を呈している。電極板６３は、電極板６３から枝分かれするように設けられた延在部６３ａと延在部６３ｂとを有しており、延在部６３ａにパイプ状の金属部材１６４を被せ、延在部６３ｂにパイプ状の金属部材１６５を被せて、金属部材１６４、１６５を熱圧着により電極板６３の延在部６３ａ、６３ｂに固着させている。
図１４に示すように、金属部材１６５は対向して設けられた一対の挟持部１６５ａ、１６５ｂを有しており、電極板６３の延在部６３ｂが一対の挟持部１６５ａ、１６５ｂに挟持されて金属部材１６５に固着されている。挟持部１６５ａ、１６５ｂは、それぞれ金属管である金属部材１６５の管壁で構成されている。金属部材１６４についても同様である。金属部材１６４、１６５は、例えば、外側の長軸が６ｍｍ、短軸が２ｍｍで厚さが０．４ｍｍの楕円状の断面を有し、長さが８ｍｍのパイプ状に形成されている。電極板６３の延在部６３ａ、６３ｂは、例えば、長さ１０ｍｍ、幅４ｍｍ、厚さ０．６ｍｍで形成されている。
図１４に示すように、絶縁基板１０の導体層１１に接合材３６で接合された半導体素子２２の表面電極と、第１のリードフレーム６０の電極板６３に固着された金属部材１６５とがはんだ３２で接合されている。すなわち、電極板６３は金属部材１６５を介して半導体素子２２の表面電極に電気的に接続されている。金属部材１６４も同様に構成されており、電極板６３は金属部材１６４を介して半導体素子２１の表面電極に電気的に接続されている。
図１３に示すように、金属部材１６４は、平面視で半導体素子２１の表面電極３３の外周より内側に位置しており、金属部材１６５は、平面視で半導体素子２２の表面電極３４の外周より内側に位置している。また、金属部材１６４は、平面視で半導体素子２１の表面電極３３より面積が小さく、金属部材１６５は、平面視で半導体素子２２の表面電極３４より面積が小さくなっている。この結果、図１４に示すように、半導体素子２２の表面電極と金属部材１６５とを接合したはんだ３２は、半導体素子２２の表面電極側に裾野が広がったようなフィレット形状を呈し、半導体素子２２の表面電極と金属部材１６５とが強固に高い信頼性で接合される。半導体素子２１の表面電極と金属部材１６４との接合についても同様である。
図１５は、本発明の実施の形態５における他の構成の半導体装置を示す平面図である。図１５において、図１３と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。図１３の半導体装置とは、第１のリードフレーム６０の構造が相違している。図１５では、図１３同様、封止樹脂部を省略して示している。
図１５に示すように、半導体装置４００は、銅または銅合金などのはんだが濡れる材料で形成された金属管で構成された金属部材１６６、１６７を電極板６３に固着させて第１のリードフレーム６０を構成している。金属部材１６６、１６７は、図１３、図１４で示した金属部材と同様、偏平したパイプ形状を呈している。図１３の半導体装置とは異なり、電極板６３は枝分かれしたような延在部を有しておらず、電極板６３にパイプ状の金属部材１６６、１６７を被せて、金属部材１６６、１６７を電極板６３の所定位置で固着させている。図１４で示した構造と同様に、金属部材１６６、１６７は対向して設けられた一対の挟持部を有しており、一対の挟持部が電極板６３を挟持することで、金属部材１６６、１６７と電極板６３とが固着されている。金属部材１６６、１６７は、例えば、外側の長軸が８ｍｍ、短軸が２ｍｍで厚さが０．４ｍｍの楕円状の断面を有し、長さが６ｍｍのパイプ状に形成され、電極板６３は、例えば、幅６ｍｍ、厚さ０．６ｍｍで形成されている。そして、金属部材１６６、１６７を熱圧着して電極板６３に固着させている。
図１５に示すように、金属部材１６６、１６７は、平面視で半導体素子２１、２２の表面電極３３、３４の外周より内側に位置している。また、金属部材１６６、１６７は、平面視で半導体素子２１、２２の表面電極３３、３４より面積が小さくなっている。金属部材１６６と半導体素子２１の表面電極３３とがはんだで接合され、金属部材１６７と半導体素子２２の表面電極３４とがはんだで接合されることで、第１のリードフレーム６０が半導体素子２１、２２に電気的に接続される。半導体装置４００は、実施の形態１で説明した半導体装置と同様、半導体素子２１、２２の表面電極と金属部材１６６、１６７との間に必要な量のはんだが確保されるため強固で信頼性の高い接合が得られる。
また、本実施の形態５で説明したように、電極板６３と固着させる金属部材が、対向して設けられた一対の挟持部により電極板６３を挟持する構成としたので、電工ペンチのような簡易な工具を用いた工法によっても、はんだが濡れないアルミニウムまたはアルミニウム合金からなる電極板６３に、はんだの濡れ性が良い金属部材を固着させることができ、半導体装置の製造コストを低減することができる。なお、本実施の形態５では、金属部材を金属管で構成し電極板に被せられる形状としたが、金属部材は電極板を挟持する形状であれば金属管に限らず、例えば、折り曲げられてＵ字状の断面形状を有するように形成された金属板で構成してもよい。
なお、本実施の形態５では、金属部材を銅または銅合金などのはんだが濡れる金属からなるとしたが、金属部材には、内径側がアルミニウムで形成され外径側が銅で形成されたクラッドパイプを用いてもよい。すなわち、金属部材が、外形側の第１の金属層が銅で形成され、第１の金属層の内径側に積層された第２の金属層がアルミニウムで形成されたクラッドパイプであってもよい。このようなアルミニウムと銅とで構成されたクラッドパイプで金属部材を形成することにより、内径側のアルミニウムにより電極板と金属部材との接合性を良好にすることができ、外径側の銅により半導体素子の表面電極とのはんだ接合を行うことができる。
実施の形態６．
図１６は、本発明の実施の形態６における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の構成を示す部分断面図である。なお、図１６では、実施の形態４で示した図１２と同様、半導体素子２２と金属部材６２とのはんだ接合部の構成について示しているが、半導体素子２１と金属部材６１とのはんだ接合部についても同様の構成となっている。図１６において、図１２と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。実施の形態で示した図１２とは、第１のリードフレーム６０を構成する金属部材６２が、かしめリング形状に構成されている点が相違している。
図１６に示すように、金属部材６２はリング状の部材６１５である。リング状の部材６１５は銅からなっている。リング状の部材６１５は中央に開口部が設けられている。リング状の部材６１５は開口部に対してかしめによって挿入固定されている。つまり、リング状の部材６１５は、電極板６３の開口部に挿入された後にかしめ加工によって固定されている。リング状の部材６１５は電極板６５の両面でつぶれて電極板６３の開口部よりも大きく広がっている。また、金属部材６２と電極板６３との間の少なくとも一部に、金属拡散を伴った接合部が形成されていてもよい。
リング状の部材６１５が電極板６５の両面でつぶれて電極板６３の開口部よりも大きく広がっていることによって、電極板６３に対する金属部材６２の接合面積を大きく確保することができる。さらに、リング状の部材６１５の中央の開口部は余剰はんだを調整する機能を有している。また、熱処理等によって部材間の金属拡散を促進することによって、機械的強度を増大させるなどの効果を得ることも可能である。
実施の形態７．
図１７は、本発明の実施の形態７における半導体装置の第１のリードフレームと半導体素子の表面電極とのはんだ接合部の構成を示す部分断面図である。図１７において、実施の形態５に示す図１４と同じ符号を付けたものは、同一または対応する構成を示しており、その説明を省略する。本発明の実施の形態５に示す図１４とは、金属管の構造が相違している。
図１８は、金属管からなる金属部材１６５の構成を示す斜視図である。金属管のうち、半導体素子２１、２２の表面電極３３、３４に面する部分の一部がバネ性を有するように構成されている。金属部材６２の一部がエッチングやプレス加工によってパイプ部分とは独立したバネ性を有する突起部６１６を形成している。突起部６１６はパイプ部分の短軸方向に弾性変形可能に構成されている。
金属管のうち、半導体素子２１、２２の表面電極３３、３４に面する部分の一部がバネ性を有することにより、電極板６３の加工精度が乏しい場合でもはんだ付けを容易にすることができる。これにより、はんだ接合部にかかる応力を低減することが可能となる。
次に、図１９〜図２２を参照して、図２、図８、図１０、図１４の各々に示される各金属部材が複数の金属層から構成されている場合について説明する。図１９〜図２２の各々は、図２、図８、図１０、図１４の各々にそれぞれ対応している。図１９〜図２２の各々は、特に言及しない限り、図２、図８、図１０、図１４の各々とそれぞれ同様の構成を備えている。
図１９に示すように、金属部材６１は、第１の金属層６１１と第１の金属層６１１に積層された第２の金属層６１２とで構成されている。第２の金属層６１２は第１の金属層６１１よりも絶縁基板１０側に配置されている。金属部材６２は、第１の金属層６２１と第１の金属層６２１に積層された第２の金属層６２２とで構成されている。第２の金属層６２２は第１の金属層６２１よりも絶縁基板１０側に配置されている。
図２０に示すように、金属部材６２は、第１の金属層６２１と第１の金属層６２１に積層された第２の金属層６２２とで構成されている。第２の金属層６２２は第１の金属層６２１よりも絶縁基板１０側に配置されている。
図２１に示すように、金属部材６２は、第１の金属層６２１と第１の金属層６２１に積層された第２の金属層６２２とで構成されている。第２の金属層６２２は第１の金属層６２１よりも絶縁基板１０側に配置されている。
図２２に示すように金属部材１６５は第１の金属層１６５１と第１の金属層１６５１に積層された第２の金属層１６５２とで構成されている。第２の金属層１６５２は第１の金属層１６５１の内側に配置されている。
２１、２２ 半導体素子
３１、３２ はんだ
３３、３４ 表面電極
６０ 第１のリードフレーム
６１、６２、１６１、１６２、１６３、１６４、１６５、１６６、１６７ 金属部材
６３ 電極板
１６２ａ 挿入部、１６２ｂ 接合部
１６３ａ 凹部
１６５ａ、１６５ｂ 挟持部
１００、２００、３００、４００ 半導体装置

Claims (14)

  1. 表面電極を有する半導体素子と、
    平面視で前記半導体素子の前記表面電極より面積が大きく、アルミニウムまたはアルミニウム合金からなる電極板と、
    前記半導体素子の前記表面電極に接合材で接合された接合面を有し、平面視で前記半導体素子の前記表面電極より面積が小さく、前記電極板とは異なる金属からなり、前記電極板に固着され、前記半導体素子の前記表面電極と前記電極板とを電気的に接続した金属部材と、
    を備えた半導体装置。
  2. 前記金属部材は、前記電極板の表面から突出した突出部を有し、
    前記突出部は、前記半導体素子の前記表面電極に対向した底面と、前記底面と前記電極板との間に設けられた側面とを有し、
    前記接合面が前記底面および前記側面で構成され、前記接合材が前記底面および前記側面に設けられた請求項１に記載の半導体装置。
  3. 前記金属部材は、前記接合面を有する第１の金属層のみで構成された請求項１または２に記載の半導体装置。
  4. 前記金属部材は、積層された複数の金属層で構成され、
    前記複数の金属層は、前記接合面を有する第１の金属層と、前記第１の金属層とは異なる金属からなる第２の金属層とを含む請求項１または２に記載の半導体装置。
  5. 前記金属部材の前記第１の金属層は、銅または銅合金からなる請求項３または４に記載の半導体装置。
  6. 前記金属部材の前記第１の金属層の厚さは、１０μｍ以上である請求項３から５のいずれか１項に記載の半導体装置。
  7. 前記金属部材の前記接合面に凹部が設けられ、
    前記凹部内に前記接合材が設けられた請求項１から６のいずれか１項に記載の半導体装置。
  8. 前記電極板には開口部が設けられ、前記金属部材が前記開口部に挿入された請求項１から７のいずれか１項に記載の半導体装置。
  9. 平面視で、前記金属部材の前記接合面の面積は、前記電極板の前記開口部の面積より大きい請求項８に記載の半導体装置。
  10. 前記金属部材は、対向して設けられた一対の挟持部を有し、
    前記電極板は、前記金属部材の前記挟持部に挟持された請求項１から７のいずれか１項に記載の半導体装置。
  11. 前記金属部材は金属管で構成され、前記挟持部は前記金属管の管壁で構成された請求項１０に記載の半導体装置。
  12. 前記金属管のうち、前記半導体素子の前記表面電極に面する部分の一部がバネ性を有することを特徴とする請求項１１に記載の半導体装置。
  13. 前記金属部材がリング状の部材であり、前記開口部に対してかしめによって挿入固定されることを特徴とする請求項９に記載の半導体装置。
  14. 前記金属部材と前記電極板との間の少なくとも一部に、金属拡散を伴った接合部が形成されていることを特徴とする請求項１から７のいずれか１項に記載の半導体装置。
JP2018529918A 2016-07-26 2017-07-25 半導体装置 Active JP6602480B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016145992 2016-07-26
JP2016145992 2016-07-26
PCT/JP2017/026893 WO2018021322A1 (ja) 2016-07-26 2017-07-25 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018021322A1 true JPWO2018021322A1 (ja) 2019-03-14
JP6602480B2 JP6602480B2 (ja) 2019-11-06

Family

ID=61016633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018529918A Active JP6602480B2 (ja) 2016-07-26 2017-07-25 半導体装置

Country Status (4)

Country Link
US (1) US10727163B2 (ja)
JP (1) JP6602480B2 (ja)
CN (1) CN109478521B (ja)
WO (1) WO2018021322A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7119399B2 (ja) * 2018-02-06 2022-08-17 株式会社デンソー 半導体装置
CN111819684A (zh) * 2018-03-23 2020-10-23 三菱综合材料株式会社 电子组件安装模块
JP7117883B2 (ja) * 2018-04-05 2022-08-15 三菱電機株式会社 半導体モジュールおよびその製造方法
DE102018207537A1 (de) * 2018-05-15 2019-11-21 Robert Bosch Gmbh Verbundanordnung aus drei gestapelten Fügepartnern
JP2019212808A (ja) * 2018-06-06 2019-12-12 トヨタ自動車株式会社 半導体装置の製造方法
CN114026110A (zh) 2019-06-28 2022-02-08 富士胶片株式会社 肽化合物的制造方法、保护基形成用试剂及稠合多环化合物
KR102332716B1 (ko) * 2019-07-15 2021-11-30 제엠제코(주) 반도체 패키지
JP7292155B2 (ja) * 2019-08-28 2023-06-16 三菱電機株式会社 半導体装置
JP7346178B2 (ja) * 2019-09-05 2023-09-19 株式会社東芝 半導体装置
JP7237191B2 (ja) * 2019-11-15 2023-03-10 三菱電機株式会社 半導体装置
US11600547B2 (en) * 2019-12-02 2023-03-07 Infineon Technologies Austria Ag Semiconductor package with expanded heat spreader
JP2023018165A (ja) * 2020-01-17 2023-02-08 パナソニックＩｐマネジメント株式会社 半導体装置
JP7452146B2 (ja) * 2020-03-19 2024-03-19 株式会社オートネットワーク技術研究所 回路構成体
JP7615834B2 (ja) 2021-03-30 2025-01-17 株式会社三社電機製作所 半導体装置及び放熱器組立体並びに半導体装置及び放熱器の組立方法
JP7523406B2 (ja) * 2021-04-19 2024-07-26 三菱電機株式会社 半導体装置および半導体装置の製造方法
US11948809B2 (en) * 2021-09-14 2024-04-02 Delphi Technologies Ip Limited Method for underfilling using spacers
DE102022211788A1 (de) 2022-11-08 2024-05-08 Zf Friedrichshafen Ag Leistungsmodul

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60129136U (ja) * 1984-02-03 1985-08-30 新電元工業株式会社 半導体装置
JP2007288013A (ja) * 2006-04-19 2007-11-01 Nec Electronics Corp 半導体装置の製造方法
JP2010010173A (ja) * 2008-06-24 2010-01-14 Denso Corp 電子装置およびその製造方法
WO2011064817A1 (ja) * 2009-11-26 2011-06-03 パナソニック株式会社 半導体装置とその製造方法
WO2012157584A1 (ja) * 2011-05-13 2012-11-22 富士電機株式会社 半導体装置とその製造方法
JP2013021371A (ja) * 2012-10-29 2013-01-31 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2013239486A (ja) * 2012-05-11 2013-11-28 Hitachi Ltd 半導体装置及びその製造方法
JP2014022580A (ja) * 2012-07-19 2014-02-03 Rohm Co Ltd パワーモジュール半導体装置
JP2016134540A (ja) * 2015-01-21 2016-07-25 三菱電機株式会社 電力用半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879150B2 (ja) 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
US5804880A (en) * 1996-11-04 1998-09-08 National Semiconductor Corporation Solder isolating lead frame
JP4244760B2 (ja) 2003-07-29 2009-03-25 富士電機デバイステクノロジー株式会社 半導体装置
JP5273922B2 (ja) * 2006-12-28 2013-08-28 株式会社アライドマテリアル 放熱部材および半導体装置
CN101295695A (zh) * 2007-04-29 2008-10-29 飞思卡尔半导体（中国）有限公司 具有焊料流动控制的引线框架
US20090230519A1 (en) * 2008-03-14 2009-09-17 Infineon Technologies Ag Semiconductor Device
CN101404274B (zh) * 2008-11-13 2010-08-18 佛山市蓝箭电子有限公司 三引脚电子器件封装用引线框架、封装结构及其封装方法
JP4865829B2 (ja) * 2009-03-31 2012-02-01 シャープ株式会社 半導体装置およびその製造方法
JP2011014678A (ja) 2009-07-01 2011-01-20 Nissan Motor Co Ltd 半導体装置
JP5414644B2 (ja) * 2010-09-29 2014-02-12 三菱電機株式会社 半導体装置
US9219030B2 (en) * 2012-04-16 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package on package structures and methods for forming the same
CN102760702A (zh) * 2012-07-18 2012-10-31 西安永电电气有限责任公司 基板及应用该基板的电子器件
DE112012006875T5 (de) * 2012-09-04 2015-06-03 Mitsubishi Electric Corporation Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JP2014116531A (ja) 2012-12-12 2014-06-26 Panasonic Corp 半導体装置
JP6065979B2 (ja) * 2013-08-23 2017-01-25 三菱電機株式会社 半導体装置
US9659843B2 (en) * 2014-11-05 2017-05-23 Infineon Technologies Ag Lead frame strip with molding compound channels
DE102015104990B4 (de) * 2015-03-31 2020-06-04 Infineon Technologies Austria Ag Verbindungshalbleitervorrichtung mit einem Abtastlead
JP2017168596A (ja) * 2016-03-15 2017-09-21 株式会社東芝 半導体装置
US10130302B2 (en) * 2016-06-29 2018-11-20 International Business Machines Corporation Via and trench filling using injection molded soldering

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60129136U (ja) * 1984-02-03 1985-08-30 新電元工業株式会社 半導体装置
JP2007288013A (ja) * 2006-04-19 2007-11-01 Nec Electronics Corp 半導体装置の製造方法
JP2010010173A (ja) * 2008-06-24 2010-01-14 Denso Corp 電子装置およびその製造方法
WO2011064817A1 (ja) * 2009-11-26 2011-06-03 パナソニック株式会社 半導体装置とその製造方法
WO2012157584A1 (ja) * 2011-05-13 2012-11-22 富士電機株式会社 半導体装置とその製造方法
JP2013239486A (ja) * 2012-05-11 2013-11-28 Hitachi Ltd 半導体装置及びその製造方法
JP2014022580A (ja) * 2012-07-19 2014-02-03 Rohm Co Ltd パワーモジュール半導体装置
JP2013021371A (ja) * 2012-10-29 2013-01-31 Okutekku:Kk 半導体装置及び半導体装置の製造方法
JP2016134540A (ja) * 2015-01-21 2016-07-25 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
CN109478521A (zh) 2019-03-15
CN109478521B (zh) 2022-10-11
JP6602480B2 (ja) 2019-11-06
US20190189537A1 (en) 2019-06-20
US10727163B2 (en) 2020-07-28
WO2018021322A1 (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
JP6602480B2 (ja) 半導体装置
JP4635564B2 (ja) 半導体装置
JP4438489B2 (ja) 半導体装置
US9899345B2 (en) Electrode terminal, semiconductor device for electrical power, and method for manufacturing semiconductor device for electrical power
JP6234630B2 (ja) パワーモジュール
US12040301B2 (en) Semiconductor device
CN107204317B (zh) 电力用半导体模块
JP6206494B2 (ja) 半導体装置
WO2011040313A1 (ja) 半導体モジュールおよびその製造方法
WO2023221970A1 (zh) 功率模块、电源系统、车辆及光伏系统
JP2016134540A (ja) 電力用半導体装置
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
JP2017174927A (ja) パワーモジュール及びその製造方法
JP6697944B2 (ja) 電力用半導体装置
US11302670B2 (en) Semiconductor device including conductive post with offset
EP3933914B1 (en) Packaging structure, electric vehicle and electronic device
JP5233853B2 (ja) 半導体装置
JP5218009B2 (ja) 半導体装置
JP4038173B2 (ja) 電力用半導体装置
JP2009147123A (ja) 半導体装置及びその製造方法
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
CN111354709A (zh) 半导体装置及其制造方法
US20170323801A1 (en) Method of generating a power semiconductor module
US20240355718A1 (en) Method to connect power terminal to substrate within semiconductor package
JP2004247383A (ja) パワーモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191008

R150 Certificate of patent or registration of utility model

Ref document number: 6602480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250