Nothing Special   »   [go: up one dir, main page]

JPWO2017077728A1 - パワーモジュールの製造方法 - Google Patents

パワーモジュールの製造方法 Download PDF

Info

Publication number
JPWO2017077728A1
JPWO2017077728A1 JP2017548648A JP2017548648A JPWO2017077728A1 JP WO2017077728 A1 JPWO2017077728 A1 JP WO2017077728A1 JP 2017548648 A JP2017548648 A JP 2017548648A JP 2017548648 A JP2017548648 A JP 2017548648A JP WO2017077728 A1 JPWO2017077728 A1 JP WO2017077728A1
Authority
JP
Japan
Prior art keywords
region
semiconductor element
main surface
conductive
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017548648A
Other languages
English (en)
Other versions
JP6366858B2 (ja
Inventor
晃久 福本
晃久 福本
達志 森貞
達志 森貞
陽 田中
陽 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017077728A1 publication Critical patent/JPWO2017077728A1/ja
Application granted granted Critical
Publication of JP6366858B2 publication Critical patent/JP6366858B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

接合部中央の熱抵抗を増大を防止しながら接合部の信頼性を向上させたパワーモジュールを提供する。パワーモジュールは、第１の主面（１ａ）と第１の主面（１ａ）の反対側の第２の主面（１ｂ）を有するパワー半導体素子（１）と、第２の主面（１ｂ）に面し、導電性部材（２０１，２０２，２０３）を有する絶縁基板（２）と、第２の主面（１ｂ）と導電性部材（２０１，２０２，２０３）の間に形成された導電性接合部材（４）を備え、導電性接合部材（４）は周縁領域及び中央領域を有しており、導電性接合部材（４）の周縁領域における強度は、導電性接合部材（４）の中央領域における強度よりも低い。

Description

本発明は、半導体素子を用いたモジュール、特にパワー半導体素子を用いたパワーモジュール及びその製造方法に関する。
パワーモジュールは、通常パワー半導体素子を絶縁基板上に搭載するとともに、その他の部品と配線し、その後絶縁封止して製造される。
一般的に、パワー半導体素子は薄板形状を有しており、縦型の素子であれば、その厚み方向に電流が流れる。そのため、多くの場合、絶縁基板上に形成された導電性部材により形成された回路パターンとパワー半導体素子は、面接合される。
パワーモジュールの動作中、パワー半導体素子には、大電流が間欠的に流れる。そのため、パワーモジュールは動作中に発熱と冷却が繰り返されることになる。
パワーモジュールの各構成部材は異なる熱膨張係数を有している（例えば、Ｓｉの熱膨張率は３ｐｐｍ／Ｋ、Ｃｕの熱膨張係数は１７ｐｐｍ／Ｋ、Ａｇの熱膨張係数は１９ｐｐｍ／Ｋである。）。そのため、熱膨張係数を異にする構成部材が接合されている箇所、特に、パワー半導体素子と絶縁基板上の回路パターンの接合部には、熱膨張係数の違いに起因した熱応力が生じる。
このような熱応力が大きくなるに従い、接合部が熱応力に耐えられず、接合部にクラックが生じることがある。接合部にクラックが生じると、接合部の熱抵抗が増大することになる。その結果、パワーモジュールへの投入電力が同一であったとしても、発生した熱が逃げにくくなり、パワーモジュール内の温度がより一層上昇してしまう。
このような事態を避けるために、各種の方法が提案されている。
例えば、特許文献１（特開平９−１２９６８０号公報）には、接合部中央に十字状に溝を形成し、接合部を４分割することが開示されている。
特開平９−１２９６８０号公報
特許文献１記載の接合部を用いた場合、接合部が４分割されているため、接合部に生じる熱応力は緩和される。しかし、特許文献１記載の接合部を用いた場合、接合部中央に十字状の溝が形成されているため、接合部中央付近に接合欠陥が導入されてしまう。そのため、接合部中央付近の熱抵抗が、このような接合欠陥に起因して高くなってしまう。
通常、パワー半導体素子は動作中にその中央部付近の温度が最も高く上昇する。そのため、特許文献１記載の接合部を用いた場合、パワー半導体素子の最も温度上昇が大きい部分の熱抵抗が上がってしまう。その結果、パワー半導体素子の動作中による発熱が逃げにくく、パワー半導体素子の温度が上昇してしまうという問題がある。
本発明は、上記の問題点に鑑みてなされたものであり、より具体的には、接合部中央の熱抵抗の増大を防止しながら接合部の信頼性を向上させたパワーモジュールを提供することを目的とする。
本発明に係るパワーモジュールは、第１の主面と第１の主面の反対側の第２の主面を有するパワー半導体素子と、第２の主面に面し、導電性部材を有する絶縁基板と、第２の主面と導電性部材の間に形成された導電性接合部材を備え、導電性接合部材は周縁領域及び中央領域を有しており、導電性接合部材の周縁領域における強度は、導電性接合部材の中央領域における強度よりも低い。
本発明に係るパワーモジュールは、導電性接合部材に強度の弱い周縁領域から優先的にクラックを発生させることにより、接合領域の中央領域へのクラック進展を防止できるため、接合部中央での熱抵抗の増大を引き起こさずに、接合部の信頼性を確保することができる。
第１の実施形態に係るパワーモジュールの断面図である。 第１の実施形態に係るパワーモジュールの接合工程の断面図である。 第１の実施形態に係るパワーモジュールの接合工程における上面図である。 第２の実施形態に係るパワーモジュールの塗布工程後の断面図である。 第２の実施形態に係るパワーモジュールの塗布工程後の上面図である。 第３の実施形態に係るパワーモジュールの塗布工程後の断面図である。 第３の実施形態に係るパワーモジュールの塗布工程後の上面図である。 第４の実施形態に係るパワーモジュールの塗布工程後の断面図である。 第４の実施形態に係るパワーモジュールの塗布工程後の上面図である。 第５の実施形態に係るパワーモジュールにおけるパワー半導体素子と絶縁基板の接合部の断面図である。 第５の実施形態に係るパワーモジュールにおける導電性接合部材の上面図である。 第６の実施形態に係るパワーモジュールにおけるパワー半導体素子と絶縁基板の接合部の断面図である。 第６の実施形態に係るパワーモジュールの塗布工程中の上面図である。 第７の実施形態に係るパワーモジュールの断面図である。 第７の実施形態に係るパワーモジュールにおける導電性接合部材の上面図である。 第７の実施形態に係るパワーモジュールに対する熱伝導解析結果である。
（第１の実施形態）
以下、第１の実施形態について、図を参照して説明する。なお、各図中同一または相当部分には同一符号を付している。また、以下に記載する実施の形態の少なくとも一部を任意に組み合わせてもよい。
［第１の実施形態に係るパワーモジュールの構造］
以下に、第１の実施形態に係るパワーモジュールの構造について説明する。図１は、第１の実施形態のパワーモジュールの断面図である。図１に示すとおり、第１の実施形態に係るパワーモジュールは、主として、パワー半導体素子１、絶縁基板２、第１の配線部材３、導電性接合部材４、第２の配線部材５、ベース板６、接合材料７、ケース８及び封止材料９を備える。
パワー半導体素子１は、高電圧・大電流を扱うことができる半導体素子である。パワー半導体素子１は、図１に示すように、第１の主面１ａと第１の主面の反対側である第２の主面１ｂを含む薄板形状を有している。
なお、パワー半導体素子１としては、典型的にはパワーＭＯＳＦＥＴである。しかしながら、これに限られるものではなく、例えばＩＧＢＴ、ショットキーバリアダイオード、ＰｉＮダイオードなどであってもよい。また、パワー半導体素子１を構成する材料としては、典型的にはＳｉであるが、シリコン以外の材料、例えばＧａＮやＳｉＣといったワイドバンドギャップ半導体を用いてもよい。
絶縁基板２は、第１の主面２ａ及び第１の主面２ａの反対側である第２の主面２ｂを有している。また、絶縁基板２は、アルミナなどにより形成されている。さらに、絶縁基板２の第１の主面２ａ及び第２の主面２ｂ上には、回路パターンを構成する第１の導電性部材２０１、第２の導電性部材２０２及び第３の導電性部材２０３がＣｕなどにより形成されている。
パワー半導体素子１の第１の主面１ａ上の電極は、第１の配線部材３により第１の導電性部材２０１に接続されている。第１の配線部材３は例えばＡｌワイヤにより形成されるが、これに限定されるものではない。
パワー半導体素子１の第２の主面１ｂ上の電極は、導電性接合部材４により、第２の導電性部材２０２に面接合されている。以下、第２の導電性部材２０２が導電性接合部材４によりパワー半導体素子１の第２の主面１ｂと面接合される領域を、接合領域という。この面接合の詳細については、後述する。
第２の配線部材５は、第１の端部５０１と第２の端部５０２を有している。第１の端部５０１は、第１の導電性部材２０１に接続されている。第２の端部５０２は、外部端子として機能する。第２の配線部材５は、好ましくはＣｕ、Ａｌ等の金属により形成される。
ベース板６は、例えばＣｕなどの高い熱伝導率を有する金属により形成された板状の部材である。また、ベース板６は、接合材料７により、第３の導電性部材２０３に接続されている。これにより、パワー半導体素子１が動作することによる発熱は、絶縁基板２を介して、ベース板６により放熱される。
また、ベース板６には、ケース８が組み付けられる。さらに、ベース板６にケース８を組み付けた状態で、パワー半導体素子１は封止材料９により封止される。封止材料９は、耐熱性のある樹脂、例えばエポキシ樹脂を用いることが好ましい。なお、第２の配線部材５の第２の端部５０２は、外部端子として機能するため、封止材料９から露出するようにしている。
［パワー半導体素子と絶縁基板の接合部］
導電性接合部材４は、金属微粒子ペースト４０３（図２参照）を用いて形成された金属の焼結体である。導電性接合部材４を構成する金属としては、好ましくはＡｇ及びＣｕである。
導電性接合部材４は、図１に示すように、粗部４０１と密部４０２を有している。粗部４０１は、密部４０２と比較して密度が低い。この密度の高低は、空孔率により算出される。すなわち、粗部４０１においては、空孔率が所定の値以上であり、密部４０２においては、空孔率が所定の値未満である。好ましくは、粗部４０１の空孔率は１５％以上であり、密部４０２の空孔率は１０％未満である。また、粗部４０１の空孔率と密部４０２の空孔率は、１０％以上の差があることが好ましい。
導電性接合部材４の空孔率は、以下の方法により測定される。まず、導電性接合部材４の断面観察を実施し、金属の焼結体の断面画像を撮影する。この断面画像に対し、白黒の２値化処理を施す。この２値化した断面画像において黒色の画素と白色の画素の比率を算出することにより、導電性接合部材４の空孔率を測定することができる。
粗部４０１は、図１に示すように、接合領域の周縁領域に形成されている。他方、密部４０２は、接合領域の中央領域に形成されている。
［パワー半導体素子と絶縁基板の接合工程］
以下に、パワー半導体素子と絶縁基板の接合工程について説明する。
図２は、パワー半導体素子１を第２の導電性部材２０２に、導電性接合部材４を用いて接合する工程を示した断面図である。まず、図２（Ａ）に示すように、第２の導電性部材２０２上に金属微粒子ペースト４０３が塗布される（塗布工程）。ここで、金属微粒子ペースト４０３は、第２の導電性部材２０２上の接合領域に塗布される。
続いて、図２（Ｂ）に示すように、塗布された金属微粒子ペースト４０３上に、パワー半導体素子１が、その第２の主面１ｂが金属微粒子ペースト４０３に接触するようにマウントされる（マウント工程）。
さらに、図２（Ｃ）に示すように、マウントされたパワー半導体素子１は、その第１の主面１ａの側から、加圧治具４０４を用いて加圧される。また、この際に、金属微粒子ペースト４０３は、適宜の熱源を用いて加熱される（加圧・加熱工程）。
なお、パワー半導体素子１を保護するため、加圧治具４０４とパワー半導体素子１の第１の主面１ａとの間に、緩衝材を挿入してもよい。また、加圧治具４０４の断面形状は、好ましくは矩形形状である。但し、これに限定されるものではなく、その他に円形、楕円形、六角形等の断面形状を用いることができる。
図３は、加圧治具４０４がパワー半導体素子１の第１の主面１ａに押し当てられる位置を示す上面図である。図３に示すように、加圧治具４０４がパワー半導体素子１の主面１ａに対して押し当てられる位置は、接合領域の中央領域に対応する位置である。加圧治具４０４の面積は、パワー半導体素子１の第１の主面１ａの面積よりも小さい。そのため、接合領域の中央領域は加圧治具４０４により加圧されるが、接合領域の周縁領域は加圧治具により加圧されない。
その結果、金属微粒子ペースト４０３は、接合領域の中央領域においては、パワー半導体素子１の第２の主面１ｂと第２の導電性部材２０２の間で均一に加圧される。しかしながら、パワー半導体素子１の周縁領域は加圧治具４０４により加圧されていないため、パワー半導体素子１の周縁領域に反りが生じることになる。そのため、接合領域の周縁領域においては、パワー半導体素子１の第２の主面１ｂと第２の導電性部材２０２の間にある金属微粒子ペースト４０３に弱い加圧力しか作用しない。
金属微粒子ペースト４０３は、有機保護膜により被覆された金属微粒子が、有機溶媒中に分散しているペーストである。このような金属微粒子ペースト４０３は、加熱されることにより、有機保護膜及び有機溶媒が揮発し、表面が露出した金属微粒子が互いに接触する。この状態で、加圧することにより、金属微粒子の表面エネルギーを駆動力として、金属微粒子の焼成が進行する。
金属微粒子はこのようなメカニズムで焼成されるため、加圧力が大きい場合には密な金属の焼結体が、加圧力が小さい場合には粗な金属の焼結体が得られることになる。そのため、上記の加圧・加熱工程の結果、加圧力が大きい接合領域の中央領域においては密な金属の焼成体からなる密部４０２が得られ、小さい加圧力しか働かない接合領域の周縁領域においては粗な金属の焼成体からなる粗部４０１が得られる。
［第１の実施形態に係るパワーモジュールの効果］
次に、第１の実施形態に係るパワーモジュールの効果について説明する。
上記のとおり、導電性接合部材４の粗部４０１は、密部４０２と比較して、密度が低い（すなわち空孔率が高い。）。そのため、導電性接合部材４の粗部４０１は、密部４０２と比較して、強度が弱い。なお、かかる強度は、金属の焼結体を成形した試験片の引張試験等の方法により測定される。その結果、パワー半導体素子１と第２の導電性部材２０２の熱膨張率の違いに起因して導電性接合部材４に熱応力が生じた場合、導電性接合部材４の粗部４０１に優先的にクラックが生じる。かかるクラックが生じることにより、密部４０２に作用する熱応力は減少することになる。
その結果、第２の主面１ｂと第２の導電性部材２０２の面接合の信頼性は維持される。また、密部４０２にはクラックが生じにくいため、パワー半導体素子１の動作中に最も高温となる接合領域の中央領域における導電性接合部材４の熱抵抗上昇を防止することができる。
導電性接合部材４は、Ａｇ、Ｃｕなどの金属焼結体で形成されているため、はんだ等の従前の接合材料と比較して接合部の耐熱性が高い。
また、粗部４０１と密部４０２は、加圧治具４０４の形状の工夫という簡便な方法により実現できる。
以上から、第１の実施形態に係るパワーモジュールは、簡便にパワーモジュールの信頼性を向上させることができる。
なお、上記においては、導電性接合部材４を金属微粒子ペースト４０３を焼成することにより形成される金属焼結体であるとして説明を行ったが、導電性接合部材４は必ずしも金属焼結体である必要はなく、加圧力により強度が変化する導電性の接合部材であればよい。すなわち、導電性接合部材４が金属焼結体以外のものからなる場合であっても、中央領域における強度を周辺領域における強度よりも高くすることで上記の効果が得られる。一方、導電性接合部材４に金属焼結体を用いる場合には、中央領域の密度を周辺領域の密度よりも高くすることで、上記の効果が得られる。
（第２の実施形態）
以下、図を参照して第２の実施形態について説明する。ここでは、第１の実施形態と異なる点について主に説明する。
図４は、第２の実施形態に係るパワーモジュールの塗布工程後の断面図である。図５は、第２の実施形態に係るパワーモジュールの塗布工程後の上面図である。
図４に示すとおり、第２の導電性部材２０２の接合領域上には、金属微粒子ペースト４０３が塗布されている。塗布された金属微粒子ペースト４０３は、凸部４０３ａ及び薄部４０３ｂを有している。
図５に示すとおり、凸部４０３ａと薄部４０３ｂは、それぞれ接合領域の中央領域及び周縁領域に形成されている。なお、好ましくは金属微粒子ペースト４０３は、外周４０５が矩形形状となるように塗布されるが、外周４０５は他の形状、例えば円形、楕円形、六角形等であってもよい。
このように金属微粒子ペースト４０３が塗布された後、第１の実施形態の場合と同様、マウント工程及び加圧・加圧工程が行われる。但し、第１の実施形態の場合と異なり、パワー半導体素子１の全面を加圧してもよく、パワー半導体素子１の一部のみを加圧する必要はない。
金属微粒子ペースト４０３は、上記のとおり接合領域の中央領域に凸部４０３ａを、周縁領域に薄部４０３ｂを有している。その結果、接合領域の中央領域において金属微粒子の供給量が多く、接合領域の周縁領域で少なくなる。そのため、加圧・加熱工程の結果、接合領域の中央領域において密な金属の焼成体からなる密部４０２が得られ、接合領域の周縁領域において粗な金属の焼成体からなる粗部４０１が得られる（図１参照）。
第２の実施形態においては、凸部４０３ａ及び薄部４０３ｂを形成して金属微粒子の中央部への供給量を周縁部よりも多くすることによって、粗部４０１及び密部４０２を形成するため、第１の実施形態と比較して加圧・加熱工程の簡略化が可能である。
（第３の実施形態）
以下、図を参照して第３の実施形態について説明する。ここでは、第１の実施形態と異なる点について主に説明する。
図６は、第３の実施形態に係るパワーモジュールの塗布工程後の断面図である。図７は、第３の実施形態に係るパワーモジュールの塗布工程後の上面図である。
図６に示すとおり、第２の導電性部材２０２の接合領域上には、金属微粒子ペースト４０３が塗布されている。この金属微粒子ペースト４０３は、パターン印刷によって塗布されている。塗布された金属微粒子ペースト４０３は、一様塗布部４０３ｃと区切り塗布部４０３ｄを有している。一様塗布部４０３ｃは、金属微粒子ペースト４０３が一様に塗布されているが、区切り塗布部４０３ｄは、金属微粒子ペースト４０３が一定領域ごとに区切られてパターニングされている。
図７に示すとおり、一様塗布部４０３ｃと区切り塗布部４０３ｄは、それぞれ接合領域の中央領域及び周縁領域に形成されている。好ましくは、区切り塗布部４０３ｄは、格子状に区切られて金属微粒子ペースト４０３が塗布されるが、区切り塗布部４０３ｄにおける金属微粒子ペースト４０３の区切り方はこれに限られるものではない。
このように金属微粒子ペースト４０３が塗布された後、第１の実施形態の場合と同様、マウント工程及び加圧・加圧工程が行われる。但し、第１の実施形態の場合と異なり、パワー半導体素子１の全面が加圧してもよく、パワー半導体素子１の一部のみを加圧する必要はない。
金属微粒子ペースト４０３は、上記のとおり、接合領域の中央領域において一様塗布部４０３ｃを、接合領域の周縁領域において区切り塗布部４０３ｄを有している。その結果、金属微粒子の供給量は接合領域の中央領域で多く、接合領域の周縁領域で少なくなる。そのため、加圧・加熱工程の結果、接合領域の中央領域においては密な金属の焼成体からなる密部４０２が得られ、接合領域の周縁領域においては粗な金属の焼成体からなる粗部４０１が得られる。
第３の実施形態においては、一様塗布部４０３ｃ及び区切り塗布部４０３ｄを形成し、接合領域の中央領域における金属微粒子ペースト供給量を接合領域の周縁領域よりも多くすることによって、粗部４０１及び密部４０２を形成するため、第１の実施形態と比較して加圧・加熱工程の簡略化が可能である。
（第４の実施形態）
以下、図を参照して第４の実施形態について説明する。ここでは、第１の実施形態と異なる点について主に説明する。
図８は、第４の実施形態に係るパワーモジュールの塗布工程後の断面図である。図９は、第４の実施形態に係るパワーモジュールの塗布工程後の上面図である。図８に示すように、第４の実施形態においては、金属微粒子ペースト４０３に加えて、金属粒子ペースト４０６が用いられる。
金属粒子ペースト４０６は、金属微粒子ペーストと同じく、有機保護膜で被覆された金属粒子が有機溶媒に分散したペーストである。しかしながら、金属粒子ペースト４０６中の金属粒子の平均粒径は、金属微粒子ペースト４０３に含まれる金属粒子の平均粒径と比較して、１０倍以上大きい。金属粒子ペースト４０６に含まれる金属粒子の平均粒径は、１μｍ以上であることが好ましい。
なお、金属微粒子ペースト４０３及び金属粒子ペースト４０６に含まれる金属粒子の平均粒径は、透過型電子顕微鏡法やレーザ回折法等の方法により測定される。
図９に示すとおり、金属微粒子ペースト４０３及び金属粒子ペースト４０６は、それぞれ、第２の導電性部材２０２上の接合領域の中央領域及び周縁領域に塗布されている。なお、金属微粒子ペースト４０３及び金属粒子ペースト４０６は、好ましくは矩形形状に塗布されるが、これに限られるものではなく、円形、楕円形、六角形等形状に塗布されてもよい。
金属微粒子ペースト及び４０３及び金属粒子ペースト４０６が塗布された後に、第１の実施形態と同様、マウント工程及び加圧・加熱工程が行われる。但し、第１の実施形態の場合と異なり、パワー半導体素子１の全面を加圧してもよく、パワー半導体素子１の一部のみを加圧する必要はない。
上記のとおり、加圧された金属粒子は、表面エネルギーを駆動力として、その焼成が進行する。そして、表面エネルギーは、体積に対する表面積の比率が大きくなるほど大きくなる。そのため、金属粒子ペースト４０６中の金属粒子は、金属微粒子ペースト４０３中の金属粒子と比較して、表面エネルギーが小さい。
したがって、金属粒子ペースト４０６を用いた場合、金属微粒子ペースト４０３を用いた場合と比較して焼成の駆動力が小さく、金属焼結体の空孔率が高くなりやすい。そのため、加圧・加熱工程の結果、接合領域の中央領域においては密な金属の焼成体からなる密部４０２が得られ、接合領域の周縁領域においては粗な金属の焼成体からなる粗部４０１が得られる。
第４の実施形態においては、金属微粒子ペースト４０３及び金属粒子ペースト４０６を塗布することにより、これらに含まれる金属粒子の表面エネルギーの大小を利用して粗部４０１及び密部４０２を形成するため、第１の実施形態と比較して加圧・加熱工程の簡略化が可能である。
（第５の実施形態）
以下、図を参照して第５の実施形態について説明する。ここでは、第１の実施形態と異なる点について主に説明する。
図１０は、第５の実施形態に係るパワーモジュールにおけるパワー半導体素子１と第２の導電性部材２０２の接合部の断面図である。図１１は、第２の導電性部材２０２の上面図である。
第５の実施形態に係るパワーモジュールにおけるパワー半導体素子１と第２の導電性部材２０２の接合部は、第１の実施形態の場合と同様、パワー半導体素子１、第２の導電性部材２０２、金属焼結体から形成されている粗部４０１及び密部４０２を有する導電性接合部材４を備えている。
しかし、図１０に示すとおり、第５の実施形態に係るパワーモジュールにおけるパワー半導体素子１と第２の導電性部材２０２の接合部には、第１の実施形態の場合と異なり、第２の導電性部材２０２に凸状部材２０４が形成されている。図１１に示すとおり、凸状部材２０４は、接合領域の中央領域に形成されている。なお、図１１に示すように、凸状部材２０４の平面形状は矩形形状であるが、この形状に限定されるものではなく、円形、楕円形、六角形等であってもよい。
第５の実施形態においても、第１の実施形態と同様、金属微粒子ペースト４０３の塗布工程、パワー半導体素子１のマウント工程、及び加圧・加熱工程が行われる。但し、第５の実施形態においては、第１の実施形態と異なり、必ずしもパワー半導体素子１の一部の領域のみを加圧する必要はない。
このような凸状部材２０４を設けた場合、凸状部材２０４が設けられていない箇所には、加圧・加熱工程中において圧力がかかりにくくなる。その結果、接合領域の中央領域においては密な金属の焼成体からなる密部４０２が得られ、接合領域の周縁領域においては粗な金属の焼成体からなる粗部４０１が得られる。
第５の実施形態においては、凸状部材２０４を設けることにより生じる圧力の違いを利用して粗部４０１及び密部４０２を形成するため、第１の実施形態と比較して加圧・加熱工程の簡略化が可能である。
（第６の実施形態）
以下、図を参照して第６の実施形態について説明する。ここでは、第１の実施形態と異なる点について主に説明する。
図１２は、第６の実施形態に係るパワーモジュールにおけるパワー半導体素子１と第２の導電性部材２０２の接合部の断面図である。第６の実施形態に係るパワーモジュールにおけるパワー半導体素子１と第２の導電性部材２０２の接合部は、第１の実施形態の場合と同様、パワー半導体素子１、第２の導電性部材２０２、金属焼結体から形成されている粗部４０１及び密部４０２を有する導電性接合部材４を備えている。
しかし、第６の実施形態に係るパワーモジュールにおけるパワー半導体素子１と第２の導電性部材２０２の接合部は、第１の実施形態の場合と異なり、密部４０２中に板状部材４０７が埋没している。板状部材４０７は、接合領域の中央領域に存在している。
図１３は、金属微粒子ペースト４０３の塗布工程の途中の状態を示す上面図である。第６の実施形態の塗布工程においては、図１３に示すように、まず第２の導電性部材２０２の接合領域上に金属微粒子ペーストが塗布される。その後、図１３に示すように、塗布した金属微粒子ペースト４０３の中央領域に板状部材４０７を載せる。さらに、板状部材４０７を覆うように、再度金属微粒子ペースト４０３を塗布する。
塗布工程の後、第１の実施形態と同様、パワー半導体素子１のマウント工程及び加圧・加熱工程が行われる。但し、第６の実施形態においては、第１の実施形態と異なり、必ずしもパワー半導体素子１の一部の領域のみを加圧する必要はない。
このような板状部材４０７を設けた場合、板状部材４０７が設けられている領域においては、板状部材４０７の上下に位置する金属微粒子ペースト４０３に圧力がかかりやすい一方、板状部材４０７が設けられていない領域には圧力がかかりにくくなる。その結果、接合領域の中央領域においては密な金属の焼成体からなる密部４０２が得られ、周縁領域においては粗な金属の焼成体からなる粗部４０１が得られる。
第６の実施形態においては、板状部材４０７を設けることにより生じる圧力の違いを利用して粗部４０１及び密部４０２を形成するため、第１の実施形態と比較して加圧・加熱工程の簡略化が可能である。
（第７の実施形態）
以下、図を参照して第７の実施形態について説明する。ここでは、第１の実施形態と異なる点について主に説明する。
図１４は、第６の実施形態に係るパワーモジュールにおけるパワー半導体素子１と第２の導電性部材２０２の接合部の、パワー半導体素子１の平面視における対角線を含む断面における断面図である。図１５は、導電性接合部材４の接合部の上面図である。
図１４に示すとおり、第６の実施形態に係るパワーモジュールにおけるパワー半導体素子１と第２の導電性部材２０２の接合部は、第１の実施形態と同様、パワー半導体素子１、第２の導電性部材２０２、金属焼結体から形成されている粗部４０１及び密部４０２を有する導電性接合部材４を備えている。また、図１４に示すとおり、パワー半導体モジュールの対角線は、長さＹを有している。
図１５に示すとおり、密部４０２の外周が、平面視において、導電性接合部材４の外周と最も離れている距離は、長さＸである。第７の実施形態においては、Ｘ≦Ｙ／６以下である。
上記のとおり、導電性接合部材４にクラックが発生すると、当該部分の熱抵抗が増加する。そのため、クラックが発生しやすい粗部４０１は熱抵抗が増加しやすい部分である。また、パワー半導体素子１の周縁領域は、中央領域と比較し、第２の導電性部材２０２を介して熱が拡散する影響を受けるため、温度が相対的に低くなる。そのため、パワー半導体素子１の直下に存在する粗部４０１にクラックが発生して熱抵抗が増加したとしても、パワー半導体素子１の周縁領域の温度がパワー半導体素子１の最高温度を超えない限り、パワーモジュールの耐熱設計値を超えることはない。このような範囲で、粗部４０１でのクラックの発生が許容される。
図１６は、パワー半導体素子１の定常熱解析結果を示す図である。なお、この定常熱解析においては、パワー半導体素子１は全面発熱していることが仮定されている。図１６における横軸は、パワー半導体素子１中央からの対角線上の距離を示しており、縦軸が温度を示している。
図１６に示されるとおり、パワー半導体素子１は、中央において最高温度１７５℃を示す。また、図１６に示されるとおり、パワー半導体素子１の端部から対角距離の１／６だけ中央側に入った位置、すなわち横軸の±４．７（ａｒｂ．ｕｎｉｔｓ）の位置においては、パワー半導体素子１は最高温度よりも５℃以上低い１６９．５℃の温度を示す。
このことから、パワー半導体の端部の対角距離の１／６だけ中央側に入った位置よりも外側では、粗部４０１にクラックが入って熱抵抗が増加したとしても、かかる熱抵抗の増加に伴うパワー半導体素子１の温度上昇が５℃以下であれば、パワー半導体素子１内の最高温度を超えることはなく、パワーモジュールに悪影響を与えない。このようなことを考慮すれば、長さＹと長さＸは、Ｘ≦Ｙ／６の関係を充足することが好ましい。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ パワー半導体素子、１ａ パワー半導体素子の第１の主面、１ｂ パワー半導体素子の第２の主面、２ 絶縁基板、２ａ 絶縁基板の第１の主面、２ｂ 絶縁基板の第２の主面、２０１ 第１の導電性部材、２０２ 第２の導電性部材、２０３ 第３の導電性部材、２０４ 凸状部材、３ 配線部材、４ 導電性接合部材、４０１ 粗部、４０２ 密部、４０３ 金属微粒子ペースト、４０３ａ 凸部、４０３ｂ 薄部、４０３ｃ 一様塗布部、４０３ｄ 区切り塗布部、４０４ 加圧治具、４０５ 外周、４０６ 金属粒子ペースト、４０７ 板状部材、５ 配線部材、５０１ 第１の端部、５０２ 第２の端部、６ ベース板、７ 接合材料、８ ケース、９ 封止材料。
本発明に係るパワーモジュールは、第１の主面と第１の主面の反対側の第２の主面を有するパワー半導体素子と、第２の主面に面し、導電性部材を有する絶縁基板と、第２の主面と導電性部材の間に形成された導電性接合部材を備え、導電性接合部材は周縁領域及び中央領域を有しており、導電性接合部材の周縁領域における強度は、導電性接合部材の中央領域における強度よりも低い。
本発明に係るパワーモジュールの一の製造方法では、絶縁基板上の導電性部材の接合領域に金属粒子ペーストを塗布する塗布工程がなされる。第１の主面及び第１の主面の反対側の第２の主面を有するパワー半導体素子を、第２の主面が塗布された金属粒子ペーストに接触するようにマウントするマウント工程がなされる。パワー半導体素子をその厚み方向に加圧しながら加熱することでパワー半導体素子と絶縁基板上の導電性部材を接合する加熱工程がなされる。加熱工程において、パワー半導体素子と絶縁基板上の導電性部材との接合領域の中央領域に形成される導電性接合部材は、接合領域の周辺領域に形成される導電性部材よりも密度が高い。塗布工程は、接合領域の中央領域における金属粒子ペーストの塗布量は、接合領域の周縁領域における金属粒子ペーストの塗布量よりも多い。
本発明に係るパワーモジュールの他の製造方法では、絶縁基板上の導電性部材の接合領域に金属粒子ペーストを塗布する塗布工程がなされる。第１の主面及び第１の主面の反対側の第２の主面を有するパワー半導体素子を、第２の主面が塗布された金属粒子ペーストに接触するようにマウントするマウント工程がなされる。パワー半導体素子をその厚み方向に加圧しながら加熱することでパワー半導体素子と絶縁基板上の導電性部材を接合する加熱工程がなされる。加熱工程において、パワー半導体素子と絶縁基板上の導電性部材との接合領域の中央領域に形成される導電性接合部材は、接合領域の周辺領域に形成される導電性部材よりも密度が高い。塗布工程は、接合領域の中央領域において塗布される金属粒子ペーストの厚みが、接合領域の周縁領域において塗布される金属粒子ペーストの厚みよりも大きい。
本発明に係るパワーモジュールのさらに他の製造方法では、絶縁基板上の導電性部材の接合領域に金属粒子ペーストを塗布する塗布工程がなされる。第１の主面及び第１の主面の反対側の第２の主面を有するパワー半導体素子を、第２の主面が塗布された金属粒子ペーストに接触するようにマウントするマウント工程がなされる。パワー半導体素子をその厚み方向に加圧しながら加熱することでパワー半導体素子と絶縁基板上の導電性部材を接合する加熱工程がなされる。加熱工程において、パワー半導体素子と絶縁基板上の導電性部材との接合領域の中央領域に形成される導電性接合部材は、接合領域の周辺領域に形成される導電性部材よりも密度が高い。塗布工程は、金属粒子ペーストを接合領域の中央領域において一様に塗布し、接合領域の周縁領域においてパターニングして塗布する。

Claims (12)

  1. 第１の主面と第１の主面の反対側の第２の主面を有するパワー半導体素子と、
    前記第２の主面に面し、導電性部材を有する絶縁基板と、
    前記第２の主面と前記導電性部材の間に形成された導電性接合部材を備え、
    前記導電性接合部材は周縁領域及び中央領域を有しており、
    前記導電性接合部材の前記周縁領域における強度は、前記導電性接合部材の前記中央領域における強度よりも低い、パワーモジュール。
  2. 第１の主面と第１の主面の反対側の第２の主面を有するパワー半導体素子と、
    前記第２の主面に面し、導電性部材を有する絶縁基板と、
    前記第２の主面と前記導電性部材の間に形成された導電性接合部材を備え、
    前記導電性接合部材は周縁領域及び中央領域を有しており、
    前記導電性接合部材は金属焼結体であり、
    前記導電性接合部材の前記周縁領域における密度は、前記導電性接合部材の前記中央領域における密度よりも低い、パワーモジュール。
  3. 前記導電性部材の前記中央領域において凸部を含んでいる、請求項１又は２記載のパワーモジュール。
  4. 前記導電性接合部材は、前記中央領域において板状部材を含んでおり、前記板状部材は前記中央領域に埋没している、請求項１又は２記載のパワーモジュール。
  5. 前記導電性接合部材は矩形形状を有しており、前記矩形形状の対角の長さＹと前記周縁領域の長さＸはＸ≦Ｙ／６を満たす、請求項１又は２記載のパワーモジュール。
  6. 絶縁基板上の導電性部材の接合領域に金属粒子ペーストを塗布する塗布工程と、
    第１の主面及び第１の主面の反対側の第２の主面を有するパワー半導体素子を、前記第２の主面が前記塗布された金属粒子ペーストに接触するようにマウントするマウント工程と、
    前記パワー半導体素子を前記パワー半導体素子の厚み方向に加圧しながら加熱することで前記パワー半導体素子と前記絶縁基板上の導電性部材を接合する加熱工程とを備え、
    前記加熱工程において、前記パワー半導体素子と前記絶縁基板上の導電性部材との接合領域の中央領域に形成される導電性接合部材は、前記接合領域の周辺領域に形成される前記導電性部材よりも密度が高い、パワーモジュールの製造方法。
  7. 前記加熱工程において、前記パワー半導体素子の中央領域に付加される加圧力は、前記パワー半導体素子の周辺領域に付加される加圧力よりも大きい、請求項６記載のパワーモジュールの製造方法。
  8. 前記加熱工程において、前記パワー半導体素子の中央領域のみが加圧される、請求項７記載のパワーモジュールの製造方法。
  9. 前記塗布工程は、前記接合領域の中央領域における前記金属粒子ペーストの塗布量は、前記接合領域の周縁領域における前記金属粒子ペーストの塗布量よりも多い、請求項６又は７記載のパワーモジュールの製造方法。
  10. 前記塗布工程は、前記接合領域の中央領域において塗布される前記金属粒子ペーストの厚みが、前記接合領域の周縁領域において塗布される前記金属粒子ペーストの厚みよりも大きい、請求項６又は７記載のパワーモジュールの製造方法。
  11. 前記塗布工程は、前記金属粒子ペーストを前記接合領域の中央領域において一様に塗布し、前記接合領域の周縁領域においてパターニングして塗布する、請求項６又は７記載のパワーモジュールの製造方法。
  12. 前記塗布工程は、第１の金属粒子ペーストを前記接合領域の中央領域に塗布し、第２の金属粒子ペーストを前記接合領域の周縁領域に塗布し、
    前記第２の金属粒子ペースト中の金属粒子の平均粒径は、前記第１の金属粒子ペースト中の金属粒子の粒径の１０倍以上である、請求項６又は７記載のパワーモジュールの製造方法。
JP2017548648A 2015-11-05 2016-05-24 パワーモジュールの製造方法 Active JP6366858B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015217330 2015-11-05
JP2015217330 2015-11-05
PCT/JP2016/065295 WO2017077728A1 (ja) 2015-11-05 2016-05-24 パワーモジュール及びパワーモジュールの製造方法

Publications (2)

Publication Number Publication Date
JPWO2017077728A1 true JPWO2017077728A1 (ja) 2018-03-01
JP6366858B2 JP6366858B2 (ja) 2018-08-01

Family

ID=58662027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017548648A Active JP6366858B2 (ja) 2015-11-05 2016-05-24 パワーモジュールの製造方法

Country Status (2)

Country Link
JP (1) JP6366858B2 (ja)
WO (1) WO2017077728A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7512953B2 (ja) * 2021-05-27 2024-07-09 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110001A (ja) * 2005-10-17 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2008300792A (ja) * 2007-06-04 2008-12-11 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2010245302A (ja) * 2009-04-07 2010-10-28 Toyota Motor Corp 半導体装置
WO2010122795A1 (ja) * 2009-04-22 2010-10-28 パナソニック株式会社 半導体装置
JP2015177182A (ja) * 2014-03-18 2015-10-05 三菱電機株式会社 パワーモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007110001A (ja) * 2005-10-17 2007-04-26 Fuji Electric Holdings Co Ltd 半導体装置
JP2008300792A (ja) * 2007-06-04 2008-12-11 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2010245302A (ja) * 2009-04-07 2010-10-28 Toyota Motor Corp 半導体装置
WO2010122795A1 (ja) * 2009-04-22 2010-10-28 パナソニック株式会社 半導体装置
JP2015177182A (ja) * 2014-03-18 2015-10-05 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
JP6366858B2 (ja) 2018-08-01
WO2017077728A1 (ja) 2017-05-11

Similar Documents

Publication Publication Date Title
JP6430007B2 (ja) 半導体装置および半導体装置の製造方法
JP6309112B2 (ja) パワーモジュール
CN104205328B (zh) 半导体装置及其制造方法
US7372132B2 (en) Resin encapsulated semiconductor device and the production method
JP2010092977A (ja) 半導体装置及びその製造方法
US10522482B2 (en) Semiconductor device manufacturing method comprising bonding an electrode terminal to a conductive pattern on an insulating substrate using ultrasonic bonding
JPWO2012157583A1 (ja) 半導体装置とその製造方法
US20150041827A1 (en) Bonding structure including metal nano particles and bonding method using metal nano particles
JP6287789B2 (ja) パワーモジュール及びその製造方法
TW201332066A (zh) 半導體裝置及其製造方法
EP3327769B1 (en) Apparatus and manufacturing method
TW201841266A (zh) 半導體裝置及半導體裝置的製造方法
JP6048238B2 (ja) 電子装置
CN108511406A (zh) 具有增强的散热性的电子组件
JP6406983B2 (ja) 半導体装置およびその製造方法
JP6643481B2 (ja) 半導体モジュールおよび半導体モジュールの製造方法
CN104851861A (zh) 半导体组件及制造半导体组件的方法
JP6366858B2 (ja) パワーモジュールの製造方法
JP6406996B2 (ja) 半導体装置
WO2020196616A1 (ja) 配線基板、電子装置及び電子モジュール
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JP2015056540A (ja) 半導体装置及びその製造方法
US10629556B2 (en) Composite bump, method for forming composite bump, and substrate
JP2011249599A (ja) 半導体実装基板およびそれを用いた実装構造体
JP5884625B2 (ja) 半導体デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180703

R150 Certificate of patent or registration of utility model

Ref document number: 6366858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250