JPWO2015068340A1 - 太陽電池 - Google Patents

Abstract

太陽電池（１０）は、一導電型としてｎ型の導電型を有する結晶基板（１１）と、結晶基板（１１）の一主面としての受光面と結晶基板（１１）の側面に連続して積層されるｎ型半導体層（１２）と、結晶基板（１１）の他主面としての裏面と結晶基板（１１）の側面に連続して積層され結晶基板（１１）の側面においてｎ型半導体層（１２）と少なくとも一部が重なるｐ型半導体層（１３）と、結晶基板（１１）の受光面上において、ｎ型半導体層に積層され、結晶基板（１１）の平面形状よりも小さな面積を有する受光面側の透明導電膜（１４）と、ｐ型半導体層（１３）に積層される裏面側の透明導電膜（１５）とを備える。。

Description

本開示は、太陽電池に関する。

特許文献１には、光起電力素子において表裏面の半導体層が端面に回り込むことによる特性低下を低減するために、表面側の半導体層は基板の略全面に形成され、裏面側の半導体層は基板より小面積に形成される構造を開示している。

特許文献２には、光起電力素子において、例えばｎ基板の第一主面にｎ型半導体層を形成し、第二主面にｐ型半導体層を形成するとき、導電型の異なる半導体層の形成順序によって、ｎ基板の側面及び周端部には、ｎ基板−ｎ層−ｐ層の整流接合か、ｎ基板−ｐ層−ｎ層の逆接合かが形成される。前者のように形成することで、基板の全面に整流接合が備えられることになり、逆接合によるキャリア移動の抑制等の悪影響が生じないと述べている。

特開２００１−０４４４６１号公報 特開平１１−２５１６０９号公報

特許文献１，２に示すように、結晶基板の側面において半導体層や透明導電膜の回り込みがあるとリークが発生する恐れがある。リークを防ぐためにマスクを用いて、半導体層や透明導電膜のそれぞれを結晶基板よりも小面積とすると、太陽電池の出力が低下する。

即ち、結晶基板の側面に半導体層等が回り込んでもリーク発生を抑制しつつ、太陽電池の出力を向上させることが求められる。

本開示の一態様である太陽電池は、一導電型を有する結晶基板と、結晶基板の一主面と結晶基板の側面に連続して積層され一導電型を有する第１半導体層と、結晶基板の他主面と結晶基板の側面に連続して積層され他導電型を有し、結晶基板の側面において第１半導体層と少なくとも一部が重なる第２半導体層と、結晶基板の一主面上において、第１半導体層に積層され、結晶基板の平面形状よりも小さな面積を有する第１透明導電膜と、第２半導体層に積層される第２透明導電膜と、を備える。

本開示の一態様によれば、結晶基板の側面に半導体層等が回り込んでもリーク発生を抑制しつつ、太陽電池の出力を向上させることができる。

実施の形態における太陽電池を示す図で、（ａ）は断面図、（ｂ）は受光面側を示す平面図、（ｃ）は裏面側を示す平面図、（ｄ）は（ｂ）のＤ−Ｄ線における断面図である。（ｂ），（ｃ）では集電電極の図示を省略した。 図１の太陽電池を製造する手順を示す図で、横軸は各手順を示し、縦軸は（ａ）が断面図、（ｂ）が受光面側平面図、（ｃ）が裏面側平面図である。 従来技術の太陽電池を製造する手順を、図２に対応させて示す図である。

以下に図面を用いて、実施形態の一例について詳細に説明する。以下で述べる形状、寸法、材質等は、説明のための例示であって、これらに限定するものではない。以下の図面は、説明のための模式図であり、縦横高さに関する縮尺は、実際の太陽電池等の縦横高さと異なる場合がある。具体的な縦横高さに関する縮尺は、以下の説明を参酌して判断される。

図１は、太陽電池１０を示す図である。この太陽電池１０は、一主面側からｎ型非晶質半導体層を結晶基板の側面に回り込ませ、その上に他主面側からｐ型非晶質半導体層を結晶基板の側面に回り込ませて重ねただけでは、リークがほとんど発生しないことを実験的に確かめた知見に基づくものである。また、一主面側から透明導電膜を結晶基板の側面に回り込ませ、その上に他主面側から透明導電膜を結晶基板の側面に回り込ませて重ねると、透明導電膜同士で短絡し、リークが発生することも確認された。したがって、結晶基板の側面において、一主面のｎ型非晶質半導体層と他主面のｐ型非晶質半導体層を重ねてもよいが、一主面の透明導電膜と他主面の透明導電膜を重ねないようにすることで、リーク発生を抑制しつつ、出力を向上させることができる。以下の構成は、この知見に基づくものである。

図１（ａ）は断面図である。（ａ）において上方側が受光面側、下方側が裏面側である。（ｂ）は受光面側を示す平面図、（ｃ）は裏面側を示す平面図、（ｄ）は（ｂ）のＤ−Ｄ線における断面図である。なお（ｄ）は、（ａ）と配列方向を逆とし、上方側を裏面側、下方側を受光面側として示した。また、（ｂ）と（ｃ）も表裏反転となるので、配列の上下方向をＹ方向とし、上方側を（ｂ）では＋Ｙ方向、（ｃ）では−Ｙ方向として、符号で区別した。

このように、断面図はどこで切断するかで変わるが、（ａ）は（ｂ）のＡ−Ａ線における断面図に相当する。ここで、「受光面」とは、太陽電池１０において外部から光が主に入射する面を意味する。例えば、太陽電池１０に入射する光のうち５０％超過〜１００％が受光面側から入射する。また、「裏面」とは、受光面とは反対側の面を意味する。

太陽電池１０は、太陽光等の光を受光してキャリアである電子および正孔を生成し、生成されたキャリアを収集し、収集したキャリアを集電して外部へ取り出す。キャリアを生成する部分は光電変換部と呼ばれ、ｎ型単結晶シリコン基板１１と、ｎ型半導体層１２と、ｐ型半導体層１３で構成される。キャリアを収集するのは、受光面側の透明導電膜１４と裏面側の透明導電膜１５である。収集したキャリアを集電するのは、受光面側の集電電極１６と裏面側の集電電極１７である。以下では、ｎ型単結晶シリコン基板１１を、単に結晶基板１１と呼ぶ。

受光面側の集電電極１６は受光面側の透明導電膜１４上に設けられるキャリアの集電電極である。裏面側の集電電極１７は裏面側の透明導電膜１５上に設けられるキャリアの集電電極である。これらは、例えば、バインダー樹脂中に銀（Ａｇ）等の導電性粒子を分散させた導電性ペーストを透明導電膜１４，１５上に所望のパターンでスクリーン印刷して形成される細線状の電極部である。または、スクリーン印刷の代わりに、各種スパッタ法、各種蒸着法、各種メッキ法等を用いて集電電極１６，１７を形成してもよい。図１（ａ），（ｄ）に示すように集電電極１６，１７をそれぞれ、複数設けてもよい。

本開示は、光電変換部と透明導電膜１４，１５の構成に関するものであるので、集電電極１６，１７については、上記の説明に止め、またそれらの図示は、図１（ａ），（ｄ）に示すのみとした。以下に、各構成について詳細に説明を行う。

光電変換部を構成する結晶基板１１は、一導電型を有する単結晶半導体基板である。ここでは、一導電型をｎ型とし、単結晶半導体を単結晶シリコンとする。結晶基板１１の平面形状は、図１（ｂ），（ｃ）に示すように、矩形形状の外縁の４隅部１８，１９，２０，２１を切り欠いた８角形状を有する。寸法の一例を述べると、一辺が約１００ｍｍから約２００ｍｍで、各４隅において辺方向に沿って約５ｍｍから約１６ｍｍ程度の長さで切り欠かれる。薄型の太陽電池１０の場合、厚さは、例えば、約７５μｍから約２００μｍ程度である。これらの寸法は一例であって、これ以外の値であってもよい。

ｎ型半導体層１２は、結晶基板１１の一主面に設けられる一導電型の半導体層である。一主面を受光面とすると、一導電型は、結晶基板１１の導電型であるので、ｎ型半導体層１２は、受光面に設けられるｎ型の半導体層である。ｎ型半導体層１２は、ｉ型非晶質シリコン層２２と、その上に積層されたｎ型非晶質シリコン層２３で構成される。

ｐ型半導体層１３は、結晶基板１１の他主面に設けられる他導電型の半導体層である。他主面は結晶基板１１の一主面と対向する主面であり、本実施形態の場合、結晶基板１１の裏面である。また、一導電型は、結晶基板１１の導電型であり、他導電型は一導電型でない導電型であるため、ｐ型の半導体層である。ｐ型半導体層１３は、ｉ型非晶質シリコン層２４と、その上に積層されたｐ型非晶質シリコン層２５で構成される。ｎ型半導体層１２とｐ型半導体層１３を区別するときは、前者を第１半導体層、後者を第２半導体層と呼ぶ。

図１（ａ）では、受光面側から裏面側に向かって、ｎ型非晶質シリコン層２３、ｉ型非晶質シリコン層２２、結晶基板１１、ｉ型非晶質シリコン層２４、ｐ型非晶質シリコン層２５の順に積層される。ｉ型非晶質シリコン層２２，２４を区別するときは、前者を第一ｉ型非晶質シリコン層、後者を第二ｉ型非晶質シリコン層と呼ぶ。これらの積層された非晶質半導体薄層の厚さは、数ｎｍ〜数十ｎｍである。例えば、約５〜約２０ｎｍとすることができる。

ｉ型非晶質シリコン層２２，２４は、ｎ型非晶質シリコン層２３およびｐ型非晶質シリコン層２５よりもキャリアを発生させるドーパントの濃度が低い真性非晶質シリコン薄層である。第一ｉ型非晶質シリコン層２２と第二ｉ型非晶質シリコン層２４は、同一の組成を有するものとできる。ｎ型非晶質シリコン層２３は、Ｖ族の金属原子を所定の濃度で含む非晶質シリコン薄層である。Ｖ族の金属原子としては、Ｐ（リン）が用いられる。ｐ型非晶質シリコン層２５は、ＩＩＩ族の金属原子を所定の濃度で含む非晶質シリコン薄層である。ＩＩＩ族の金属原子としては、Ｂ（ボロン）が用いられる。

ｎ型半導体層１２は、結晶基板１１の外縁の４隅部１８，１９，２０，２１に対応する箇所を除き、結晶基板１１の受光面の全面に形成される。ｎ型半導体層１２の形成のために成膜装置の所定の位置に結晶基板１１を保持するが、ここでは、結晶基板１１の４隅部１８，１９，２０，２１の受光面側を４つの保持具２６，２７，２８，２９（図２参照）で押えて保持するものとした。４つの保持具２６，２７，２８，２９を１つの保持具としてもよい。

結晶基板１１の４隅部１８，１９，２０，２１に対応する箇所は、保持具２６，２７，２８，２９の陰となり、ｎ型半導体層１２が形成されない未成膜領域３０，３１，３２，３３となる。なお、４つの内の１つの保持具２９に識別穴が設けられ、その識別穴に対応する箇所にはｎ型半導体層１２が形成され、識別マーク３４となる。

それ以外は保持具２６，２７，２８，２９の陰にならないので、ｎ型半導体層１２は、結晶基板１１の受光面から連続して側面にも回り込んで形成される。図１（ｂ）に、結晶基板１１の側面に形成された回り込みｎ型半導体層３５，３６，３７，３８を示した。

ｐ型半導体層１３は、結晶基板１１の外縁の４隅部１８，１９，２０，２１に対応する箇所を除き、結晶基板１１の裏面の全面に形成される。ｐ型半導体層１３の形成のために成膜装置の所定の位置に結晶基板１１を保持するが、ここでは、ｎ型半導体層１２形成の際に用いられる４つの保持具２６，２７，２８，２９をそのまま用いて、結晶基板１１の４隅部１８，１９，２０，２１の裏面側を押えるものとした。結晶基板１１の４隅部１８，１９，２０，２１に対応する箇所は、保持具２６，２７，２８，２９の陰となり、ｐ型半導体層１２が形成されない未成膜領域３９，４０，４１，４２となる。なお、保持具２９に設けられる識別穴に対応して、識別マーク４３がｐ型半導体層１３によって形成される。

それ以外は保持具の陰にならないので、ｐ型半導体層１２は、結晶基板１１の受光面から連続して側面にも回り込んで形成される。図１（ｃ）に、結晶基板１１の側面に形成された回り込みｐ型半導体層４４，４５，４６，４７を示した。

ｐ型半導体層１３の未成膜領域３９，４０，４１，４２と、ｎ型半導体層１２の未成膜領域３０，３１，３２，３３を区別するときは、後者を第１未成膜領域、前者を第２未成膜領域と呼ぶ。

図１（ｂ），（ｃ）に示されるように、ｎ型半導体層１２の未成膜領域３０，３１，３２，３３と、ｐ型半導体層１３の未成膜領域３９，４０，４１，４２は、結晶基板１１に対し、製造誤差をなくした場合、表裏反転の位置関係を有することになる。

一方で、結晶基板１１の側面には、受光面側から回り込みｎ型半導体層３５，３６，３７，３８が形成され、裏面側から回り込みｐ型半導体層４４，４５，４６，４７が形成される。したがって、結晶基板１１の側面には、回り込みｎ型半導体層３５と回り込みｐ型半導体層４４が重なった重畳層、回り込みｎ型半導体層３６と回り込みｐ型半導体層４５が重なった重畳層、回り込みｎ型半導体層３７と回り込みｐ型半導体層４６が重なった重畳層、回り込みｎ型半導体層３８と回り込みｐ型半導体層４７が重なった重畳層が形成される。図１（ａ）には、回り込みｎ型半導体層３６と回り込みｐ型半導体層４５が重なった重畳層４８と回り込みｎ型半導体層３８と回り込みｐ型半導体層４７が重なった重畳層４９を図示した。実験結果によれば、これらの重畳層が形成されても、リークには影響を及ぼさないことが確認された。

受光面側の透明導電膜１４は、結晶基板１１の一主面上において第一半導体層に積層されるもので、ここでは、受光面側の透明導電膜１４は、結晶基板１１の受光面において、ｎ型半導体層１２上、詳しくは、ｎ型非晶質シリコン層２３上に積層される。裏面側の透明導電膜１５は、結晶基板１１の他主面上において第二半導体層に積層されるもので、ここでは、結晶基板１１の裏面において、ｐ型半導体層１３上、詳しくは、ｐ型非晶質シリコン層２５上に積層される。受光面側の透明導電膜１４と裏面側の透明導電膜１５を区別するときは、前者を第１透明導電膜、後者を第２導電膜と呼ぶ。

リークを発生させないために、２つの透明導電膜１４，１５は、結晶基板１１の側面において、重ならないことが必要である。例えば、少なくともいずれか一方を結晶基板１１の平面形状よりも小さな面積に設定することで、他方を結晶基板１１の平面形状と同じ平面形状とできる。すなわち、他方の透明導電膜を結晶基板１１の平面形状と同じ平面形状として結晶基板１１の側面に回り込むことがあった場合でも、結晶基板１１の反対側の面にまでは回り込まず、結晶基板１１の平面形状よりも小さな面積を有する一方の透明導電膜と短絡することがないからである。

２つの透明導電膜１４，１５のうち、いずれを結晶基板１１の平面形状より小さな面積とするかは、それぞれの透明導電膜が配置される半導体膜のキャリア移動度等の性能による。一般的にｎ型半導体層１２の方がｐ型半導体層１３よりもキャリア移動度が高い。そこで、受光面側の透明導電膜１４の面積を、結晶基板１１の平面寸法よりも小さく設定し、裏面側の透明導電膜１５の面積を結晶基板１１の平面寸法と同じとする。このようにすることで、リークを防止しつつ、太陽電池１０の出力を向上させることができる。

そこで、受光面側の透明導電膜１４は、図１（ｃ）に示すように、結晶基板１１の外縁から適当な寸法だけ内側に配置される。この寸法は、製造上の誤差を全部含めても結晶基板１１の外形と一致しない限度で最小の値に設定される。すなわち、ｎ型半導体層１２の未成膜領域３０，３１，３２，３３とは無関係に透明導電膜１４の配置が行われる。したがって、未成膜領域３０，３１，３２，３３が広い場合には、透明導電膜１４は、未成膜領域３０，３１，３２，３３上に設けられる。図１（ｂ）の例では、未成膜領域３２，３３上に透明導電膜１４が設けられる。一方、裏面側の透明導電膜１５は、結晶基板１１の平面形状と同じである。つまり、結晶基板１１の裏面全面に渡って、透明導電膜１５が形成される。

かかる透明導電膜１４，１５は、例えば、多結晶構造を有する酸化インジウム（Ｉｎ₂Ｏ₃）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ₂）、および酸化チタン（ＴｉＯ₂）等の金属酸化物のうちの少なくとも１つを含んで構成される薄層（ＴＣＯ層）であって、光透過性の電極部として機能する。これらの金属酸化物に、錫（Ｓｎ）、亜鉛（Ｚｎ）、タングステン（Ｗ）、アンチモン（Ｓｂ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、セリウム（Ｃｅ）、ガリウム（Ｇａ）などのドーパントがドープされていてもよい。ドーパントの濃度は、０〜２０質量％とすることができる。透明導電膜１４，１５の厚さは、例えば、５０ｎｍ〜２００ｎｍ程度である。

かかる太陽電池１０を製造する手順について、図２を用いて詳細に説明する。図２は、太陽電池１０において、集電電極１６，１７の形成の前まで、つまり、結晶基板１１を準備し（Ｐ１工程）、結晶基板１１の受光面にｎ型半導体層１２を形成し（Ｐ２工程）、結晶基板１１の裏面にｐ型半導体層１３を形成し（Ｐ３工程）、受光面側に透明導電膜１４を形成し（Ｐ４工程）、裏面側に透明導電膜１５を形成する（Ｐ５工程）までの工程が示される。図２の横軸は各手順で、縦軸は（ａ）が断面図、（ｂ）が受光面側平面図、（ｃ）が裏面側平面図で、図１の（ａ）から（ｃ）に対応する。

Ｐ１工程では、清浄な結晶基板１１が準備される。結晶基板１１は、矩形形状の外縁の４隅部１８，１９，２０，２１が切り欠かれた８角形状を有するｎ型単結晶シリコン基板である。

Ｐ２工程では、結晶基板１１の受光面上に、ｎ型半導体層１２が形成される。ここでは、所定の保持具２６，２７，２８，２９で、結晶基板１１の受光面側の４隅部１８，１９，２０，２１の外縁を保持して減圧チャンバ内に設置する。そして、例えば、プラズマＣＶＤ（化学気相成長法）法により、結晶基板１１の受光面上にｉ型非晶質シリコン層２２を積層する。続いて、ｉ型非晶質シリコン層２２上にｎ型非晶質シリコン層２３を積層する。プラズマＣＶＤ法に代えて、他の減圧ＣＶＤ法を用いてもよい。例えば、触媒ＣＶＤ法を用いることができる。

ｉ型非晶質シリコン層２２の積層工程では、例えば、シランガス（ＳｉＨ₄）を原料ガスとして用いる。ｎ型非晶質シリコン層２３の積層工程では、シラン（ＳｉＨ₄）、水素（Ｈ₂）、およびホスフィン（ＰＨ₃）を原料ガスとして用いる。積層された非晶質半導体薄層の厚さは、数ｎｍ〜数十ｎｍである。例えば、約５〜２０ｎｍとすることができる。

保持は、結晶基板１１にピンやマスク等の保持具で支えるようにして行われる。例えば、サブトレイの上に結晶基板１１を置き、結晶基板１１の４隅部１８，１９，２０，２１の外縁を保持具２６，２７，２８，２９で押え、サブトレイを水平面から所定の角度傾ける。所定の角度としては例えば９０度、すなわち鉛直とすることができる。また、１つのサブトレイに４つの保持具２６，２７，２８，２９を取り付けるようにしてもよく、４つの保持具２６，２７，２８，２９を一体化したものを１つのサブトレイに取り付けるようにしてもよい。さらに、複数のサブトレイを１枚の大きなトレイに配置して、複数の結晶基板１１を一度に処理するものとしてもよい。

結晶基板１１の４隅部１８，１９，２０，２１の外縁における保持の量をそれぞれ異なるものとしてもよい。例えば、結晶基板１１を垂直方向に立てる場合、図２に示すように、隅部１８，１９における保持の量を、隅部２０，２１における保持の量よりも大きくすることがよい。

このようにして、結晶基板１１の受光面において、保持具２６，２７，２８，２９の陰にならないところにｎ型半導体層１２が形成される。保持具２６，２７，２８，２９の陰になる所は、未成膜領域３０，３１，３２，３３となる。

ｎ型半導体層１２は、保持具２６，２７，２８，２９の陰にならないところに、形成されるので、結晶基板１１の受光面と側面に連続して形成される。結晶基板１１の側面には、回りこみｎ型半導体層３５，３６，３７，３８が形成される。また、保持具２９には、例えば三角形の識別穴が設けられ、これに対応して、未成膜領域３３において三角形の領域の識別マーク３４がｎ型半導体層１２によって形成される。

Ｐ２工程が終了すると、次にＰ３工程において、ｐ型半導体層１３の形成が行われる。ｐ型半導体層１３の形成は、ｎ型半導体層１２が形成された結晶基板１１を裏返し、所定の保持具で、結晶基板１１の裏面側の４隅部１８，１９，２０，２１の外縁を保持して減圧チャンバ内に設置する。減圧チャンバとしては、Ｐ２工程と同じ形式のＣＶＤ装置を用いることができる。

そして結晶基板１１の裏面上にｉ型非晶質シリコン層２４を積層する。続いて、ｉ型非晶質シリコン層２４上にｐ型非晶質シリコン層２５を積層する。ｉ型非晶質シリコン層２４の積層工程では、例えば、シランガス（ＳｉＨ₄）を原料ガスとして用いる。ｐ型非晶質シリコン層２５の積層工程では、シラン（ＳｉＨ₄）、水素（Ｈ₂）、およびジボラン（Ｂ₂Ｈ₆）を原料ガスとして用いる。積層された非晶質半導体薄層の厚さは、数ｎｍ〜数十ｎｍである。例えば、約５〜２０ｎｍとすることができる。

保持具は、Ｐ２工程に用いた保持具２６，２７，２８，２９をそのまま用いることができる。同じ形状寸法の保持具ではあるが、Ｐ２工程に用いたものと別の保持具を用いるものとしてもよい。Ｐ２工程とＰ３工程とで同じ保持具２６，２７，２８，２９を用いるときは、結晶基板１１に対し互いに表裏反転の位置関係で保持具２６，２７，２８，２９を配置する。

このようにして、結晶基板１１の裏面において、保持具２６，２７，２８，２９の陰にならないところにｐ型半導体層１３が形成される。保持具２６，２７，２８，２９の陰になる所は、未成膜領域３９，４０，４１，４２となる。

ｐ型半導体層１３は、保持具２６，２７，２８，２９の陰にならないところに、形成されるので、結晶基板１１の裏面と側面に連続して形成される。結晶基板１１の側面には、回りこみｐ型半導体層４４，４５，４６，４７が形成される。また、保持具２９に設けられる識別穴に対応して、未成膜領域４２において三角形の領域の識別マーク４３がｐ型半導体層１３によって形成される。識別マーク４３は、Ｐ２工程で形成された識別マーク３４と、結晶基板１１に対し表裏反転の位置に形成される。

結晶基板１１の側面には、Ｐ２工程で回りこみｎ型半導体層３５，３６，３７，３８が形成され、次いでＰ３工程で回りこみｐ型半導体層４４，４５，４６，４７が形成される。したがって、結晶基板１１の側面には、回りこみｎ型半導体層に少なくとも回りこみｎ型半導体層が一部重なっている。図２では、回りこみｎ型半導体層３６と回りこみｐ型半導体層４５が重なった重畳層４８と、回りこみｎ型半導体層３８と回りこみｐ型半導体層４７が重なった重畳層４９が示される。

Ｐ３工程の次に、受光面側の透明導電膜１４の形成が行われる（Ｐ４工程）。ここでは、スパッタ装置を用い、結晶基板１１の受光面側のｎ型半導体層１２がスパッタ電極に向かい合うように配置し、その受光面側に、結晶基板１１の平面形状よりも小さい開口面積を有する枠状マスクを位置決めして行われる。枠状マスクの位置決めは、枠状マスクの開口部を結晶基板１１の中央に置いたときに、枠状マスクの開口部の内縁端部が結晶基板１１の外縁端より内側になるように行われる。これによって、透明導電膜１４の未成膜領域が受光面の外周側に環状にできる。未成膜領域の幅は、製造上の誤差を全部含めても結晶基板１１の外形と一致しない限度で最小の値となるように設定される。例えば、約１〜２ｍｍ程度である。

次に、Ｐ５工程において、裏面側の透明導電膜１５の形成が行われる。ここでは、受光面側の透明導電膜１４が形成された結晶基板１１を裏返し、結晶基板１１の裏面側のｐ型半導体層１３がスパッタ電極に向かい合うように配置して行われる。スパッタ電極を有するスパッタ装置は、Ｐ４工程と同じ形式のものを用いることができる。Ｐ４工程と異なり、マスクは用いられず、したがって、ｐ型半導体層１３上の全面に透明導電膜１５が形成される。

結晶基板１１の側面には、裏面側の透明導電膜１５が回り込むことがあるが、受光面側の透明導電膜１４は回り込むことがないので、透明導電膜１４と透明導電膜１５が短絡することによるリークの発生がない。

図３は、リークが発生しないように構成された従来技術の太陽電池を製造する手順を示す図である。図３の縦軸は（ａ）が断面図、（ｂ）が受光面側平面図、（ｃ）が裏面側平面図で、図２の（ａ）から（ｃ）に対応する。横軸は各手順で、Ｐ１’からＰ５’はそれぞれ図２のＰ１からＰ５に対応する。各手順の成膜条件は、図２で述べたものと同じ内容で、異なるのは、Ｐ２からＰ４における成膜領域の大きさである。そこで、以下では、図２と異なる成膜領域の内容について述べ、それ以外の図２と共通の内容については説明を省略する。

図３のＰ１’工程は、図２のＰ１工程と同じで、結晶基板１１を準備する工程である。Ｐ２’工程は、ｎ型半導体層５０を形成する工程である。ｎ型半導体層５０の形成は、結晶基板１１の受光面上にｉ型非晶質シリコン層５１を積層し、続いて、ｉ型非晶質シリコン層５１上にｎ型非晶質シリコン層５２を積層して行われる。この内容は図２で述べたものと同じである。異なるのは、ｎ型半導体層５０の成膜領域の大きさが結晶基板１１の平面形状よりも小さい面積であることである。すなわち、結晶基板１１の平面形状よりも小さい開口面積を有する枠状マスクを用いて、ｎ型半導体層５０の成膜が行われる。枠状マスクで覆われる部分は、ｎ型半導体層５０の未成膜領域であり、受光面の外周側に環状にできる。未成膜領域の幅寸法は、結晶基板１１の外縁端から一様で、例えば約０．３〜３ｍｍ程度である。これは一例であって、これ以外の寸法であってもよい。

Ｐ３’工程は、ｐ型半導体層５３を形成する工程である。ｐ型半導体層５３の形成は、結晶基板１１の裏面上にｉ型非晶質シリコン層５４を積層し、続いて、ｉ型非晶質シリコン層５１上にｐ型非晶質シリコン層５５を積層して行われる。この内容は図２で述べたものと同じである。異なるのは、ｐ型半導体層５３の成膜領域の大きさが結晶基板１１の平面形状よりも小さい面積であることである。すなわち、結晶基板１１の平面形状よりも小さい開口面積を有する枠状のマスクを用いて、ｐ型半導体層５３の成膜が行われる。枠状マスクは、Ｐ２’工程で用いられたものと同じ開口面積を有するものを用いることができる。枠状のマスクで覆われる部分は、ｐ型半導体層５３の未成膜領域であり、裏面の外周側に環状にできる。未成膜領域の幅は、ｎ型半導体層５０における未成膜領域の幅と同じである。

このように、ｎ型半導体層５０の成膜領域の大きさも、ｐ型半導体層５３の成膜領域の大きさも、共に結晶基板１１の平面形状より小さな面積に設定される。したがって、結晶基板１１の側面に、ｎ型半導体層５０も回り込まず、ｐ型半導体層５３も回り込まず、ｎ型半導体層５０やｐ型半導体層５３の回り込みによるリークが発生することがない。

Ｐ４’工程は、受光面側の透明導電膜５６を形成する工程である。この工程の成膜条件等は、図２のＰ４工程のものと同じである。異なるのは、受光面側の透明導電膜５６の成膜領域である。受光面側の透明導電膜５６の面積は、結晶基板１１の平面形状よりは小さく、ｎ型半導体層５０の成膜領域の面積よりも大きい。すなわち、受光面側の透明導電膜５６は、ｎ型半導体層５０の成膜領域を完全に覆うが、その外縁端は、結晶基板１１の外縁端よりは内側である。

Ｐ５’工程は、裏面側の透明導電膜５７を形成する工程である。この工程の成膜条件等は、図２のＰ５工程のものと同じである。異なるのは、裏面側の透明導電膜５７の成膜領域である。裏面側の透明導電膜５７の面積は、受光面側の透明導電膜５６の面積と同じである。すなわち、裏面側の透明導電膜５７の面積は、結晶基板１１の平面形状よりは小さく、ｐ型半導体層５３の成膜領域の面積よりも大きい。すなわち、裏面側の透明導電膜５７は、ｐ型半導体層５３の成膜領域を完全に覆うが、その外縁端は、結晶基板１１の外縁端よりは内側である。

このように、受光面側の透明導電膜５６の成膜領域の大きさも、裏面側の透明導電膜５７の成膜領域の大きさも、共に結晶基板１１の平面形状より小さな面積に設定される。したがって、結晶基板１１の側面に、受光面側の透明導電膜５６も回り込まず、裏面側の透明導電膜５７も回り込まず、受光面側の透明導電膜５６や裏面側の透明導電膜５７の回り込みによるリークが発生することがない。

図３で示す構造であれば、リークはまったく発生しないが、収集できるキャリア数はｎ型半導体層５０の面積とｐ型半導体層５３の面積に依存するため、同一の大きさを有する結晶基板１１を用いた図２の構造に比較すると、太陽電池としての出力が低下する。これに対し、図２の構造では、リークを防止しながら、収集できるキャリア数を最大化でき、太陽電池１０の出力向上を図ることができる。

上記では、結晶基板１１の両面に非晶質シリコン薄層が積層された構造の光電変換部を例示したが、光電変換部の構造はこれに限定されない。光電変換部は、例えば、ｉ型非晶質シリコン層やｎ型非晶質シリコン層、ｐ型非晶質シリコン層を有さない構造、シリコン以外の半導体（例えば、ガリウムヒ素）を用いた構造とすることもできる。なお、本実施形態における非晶質シリコンとは、結晶粒を含んだ非晶質シリコンをも含む。

また、上記では、一導電型をｎ型、他導電型をｐ型としたが、これを逆にして、一導電型をｐ型、他導電型をｎ型としてもよい。また、一主面を受光面、他主面を裏面としたが、これを逆にして、一主面を裏面、他主面を受光面としてもよい。

また、結晶基板を４隅が切り欠かれた８角形としたが、４隅が切り欠かれない矩形形状、８角形以外の多角形形状、矩形形状以外の丸形形状や楕円形状であってもよい。また、表裏両面にそれぞれ１つの識別マークを設けるものとしたが、受光面または裏面のいずれかの面のみに識別マークを設けてもよく、１つでなく複数の識別マークを設けてもよい。識別マークの形状を三角形としたが、これ以外の形状であっても構わない。例えば、バーコード様の複数長穴であってもよい。

加えて上記実施形態では、結晶基板１１の４隅部１８，１９，２０，２１を保持する構成としたが、結晶基板１１の少なくとも１箇所を保持する構成とすればよく、例えば、結晶基板１１の隅部１８，１９の２箇所を保持する構成としてもよい。

１０ 太陽電池、１１ 結晶基板、１２，５０ ｎ型半導体層、１３，５３ ｐ型半導体層、１４，１５，５６，５７ 透明導電膜、１６，１７ 集電電極、１８，１９，２０，２１ 隅部、２２，２４，５１，５４ ｉ型非晶質シリコン層、２３，５２ ｎ型非晶質シリコン層、２５，５５ ｐ型非晶質シリコン層、２６，２７，２８，２９ 保持具、３０，３１，３２，３３，３９，４０，４１，４２ 未成膜領域、３４，４３ 識別マーク、３５，３６，３７，３８ 回り込みｎ型半導体層、４４，４５，４６，４７ 回り込みｐ型半導体層、４８，４９ 重畳層。

Claims (6)

1. 一導電型を有する結晶基板と、
   前記結晶基板の一主面と前記結晶基板の側面に連続して積層され前記一導電型を有する第１半導体層と、
   前記結晶基板の他主面と前記結晶基板の前記側面に連続して積層され他導電型を有し、前記結晶基板の前記側面において前記第１半導体層と少なくとも一部が重なる第２半導体層と、
   前記結晶基板の一主面上において、前記第１半導体層に積層され、前記結晶基板の平面形状よりも小さな面積を有する第１透明導電膜と、
   前記第２半導体層に積層される第２透明導電膜と、
   を備える太陽電池。
2. 前記第１半導体層は、前記結晶基板の前記一主面上の外縁部において、複数の第１未成層領域を有し、
   前記第２半導体層は、前記結晶基板の前記他主面上の外縁部において、複数の第２未成層領域を有し、
   前記第１未成層領域と前記第２未成層領域とは、前記結晶基板に対し表裏反転の位置関係と大きさを有する、請求項１に記載の太陽電池。
3. 前記結晶基板は、矩形形状の４隅部を切り欠いた８角形状を有し、
   前記第１未成層領域と前記第２未成層領域は、それぞれ前記４隅部に設けられる、請求項２に記載の太陽電池。
4. 前記第１透明導電膜は、前記第１未成層領域上に設けられ、前記第２透明導電膜は、前記第２未成層領域上に設けられる、請求項２または３に記載の太陽電池。
5. 前記第１半導体層は、第一ｉ型非晶質半導体層と第一導電型非晶質半導体層が順に積層され、
   前記第２半導体層は、第二ｉ型非晶質半導体層と第二導電型非晶質半導体層が順に積層される、請求項１から４のいずれか１項に記載の太陽電池。
6. 前記第１未成層領域または前記第２未成層領域の少なくとも一方に識別マークが形成された、請求項２から５のいずれか１項に記載の太陽電池。

Images