JPWO2009011150A1 - 表示装置およびその駆動方法 - Google Patents

Abstract

本発明は、表示部をリニューアルしたとき、ガンマ特性の補正を簡易かつ迅速に行うことができる表示装置およびその駆動方法を提供することを目的とする。液晶表示装置の電源がオンされると、まず複数の抵抗を直列接続した分圧回路によって生成された暫定階調基準電圧がソースドライバに与えられるので、ソースドライバは、与えられた暫定階調基準電圧に基づき暫定階調電圧群を生成する。次に、電源回路が立ち上がると、表示制御回路から与えられた階調電圧データをＤ／ＡコンバータによってＤ／Ａ変換して、正規階調基準電圧が生成される。正規階調基準電圧が生成されると、暫定階調基準電圧に代わって正規階調基準電圧がソースドライバに与えられる。そこで、ソースドライバは、暫定階調電圧の代わりに、正規階調基準電圧に基づいて正規階調電圧を生成する。

Description

本発明は、表示装置およびその駆動方法に関し、特に、階層表示を行うアクティブマトリクス型表示装置およびその駆動方法に関する。

アクティブマトリクス型液晶表示装置は、入力される映像信号に応じたカラーまたは白黒の階調表示が可能であるため、従来、ノートパソコン、コンピュータ用のモニタとして使用されてきた。しかし、近年、多階調化および高解像度化の進展に連れて、携帯電話、カーナビゲーションシステム、テレビジョン受像機などの電子機器にも使用されるようになってきた。

図９は、このような電子機器に使用される従来のアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。図９に示すように、液晶表示装置は、マトリクス状に配置された多数の画素形成部を含む液晶パネル（表示部）１００と、表示制御回路２００と、ゲートドライバ（走査信号線駆動回路）３００と、ソースドライバ（映像信号線駆動回路）４００と、基準電圧発生回路５００と、共通電極駆動回路６００と、電源電圧発生回路７００とを備えている。

液晶パネル１００は、互いに対向する２枚の絶縁性基板の間に液晶層を挟持する。一方の基板には、ゲートバスライン（走査信号線）ＧＬとソースバスライン（映像信号線）ＳＬとがマトリクス状に配置され、それぞれの交差点近傍に画素形成部が設けられている。画素形成部は、ＴＦＴ（Thin Film Transistor）１０を介してソースバスラインＳＬに接続された画素電極Ｅｐと、他方の基板上に配置された共通電極Ｅｃとを備えている。

液晶は、直流電圧が加わり続けると、一定方向に固まって動かなくなる焼きつき現象を起こす。このため、液晶が焼きつき現象を起こさないように、画素電極Ｅｐの電位を共通電極Ｅｃの電圧ＶＣＯＭよりも高くする場合と低くする場合とを、所定の周期で交互に繰り返す交流駆動を行う必要がある。

表示制御回路２００は、外部から送られてくる画像データＤＡＴおよびタイミング制御信号ＴＳに基づき、ゲートドライバ３００、ソースドライバ４００および共通電極駆動回路６００を動作させるために、各種のタイミング制御信号およびデジタル映像信号ＤＶを生成する。

表示制御回路２００がゲートドライバ３００にタイミング制御信号ＧＣＫ、ＧＳＰを出力すると、ゲートドライバ３００は受け取ったタイミング制御信号ＧＣＫ、ＧＳＰに基づいて、各ゲートバスラインＧＬを１水平期間ずつ順次選択し、選択されたゲートバスラインＧＬにアクティブな走査信号を出力する。また、表示制御回路２００は、ソースドライバ４００に、外部から送られてきた画像データＤＡＴを、表示すべき映像を表すデジタル映像信号ＤＶとして出力するとともに、タイミング制御信号ＳＣＫ、ＳＳＰ、ＬＳを出力する。

ソースドライバ４００は、表示制御回路２００から受け取ったデジタル映像信号ＤＶを、セレクタ（「Ｄ／Ａコンバータ」ともいう）によってアナログ映像信号である駆動用映像信号に変換する。具体的には、セレクタは、液晶層を交流駆動するために、基準電圧発生回路５００から入力された２種類の階調基準電圧ＶＨ１〜ＶＨ３、ＶＬ１〜ＶＬ３に基づいて生成された階調表示のための２種類のアナログ電圧（以下「階調電圧」という）の中から、デジタル映像信号ＤＶに相当する階調電圧を交互に選択し、駆動用映像信号とする。ソースドライバ４００は、変換した駆動用映像信号を、タイミング制御信号ＳＣＫ、ＳＳＰ、ＬＳによって決められたタイミングで、ソースバスラインＳＬを介して画素電極Ｅｐに与える。

一方、共通電極Ｅｃには、共通電極駆動回路６００から共通電圧ＶＣＯＭが与えられる。このため、この共通電圧ＶＣＯＭと、画素電極Ｅｐに与えられた駆動用映像信号が示す電圧とによって、画素電極Ｅｐと共通電極Ｅｃからなる画素容量が充電されて、所望の映像が液晶パネル１００上に表示される。

電源電圧発生回路７００は、外部から１２ボルトの基準電圧が与えられると、内蔵するＤＣ／ＤＣコンバータによって各回路の電源電圧を生成して出力する。なお、図９には、生成された電源電圧のうちアナログ電源電圧ＶＬＳおよび基本階調電圧ＶＫＢのみ記載し、他の電源電圧の記載は省略した。

基準電圧発生回路５００は、６個の抵抗Ｒ１〜Ｒ６を直列に接続して、抵抗Ｒ１〜Ｒ６の各節点から必要な電圧を引き出す分圧回路５１と、分圧回路５１の各節点にそれぞれ接続されたオペアンプＯＰ１〜ＯＰ６を含む。分圧回路５１の一端には、電源電圧発生回路７００から１５．２Ｖの基本階調電圧ＶＫＢが与えられ、他端は接地されている。各抵抗Ｒ１〜Ｒ６の抵抗値は、使用される液晶パネル１００のガンマ特性（液晶パネルに印加される電圧と輝度との関係）に応じて決められる。階調基準電圧は、液晶層を交流駆動するため、共通電極ＶＣＯＭよりも高い階調電圧（以下「ＶＨ側の階調電圧」という）を発生させるのに必要な第１階調基準電圧ＶＨ１〜第３階調基準電圧ＶＨ３からなる３つの階調基準電圧（以下「ＶＨ側の階調基準電圧」という）と、共通電極ＶＣＯＭよりも低い階調電圧（以下「ＶＬ側の階調電圧」という）を発生させるのに必要な第１階調基準電圧ＶＬ１〜第３階調基準電圧ＶＬ３からなる３つの階調基準電圧（以下「ＶＬ側の階調基準電圧」という）とによって構成されている。

分圧回路５１で生成されたＶＨ側の第１階調基準電圧ＶＨ１〜第３階調基準電圧ＶＨ３、およびＶＬ側の第１階調基準電圧ＶＬ１〜第３階調基準電圧ＶＬ３は、分圧回路５１の各抵抗Ｒ１〜Ｒ６の節点からそれぞれ引き出された電圧で、各引出し線はそれぞれオペアンプＯＰ１〜ＯＰ６を介してソースドライバ４００に出力されている。このオペアンプＯＰ１〜ＯＰ６は、抵抗Ｒ１〜Ｒ６の各節点から入力された電圧を低インピーダンスの出力電圧に変換して出力するためのものである。

液晶層を交流駆動するために、ソースドライバ４００では、１５．６Ｖのアナログ電源電圧ＶＬＳと、その１／２の大きさの電圧である耐圧基準電圧ＶＢＤと、ＶＨ側の階調基準電圧ＶＨ１〜ＶＨ３と、ＶＬ側の階調基準電圧ＶＬ１〜ＶＬ３との間には、「ドライバの規定」と呼ばれる次式（１）が成立することが必要とされている。
ＶＬＳ＞ＶＨ１〜ＶＨ３＞ＶＢＤ＞ＶＬ１〜ＶＬ３＞ＧＮＤ … （１）
この式（１）を満たさないソースドライバ４００では、アナログ電源電圧ＶＬＳの端子と接地端子との間に過電流が流れるため、セレクタが正常に動作せず、液晶パネル１００に映像が表示されないという問題が発生する。

そこで、この基準電圧発生回路５００によって生成される、ＶＨ側およびＶＬ側の各階調基準電圧ＶＨ１〜ＶＨ３、ＶＬ１〜ＶＬ３について、式（１）を満たすか否かを検討する。

図１０は、従来例における各階調基準電圧の時間変化を示す図である。図１０には、接地電圧ＧＮＤから所定の電圧値まで上昇する各階調基準電圧ＶＨ１〜ＶＨ３、ＶＬ１〜ＶＬ３が実線で、アナログ電源電圧ＶＬＳおよび耐圧基準電圧ＶＢＤが一点鎖線でそれぞれ記載されている。図１０に示すように、ＶＨ側の各階調基準電圧ＶＨ１〜ＶＨ３は、常にアナログ電源電圧ＶＬＳと耐圧基準電圧ＶＢＤとの間にあり、ＶＬ側の各階調基準電圧ＶＬ１〜ＶＬ３は耐圧基準電圧ＶＢＤと接地電圧ＧＮＤとの間にあることがわかる。したがって、この基準電圧発生回路５００で生成される各階調基準電圧ＶＨ１〜ＶＨ３、ＶＬ１〜ＶＬ３は、式（１）を常に満たしていることがわかる。

このため、基準電圧発生回路５００で生成された階調基準電圧ＶＨ１〜ＶＨ３、ＶＬ１〜ＶＬ３がソースドライバ４００に与えられても、ソースドライバ４００のアナログ電源電圧ＶＬＳの端子と接地端子との間に過電流が流れることはない。なお、式（１）を満たさない場合に、過電流が流れるメカニズムについては後述する。

日本の特開２００３−８４７２５号公報には、複数の抵抗が直列に接続された分圧回路で、電源電圧を抵抗分割することによって階調基準電圧を生成する基準電圧発生回路が開示されている。また、日本の特開２００５−４３４３５号公報には、インストラクションドライバと電源との間にシーケンサを設け、シーケンサがインストラクションドライバに設定値を書き込むタイミングを制御する液晶ドライバが開示されている。
日本の特開２００３−８４７２５号公報 日本の特開２００５−４３４３５号公報

しかし、ガンマ特性は液晶パネル１００ごとに異なるので、液晶パネル１００がリニューアルされれば、ガンマ特性を考慮して各階調電圧の電圧値を決め直す必要がある。この階調電圧の電圧値は、ソースドライバ４００内の階調電圧発生回路に含まれる抵抗の抵抗値と、制御基板上に形成された分圧回路５１を構成する抵抗Ｒ１〜Ｒ６の抵抗値とによって決まる。この階調電圧の電圧値を変更する場合、階調電圧発生回路の抵抗の抵抗値を変更するよりも、制御基板上の抵抗Ｒ１〜Ｒ６の抵抗値を変更して調整する方が容易である。

しかし、制御基板上の抵抗Ｒ１〜Ｒ６の抵抗値を変更して調整しようとすれば、液晶パネル１００をリニューアルするたびに、制御基板を新たに作り直す必要がある。特に近年、液晶表示装置を搭載した電子機器の商品寿命が短くなるにつれて、液晶パネル１００の寿命も短くなり、その結果制御基板の寿命も短くなっている。このため、新たに制御基板を作り直すのに要する時間とコストが増大し、液晶表示装置の生産性の向上が妨げられている。

これに対して、日本の特開２００３−８４７２５号公報には、抵抗分割を利用した分圧回路によって階調基準電圧を生成することが記載されているだけで、液晶パネルをリニューアルした場合に生じる上記課題については何も記載されていない。また、日本の特開２００５−４３４３５号公報には、シーケンサを用いた液晶ドライバの駆動について記載されているが、液晶パネルをリニューアルした場合については何も記載されていない。

そこで本発明は、液晶パネルをリニューアルした場合に、ガンマ特性の補正を簡易かつ迅速に行うことができ、生産性の向上を図ることができる表示装置およびその駆動方法を提供することを目的とする。

本発明の第１の局面は、表示すべき映像を階調表示するアクティブマトリクス型の表示装置であって、
複数の走査信号線と、前記走査信号線と交差する複数の映像信号線と、前記走査信号線および映像信号線の交差点にそれぞれ対応してマトリクス状に配置される複数の表示素子とを含む表示部と、
前記走査信号線を選択的に活性化する走査信号線駆動回路と、
前記表示装置の電源が投入されると、電圧値が固定された第１の階調基準電圧を直ちに生成する第１の基準電圧発生回路と、
電圧値の変更が可能な第２の階調基準電圧を生成する第２の基準電圧発生発生回路と、
前記第２の階調基準電圧が生成された後に、前記第１の基準電圧発生回路から入力された前記第１の階調基準電圧を、前記第２の基準電圧発生回路から入力された前記第２の階調基準電圧に切り換えて出力する切換回路と、
前記切換回路から出力された前記第１の階調基準電圧および前記第２の階調基準電圧のいずれかに基づいて階調電圧を生成し、外部から与えられたデジタル映像信号に基づいて、前記階調電圧の中からいずれか１つを選択することによってアナログ映像信号を生成した後、前記アナログ映像信号を前記映像信号線に印加する映像信号線駆動回路とを備えることを特徴とする。

本発明の第２の局面は、本発明の第１の局面において、
前記走査信号線駆動回路にタイミング制御信号を与え、前記映像信号線駆動回路にタイミング制御信号およびデジタル映像信号を与えるとともに、設定された階調電圧データを保持する表示制御回路をさらに備え、
前記第２の基準電圧発生回路は、前記表示制御回路から出力される前記階調電圧データをＤ／Ａ変換することにより、前記第２の階調基準電圧を生成することを特徴とする。

本発明の第３の局面は、本発明の第２の局面において、
前記映像信号線駆動回路の電源電圧を生成し、前記電源電圧の生成終了後に前記表示制御回路の動作の停止を解除する停止解除信号を出力する電源電圧発生回路をさらに備え、
前記表示制御回路は、前記停止解除信号が与えられると、保持された前記階調電圧データを前記第２の基準電圧発生回路に出力することを特徴とする。

本発明の第４の局面は、本発明の第１の局面において、
前記映像信号線駆動回路の電源電圧を生成する電源電圧発生回路をさらに備え、
前記第１の基準電圧発生回路は、複数の抵抗を直列に接続することによって形成された複数の節点を有し、前記複数の節点のうち２個以上の節点に、前記電源電圧発生回路から与えられる前記基本階調電圧を抵抗分割して前記第１の階調基準電圧を生成することを特徴とする。

本発明の第５の局面は、本発明の第４の局面において、
前記複数の抵抗の抵抗値は、前記表示部と同じ種類の表示部を駆動するために使用される表示装置に含まれる抵抗の抵抗値の平均値であることを特徴とする。

本発明の第６の局面は、本発明の第４の局面において、
前記複数の抵抗の抵抗値は、既存の表示装置に含まれる抵抗の抵抗値と同じ抵抗値であることを特徴とする。

本発明の第７の局面は、本発明の第１の局面において、
共通電圧を出力する共通電極駆動回路をさらに備え、
前記表示部は、複数の前記表示素子にそれぞれ設けられた複数の画素電極と、複数の前記画素電極に共通的に設けられた共通電極とを含み、
前記共通電極駆動回路は前記共通電極に共通電圧を与え、
前記第１の階調基準電圧は、前記共通電圧に対して高い階調基準電圧である第１の交流
用階調基準電圧および前記共通電圧に対して低い階調基準電圧である第２の交流用階調基準電圧を含み、
前記第２の階調基準電圧は、前記共通電圧に対して高い階調基準電圧である第３の交流用階調基準電圧および前記共通電圧に対して低い階調基準電圧である第４の交流階調基準電圧を含み、
前記階調電圧は、前記第１の交流用階調基準電圧または前記第３の交流用階調基準電圧のいずれかに基づいて生成された、前記共通電圧に対して高い階調電圧である第１の交流用階調電圧と、前記第２の交流用階調基準電圧または前記第４の交流用階調基準電圧のいずれかに基づいて生成された、前記共通電圧に対して低い階調電圧である第２の交流用階調電圧とを含み、
前記表示素子は、前記第１の交流用階調電圧および前記第２の交流用階調電圧に基づいてそれぞれ生成された第１の交流用アナログ映像信号および第２の交流用アナログ映像信号のいずれかが印加される前記画素電極と、前記共通電圧が印加される前記共通電極とによって交流駆動されることを特徴とする。

本発明の第８の局面は、本発明の第１の局面において、
少なくとも前記第１の基準電圧発生回路と、前記第２の基準電圧発生回路と、前記切換回路とが１つの半導体チップの中に形成されていることを特徴とする。

本発明の第９の局面は、複数の走査信号線と、前記走査信号線と交差する複数の映像信号線と、前記走査信号線および映像信号線の交差点にそれぞれ対応してマトリクス状に配置される複数の表示素子とを含む表示部を備え、表示すべき映像を階調表示するアクティブマトリクス型の表示装置の駆動方法であって、
前記表示装置の電源が投入されると、電圧値が固定された第１の階調基準電圧を直ちに生成する第１の基準電圧生成ステップと、
電圧値を変更できるとともに、前記第１の階調基準電圧に遅れて第２の階調基準電圧を生成する第２の基準電圧生成ステップと、
前記第２の階調基準電圧が生成された後に、前記第１の階調基準電圧を、前記第２の階調基準電圧に切り換えて出力する切換ステップと、
出力された前記第１の階調基準電圧および前記第２の階調基準電圧のいずれかに基づいて階調電圧を生成する階調電圧生成ステップと、
外部から与えられたデジタル映像信号に基づいて、前記階調電圧の中からいずれか１つを選択することによってアナログ映像信号を生成し、前記映像信号線に出力する映像信号出力ステップと、
前記走査信号線を選択的に活性化する走査信号線活性化ステップとを備えることを特徴とする。

本発明の第１０の局面は、本発明の第９の局面において、
設定された階調電圧データを所定のレジスタから出力する階調電圧データ出力ステップをさらに含み、
前記第２の基準電圧生成ステップは、出力された前記階調電圧データをＤ／Ａ変換することを特徴とする。

本発明の第１１の局面は、本発明の第１０の局面において、
前記アナログ映像信号を生成するために必要な電源電圧を生成した後に、前記階調電圧データの出力を可能にする停止解除信号を出力する解除信号出力ステップをさらに含み、
前記階調電圧データ出力ステップは、前記停止解除信号が出力された後に、前記階調電圧データを出力することを特徴とする。

本発明の第１２の局面は、本発明の第９の局面において、
前記表示素子に共通的に設けられた共通電極に共通電圧を出力する共通電圧出力ステップをさらに含み、
前記第１の基準電圧生成ステップは、前記共通電圧に対して高い階調基準電圧である第１の交流用階調基準電圧と、前記共通電圧に対して低い階調基準電圧である第２の交流用階調基準電圧とを生成し、
前記第２の基準電圧生成ステップは、前記共通電圧に対して高い階調基準電圧である第３の交流用階調基準電圧と、前記共通電圧に対して低い階調基準電圧である第４の交流用階調基準電圧とを生成し、
前記階調電圧生成ステップは、前記第１の交流用階調基準電圧または第３の交流用階調基準電圧に基づいて、前記共通電圧に対して高い階調電圧である第１の交流用階調電圧を生成するとともに、前記第３の交流用階調基準電圧または第４の交流用階調基準電圧に基づいて、前記共通電圧に対して低い階調電圧である第２の交流用階調電圧を生成し、
前記映像信号出力ステップは、前記第１の交流用階調電圧および前記第２の交流用階調電圧に基づいてそれぞれ生成された第１の交流用アナログ映像信号および第２の交流用アナログ映像信号のいずれかを前記映像信号線に出力し、前記共通電圧とともに前記表示素子を交流駆動することを特徴とする。

本発明の第１の局面によれば、表示装置は、第１の基準電圧発生回路と第２の基準電圧発生回路とを有している。第２の基準電圧発生回路は、電圧値の変更が可能な第２の階調基準電圧を生成するので、表示部をリニューアルしたためにガンマ特性が変わった場合でも、リニューアル後のガンマ特性に合った電圧値の第２の階調基準電圧を簡易かつ迅速に生成することができる。また、表示装置の電源が投入されてから第２の階調基準電圧が生成されるまでの間に時間が必要な場合には、それまでの間、第１の基準電圧発生回路から、固定された電圧値の第１の階調基準電圧を出力させて、表示装置の起動時に一時的に使用する第１の階調電圧を生成する。そして、第２の階調基準電圧が生成されるようになると、第１の階調基準電圧を第２の階調基準電圧に切り換えて、第２の階調電圧を生成する。このように、第２の階調基準電圧が生成されるまでに時間を要する場合であっても、第２の階調基準電圧が生成された後に、第１の階調基準電圧を第２の階調基準電圧に切り換えれば、表示部をリニューアルした場合であっても、リニューアル後の表示部に合わせたガンマ補正を簡易かつ迅速に行うことができ、ひいては表示装置の生産性を向上させることができる。

本発明の第２の局面によれば、第２の基準電圧発生回路は、表示制御回路に保持されていた階調電圧データを受け取り、受け取った階調電圧データをＤ／Ａ変換して第２の階調基準電圧を生成している。このため、表示部がリニューアルされても、階調電圧データを設定し直すだけで、第２の基準電圧発生回路は、リニューアル後の表示部のガンマ特性に合わせた第２の階調基準電圧を生成することができる。

本発明の第３の局面によれば、表示制御回路は、電源電圧発生回路から動作の停止を解除する停止解除信号を受け取るまで動作を停止しているので、第２の基準電圧発生回路に階調電圧データを出力することができない。このため、階調電圧データをＤ／Ａ変換して生成された第２の階調基準電圧は、表示装置の電源投入後直ちに生成される第１の階調基準電圧よりも遅れて出力される。したがって、第２の階調基準電圧が生成されるまでの間、第１の階調基準電圧を一時的に使用する。

本発明の第４の局面によれば、第１の基準電圧発生回路は、複数の抵抗を直列に接続した分圧回路を含んでいる。この分圧回路には、表示装置の電源投入後直ちに電源電圧発生回路で生成される基本階調電圧が印加され、抵抗分割により第１の階調基準電圧が生成される。このため、第１の基準電圧発生回路は、表示装置の電源を投入した直後に、第１の階調基準電圧を生成することができる。

本発明の第５の局面によれば、複数の抵抗の抵抗値を、表示部と同じ種類の表示部を駆動するために使用される表示装置に含まれる抵抗の抵抗値の平均値とする。また、本発明の第６の局面によれば、複数の抵抗の抵抗値を、既存の表示装置の表示部に含まれる抵抗の抵抗値と同じにする。このため、第１の階調基準電圧に基づいて生成される第１の階調電圧は、リニューアル後の表示部のガンマ特性に最適な階調電圧ではない。しかし、類似の表示部に対して一般的に使用されている階調電圧であるため、リニューアル後の表示部に最適な第２の階調基準電圧が生成されるまでの間、暫定的に使用することによって第１のアナログ映像信号を生成することができる。

本発明の第７の局面によれば、共通電極に対して高い第１の交流用階調基準電圧または第３の交流用階調基準電圧に基づいて生成された、共通電極に対して高い第１の交流用階調電圧と、共通電極に対して低い第２の交流用階調基準電圧または第４の交流用階調基準電圧に基づいて生成された、共通電極に対して低い第２の交流用階調電圧とが生成される。そして、第１の交流用階調電圧と第２の交流用階調電圧とに基づいてそれぞれ生成された第１の交流用アナログ映像信号および第２の交流用アナログ映像信号のいずれかを画素電極に、共通電圧を共通電極にそれぞれ印加することによって、表示装置を交流駆動することができる。

本発明の第８の局面によれば、少なくとも第１の基準電圧発生回路と、第２の基準電圧発生回路と、切換回路とが１つの半導体チップの中に形成されているので、表示装置を小型化できるとともに製造コストを低く抑えることができる。

基礎検討に係る液晶表示装置の全体構成を示すブロック図である。 上記基礎検討において、各階調基準電圧の時間変化を示す図である。 本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 上記実施形態におけるソースドライバの構成を示すブロック図である。 上記実施形態において、基準電圧発生回路によって生成された、ＶＨ側およびＶＬ側の各階調基準電圧の時間変化を示す図である。 上記実施形態における４１４出力のソースドライバ内に設けられた階調電圧発生回路およびセレクタの構成を示すブロック図である。 上記実施形態における第１分圧回路およびＶＨ側セレクタの一部を示す回路図である。 上記実施形態に係る液晶表示装置の実装状態を示す概略図である。 従来例に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 従来例における各階調基準電圧の時間変化を示す図である。

符号の説明

１５…制御基板
４４…階調電圧発生回路
４４ａ…第１分圧回路
４４ｂ…第２分圧回路
４５…セレクタ
４５ａ…ＶＨ側セレクタ
４５ｂ…ＶＬ側セレクタ
４８ａ〜４８ｇ…アナログスイッチ
５１…分圧回路
５２…Ｄ／Ａコンバータ
１００…液晶パネル
２００…表示制御回路
２５０…切換回路
３００…ゲートドライバ（走査信号線駆動回路）
４００…ソースドライバ（映像信号線駆動回路）
５００…基準電圧発生回路
６００…共通電極駆動回路
７００…電源電圧発生回路
Ｅｃ…共通電極
Ｅｐ…画素電極
ＧＬ…ゲートバスライン（走査信号線）
ＫＤ…階調電圧データ
Ｒ１〜Ｒ６…抵抗
ＳＬ…ソースバスライン（映像信号線）
ＳＲ…停止解除信号
ＶＣＯＭ…共通電圧
ＶＫＢ…基本階調電圧
ＶＨ１〜ＶＨ３…ＶＨ側の第１〜第３階調基準電圧
ＶＬ１〜ＶＬ３…ＶＬ側の第１〜第３階調基準電圧
ＶＨｔ１〜ＶＨｔ３…ＶＨ側の第１〜第３暫定階調基準電圧
ＶＬｔ１〜ＶＬｔ３…ＶＬ側の第１〜第３暫定階調基準電圧
ＶＨｎ１〜ＶＨｎ３…ＶＨ側の第１〜第３世紀階調基準電圧
ＶＬｎ１〜ＶＬｎ３…ＶＬ側の第１〜第３世紀階調基準電圧
ＶＨＲｔ、ＶＨＲｔ…ＶＨ側の暫定階調電圧群、ＶＬ側の暫定階調電圧群
ＶＨＲｎ、ＶＨＲｎ…ＶＨ側の正規階調電圧群、ＶＬ側の正規階調電圧群

＜１．基礎検討＞
本発明の一実施形態に係る液晶表示装置の開発を行うにあたり、その問題点と解決策を明らかにするための基礎検討を行った。このため、まず添付図面を参照しつつ基礎検討に用いた液晶表示装置について説明する。

＜１．１ 全体構成および動作＞
図１は、基礎検討に用いた液晶表示装置の全体構成を示すブロック図である。図１に示すように、この液晶表示装置は、マトリクス状に配置された複数の画素形成部を含む液晶パネル１００と、表示制御回路２００と、ゲートドライバ（走査信号線駆動回路）３００と、ソースドライバ（映像信号線駆動回路）４００と、基準電圧発生回路として動作するＤ／Ａコンバータ（ＤＡＣ）５２と、共通電極駆動回路６００と、電源電圧発生回路７００とを備え、２５６階調の階調表示を行うことができる。

液晶パネル１００には、複数本のソースバスライン（映像信号線）ＳＬと、複数本のゲートバスライン（走査信号線）ＧＬとがマトリクス状に配置され、ソースバスラインＳＬとゲートバスラインＧＬとの交差点近傍に画素形成部（表示素子）が設けられている。各画素形成部は、対応する交差点を通過するゲートバスラインＧＬにゲート電極が接続されるとともに、この交差点を通過するソースバスラインＳＬにソース電極が接続されたスイッチ素子としてのＴＦＴ１０と、そのＴＦＴ１０のドレイン電極に接続された画素電極Ｅｐと、各画素形成部に共通的に設けられた共通電極Ｅｃとを含み、画素電極Ｅｐと共通電極Ｅｃとによって画素容量が形成されている。

表示制御回路２００は、外部から送られてくる画像データＤＡＴとタイミング制御信号ＴＳとを受け取り、デジタル映像信号ＤＶと、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳとをソースドライバ４００に出力する。また、表示制御回路２００は、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫをゲートドライバ３００に、共通電極制御信号ＶＣを共通電極駆動回路６００にそれぞれ出力する。

ソースドライバ４００は、表示制御回路２００から出力されたデジタル映像信号ＤＶ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、液晶パネル１００内の各画素容量を充電するために駆動用映像信号を各ソースバスラインＳＬに印加する。ゲートドライバ３００は、各ゲートバスラインＧＬを１水平走査期間ずつ順次選択するために、表示制御回路２００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、アクティブな走査信号を各ゲートバスラインＧＬに順次印加する。このようにして、各ソースバスラインＳＬに駆動用映像信号が印加され、各ゲートバスラインＧＬに走査信号が印加されて、液晶パネル１００に画像が表示される。

電源電圧発生回路７００は、外部から１２ボルトの基準電圧が入力されると、内蔵するＤＣ／ＤＣコンバータによって各回路の電源電圧を生成して出力する。なお、図１には、生成される電源電圧のうち、本発明の実施形態を説明するために必要なアナログ電源電圧ＶＬＳおよび基本階調電圧ＶＫＢのみ記載し、他の電源電圧の記載は省略した。

＜１．２ 階調基準電圧および階調電圧の生成＞
次に、ソースドライバ４００に与える階調基準電圧の生成について説明する。この液晶表示装置では、階調基準電圧は、共通電圧ＶＣＯＭよりも高い階調電圧（以下「ＶＨ側の階調電圧」という）を発生させるために必要な第１階調基準電圧ＶＨ１〜第３階調基準電圧ＶＨ３の３つの階調基準電圧（以下「ＶＨ側の階調基準電圧」という）と、共通電圧ＶＣＯＭよりも低い階調電圧（以下「ＶＬ側の階調電圧」という）を発生させるために必要な第１階調基準電圧ＶＬ１〜第３階調基準電圧ＶＬ３の３つの階調基準電圧（以下「ＶＬ側の階調基準電圧」という）の合計６つの階調基準電圧ＶＨ１〜ＶＨ３、ＶＬ１〜ＶＬ３からなる。

これら６つの階調基準電圧ＶＨ１〜ＶＨ３、ＶＬ１〜ＶＬ３は、次のようにして生成される。具体的には、ＶＨ側の第１階調基準電圧ＶＨ１は、電源電圧発生回路７００内で生成された１５．２Ｖの基本階調電圧ＶＫＢが、オペアンプＯＰ１を介してソースドライバ４００に入力された電圧である。また、階調基準電圧を生成するために必要なデータ（以下「階調電圧データ」という）ＫＤを、表示制御回路２００内に設けられたレジスタ２１に予め格納しておく。この階調電圧データＫＤは、生成したい階調基準電圧ＶＨ１〜ＶＨ３、ＶＬ１〜ＶＬ３の電圧値に応じて書き換えることができる。そして、表示制御回路２００が動作を開始した時点で、Ｄ／Ａコンバータ（ＤＡＣ）５２に出力する。

Ｄ／Ａコンバータ５２は、受け取った階調電圧データＫＤをＤ／Ａ変換することによって、ＶＨ側の第２階調基準電圧ＶＨ２と第３階調基準電圧ＶＨ３、ＶＬ側の第１階調基準電圧ＶＬ１〜第３階調基準電圧ＶＬ３をそれぞれ生成し、ソースドライバ４００に出力する。

ソースドライバ４００に入力された６つの階調基準電圧ＶＨ１〜ＶＨ３、ＶＬ１〜ＶＬ３は、ソースドライバ４００内に設けられた階調電圧発生回路に与えられる。階調電圧発生回路は、後述するように、それぞれ２５６個の抵抗を直列に接続したＶＨ側の階調電圧群を発生させる第１分圧回路とＶＬ側の階調電圧群を発生させる第２分圧回路とからなる。第１分圧回路は、ＶＨ側の第１階調基準電圧ＶＨ１〜第３階調基準電圧ＶＨ３に基づいて２５６階調のＶＨ側階調電圧群ＶＨＲを生成し、第２分圧回路は、ＶＬ側の第１階調基準電圧ＶＬ１〜第３階調基準電圧ＶＬ３に基づいて２５６階調のＶＬ側階調電圧群ＶＬＲを生成する。

この液晶表示装置では、液晶パネル１００をリニューアルしたり、そのパネルサイズを変更したりするために、液晶パネル１００を取り替えた場合であっても、新たな液晶パネル１００のガンマ特性に応じた階調電圧データＫＤを表示制御回路２００のレジスタ２１に書き込むだけでよく、制御基板を新たに準備する必要はない。このため、液晶パネル１００を取り替えても、従来使用していた制御基板をそのまま使用できるので、制御基板を作り直すのに要するコストと時間を節約することができる。したがって、液晶表示装置の生産性を向上させることができる。

＜１．３ 問題点＞
図２は、基礎検討に用いた液晶表示装置の各階調基準電圧の時間変化を示す図である 。図２を参照して、これらの関係を詳細に説明する。ＶＨ側の第１階調基準電圧ＶＨ１は、電源電圧発生回路７００で生成された基本階調電圧ＶＫＢであるので、他の階調基準電圧よりも早く立ち上がって１５．２Ｖまで上昇する。ＶＨ側の第１階調基準電圧ＶＨ１が立ち上がってから、所定の時間が経過した後にＶＨ側の第２階調基準電圧ＶＨ２と第３階調基準電圧ＶＨ３、ＶＬ側の第１階調基準電圧ＶＬ１〜第３階調基準電圧ＶＬ３が同時に立ち上がって、それぞれ所定の電圧値まで上昇する。なお、ＶＨ側の第１階調基準電圧ＶＨ１が立ち上がってから、ＶＨ側の第２階調基準電圧ＶＨ２〜ＶＬ側の第３階調基準電圧ＶＬ３が立ち上がるまでの間、ＶＨ側の第２階調基準電圧ＶＨ２〜ＶＬ側の第３階調基準電圧ＶＬ３の端子はいずれもオープン状態にあり、立ち上がるときにそれぞれ一旦.接地電位ＧＮＤになってから立ち上がり始める。

また、図２には、アナログ電源電圧ＶＬＳおよび耐圧基準電圧ＶＢＤがそれぞれ一点鎖線で示されている。アナログ電源電圧ＶＬＳおよび耐圧基準電圧ＶＢＤは、ＶＨ側の第１階調基準電圧ＶＨ１と同時に接地電圧ＧＮＤから立ち上がり始め、ＶＨ側の第１階調基準電圧ＶＨ１が１５．２Ｖになったときに、それぞれ１５．６Ｖ、７．８Ｖになる。

上述のように、ＶＨ側の第１階調基準電圧ＶＨ１と他の階調基準電圧ＶＨ２〜ＶＬ３の立ち上がり時期が異なる理由について説明する。電源電圧発生回路７００は、外部から基準電圧が与えられると、基準電圧からＤＣ／ＤＣコンバータにより各種の電源電圧を生成する。これらの電源電圧のうちの１つであるアナログ電源電圧ＶＬＳからレギュレータによって生成された基本階調電圧ＶＫＢが、ＶＨ側の第１階調基準電圧ＶＨ１となる。したがって、ＶＨ側の第１階調基準電圧ＶＨ１は、アナログ電源電圧ＶＬＳと同時に立ち上がる。

これに対して、ＶＨ側の第１階調基準電圧ＶＨ１が立ち上がったとき、電源電圧発生回路７００は表示制御回路２００に停止解除信号ＳＲを出力していないので、表示制御回路２００はその動作を停止している。その後、電源電圧発生回路７００は、必要な各電源電圧を生成し終わると、表示制御回路２００に停止解除信号ＳＲを出力する。表示制御回路２００は、停止解除信号ＳＲを受け取ると、動作の停止が解除されて、レジスタ２１に格納されている階調電圧データＫＤをＤ／Ａコンバータ５２に出力する。Ｄ／Ａコンバータ５２は、与えられた階調電圧データＫＤをＤ／Ａ変換して、ＶＨ側の第２階調基準電圧ＶＨ２〜ＶＬ側の第３階調基準電圧ＶＬ３を生成する。このため、ＶＨ側の第１階調基準電圧ＶＨ１と、他の階調基準電圧ＶＨ２〜ＶＬ３とではその生成開始時期が異なる。

次に、上述のＶＨ側の第１階調基準電圧ＶＨ１〜第３階調基準電圧ＶＨ３およびＶＬ側の第１階調基準電圧ＶＬ１〜第３階調基準電圧ＶＬ３が、式（１）を満たしているか否かについて検討する。そこで、式（１）を再び記載する。
ＶＬＳ＞ＶＨ１〜ＶＨ３＞ＶＢＤ＞ＶＬ１〜ＶＬ３＞ＧＮＤ … （１）

図２からわかるように、ＶＬ側の第１階調基準電圧ＶＬ１〜第３階調基準電圧ＶＬ３は、常に接地電圧ＧＮＤと耐圧基準電圧ＶＢＤとの間にあり、またＶＨ側の第１階調基準電圧ＶＨ１は常にアナログ電源電圧ＶＬＳと耐圧基準電圧ＶＢＤとの間にあるので、いずれも常に式（１）を満たしていることがわかる。

一方、ＶＨ側の第２階調基準電圧ＶＨ２および第３階調基準電圧ＶＨ３は、接地電圧ＧＮＤから立ち上がってから所定の期間が経過するまで、接地電圧ＧＮＤと耐圧基準電圧ＶＢＤとの間にあり、式（１）を満たしていない。しかし、さらに時間が経過すると、まず第２階調基準電圧ＶＨ２が耐圧基準電圧ＶＢＤよりも大きくなり、その後、第３階調基準電圧ＶＨ３も耐圧基準電圧ＶＢＤより大きくなる。このため、ＶＨ側の第２階調基準電圧ＶＨ２および第３階調基準電圧ＶＨ３も、最終的に式（１）を満たすようになる。

ＶＨ側の第２階調基準電圧ＶＨ２または第３階調基準電圧ＶＨ３が式（１）を満たしていない場合、ＶＨ側の第１階調基準電圧ＶＨ１の端子と、ＶＨ側の第２階調基準電圧ＶＨ２の端子または第３階調基準電圧ＶＨ３の端子との間、具体的には後述するようにソースドライバ４００内のセレクタ（「Ｄ／Ａコンバータ」ともいう）に過電流が流れる。このため、セレクタが正常に動作しなくなって、液晶パネル１００に映像が表示されないという問題が生じる。

なお、ＶＨ側の第１階調基準電圧ＶＨ１は、アナログ電源電圧ＶＬＳから生成された基本階調電圧ＶＫＢであるので、過電流は、アナログ電源電圧ＶＬＳの端子と、ＶＨ側の第２階調基準電圧ＶＨ２の端子または第３階調基準電圧ＶＨ３の端子との間に流れる。特に、ＶＨ側の第２階調基準電圧ＶＨ２または第３階調基準電圧ＶＨ３の立ち上がり時に、これらの端子はオープン状態から、一旦接地電圧ＧＮＤになった後に上昇するので、アナログ電源電圧ＶＬＳの端子と接地端子との間に過電流が流れる。過電流がセレクタに流れるメカニズムの詳細については後で説明する。

＜２．実施形態＞
以下、添付図面を参照しつつ本発明の一実施形態について説明する。

＜２．１ 全体構成＞
図３は、本発明の一実施形態に係るアクティブマトリックス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶パネル１００と、表示制御回路２００と、切換回路２５０と、ゲートドライバ３００と、ソースドライバ４００と、基準電圧発生回路５００と、共通電極駆動回路６００と、電源電圧発生回路７００とを備え、２５６階調の階調表示をすることができる。上記回路のうち、基礎検討で用いた液晶表示装置の回路と同じ部分には同一の参照符号を付してその説明を省略し、異なる部分について説明する。

＜２．２ 基準電圧発生回路＞
本実施形態における基準電圧発生回路５００は、６個の抵抗Ｒ１〜Ｒ６が直列に接続された分圧回路５１と、Ｄ／Ｃコンバータ（ＤＡＣ）５２とを備えている。分圧回路５１は６つの階調基準電圧ＶＨ１〜ＶＨ３、ＶＬ１〜ＶＬ３を、Ｄ／Ｃコンバータ５２は５つの階調基準電圧ＶＨ２〜ＶＨ３、ＶＬ１〜ＶＬ３を発生させる。以下の説明では、分圧回路５１によって生成された階調基準電圧を暫定階調基準電圧と呼び、Ｄ／Ｃコンバータ５２によって生成された階調基準電圧を正規階調基準電圧と呼ぶ。

まず、分圧回路５１によって、ＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３を生成する場合について説明する。分圧回路５１の一端には、電源電圧発生回路７００から１５．２Ｖの基本階調電圧ＶＫＢが与えられ、他端は接地されている。また、分圧回路５１の抵抗Ｒ１〜Ｒ６の各節点からは、分割された電圧を引き出す引出し線が延びている。このため、分圧回路５１は、基本階調電圧ＶＫＢが与えられると、直ちにＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３を生成することができる。

ＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３は、共通電極Ｅｃの共通電圧ＶＣＯＭよりも高い暫定階調電圧群ＶＨＲｔを生成するために必要なＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜第３暫定階調基準電圧ＶＨｔ３と、共通電圧ＶＣＯＭよりも低い暫定階調電圧群ＶＬＲｔを生成するために必要なＶＬ側の第１暫定階調基準電圧ＶＬｔ１〜第３暫定階調基準電圧ＶＬｔ３とからなる。

ＶＨ側の第１暫定階調基準電圧ＶＨｔ１は、分圧回路５１の抵抗Ｒ１の上端の電圧であり、オペアンプＯＰ１を介して直接ソースドライバ４００に入力されている。このＶＨ側の第１暫定階調基準電圧ＶＨｔ１は、電源電圧発生回路７００から出力された基本階調電圧ＶＫＢと同じ１５．２Ｖの電圧であり、さらに後述する第１正規階調基準電圧ＶＨｎ１も同じ電圧である。このため、図３には、ＶＨ側の第１暫定階調基準電圧ＶＨｔ１に括弧をつけて記載している。

また、ＶＨ側の第２暫定階調基準電圧ＶＨｔ２と第３暫定階調基準電圧ＶＨｔ３はそれぞれ分圧回路５１の抵抗Ｒ２および抵抗Ｒ３の上端の節点から引き出された電圧であり、ＶＬ側の第１暫定階調基準電圧ＶＬｔ１〜第３暫定階調基準電圧ＶＬｔ３はそれぞれ分圧回路５１の抵抗Ｒ４、抵抗Ｒ５および抵抗Ｒ６の上端の節点から引き出された電圧で、それぞれオペアンプＯＰ２〜ＯＰ６を介して切換回路２５０に出力されている。ここで、オペアンプＯＰ１〜ＯＰ６は、抵抗Ｒ１〜Ｒ６の各節点から入力された電圧を低インピーダンスの出力電圧に変換して出力するためのものである。

なお、抵抗Ｒ１〜Ｒ６の各抵抗値は、量産されている液晶パネル（前衛モデル）を駆動するために使用される分圧回路に含まれる抵抗の抵抗値と同じ値、または使用されている液晶パネル１００と同じ種類の液晶パネルを駆動するために使用される分圧回路に含まれる抵抗の抵抗値の平均値とする。

また、この分圧回路５１では、ＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜第３暫定階調基準電圧ＶＨｔ３、およびＶＬ側の第１暫定階調基準電圧ＶＬｔ１〜第３暫定階調基準電圧ＶＬｔ３を生成するために、抵抗の数をそれぞれ３個ずつとして説明したが、暫定階調基準電圧の数に応じて増減させてもよい。

次に、Ｄ／Ｃコンバータ５２によって、正規階調基準電圧を生成する場合について説明する。正規階調基準電圧を生成するために必要なデータを、階調設定データＫＤとし、表示制御回路２００内に設けられたレジスタ２１に予め格納しておく。液晶表示装置の電源がオンされ、表示制御回路２００が動作を開始すると、表示制御回路２００はレジスタ２１に格納されている階調設定データＫＤをＤ／Ａコンバータ５２に出力する。Ｄ／Ａコンバータ５２は、受け取った階調設定データＫＤをＤ／Ａ変換してＶＨ側の第２正規階調基準電圧ＶＨｎ２と第３正規階調基準電圧ＶＨｎ３、およびＶＬ側の第１正規階調基準電圧ＶＬｎ１〜第３正規階調基準電圧ＶＬｎ３をそれぞれ生成して、切換回路２５０に出力する。なお、階調設定データＫＤはレジスタに予め格納しておかなくても、必要なときに格納することができる。

切換回路２５０には、最初に分圧回路５１からのＶＨ側の第２暫定階調基準電圧ＶＨｔ２〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３のみが入力されるので、切換回路２５０はＶＨ側の第２暫定階調基準電圧ＶＨｔ２〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３をソースドライバ４００に出力する。次に、Ｄ／Ｃコンバータ５２がＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３を生成するようになると、生成されたＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３が切換回路２５０に入力される。このため、切換回路２５０は、ＶＨ側の第２暫定階調基準電圧ＶＨｔ２〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３の代わりにＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３をソースドライバ４００に出力する。

＜２．３ 電源電圧発生回路の動作＞
外部から１２Ｖの基準電圧が与えられると、電源電圧発生回路７００は、各回路の動作に必要な電源電圧を生成して出力する。電源電圧発生回路７００が生成する電源電圧のうち、アナログ電源電圧ＶＬＳから電源電圧発生回路７００内で生成された１５．２Ｖの基本階調電圧ＶＫＢは、分圧回路５１によってＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３を生成するのに使用される。

電源電圧発生回路７００は、必要な電源電圧を生成し終わると、表示制御回路２００に停止解除信号ＳＲを出力する。表示制御回路２００は、停止解除信号ＳＲを受け取ると、レジスタ２１内に格納された階調設定データＫＤをＤ／Ｃコンバータ５２に出力する。この結果、Ｄ／Ｃコンバータ５２は、受け取った階調電圧データＫＤをＤ／Ａ変換して、ＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３を生成する。このため、ＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３が生成されてから、ＶＨ側の第１正規階調基準電圧ＶＨｎ１〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３が生成されるまでに時間のずれが生じる。

＜２．４ ソースドライバ＞
図４は、本実施形態におけるソースドライバ４００の構成を示すブロック図である。このソースドライバ４００は、シフトレジスタ４１と、第１ラッチ回路４２と、第２ラッチ回路４３と、階調電圧発生回路４４と、セレクタ（「Ｄ／Ａコンバータ」ともいう）４５とを備えている。以下の説明では、ソースドライバ４００は、２５６階調の階調表示が可能なソースドライバとして説明する。

シフトレジスタ４１には、表示制御回路２００から出力されたソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとが入力される。シフトレジスタ４１は、これらの信号ＳＳＰ、ＳＣＫに基づき、ソーススタートパルス信号ＳＳＰに含まれる各パルスを入力端から出力端に順次転送する。第１ラッチ回路４２は、シフトレジスタ４１から入力されるパルスに応じて、表示制御回路２００から出力されたデジタル映像信号ＤＶをサンプリングしてラッチし、ラッチしたデジタル映像信号ＤＶを第２ラッチ回路４３に転送する。１水平ラインの画素形成部のデジタル映像信号ＤＶが第２ラッチ回路４３に記憶されると、表示制御回路２００から第２ラッチ回路４３にラッチストローブ信号ＬＳが与えられる。第２ラッチ回路４３は、ラッチストローブ信号ＬＳを受け取ると、１水平走査期間の間、デジタル映像信号ＤＶをセレクタ４５に出力する。その間、シフトレジスタ４１および第１ラッチ回路４２は、次の水平ラインのデジタル映像信号ＤＶを順次記憶する。

階調電圧発生回路４４は、分圧回路５１から切換回路２５０を介して入力されるＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３に基づき、第２ラッチ回路４３から出力された８ビットのデジタル映像信号ＤＶによって表現され得る２５６の階調レベルにそれぞれ対応する２５６個のＶＨ側の暫定階調電圧ＶＨＲｔ０〜ＶＨＲｔ２５５、およびＶＬ側の暫定階調電圧ＶＬＲｔ０〜ＶＬＲｔ２５５を生成し、これらをそれぞれＶＨ側の暫定階調電圧群ＶＨＲｔ、ＶＬ側の暫定階調電圧群ＶＬＲｔとして出力する。

セレクタ４５は、階調電圧発生回路４４によって生成されたＶＨ側の暫定階調電圧群ＶＨＲｔおよびＶＬ側の暫定階調電圧群ＶＬＲｔの中から、８ビットのデジタル映像信号ＤＶに対応する１つの暫定階調電圧ＶＨＲｔ（ｎ）、ＶＬＲｔ（ｎ）を選択し、駆動用映像信号として各ソースバスラインＳＬに出力する。

次に、Ｄ／Ｃコンバータ５２が動作を開始すると、電源電圧発生回路７００から直接入力されるＶＨ側の第１暫定階調基準電圧ＶＨｔ１すなわちＶＨ側の第１正規階調基準電圧ＶＨｎ１と、Ｄ／Ｃコンバータ５２から入力され、切換回路２５０によって切り換えられたＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３とが、階調電圧発生回路４４に出力される。階調電圧発生回路４４は、与えられたＶＨ側の第１正規階調基準電圧ＶＨｎ１〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３に基づき、第２ラッチ回路４３から出力された８ビットのデジタル映像信号ＤＶによって表現され得る２５６の階調レベルにそれぞれ対応する２５６個のＶＨ側の正規階調電圧ＶＨＲｎ０〜ＶＨＲｎ２５５、およびＶＬ側の正規階調電圧ＶＬＲｎ０〜ＶＬＲｎ２５５を生成し、これらをそれぞれＶＨ側の正規階調電圧群ＶＨＲｎ、ＶＬ側の正規階調電圧群ＶＬＲｎとして出力する。

セレクタ４５は、階調電圧発生回路４４によって生成されたＶＨ側の正規階調電圧群ＶＨＲｎおよびＶＬ側の正規階調電圧群ＶＬＲｎの中から、８ビットのデジタル映像信号ＤＶに対応する１つの正規階調電圧ＶＨＲｎ（ｎ）、ＶＬＲｎ（ｎ）を選択し、駆動用映像信号として各ソースバスラインＳＬに出力する。

＜２．５ 階調基準電圧の時間変化＞
図５は、本実施形態において、基準電圧発生回路５００によって生成された、各階調基準電圧の時間変化を示す図である。すでに説明したように、本実施形態の基準電圧発生回路５００は、分圧回路５１とＤ／Ａコンバータ５２とを含んでいる。このため、図５に示すように、この図には、分圧回路５１によって生成されたＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３と、Ｄ／Ａコンバータ５２によって生成されたＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３と、ＶＨ側の第１正規階調基準電圧ＶＨｎ１とが記載されている。また、図５には、アナログ電源電圧ＶＬＳおよび耐圧基準電圧ＶＢＤもそれぞれ一点鎖線で示されている。

アナログ電源電圧ＶＬＳおよび耐圧基準電圧ＶＢＤと同時に、ＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３も接地電圧ＧＮＤから立ち上がって上昇し、アナログ電源電圧ＶＬＳおよび耐圧基準電圧ＶＢＤがそれぞれ１５．６Ｖ、７．８Ｖになったときに、ＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３も所定の電圧になる。これは、アナログ電源電圧ＶＬＳから基本階調電圧ＶＫＢが生成されると、生成された基本階調電圧ＶＫＢが分圧回路５１の一端に与えられ、ＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３が接地電圧ＧＮＤから立ち上がって上昇し、所定の電圧になるからである。この段階では、分圧回路５１に使用されている抵抗Ｒ１〜Ｒ６の各抵抗値として、前衛モデルの液晶パネルに使用されている抵抗の抵抗値または液晶パネル１００と同じ種類の液晶パネルに使用されている抵抗の抵抗値の平均値を使用しており、リニューアル後の液晶パネル１００のガンマ特性を考慮したものではない。このため、生成されたＶＨ側の第２暫定階調基準電圧ＶＨｔ２〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３は、リニューアル後の液晶パネル１００にも暫定的に使用できるが、最適なものではない。したがって、ＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３に基づいて変換されたアナログ映像信号も、概ね液晶パネル１００のガンマ特性に合っているが、ＶＨ側の第１正規階調基準電圧ＶＨｎ１〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３に基づいて生成されたアナログ映像信号のような最適な信号ではない。そこで、液晶パネル１００のガンマ特性に合ったアナログ映像信号が出力されるまでの間だけ、暫定的に分圧回路５１で生成されたＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３を使用することによって、液晶パネル１００をリニューアルした後も、リニューアル前の分圧回路５１が実装された制御基板をそのまま使用することができる。

次に、Ｄ／Ａコンバータ５２によって、ＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３が生成されると、生成されたＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３は切換回路２５０に入力される。その結果、切換回路２５０は、ＶＨ側の第２暫定階調基準電圧ＶＨｔ２〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３を、ＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３に切り換えて、ソースドライバ４００に出力する。また、ＶＨ側の第１暫定階調基準電圧ＶＨｔ１と同じ電圧値のＶＨ側の第１正規階調基準電圧ＶＨｎ１が、電源電圧発生回路７００からソースドライバ４００に直接入力される。このようにして得られたＶＨ側の第１正規階調基準電圧ＶＨｎ１〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３は、使用されている液晶パネル１００のガンマ特性に合ったものである。今まで、ソースドライバ４００内では、ＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３に基づいて暫定階調電圧群ＶＨＲｔ、ＶＬＲｔが生成されていたが、これ以後、ＶＨ側の第１正規階調基準電圧ＶＨｎ１〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３に基づいて正規階調電圧群ＶＨＲｎ、ＶＬＲｎが生成される。

＜２．６ 式（１）との関係＞
まず、ＶＨ側の３つの第１暫定階調基準電圧ＶＨｔ１〜第３暫定階調基準電圧ＶＨｔ３は、接地電圧ＧＮＤから立ち上がって所定の電圧値になるまで、常にアナログ電源電圧ＶＬＳと耐圧基準電圧ＶＢＤとの間にあり、またＶＬ側の３つの第１暫定階調基準電圧ＶＬｔ１〜第３暫定階調基準電圧ＶＬｔ３も同様に接地電圧ＧＮＤと耐圧基準電圧ＶＢＤとの間にある。このため、分圧回路５１で生成されたＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３は、式（１）を常に満たしている。

次に、ＶＨ側の３つの第１正規階調基準電圧ＶＨｎ１〜第３正規階調基準電圧ＶＨｎ３は、いずれもアナログ電源電圧ＶＬＳと耐圧基準電圧ＶＢＤとの間にあり、またＶＬ側の３つの第１正規階調基準電圧ＶＬｎ１〜第３正規階調基準電圧ＶＬｎ３は、いずれも耐圧基準電圧ＶＢＤと接地電圧ＧＮＤとの間にある。このため、Ｄ／Ａコンバータ５２で生成されたＶＨ側の第１正規階調基準電圧ＶＨｎ１〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３も、式（１）を常に満たしている。

したがって、過電流が、アナログ電源電圧ＶＬＳの端子と、ＶＨ側の第２暫定階調基準電圧ＶＨｔ２または第２正規階調基準電圧ＶＨｎ２の端子との間、あるいはアナログ電源電圧ＶＬＳの端子と、ＶＨ側の第３暫定階調基準電圧ＶＨｔ３または第３正規階調基準電圧ＶＨｎ３の端子との間に流れることはない。

＜２．７ 階調電圧発生回路およびセレクタの動作＞
図６は、本実施形態における４１４出力のソースドライバ４００内に設けられた階調電圧発生回路４４およびセレクタ４５の具体的な構成を示すブロック図である。なお、以下の説明では、暫定階調基準電圧と正規階調基準電圧とを区別することなく、階調基準電圧として説明する。

まず、階調電圧発生回路４４について説明する。この階調電圧発生回路４４は、ＶＨ側 に２５６階調の階調電圧群ＶＨＲを発生させる第１分圧回路４４ａと、ＶＬ側に２５６階調の階調電圧群ＶＬＲを発生させる第２分圧回路４４ｂとを含む。第１分圧回路４４ａおよび第２分圧回路４４ｂは、それぞれ２５５個の抵抗ＲＨ１〜ＲＨ２５５、ＲＬ１〜ＲＬ２５５が直列に接続され、抵抗分割によって階調電圧を発生させる、互いに独立した回路である。

第１分圧回路４４ａの一端には、基準電圧発生回路５００から入力されたＶＨ側の第１階調基準電圧（１５．２Ｖ）ＶＨ１が、他端にはＶＨ側の第３階調基準電圧（約８Ｖ）ＶＨ３がそれぞれ入力されている。また、第１分圧回路４４ａのほぼ中央の抵抗ＲＨ１２８と抵抗ＲＨ１２７の節点には、ＶＨ側の第２階調基準電圧ＶＨ２が入力されている。このため、第１分圧回路４４ａは、その両端に印加された電圧１５．２Ｖと約８Ｖとの間を２５５個の抵抗によって抵抗分割することによって、ＶＨ側の２５６階調の階調電圧群ＶＨＲを生成する。

ここで、第１分圧回路４４ａの両端に、それぞれＶＨ側の第１階調基準電圧ＶＨ１およびＶＨ側の第３階調基準電圧ＶＨ３を入力するだけでなく、抵抗ＲＨ１２８と抵抗ＲＨ１２７の節点にも、ＶＨ側の第２階調基準電圧ＶＨ２を入力する理由について説明する。本来、ＶＨ側の第２階調基準電圧ＶＨ２を第１分圧回路４４ａに入力しなくても、第１分圧回路４４ａを構成する２５５個の抵抗によって２５６個の階調電圧群ＶＨＲが生成される。しかし、抵抗ＲＨ０〜ＲＨ２５５の数が多いため、第１分圧回路４４ａの中央付近から出力される階調電圧が目標としていた電圧値からずれてしまう場合がある。このため、第１分圧回路４４ａの中央付近の節点にもＶＨ側の第２階調基準電圧ＶＨ２を入力して、その節点の電圧を強制的にＶＨ側の第２階調基準電圧ＶＨ２とし、第１分圧回路４４ａから出力される階調電圧ＶＨＲ１２８の電圧値が、目標とする電圧値からずれないようにしている。

次に、第１分圧回路４４ａによって生成されたＶＨ側の階調電圧群ＶＨＲは、ＶＨ側セレクタ４５ａ内のＨ側セレクタ１〜２０７の各々に入力される。一方、Ｈ側セレクタ１〜２０７の各々には、第２ラッチ回路４３から液晶パネル１００の画素形成部の位置に対応する８ビットのデジタル映像信号ＤＶが入力される。なお、以下の説明において、ｉ番目のソースバスラインＳＬに接続された画素形成部の列をｉ番目の垂直ラインという。例えば、Ｈ側セレクタ１には、液晶パネル１００の１番目の垂直ラインの画素形成部（Ｒ：赤色）に表示されるデジタル映像信号ＤＶが入力され、Ｈ側セレクタ２には２番目の垂直ラインの画素形成部（Ｇ：緑色）に表示されるデジタル映像信号ＤＶが入力され、Ｈ側セレクタ３には３番目の垂直ラインの画素形成部（Ｂ：青色）に表示されるデジタル映像信号ＤＶが入力される。

そして、Ｈ側セレクタ１〜３によって、２５６階調の表示が可能な階調電圧群ＶＨＲの中からデジタル映像信号ＤＶに対応する１つの階調電圧ＶＨＲ（ｎ）をそれぞれ選択し、駆動用映像信号を生成する。生成された駆動用映像信号は、アンプ４６ａを介して第１番目〜第３番目の垂直ラインの画素形成部にそれぞれ与えられる。

同様にして、基準電圧発生回路５００により生成されたＶＬ側の階調基準電圧ＶＬ１〜ＶＬ３は、第２分圧回路４４ｂに与えられる。第２分圧回路４４ｂの一端には、基準電圧発生回路５００から入力されたＶＬ側の第１階調基準電圧（約７Ｖ）ＶＬ１が、他端にはＶＬ側の第３階調基準電圧（約０．２Ｖ）ＶＬ３がそれぞれ入力されている。また、第２分圧回路４４ｂのほぼ中央の抵抗ＲＬ１２８と抵抗ＲＬ１２７の節点には、ＶＬ側の第２階調基準電圧ＶＬ２が入力されている。このため、第２分圧回路４４ｂは、その両端に印加された電圧約７Ｖと約０．２Ｖとの間を２５５個の抵抗ＲＬ０〜ＲＬ２５５を用いて抵抗分割することによって、ＶＬ側の２５６階調の階調電圧群ＶＬＲを生成する。

次に、第２分圧回路４４ｂによって生成されたＶＬ側の第２階調電圧群ＶＬＲは、ＶＬ側セレクタ４５ｂ内のＬ側セレクタ１〜２０７の各々に入力される。一方、Ｌ側セレクタ１〜２０７の各々には、第２ラッチ回路４３から液晶パネル１００の画素形成部の位置に応じた８ビットのデジタル映像信号ＤＶが入力される。例えば、Ｌ側セレクタ１には、液晶パネル１００の４番目の垂直ラインの画素形成部（Ｒ：赤色）に表示されるデジタル映像信号ＤＶが入力され、Ｌ側セレクタ２には５番目の垂直ラインの画素形成部（Ｇ：緑色）に表示されるデジタル映像信号ＤＶが入力され、Ｌ側セレクタ３には６番目の垂直ラインの画素形成部（Ｂ：青色）に表示されるデジタル映像信号ＤＶが入力される。

そして、Ｌ側セレクタ１〜３によって、２５６階調の表示が可能な階調電圧群ＶＬＲの中からデジタル映像信号ＤＶに対応する１つの階調電圧ＶＬＲ（ｎ）をそれぞれ選択し、駆動用映像信号を生成する。生成された駆動用映像信号は、アンプ４６ｂを介してそれぞれ４番目〜６番目の垂直ラインの画素形成部に与えられる。

その結果、ある水平走査期間には、液晶パネル１００の４１４本の垂直ラインのうち、Ｒの映像を表示する１番目の垂直ラインの画素形成部に、Ｈ側セレクタ１から駆動用映像信号が入力され、別のＲの映像を表示する４番目の垂直ラインの画素形成部には、Ｌ側セレクタ１から駆動信号が入力される。次の水平走査期間には、切換スイッチ４７によって切り換えることにより、４番目の垂直ラインの画素形成部にＨ側セレクタ１から駆動用映像信号が入力され、１番目の垂直ラインの画素形成部にＬ側セレクタ１から駆動用映像信号が入力される。Ｇの映像を表示する２番目と５番目の垂直ラインの画素形成部、Ｂの映像を表示する３番目と６番目の垂直ラインの画素形成部についても同様である。

＜２．８ セレクタの動作＞
図７は、本実施形態における第１分圧回路４４ａおよびＶＨ側セレクタ４５ａのＨ側セレクタ１の一部を示す回路図である。このＨ側セレクタ１は、図７に示すように、第１分圧回路４４ａから入力されたＶＨ側の階調電圧ＶＨＲ０〜階調電圧ＶＨＲ２５５の２５６階調の階調電圧群ＶＨＲに、スイッチ素子であるアナログスイッチをそれぞれ対応させている。

これらのアナログスイッチを２個ずつ１組とし、各組のアナログスイッチにデジタル映像信号ＤＶを与える。各組のアナログスイッチは、対応するいずれかの階調電圧を選択することを順次繰り返す。そして、最終的に１つの階調電圧ＶＨＲ（ｎ）、ＶＬＲ（ｎ）を選択して、液晶パネル１００の所定の画素形成部に出力する。ここで、アナログスイッチとは、Ｐ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタのソースとソース、ドレインとドレインとをそれぞれ接続したもので、ゲートに与えられる電圧に応じてソースからドレインにアナログ信号を伝達したり、遮断したりするスイッチ素子である。

ＶＨ側セレクタ４５ａのＨ側セレクタ１の動作について具体的に説明する。アナログスイッチ４８ａのソースおよびアナログスイッチ４８ｂのソースを、階調電圧ＶＨ２５５の端子および階調電圧ＶＨ２５４の端子にそれぞれ接続する。アナログスイッチ４８ａのドレインおよびアナログスイッチ４８ｂのドレインを、アナログスイッチ４８ｃのソースに接続し、アナログスイッチ４８ａおよびアナログスイッチ４８ｂのゲートに第２ラッチ回路４３からのデジタル映像信号ＤＶが印加されるようにして、アナログスイッチ４８ａ、４８ｂのいずれかがオンするようにする。

また、アナログスイッチ４８ｄのソースおよびアナログスイッチ４８ｅのソースを、階調電圧ＶＨ２５３の端子および階調電圧ＶＨ２５２の端子にそれぞれ接続する。アナログスイッチ４８ｄのドレインとアナログスイッチ４８ｅのドレインをアナログスイッチ４８ｆのソースに接続し、アナログスイッチ４８ｄおよびアナログスイッチ４８ｅのゲートに第２ラッチ回路４３からのデジタル映像信号ＤＶが印加されるようにして、アナログスイッチ４８ｄ、４８ｅのいずれかがオンするようにする。

そしてアナログスイッチ４８ｃのドレインとアナログスイッチ４８ｆのドレインとを、アナログスイッチ４８ｇのソースに接続し、同様にして、アナログスイッチ４８ｃとアナログスイッチ４８ｆのいずれかがオンするようにする。

以下同様にして、階調電圧ＶＨＲ０の端子にいたるまで、２個のアナログスイッチを１対とする選択部を形成し、アナログスイッチのゲートに与えられるデジタル映像信号ＤＶに応じて２５６階調の階調電圧群ＶＨＲの中から最終的に１つの階調電圧ＶＨＲ（ｎ）を選択して出力する。

＜２．９ 過電流発生のメカニズム＞
このようなＶＨ側セレクタ４５ａのＨ側セレクタ１に、過電流Ｉｅｘが流れるメカニズムを説明する。１５．２Ｖの階調電圧ＶＨ２５５がアナログスイッチ４８ａのソースに入力された状態で、アナログスイッチ４８ａがオンしてドレインも１５．２Ｖになると、アナログスイッチ４８ｂのドレインも１５．２Ｖとなる。このとき、アナログスイッチ４８ｂのソースにも、定常状態では１５．２Ｖに非常に近い階調電圧ＶＨ２５４が入力されている。このため、アナログスイッチ４８ｂのソース／ドレイン間にかかる電圧は、非常に小さい電圧である。一方、ソース／ドレイン間の耐圧は、製造コストを考慮して８Ｖ程度に設計されている。したがって、この場合、ソースおよびドレインのそれぞれの周囲に形成される空乏層が重なることはない。このため、ゲートに電圧が印加されない状態では、アナログスイッチ４８ｂのドレインからソースに電流が流れることはない。

しかし、ＶＨ側の第２階調基準電圧ＶＨ２が立ち上がるとき、この電圧端子は、このオープン状態から一旦接地電圧ＧＮＤになった後、所定の電圧値まで上昇する。そこで、所定の電圧値までの過渡状態で、ドレインに１５．２Ｖが印加されているアナログスイッチ４８ｂのソースに、例えば５Ｖが印加されると、ソース／ドレイン間には約１０Ｖの電圧がかかる。この電圧は、ソース／ドレイン間の設計耐圧値８Ｖを超えているので、アナログスイッチ４８ｂのドレインとソースの空乏層が重なり、ドレインからソースに、すなわちＶＨ側の第１階調基準電圧ＶＨ１の端子から第２階調基準電圧ＶＨ２の端子に過電流Ｉｅｘが流れる。ＶＨ側の第１階調基準電圧ＶＨ１は、アナログ電源電圧ＶＬＳから生成されるので、過電流Ｉｅｘは、アナログ電源電圧ＶＬＳの端子とＶＨ側の第２階調基準電圧ＶＨ２の端子との間に流れる。

この過電流Ｉｅｘは、流れ始めると、アナログスイッチ４８ｂのソース／ドレイン間にかかる電圧が設計耐圧８Ｖ以下になるまで流れ続ける。その後、第２階調基準電圧ＶＨ２が時間とともに徐々に高くなって、耐圧基準電圧ＶＢＤを超えると、アナログスイッチ４８ｂのソースとドレインとの間にかかる電圧が設計耐圧８Ｖよりも低くなる。このため、過電流Ｉｅｘは流れなくなり、Ｈ側セレクタ１が正常に動作するようになる。つまり、ＶＨ側の第１階調基準電圧ＶＨ１〜ＶＬ側の第３階調基準電圧ＶＬ３がいずれも式（１）を満たすようになれば、過電流Ｉｅｘは流れなくなる。

なお、ここでは、ＶＨ側セレクタ４５ａのＨ側セレクタ１を例に挙げて過電流Ｉｅｘが流れるメカニズムを説明したが、他のＨ側セレクタ２〜２０７およびＶＬ側セレクタ４５ｂのＬ側セレクタ１〜２０７に過電流Ｉｅｘが流れるメカニズムについても同様である。

また、ここでは、ＶＨ側の第１階調基準電圧ＶＨ１の端子から第２階調基準電圧ＶＨ２の端子に流れる過電流Ｉｅｘについて説明したが、ＶＨ側の第１階調基準電圧ＶＨ１の端子から第３階調基準電圧ＶＨ３の端子に流れる過電流Ｉｅｘについても同様である。特に、ＶＨ側の第２階調基準電圧ＶＨ２および第３階調基準電圧ＶＨ３の端子は、立ち上がり時に、一旦接地電圧ＧＮＤになるので、アナログ電源電圧ＶＬＳの端子と接地端子との間に過電流Ｉｅｘが流れる場合がある。

＜２．１０ 液晶表示装置の実装状態＞
図８は、本実施形態に係る液晶表示装置の実装状態を示す概略図である。図８に示すように、液晶パネル１００の左右にはゲートドライバ３００が３つずつ配置され、液晶パネル１００の上部には、左右にそれぞれ４つずつソースドライバ４００が配置されている。ソースドライバ４００を挟んで液晶パネル１００の上部に、液晶パネル１００と対向するように、２枚のソース基板１８が配置されている。ソースドライバ４００はそれぞれソース基板１８に接続されており、ソース基板１８はＦＰＣ（Flexible Print Circuit）１７を介して制御基板１５に接続されている。制御基板１５には、表示制御回路２００と、切換回路２５０と、基準電圧発生回路５００と、共通電極駆動回路６００と、電源電圧発生回路７００と、コネクタ１６とが設けられている。外部からコネクタ１６に与えられた、１２Ｖの基準電圧は電源電圧発生回路７００に、また画像データＤＡＴは表示制御回路２００にそれぞれ入力される。電源電圧発生回路７００で生成された各回路の電源電圧ＶＬＳ、ＶＫＢと、表示制御回路２００から出力されるゲートドライバ３００およびソースドライバ４００のタイミング制御信号ＧＳＰ、ＧＣＫ、ＳＳＰ、ＳＣＫ、ＬＳとは、ＦＰＣ１７とソース基板１８を介してソースドライバ４００に与えられる。さらに、ゲートドライバ３００のタイミング制御信号ＧＳＰ、ＧＣＫは、液晶パネル１００内の配線を介してゲートドライバ３００に与えられる。同様に、表示制御回路２００から出力されるデジタル映像信号ＤＶは、ＦＰＣ１７およびソース基板１８を介してソースドライバ４００に与えられる。ゲートドライバ３００およびソースドライバ４００から出力されるタイミング制御信号ＧＳＰ、ＧＣＫ、ＳＳＰ、ＳＣＫ、ＬＳ、およびソースドライバ４００でデジタル映像信号ＤＶから生成された駆動用映像信号が液晶パネル１００に与えられて、映像が画面に表示される。なお、図８では、横長に置かれた液晶パネル１００の左右にゲートドライバ３００を、液晶パネル１００の上部にソースドライバ４００をそれぞれ配置したが、液晶パネル１００を縦長に置いた場合には、液晶パネル１００の左側または右側にソースドライバ４００を、液晶パネルの上下にゲートドライバ３００をそれぞれ配置する。

＜２．１１ 効果＞
本実施形態によると、階調基準電圧ＶＨ１〜ＶＬ３を生成する基準電圧発生回路５００ として、複数の抵抗を直列接続した分圧回路５１と、Ｄ／Ａコンバータ５２とを備えてい る。液晶表示装置の電源がオンされると、直ちに分圧回路５１によって暫定階調基準電圧 ＶＨｔ１〜ＶＬｔ３が生成されて出力される。次に、Ｄ／Ａコンバータ５２が、表示制御 回路２００から与えられる階調電圧データＫＤをＤ／Ａ変換して正規階調基準電圧ＶＨｎ ２〜ＶＬｎ３を生成するようになると、切換回路２５０によって、ＶＨ側の第２暫定階調 基準電圧ＶＨｔ２〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３は、ＶＨ側の第２正規階調基 準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３に切り換えられる。この基準電 圧発生回路５００は、液晶パネル１００をリニューアルしても、Ｄ／Ａコンバータ５２の レジスタ２１に格納する階調電圧データＫＤを書き換えるだけでよいので、制御基板１５ はリニューアル前と同じものを使用することができる。このため、制御基板１５を作り直 す時間とコストを節約することができる。

また、基準電圧発生回路５００としてＤ／Ａコンバータ５２のみを使用した場合、液晶表示装置の電源をオンしてからＶＨ側の第２正規階調基準電圧ＶＨｎ２および第３正規階 調基準電圧ＶＨｎ３が耐圧基準電圧ＶＢＤになるまでの期間は、式（１）が満たされない 。そこで、ＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬ ｎ３が立ち上がるまでは、分圧回路５１によってＶＨ側の第２暫定階調基準電圧ＶＨｔ２ 〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３を生成して、ＶＨ側の暫定階調電圧群ＶＨＲｔ およびＶＬ側の暫定階調電圧群ＶＬＲｔを生成する。その後生成されたＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３が、耐圧基準電圧ＶＢＤ よりも大きくなると、ＶＨ側の第２暫定階調基準電圧ＶＨｔ２〜ＶＬ側の第３暫定階調基 準電圧ＶＬｔ３をＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電 圧ＶＬｎ３に切り換えて、ＶＨ側の正規階調電圧群ＶＨＲｎおよびＶＬ側の正規階調電圧 群ＶＬＲｎを生成する。このため、Ｄ／Ａコンバータ５２が正規階調基準電圧を生成するのに時間を要しても、とりあえず暫定階調基準電圧を使用し、正規階調電圧が生成された後に、暫定階調基準電圧を正規階調基準電圧に切り換えればよい。このため、液晶パネル１００をリニューアルした場合であっても、リニューアル後の液晶パネル１００に合わせたガンマ補正を簡易かつ迅速に行うことができる。

＜２．１２ その他＞
本実施形態では、表示装置として液晶表示装置について説明したが、本発明は液晶表示 装置に限定されることはなく、他の表示装置にも適用することができる。また、本実施形 態では、交流駆動する液晶表示装置について説明したが、本発明は交流駆動に限定される ことなく、式（１）を満たさない期間が発生する階調基準電圧発生回路を備えた表示装置 であれば適用することができる。また、基準電圧発生回路５００および切換回路２５０を １つの半導体チップに形成することもできる。この場合、表示装置を小型化できるととも に、製造コストを低く抑えることができる。

本発明は、階調表示を行うアクティブマトリクス型液晶表示装置等のような表示装置に適用される。

本発明は、表示装置およびその駆動方法に関し、特に、階調表示を行うアクティブマトリクス型表示装置およびその駆動方法に関する。

基準電圧発生回路５００は、６個の抵抗Ｒ１〜Ｒ６を直列に接続して、抵抗Ｒ１〜Ｒ６の各節点から必要な電圧を引き出す分圧回路５１と、分圧回路５１の各節点にそれぞれ接続されたオペアンプＯＰ１〜ＯＰ６を含む。分圧回路５１の一端には、電源電圧発生回路７００から１５．２Ｖの基本階調電圧ＶＫＢが与えられ、他端は接地されている。各抵抗Ｒ１〜Ｒ６の抵抗値は、使用される液晶パネル１００のガンマ特性（液晶パネルに印加される電圧と輝度との関係）に応じて決められる。階調基準電圧は、液晶層を交流駆動するため、共通電圧ＶＣＯＭよりも高い階調電圧（以下「ＶＨ側の階調電圧」という）を発生させるのに必要な第１階調基準電圧ＶＨ１〜第３階調基準電圧ＶＨ３からなる３つの階調基準電圧（以下「ＶＨ側の階調基準電圧」という）と、共通電圧ＶＣＯＭよりも低い階調電圧（以下「ＶＬ側の階調電圧」という）を発生させるのに必要な第１階調基準電圧ＶＬ１〜第３階調基準電圧ＶＬ３からなる３つの階調基準電圧（以下「ＶＬ側の階調基準電圧」という）とによって構成されている。

本発明の第４の局面は、本発明の第１の局面において、
前記映像信号線駆動回路の電源電圧を生成する電源電圧発生回路をさらに備え、
前記第１の基準電圧発生回路は、複数の抵抗を直列に接続することによって形成された複数の節点を有し、前記複数の節点のうち２個以上の節点に、前記電源電圧発生回路から与えられる基本階調電圧を抵抗分割して前記第１の階調基準電圧を生成することを特徴とする。

本発明の第５の局面は、本発明の第４の局面において、
前記複数の抵抗の抵抗値は、前記表示部と同じ種類の表示部を駆動するために使用される分圧回路に含まれる抵抗の抵抗値の平均値であることを特徴とする。

本発明の第７の局面は、本発明の第１の局面において、
共通電圧を出力する共通電極駆動回路をさらに備え、
前記表示部は、複数の前記表示素子にそれぞれ設けられた複数の画素電極と、複数の前記画素電極に共通的に設けられた共通電極とを含み、
前記共通電極駆動回路は前記共通電極に共通電圧を与え、
前記第１の階調基準電圧は、前記共通電圧に対して高い階調基準電圧である第１の交流
用階調基準電圧および前記共通電圧に対して低い階調基準電圧である第２の交流用階調基準電圧を含み、
前記第２の階調基準電圧は、前記共通電圧に対して高い階調基準電圧である第３の交流用階調基準電圧および前記共通電圧に対して低い階調基準電圧である第４の交流用階調基準電圧を含み、
前記階調電圧は、前記第１の交流用階調基準電圧または前記第３の交流用階調基準電圧のいずれかに基づいて生成された、前記共通電圧に対して高い階調電圧である第１の交流用階調電圧と、前記第２の交流用階調基準電圧または前記第４の交流用階調基準電圧のいずれかに基づいて生成された、前記共通電圧に対して低い階調電圧である第２の交流用階調電圧とを含み、
前記表示素子は、前記第１の交流用階調電圧および前記第２の交流用階調電圧に基づいてそれぞれ生成された第１の交流用アナログ映像信号および第２の交流用アナログ映像信号のいずれかが印加される前記画素電極と、前記共通電圧が印加される前記共通電極とによって交流駆動されることを特徴とする。

本発明の第１２の局面は、本発明の第９の局面において、
前記表示素子に共通的に設けられた共通電極に共通電圧を出力する共通電圧出力ステップをさらに含み、
前記第１の基準電圧生成ステップは、前記共通電圧に対して高い階調基準電圧である第１の交流用階調基準電圧と、前記共通電圧に対して低い階調基準電圧である第２の交流用階調基準電圧とを生成し、
前記第２の基準電圧生成ステップは、前記共通電圧に対して高い階調基準電圧である第３の交流用階調基準電圧と、前記共通電圧に対して低い階調基準電圧である第４の交流用階調基準電圧とを生成し、
前記階調電圧生成ステップは、前記第１の交流用階調基準電圧または第３の交流用階調基準電圧に基づいて、前記共通電圧に対して高い階調電圧である第１の交流用階調電圧を生成するとともに、前記第２の交流用階調基準電圧または第４の交流用階調基準電圧に基づいて、前記共通電圧に対して低い階調電圧である第２の交流用階調電圧を生成し、
前記映像信号出力ステップは、前記第１の交流用階調電圧および前記第２の交流用階調電圧に基づいてそれぞれ生成された第１の交流用アナログ映像信号および第２の交流用アナログ映像信号のいずれかを前記映像信号線に出力し、前記共通電圧とともに前記表示素子を交流駆動することを特徴とする。

本発明の第５の局面によれば、複数の抵抗の抵抗値を、表示部と同じ種類の表示部を駆動するために使用される分圧回路に含まれる抵抗の抵抗値の平均値とする。また、本発明の第６の局面によれば、複数の抵抗の抵抗値を、既存の表示装置の表示部に含まれる抵抗の抵抗値と同じにする。このため、第１の階調基準電圧に基づいて生成される第１の階調電圧は、リニューアル後の表示部のガンマ特性に最適な階調電圧ではない。しかし、類似の表示部に対して一般的に使用されている階調電圧であるため、リニューアル後の表示部に最適な第２の階調基準電圧が生成されるまでの間、暫定的に使用することによって第１のアナログ映像信号を生成することができる。

１５…制御基板
４４…階調電圧発生回路
４４ａ…第１分圧回路
４４ｂ…第２分圧回路
４５…セレクタ
４５ａ…ＶＨ側セレクタ
４５ｂ…ＶＬ側セレクタ
４８ａ〜４８ｇ…アナログスイッチ
５１…分圧回路
５２…Ｄ／Ａコンバータ
１００…液晶パネル
２００…表示制御回路
２５０…切換回路
３００…ゲートドライバ（走査信号線駆動回路）
４００…ソースドライバ（映像信号線駆動回路）
５００…基準電圧発生回路
６００…共通電極駆動回路
７００…電源電圧発生回路
Ｅｃ…共通電極
Ｅｐ…画素電極
ＧＬ…ゲートバスライン（走査信号線）
ＫＤ…階調電圧データ
Ｒ１〜Ｒ６…抵抗
ＳＬ…ソースバスライン（映像信号線）
ＳＲ…停止解除信号
ＶＣＯＭ…共通電圧
ＶＫＢ…基本階調電圧
ＶＨ１〜ＶＨ３…ＶＨ側の第１〜第３階調基準電圧
ＶＬ１〜ＶＬ３…ＶＬ側の第１〜第３階調基準電圧
ＶＨｔ１〜ＶＨｔ３…ＶＨ側の第１〜第３暫定階調基準電圧
ＶＬｔ１〜ＶＬｔ３…ＶＬ側の第１〜第３暫定階調基準電圧
ＶＨｎ１〜ＶＨｎ３…ＶＨ側の第１〜第３正規階調基準電圧
ＶＬｎ１〜ＶＬｎ３…ＶＬ側の第１〜第３正規階調基準電圧
ＶＨＲｔ、ＶＬＲｔ…ＶＨ側の暫定階調電圧群、ＶＬ側の暫定階調電圧群
ＶＨＲｎ、ＶＬＲｎ…ＶＨ側の正規階調電圧群、ＶＬ側の正規階調電圧群

＜２．２ 基準電圧発生回路＞
本実施形態における基準電圧発生回路５００は、６個の抵抗Ｒ１〜Ｒ６が直列に接続された分圧回路５１と、Ｄ／Ａコンバータ（ＤＡＣ）５２とを備えている。分圧回路５１は６つの階調基準電圧ＶＨ１〜ＶＨ３、ＶＬ１〜ＶＬ３を、Ｄ／Ａコンバータ５２は５つの階調基準電圧ＶＨ２〜ＶＨ３、ＶＬ１〜ＶＬ３を発生させる。以下の説明では、分圧回路５１によって生成された階調基準電圧を暫定階調基準電圧と呼び、Ｄ／Ａコンバータ５２によって生成された階調基準電圧を正規階調基準電圧と呼ぶ。

次に、Ｄ／Ａコンバータ５２によって、正規階調基準電圧を生成する場合について説明する。正規階調基準電圧を生成するために必要なデータを、階調設定データＫＤとし、表示制御回路２００内に設けられたレジスタ２１に予め格納しておく。液晶表示装置の電源がオンされ、表示制御回路２００が動作を開始すると、表示制御回路２００はレジスタ２１に格納されている階調設定データＫＤをＤ／Ａコンバータ５２に出力する。Ｄ／Ａコンバータ５２は、受け取った階調設定データＫＤをＤ／Ａ変換してＶＨ側の第２正規階調基準電圧ＶＨｎ２と第３正規階調基準電圧ＶＨｎ３、およびＶＬ側の第１正規階調基準電圧ＶＬｎ１〜第３正規階調基準電圧ＶＬｎ３をそれぞれ生成して、切換回路２５０に出力する。なお、階調設定データＫＤはレジスタに予め格納しておかなくても、必要なときに格納することができる。

切換回路２５０には、最初に分圧回路５１からのＶＨ側の第２暫定階調基準電圧ＶＨｔ２〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３のみが入力されるので、切換回路２５０はＶＨ側の第２暫定階調基準電圧ＶＨｔ２〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３をソースドライバ４００に出力する。次に、Ｄ／Ａコンバータ５２がＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３を生成するようになると、生成されたＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３が切換回路２５０に入力される。このため、切換回路２５０は、ＶＨ側の第２暫定階調基準電圧ＶＨｔ２〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３の代わりにＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３をソースドライバ４００に出力する。

電源電圧発生回路７００は、必要な電源電圧を生成し終わると、表示制御回路２００に停止解除信号ＳＲを出力する。表示制御回路２００は、停止解除信号ＳＲを受け取ると、レジスタ２１内に格納された階調設定データＫＤをＤ／Ａコンバータ５２に出力する。この結果、Ｄ／Ａコンバータ５２は、受け取った階調電圧データＫＤをＤ／Ａ変換して、ＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３を生成する。このため、ＶＨ側の第１暫定階調基準電圧ＶＨｔ１〜ＶＬ側の第３暫定階調基準電圧ＶＬｔ３が生成されてから、ＶＨ側の第１正規階調基準電圧ＶＨｎ１〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３が生成されるまでに時間のずれが生じる。

次に、Ｄ／Ａコンバータ５２が動作を開始すると、電源電圧発生回路７００から直接入力されるＶＨ側の第１暫定階調基準電圧ＶＨｔ１すなわちＶＨ側の第１正規階調基準電圧ＶＨｎ１と、Ｄ／Ａコンバータ５２から入力され、切換回路２５０によって切り換えられたＶＨ側の第２正規階調基準電圧ＶＨｎ２〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３とが、階調電圧発生回路４４に出力される。階調電圧発生回路４４は、与えられたＶＨ側の第１正規階調基準電圧ＶＨｎ１〜ＶＬ側の第３正規階調基準電圧ＶＬｎ３に基づき、第２ラッチ回路４３から出力された８ビットのデジタル映像信号ＤＶによって表現され得る２５６の階調レベルにそれぞれ対応する２５６個のＶＨ側の正規階調電圧ＶＨＲｎ０〜ＶＨＲｎ２５５、およびＶＬ側の正規階調電圧ＶＬＲｎ０〜ＶＬＲｎ２５５を生成し、これらをそれぞれＶＨ側の正規階調電圧群ＶＨＲｎ、ＶＬ側の正規階調電圧群ＶＬＲｎとして出力する。

ここで、第１分圧回路４４ａの両端に、それぞれＶＨ側の第１階調基準電圧ＶＨ１およびＶＨ側の第３階調基準電圧ＶＨ３を入力するだけでなく、抵抗ＲＨ１２８と抵抗ＲＨ１２７の節点にも、ＶＨ側の第２階調基準電圧ＶＨ２を入力する理由について説明する。本来、ＶＨ側の第２階調基準電圧ＶＨ２を第１分圧回路４４ａに入力しなくても、第１分圧回路４４ａを構成する２５５個の抵抗によって２５６個の階調電圧群ＶＨＲが生成される。しかし、抵抗ＲＨ１〜ＲＨ２５５の数が多いため、第１分圧回路４４ａの中央付近から出力される階調電圧が目標としていた電圧値からずれてしまう場合がある。このため、第１分圧回路４４ａの中央付近の節点にもＶＨ側の第２階調基準電圧ＶＨ２を入力して、その節点の電圧を強制的にＶＨ側の第２階調基準電圧ＶＨ２とし、第１分圧回路４４ａから出力される階調電圧ＶＨＲ１２８の電圧値が、目標とする電圧値からずれないようにしている。

同様にして、基準電圧発生回路５００により生成されたＶＬ側の階調基準電圧ＶＬ１〜ＶＬ３は、第２分圧回路４４ｂに与えられる。第２分圧回路４４ｂの一端には、基準電圧発生回路５００から入力されたＶＬ側の第１階調基準電圧（約７Ｖ）ＶＬ１が、他端にはＶＬ側の第３階調基準電圧（約０．２Ｖ）ＶＬ３がそれぞれ入力されている。また、第２分圧回路４４ｂのほぼ中央の抵抗ＲＬ１２８と抵抗ＲＬ１２７の節点には、ＶＬ側の第２階調基準電圧ＶＬ２が入力されている。このため、第２分圧回路４４ｂは、その両端に印加された電圧約７Ｖと約０．２Ｖとの間を２５５個の抵抗ＲＬ１〜ＲＬ２５５を用いて抵抗分割することによって、ＶＬ側の２５６階調の階調電圧群ＶＬＲを生成する。

次に、第２分圧回路４４ｂによって生成されたＶＬ側の階調電圧群ＶＬＲは、ＶＬ側セレクタ４５ｂ内のＬ側セレクタ１〜２０７の各々に入力される。一方、Ｌ側セレクタ１〜２０７の各々には、第２ラッチ回路４３から液晶パネル１００の画素形成部の位置に応じた８ビットのデジタル映像信号ＤＶが入力される。例えば、Ｌ側セレクタ１には、液晶パネル１００の４番目の垂直ラインの画素形成部（Ｒ：赤色）に表示されるデジタル映像信号ＤＶが入力され、Ｌ側セレクタ２には５番目の垂直ラインの画素形成部（Ｇ：緑色）に表示されるデジタル映像信号ＤＶが入力され、Ｌ側セレクタ３には６番目の垂直ラインの画素形成部（Ｂ：青色）に表示されるデジタル映像信号ＤＶが入力される。

Claims (12)

1. 表示すべき映像を階調表示するアクティブマトリクス型の表示装置であって、
   複数の走査信号線と、前記走査信号線と交差する複数の映像信号線と、前記走査信号線および映像信号線の交差点にそれぞれ対応してマトリクス状に配置される複数の表示素子とを含む表示部と、
   前記走査信号線を選択的に活性化する走査信号線駆動回路と、
   前記表示装置の電源が投入されると、電圧値が固定された第１の階調基準電圧を直ちに生成する第１の基準電圧発生回路と、
   電圧値の変更が可能な第２の階調基準電圧を生成する第２の基準電圧発生発生回路と、
   前記第２の階調基準電圧が生成された後に、前記第１の基準電圧発生回路から入力された前記第１の階調基準電圧を、前記第２の基準電圧発生回路から入力された前記第２の階調基準電圧に切り換えて出力する切換回路と、
   前記切換回路から出力された前記第１の階調基準電圧および前記第２の階調基準電圧のいずれかに基づいて階調電圧を生成し、外部から与えられたデジタル映像信号に基づいて、前記階調電圧の中からいずれか１つを選択することによってアナログ映像信号を生成した後、前記アナログ映像信号を前記映像信号線に印加する映像信号線駆動回路とを備えることを特徴とする、表示装置。
2. 前記走査信号線駆動回路にタイミング制御信号を与え、前記映像信号線駆動回路にタイミング制御信号およびデジタル映像信号を与えるとともに、設定された階調電圧データを保持する表示制御回路をさらに備え、
   前記第２の基準電圧発生回路は、前記表示制御回路から出力される前記階調電圧データをＤ／Ａ変換することにより、前記第２の階調基準電圧を生成することを特徴とする、請求項１に記載の表示装置。
3. 前記映像信号線駆動回路の電源電圧を生成し、前記電源電圧の生成終了後に前記表示制御回路の動作の停止を解除する停止解除信号を出力する電源電圧発生回路をさらに備え、
   前記表示制御回路は、前記停止解除信号が与えられると、保持された前記階調電圧データを前記第２の基準電圧発生回路に出力することを特徴とする、請求項２に記載の表示装置。
4. 前記映像信号線駆動回路の電源電圧を生成する電源電圧発生回路をさらに備え、
   前記第１の基準電圧発生回路は、複数の抵抗を直列に接続することによって形成された複数の節点を有し、前記複数の節点のうち２個以上の節点に、前記電源電圧発生回路から与えられる前記基本階調電圧を抵抗分割して前記第１の階調基準電圧を生成することを特徴とする、請求項１に記載の表示装置。
5. 前記複数の抵抗の抵抗値は、前記表示部と同じ種類の表示部を駆動するために使用される表示装置に含まれる抵抗の抵抗値の平均値であることを特徴とする、請求項４に記載の表示装置。
6. 前記複数の抵抗の抵抗値は、既存の表示装置に含まれる抵抗の抵抗値と同じ抵抗値であることを特徴とする、請求項４に記載の表示装置。
7. 共通電圧を出力する共通電極駆動回路をさらに備え、
   前記表示部は、複数の前記表示素子にそれぞれ設けられた複数の画素電極と、複数の前記画素電極に共通的に設けられた共通電極とを含み、
   前記共通電極駆動回路は前記共通電極に共通電圧を与え、
   前記第１の階調基準電圧は、前記共通電圧に対して高い階調基準電圧である第１の交流
   用階調基準電圧および前記共通電圧に対して低い階調基準電圧である第２の交流用階調基準電圧を含み、
   前記第２の階調基準電圧は、前記共通電圧に対して高い階調基準電圧である第３の交流用階調基準電圧および前記共通電圧に対して低い階調基準電圧である第４の交流階調基準電圧を含み、
   前記階調電圧は、前記第１の交流用階調基準電圧または前記第３の交流用階調基準電圧のいずれかに基づいて生成された、前記共通電圧に対して高い階調電圧である第１の交流用階調電圧と、前記第２の交流用階調基準電圧または前記第４の交流用階調基準電圧のいずれかに基づいて生成された、前記共通電圧に対して低い階調電圧である第２の交流用階調電圧とを含み、
   前記表示素子は、前記第１の交流用階調電圧および前記第２の交流用階調電圧に基づいてそれぞれ生成された第１の交流用アナログ映像信号および第２の交流用アナログ映像信号のいずれかが印加される前記画素電極と、前記共通電圧が印加される前記共通電極とによって交流駆動されることを特徴とする、請求項１に記載の表示装置。
8. 少なくとも前記第１の基準電圧発生回路と、前記第２の基準電圧発生回路と、前記切換回路とが１つの半導体チップの中に形成されていることを特徴とする、請求項１に記載の表示装置。
9. 複数の走査信号線と、前記走査信号線と交差する複数の映像信号線と、前記走査信号線および映像信号線の交差点にそれぞれ対応してマトリクス状に配置される複数の表示素子とを含む表示部を備え、表示すべき映像を階調表示するアクティブマトリクス型の表示装置の駆動方法であって、
   前記表示装置の電源が投入されると、電圧値が固定された第１の階調基準電圧を直ちに生成する第１の基準電圧生成ステップと、
   電圧値を変更できるとともに、前記第１の階調基準電圧に遅れて第２の階調基準電圧を生成する第２の基準電圧生成ステップと、
   前記第２の階調基準電圧が生成された後に、前記第１の階調基準電圧を、前記第２の階調基準電圧に切り換えて出力する切換ステップと、
   出力された前記第１の階調基準電圧および前記第２の階調基準電圧のいずれかに基づいて階調電圧を生成する階調電圧生成ステップと、
   外部から与えられたデジタル映像信号に基づいて、前記階調電圧の中からいずれか１つを選択することによってアナログ映像信号を生成し、前記映像信号線に出力する映像信号出力ステップと、
   前記走査信号線を選択的に活性化する走査信号線活性化ステップとを備えることを特徴とする、表示装置の駆動方法。
10. 設定された階調電圧データを所定のレジスタから出力する階調電圧データ出力ステップをさらに含み、
    前記第２の基準電圧生成ステップは、出力された前記階調電圧データをＤ／Ａ変換することを特徴とする、請求項９に記載の表示装置の駆動方法。
11. 前記アナログ映像信号を生成するために必要な電源電圧を生成した後に、前記階調電圧データの出力を可能にする停止解除信号を出力する解除信号出力ステップをさらに含み、
    前記階調電圧データ出力ステップは、前記停止解除信号が出力された後に、前記階調電圧データを出力することを特徴とする、請求項１０に記載の表示装置の駆動方法。。
12. 前記表示素子に共通的に設けられた共通電極に共通電圧を出力する共通電圧出力ステップをさらに含み、
    前記第１の基準電圧生成ステップは、前記共通電圧に対して高い階調基準電圧である第１の交流用階調基準電圧と、前記共通電圧に対して低い階調基準電圧である第２の交流用階調基準電圧とを生成し、
    前記第２の基準電圧生成ステップは、前記共通電圧に対して高い階調基準電圧である第３の交流用階調基準電圧と、前記共通電圧に対して低い階調基準電圧である第４の交流用階調基準電圧とを生成し、
    前記階調電圧生成ステップは、前記第１の交流用階調基準電圧または第３の交流用階調基準電圧に基づいて、前記共通電圧に対して高い階調電圧である第１の交流用階調電圧を生成するとともに、前記第３の交流用階調基準電圧または第４の交流用階調基準電圧に基づいて、前記共通電圧に対して低い階調電圧である第２の交流用階調電圧を生成し、
    前記映像信号出力ステップは、前記第１の交流用階調電圧および前記第２の交流用階調電圧に基づいてそれぞれ生成された第１の交流用アナログ映像信号および第２の交流用アナログ映像信号のいずれかを前記映像信号線に出力し、前記共通電圧とともに前記表示素子を交流駆動することを特徴とする、請求項９に記載の表示装置の駆動方法。

Images